JPH0831243B2 - 信号再生装置の水平同期信号抜取り回路 - Google Patents
信号再生装置の水平同期信号抜取り回路Info
- Publication number
- JPH0831243B2 JPH0831243B2 JP62153920A JP15392087A JPH0831243B2 JP H0831243 B2 JPH0831243 B2 JP H0831243B2 JP 62153920 A JP62153920 A JP 62153920A JP 15392087 A JP15392087 A JP 15392087A JP H0831243 B2 JPH0831243 B2 JP H0831243B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- sync
- horizontal
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Rotational Drive Of Disk (AREA)
Description
（産業上の利用分野） 本発明は、VTR、光ディスク再生装置の如き映像機器
に於いて、帯状或は円盤状の信号記録媒体を駆動モータ
によって搬送或は回転駆動して、映像信号を再生する
際、駆動モータの回転を制御する為に装備される水平同
期信号抜取り回路に関するものである。 （従来の技術） 光ディスク再生装置の如き円盤状記録媒体の信号再生
装置に於いては、ディスク駆動モータの回転を制御する
べく、水晶発振器の発振信号（略14Mhz）を分周した基
準信号（15.7KHz）と、再生映像信号を処理して作成し
た再生水平同期信号とを位相比較し、これによって得ら
れる誤差信号に基づいて駆動モータの制御が行なわれ
る。 再生水平同期信号の作成回路は、例えばパイオニア社
製のシンクゲートICであるPA0018の如く、水平同期信号
の分離回路、PLL回路を具えた位相同期回路等から構成
される。 （解決しようとする問題点） ところが、従来の再生水平同期信号作成回路に於いて
は、水平同期分離回路へ供給すべきゲートパルスをPLL
回路によって生成している為、位相同期が図られるロッ
クレンジが狭く、駆動モータが起動してから回転速度が
安定するまでの過渡期には、モータの回転変動に因る再
生水平同期信号の周期変動に回路動作が追従出来ず、モ
ータの回転を制御出来ない問題があった。 又、PLL回路を構成する為には、水晶発振器を具えたV
COが必要であるから、この水晶発振器の装備により回路
基板の単価が高くなるばかりでなく、製造工程に於いて
煩雑な調整作業が必要となる問題があった。 （問題点を解決する為の手段） 本発明の目的は、PLL回路によることなく同期ゲート
パルスの作成が可能であり、然も駆動モータの回転制御
の過渡期に於いても、映像信号から確実に水平同期信号
を抜き取ることの出来る回路を提供することである。 本発明に係る水平同期信号抜取り回路は、同期ゲート
パルスの入力に基づき複合映像信号から水平同期信号を
分離する手段と、再生水平同期信号の発生時期に対し夫
々所定時間だけ前後にずれて発生するセットパルス及び
リセットパルスの作成手段と、セットパルスの入力に基
づいてセットされると共にリセットパルスの入力に基づ
いてリセットされ前記同期ゲートパルスを作成する手段
と、前記駆動モータが所定の回転速度に達し回転速度が
安定した時点を検出する手段とから構成され、該検出手
段の出力端は前記セットパルス及びリセットパルスの作
成手段に接続する。 （作用） 駆動モータが起動してから回転速度が安定するまでの
過渡期に於いて、セットパルス及びリセットパレス作成
手段は、モータ制御の安定期に於ける所定のセットパル
ス発生時期よりも速くセットパルスを発生し、或は所定
のリセットパレス発生時期よりも遅れてリセットパレス
を発生する。 同期ゲートパルス作成手段は、前記セットパルスの入
力によりセットされると共にリセットパレスに入力によ
りリセットされ、安定期に於ける所定のゲート幅よりも
幅の広い同期ゲートパルスを作成する。 従って、モータ制御の過渡期に於いて、再生同期信号
の周期が変動したとしても、該変動幅が前記同期ゲート
パルスのゲート幅の範囲内であれば水平同期信号の抜取
りが可能である。 駆動モータの回転速度が所定値に達した後の安定期に
於いては、セットパルス及びリセットパレス作成手段
は、夫々セットパルス及びリセットパレスの発生時期を
変更し、同期ゲートパルス作成手段によってゲート幅の
狭い同期ゲートパルスが作成される。 この結果、モータ制御の安定期に於いては、必要最小
限のゲート幅を有する同期ゲートパルスに基づいて水平
同期信号の抜取りが行なわれる。従って、水平同期信号
抜取り動作の際、水平同期信号以外のノイズ信号が水平
同期信号と共に抜き取られる確率は極めて低く、モータ
制御は正確に行なわれる。 （発明の効果） 本発明に係る水平同期信号抜取り回路によれば、モー
タ制御の過渡期に於いても水平同期信号の抜取りが可能
であるから、抜き取った水平同期信号に基づき、モータ
の起動直後の過渡期から安定期に亘って、確実なモータ
制御が行なわれる。 然も、従来のPLL回路に替えて、フリップフロップ等
から構成可能な同期ゲートパルス作成手段を装備してい
るから、高価な水晶発振器は不要であり、この結果、製
造工程も単純化される。 （実施例） 第１図は本発明に係る水平同期信号抜取り回路の一実
施例を示している。 該回路は、クロック信号CLが接続された水平同期カウ
ンター（１）から出力される基準信号に基づき、後述す
る全ての動作のタイミング制御が図られている。前記水
平同期信号分離手段は、図示省略する複合同期信号分離
回路と、複合同期前エッジ検出回路（５）と、水平同期
分離回路（４）とから構成される。又、セットパルス及
びリセットパレス作成手段は、ゲートパルス発生回路
（２）及びゲート選択回路（８）から構成され、同期ゲ
ートパルス作成手段はゲート発生回路（３）によって構
成される。更に、駆動モータの制御が安定期に移行した
時点を検出する手段は、第２図に示す周波数範囲検出回
路（13）、タイマー回路（14）、及びフリップフロップ
回路（16）から構成される。 第１図に示す水平同期カウンター（１）のリセット信
号入力端Ｒには、水平同期分離回路（４）からの再生水
平同期信号PH、ゲートパルス発生回路（２）からの自己
リセット信号HC、及び水平同期パルス発生回路（７）か
らの水平同期パルスHPが、加算回路（10）を介して接続
されている。 ゲートパルス発生回路（２）は、水平同期カウンター
（１）の出力信号に基づき、１水平同期周期Ｈ（63.5μ
ｓ）に一致する周期の自己リセット信号HCを作成し、加
算回路（10）へ供給するものである。 又、ゲートパルス発生回路（２）は第３図に示す様
に、セットパルスSPを作成する際のタイミング基準とな
るパルスを発生する第１及び第２カウンター（17）（1
8）と、リセットパレスRP（第４図RP）を作成する際の
タイミング基準となるパルスを発生する第３及び第４カ
ウンター（19）（20）を具え、各カウンター出力は、モ
ータ制御が安定した時に“L"から“H"に切替わるモータ
ロック信号MLと共に、アンドゲート、オアゲート等から
なるゲート選択回路（８）へ接続している。 モータロック信号MLが“H"のときは、第２カウンター
（18）及び第４カウンター（20）の出力に基づき、周期
が63.5μｓの再生水平同期信号の発生時期に対して前後
に僅かな時間だけずれたセットパルスSPとリセットパレ
スRPが作成される。又、モータロック信号MLが“L"のと
きは、水平同期カウンター（１）及びゲート発生回路
（３）の出力に基づき、前記セットパルス発生時期より
も所定時間だけ早い時期にセットパルスSPを発生し、前
記リセットパレス発生時期よりも所定時間だけ遅い時期
にリセットパレスRPを発生する。 セットパルスSP及びリセットパレスRPは、フリップフ
ロップ回路からなるゲート発生回路（３）のセット端子
及びリセット端子へ夫々接続する。これによって、セッ
トパルスSPの入力により立ち上がり、リセットパレスRP
の入力により立ち下がる同期ゲートパルスSGが得られ
る。該パルスSGは水平同期分離回路（４）へ供給する。 第１図に示す如く複合映像信号から分離された複合同
期信号CSは複合同期前エッジ検出回路（５）を経て複合
同期エッジ信号CEに変換された後、水平同期分離回路
（４）へ供給される。水平同期分離回路（４）は、同期
ゲートパルスSGのゲートが開いている期間に、前記エッ
ジ信号CEに含まれる再生水平同期信号Ｈを分離し、これ
を加算回路（12）へ出力する。 上記モータロック信号MLの作成回路は、第２図に示す
如く、再生水平同期信号PHの周波数が所定の周波数範囲
（f1〜f2）内にあるか否かを判断し該範囲内であればこ
れを表わす信号FLを発生する周波数範囲検出回路（13）
と、該信号FLが一定期間（t1）連続して得られたことを
確認する為のタイマー回路（14）と、信号FLが“H"とな
って時間t1が経過したときセットされると共に信号FLが
“L"となったときリセットされるフリップフロップ回路
（16）とから構成される。 第１図に示す回路の動作を第４図のタイミングチャー
トに基づいて説明する。 水平同期カウンター（１）は一旦リセットされた後6
3.5μｓが経過すると、自己リセット信号HCにより再び
リセットされる。又、第４図の様に水平同期カウンター
のリセットポイントから所定時間C1が経過すると、前記
ゲートパルス発生回路（２）及びゲート発生回路（３）
の動作によりセットパルスSPが発生し、リセットポイン
トから所定時間C2が経過すると、リセットパレスRPが発
生する。 同期ゲートパルスSGはセットパルスSPの発生と同時に
立上がると共に、リセットパレスRPの発生と同時に立下
がり、駆動モータの制御が安定期に入っているときは、
狭いゲート幅B0の同期ゲートパルス（第４図SG（ｄ））
が作成される。 又、駆動モータの制御が過渡期にあるときは前述の如
くセットパルスSPの発生時期が早められると共に、リセ
ットパレスRPの発生時期が遅延され、第４図SG（ｄ）に
鎖線で示す様に広いゲート幅B1の同期ゲートパルスSGが
作成されるのである。 以下、複合同期前エッジ信号の周期が乱れた場合の回
路動作について説明する。
に於いて、帯状或は円盤状の信号記録媒体を駆動モータ
によって搬送或は回転駆動して、映像信号を再生する
際、駆動モータの回転を制御する為に装備される水平同
期信号抜取り回路に関するものである。 （従来の技術） 光ディスク再生装置の如き円盤状記録媒体の信号再生
装置に於いては、ディスク駆動モータの回転を制御する
べく、水晶発振器の発振信号（略14Mhz）を分周した基
準信号（15.7KHz）と、再生映像信号を処理して作成し
た再生水平同期信号とを位相比較し、これによって得ら
れる誤差信号に基づいて駆動モータの制御が行なわれ
る。 再生水平同期信号の作成回路は、例えばパイオニア社
製のシンクゲートICであるPA0018の如く、水平同期信号
の分離回路、PLL回路を具えた位相同期回路等から構成
される。 （解決しようとする問題点） ところが、従来の再生水平同期信号作成回路に於いて
は、水平同期分離回路へ供給すべきゲートパルスをPLL
回路によって生成している為、位相同期が図られるロッ
クレンジが狭く、駆動モータが起動してから回転速度が
安定するまでの過渡期には、モータの回転変動に因る再
生水平同期信号の周期変動に回路動作が追従出来ず、モ
ータの回転を制御出来ない問題があった。 又、PLL回路を構成する為には、水晶発振器を具えたV
COが必要であるから、この水晶発振器の装備により回路
基板の単価が高くなるばかりでなく、製造工程に於いて
煩雑な調整作業が必要となる問題があった。 （問題点を解決する為の手段） 本発明の目的は、PLL回路によることなく同期ゲート
パルスの作成が可能であり、然も駆動モータの回転制御
の過渡期に於いても、映像信号から確実に水平同期信号
を抜き取ることの出来る回路を提供することである。 本発明に係る水平同期信号抜取り回路は、同期ゲート
パルスの入力に基づき複合映像信号から水平同期信号を
分離する手段と、再生水平同期信号の発生時期に対し夫
々所定時間だけ前後にずれて発生するセットパルス及び
リセットパルスの作成手段と、セットパルスの入力に基
づいてセットされると共にリセットパルスの入力に基づ
いてリセットされ前記同期ゲートパルスを作成する手段
と、前記駆動モータが所定の回転速度に達し回転速度が
安定した時点を検出する手段とから構成され、該検出手
段の出力端は前記セットパルス及びリセットパルスの作
成手段に接続する。 （作用） 駆動モータが起動してから回転速度が安定するまでの
過渡期に於いて、セットパルス及びリセットパレス作成
手段は、モータ制御の安定期に於ける所定のセットパル
ス発生時期よりも速くセットパルスを発生し、或は所定
のリセットパレス発生時期よりも遅れてリセットパレス
を発生する。 同期ゲートパルス作成手段は、前記セットパルスの入
力によりセットされると共にリセットパレスに入力によ
りリセットされ、安定期に於ける所定のゲート幅よりも
幅の広い同期ゲートパルスを作成する。 従って、モータ制御の過渡期に於いて、再生同期信号
の周期が変動したとしても、該変動幅が前記同期ゲート
パルスのゲート幅の範囲内であれば水平同期信号の抜取
りが可能である。 駆動モータの回転速度が所定値に達した後の安定期に
於いては、セットパルス及びリセットパレス作成手段
は、夫々セットパルス及びリセットパレスの発生時期を
変更し、同期ゲートパルス作成手段によってゲート幅の
狭い同期ゲートパルスが作成される。 この結果、モータ制御の安定期に於いては、必要最小
限のゲート幅を有する同期ゲートパルスに基づいて水平
同期信号の抜取りが行なわれる。従って、水平同期信号
抜取り動作の際、水平同期信号以外のノイズ信号が水平
同期信号と共に抜き取られる確率は極めて低く、モータ
制御は正確に行なわれる。 （発明の効果） 本発明に係る水平同期信号抜取り回路によれば、モー
タ制御の過渡期に於いても水平同期信号の抜取りが可能
であるから、抜き取った水平同期信号に基づき、モータ
の起動直後の過渡期から安定期に亘って、確実なモータ
制御が行なわれる。 然も、従来のPLL回路に替えて、フリップフロップ等
から構成可能な同期ゲートパルス作成手段を装備してい
るから、高価な水晶発振器は不要であり、この結果、製
造工程も単純化される。 （実施例） 第１図は本発明に係る水平同期信号抜取り回路の一実
施例を示している。 該回路は、クロック信号CLが接続された水平同期カウ
ンター（１）から出力される基準信号に基づき、後述す
る全ての動作のタイミング制御が図られている。前記水
平同期信号分離手段は、図示省略する複合同期信号分離
回路と、複合同期前エッジ検出回路（５）と、水平同期
分離回路（４）とから構成される。又、セットパルス及
びリセットパレス作成手段は、ゲートパルス発生回路
（２）及びゲート選択回路（８）から構成され、同期ゲ
ートパルス作成手段はゲート発生回路（３）によって構
成される。更に、駆動モータの制御が安定期に移行した
時点を検出する手段は、第２図に示す周波数範囲検出回
路（13）、タイマー回路（14）、及びフリップフロップ
回路（16）から構成される。 第１図に示す水平同期カウンター（１）のリセット信
号入力端Ｒには、水平同期分離回路（４）からの再生水
平同期信号PH、ゲートパルス発生回路（２）からの自己
リセット信号HC、及び水平同期パルス発生回路（７）か
らの水平同期パルスHPが、加算回路（10）を介して接続
されている。 ゲートパルス発生回路（２）は、水平同期カウンター
（１）の出力信号に基づき、１水平同期周期Ｈ（63.5μ
ｓ）に一致する周期の自己リセット信号HCを作成し、加
算回路（10）へ供給するものである。 又、ゲートパルス発生回路（２）は第３図に示す様
に、セットパルスSPを作成する際のタイミング基準とな
るパルスを発生する第１及び第２カウンター（17）（1
8）と、リセットパレスRP（第４図RP）を作成する際の
タイミング基準となるパルスを発生する第３及び第４カ
ウンター（19）（20）を具え、各カウンター出力は、モ
ータ制御が安定した時に“L"から“H"に切替わるモータ
ロック信号MLと共に、アンドゲート、オアゲート等から
なるゲート選択回路（８）へ接続している。 モータロック信号MLが“H"のときは、第２カウンター
（18）及び第４カウンター（20）の出力に基づき、周期
が63.5μｓの再生水平同期信号の発生時期に対して前後
に僅かな時間だけずれたセットパルスSPとリセットパレ
スRPが作成される。又、モータロック信号MLが“L"のと
きは、水平同期カウンター（１）及びゲート発生回路
（３）の出力に基づき、前記セットパルス発生時期より
も所定時間だけ早い時期にセットパルスSPを発生し、前
記リセットパレス発生時期よりも所定時間だけ遅い時期
にリセットパレスRPを発生する。 セットパルスSP及びリセットパレスRPは、フリップフ
ロップ回路からなるゲート発生回路（３）のセット端子
及びリセット端子へ夫々接続する。これによって、セッ
トパルスSPの入力により立ち上がり、リセットパレスRP
の入力により立ち下がる同期ゲートパルスSGが得られ
る。該パルスSGは水平同期分離回路（４）へ供給する。 第１図に示す如く複合映像信号から分離された複合同
期信号CSは複合同期前エッジ検出回路（５）を経て複合
同期エッジ信号CEに変換された後、水平同期分離回路
（４）へ供給される。水平同期分離回路（４）は、同期
ゲートパルスSGのゲートが開いている期間に、前記エッ
ジ信号CEに含まれる再生水平同期信号Ｈを分離し、これ
を加算回路（12）へ出力する。 上記モータロック信号MLの作成回路は、第２図に示す
如く、再生水平同期信号PHの周波数が所定の周波数範囲
（f1〜f2）内にあるか否かを判断し該範囲内であればこ
れを表わす信号FLを発生する周波数範囲検出回路（13）
と、該信号FLが一定期間（t1）連続して得られたことを
確認する為のタイマー回路（14）と、信号FLが“H"とな
って時間t1が経過したときセットされると共に信号FLが
“L"となったときリセットされるフリップフロップ回路
（16）とから構成される。 第１図に示す回路の動作を第４図のタイミングチャー
トに基づいて説明する。 水平同期カウンター（１）は一旦リセットされた後6
3.5μｓが経過すると、自己リセット信号HCにより再び
リセットされる。又、第４図の様に水平同期カウンター
のリセットポイントから所定時間C1が経過すると、前記
ゲートパルス発生回路（２）及びゲート発生回路（３）
の動作によりセットパルスSPが発生し、リセットポイン
トから所定時間C2が経過すると、リセットパレスRPが発
生する。 同期ゲートパルスSGはセットパルスSPの発生と同時に
立上がると共に、リセットパレスRPの発生と同時に立下
がり、駆動モータの制御が安定期に入っているときは、
狭いゲート幅B0の同期ゲートパルス（第４図SG（ｄ））
が作成される。 又、駆動モータの制御が過渡期にあるときは前述の如
くセットパルスSPの発生時期が早められると共に、リセ
ットパレスRPの発生時期が遅延され、第４図SG（ｄ）に
鎖線で示す様に広いゲート幅B1の同期ゲートパルスSGが
作成されるのである。 以下、複合同期前エッジ信号の周期が乱れた場合の回
路動作について説明する。
【ａ】水平同期カウンター（１）が一旦リセットされた
後、63.5μｓが経過する以前に、即ちゲートパルス発生
回路（２）から得られる自己リセット信号HCにより水平
同期カウンター（１）がリセットされる以前に、複合同
期前エッジ検出回路（５）からのエッジ信号（第４図CE
（ａ））が水平同期分離回路（４）へ送られ、これによ
って再生水平同期信号（第４図PH（ａ））が生成された
場合、該同期信号PHは、加算回路（10）を経て水平同期
カウンター（１）のリセット端子へ供給されると共に、
加算回路（11）を経てゲート発生回路（３）のリセット
端子へ供給される。この結果、水平同期カウンター
（１）がリセットされると共に、同期ゲートパルスSGの
ゲートが閉じられる（第４図SG（ａ））。このとき、該
ゲートパルスSGによる再生水平同期信号PHの抜取りは終
了している。
後、63.5μｓが経過する以前に、即ちゲートパルス発生
回路（２）から得られる自己リセット信号HCにより水平
同期カウンター（１）がリセットされる以前に、複合同
期前エッジ検出回路（５）からのエッジ信号（第４図CE
（ａ））が水平同期分離回路（４）へ送られ、これによ
って再生水平同期信号（第４図PH（ａ））が生成された
場合、該同期信号PHは、加算回路（10）を経て水平同期
カウンター（１）のリセット端子へ供給されると共に、
加算回路（11）を経てゲート発生回路（３）のリセット
端子へ供給される。この結果、水平同期カウンター
（１）がリセットされると共に、同期ゲートパルスSGの
ゲートが閉じられる（第４図SG（ａ））。このとき、該
ゲートパルスSGによる再生水平同期信号PHの抜取りは終
了している。
【ｂ】リセットポイントから1Hが経過しても複合同期前
エッジ信号が得られない場合は、水平同期カウンター
（１）は自己リセット信号HCによってリセットされる。
このとき、同期ゲートパルスSGはゲートが開いたままで
ある。
エッジ信号が得られない場合は、水平同期カウンター
（１）は自己リセット信号HCによってリセットされる。
このとき、同期ゲートパルスSGはゲートが開いたままで
ある。
【ｃ】その後、複合同期前エッジ信号（第４図CE
（ｃ））が得られると、
（ｃ））が得られると、
【ａ】の場合と同様に、再生水
平同期信号（第４図PH（ｄ））に基づき、水平同期カウ
ンター（１）がリセットされると共に、同期ゲートパル
スSGのゲートが閉じられる（第４図SG（ｃ））。
平同期信号（第４図PH（ｄ））に基づき、水平同期カウ
ンター（１）がリセットされると共に、同期ゲートパル
スSGのゲートが閉じられる（第４図SG（ｃ））。
【ｄ】リセットポイントから（1H＋C2）の期間が経過し
ても複合同期前エッジ検出信号が得られない場合は、複
合映像信号に水平同期新信号が欠落しているとみなし、
リセットパレスRPによって同期ゲートパルスSGのゲート
を閉じると共に（第４図SG（ｄ））、第１図の補償水平
同期発生回路（６）にて補償水平同期信号を生成し、該
同期信号は、モータロック信号MLが“H"となった後にON
となる補償水平出力ON/OFF選択回路（９）を介して加算
回路（12）へ供給する。 従って、モータの回転が不安定な期間に、加算回路
（12）へ補償水平同期信号が接続されることはなく、モ
ータ制御は、水平同期分離回路（４）から出力される再
生水平同期信号PHに基づき、正確に行なわれる。 上記
ても複合同期前エッジ検出信号が得られない場合は、複
合映像信号に水平同期新信号が欠落しているとみなし、
リセットパレスRPによって同期ゲートパルスSGのゲート
を閉じると共に（第４図SG（ｄ））、第１図の補償水平
同期発生回路（６）にて補償水平同期信号を生成し、該
同期信号は、モータロック信号MLが“H"となった後にON
となる補償水平出力ON/OFF選択回路（９）を介して加算
回路（12）へ供給する。 従って、モータの回転が不安定な期間に、加算回路
（12）へ補償水平同期信号が接続されることはなく、モ
ータ制御は、水平同期分離回路（４）から出力される再
生水平同期信号PHに基づき、正確に行なわれる。 上記
【ａ】〜
【ｄ】の何れかの動作が完了し、水平同
期カウンター（１）がリセットされると、該リセットを
新たなリセットポイントとして同じ動作が繰り返され
る。この結果、加算回路（12）からは欠落の無い連続し
た水平同期エッジ出力HEが得られる。 更に第１図の回路は、モータ制御の過渡期の初期に於
いて水平同期カウンター（１）の出力パルスと再生水平
同期信号PHとの同期を図るべく、水平同期パルス発生回
路（７）を装備している。 水平同期パルス発生回路（７）には、複合同期前エッ
ジ検出信号CEと、補償水平同期発生回路（６）から得ら
れるドロップアウトパルスDOとが入力される。ドロップ
アウトパルスDOは、水平同期信号に欠落（ドロップアウ
ト）が生じたときに発生するものであり、これに基づい
て水平同期パルス発生回路（７）はドロップアウトの発
生回数をカウントし、該カウント数が所定値を越えると
同期のいずれを現わす水平同期パルスHPが作成される。
該パルスHPは加算回路（10）を経て水平同期カウンター
（１）のリセット端子へ供給される。 この結果、水平同期カウンター（１）の出力信号と再
生水平同期信号との同期が図られ、水平同期信号の抜取
りは確実に行なわれる。 上記水平同期信号抜取り回路によれば、モータ制御の
過渡期に於ける同期ゲートパルスのゲート幅を適切に選
定することにより、モータの回転変動に伴う再生水平同
期信号の周期変動に拘わらず、確実に水平同期信号を抜
き取ることが出来る。然も、従来は不可欠であったPLL
回路を省略出来るから、製品のコストダウン、製造工程
の単純化、回路のデジタルIC化が可能である。 尚、本発明の各部構成は上記実施例に限らず、特許請
求の範囲に記載の技術的範囲内で種々の変形が可能であ
ることは勿論である。 例えば同期ゲートパルスのゲート幅は、セットパルス
或はリセットパレスの一方の発生時期をずらすことによ
り、変更しても可い。
期カウンター（１）がリセットされると、該リセットを
新たなリセットポイントとして同じ動作が繰り返され
る。この結果、加算回路（12）からは欠落の無い連続し
た水平同期エッジ出力HEが得られる。 更に第１図の回路は、モータ制御の過渡期の初期に於
いて水平同期カウンター（１）の出力パルスと再生水平
同期信号PHとの同期を図るべく、水平同期パルス発生回
路（７）を装備している。 水平同期パルス発生回路（７）には、複合同期前エッ
ジ検出信号CEと、補償水平同期発生回路（６）から得ら
れるドロップアウトパルスDOとが入力される。ドロップ
アウトパルスDOは、水平同期信号に欠落（ドロップアウ
ト）が生じたときに発生するものであり、これに基づい
て水平同期パルス発生回路（７）はドロップアウトの発
生回数をカウントし、該カウント数が所定値を越えると
同期のいずれを現わす水平同期パルスHPが作成される。
該パルスHPは加算回路（10）を経て水平同期カウンター
（１）のリセット端子へ供給される。 この結果、水平同期カウンター（１）の出力信号と再
生水平同期信号との同期が図られ、水平同期信号の抜取
りは確実に行なわれる。 上記水平同期信号抜取り回路によれば、モータ制御の
過渡期に於ける同期ゲートパルスのゲート幅を適切に選
定することにより、モータの回転変動に伴う再生水平同
期信号の周期変動に拘わらず、確実に水平同期信号を抜
き取ることが出来る。然も、従来は不可欠であったPLL
回路を省略出来るから、製品のコストダウン、製造工程
の単純化、回路のデジタルIC化が可能である。 尚、本発明の各部構成は上記実施例に限らず、特許請
求の範囲に記載の技術的範囲内で種々の変形が可能であ
ることは勿論である。 例えば同期ゲートパルスのゲート幅は、セットパルス
或はリセットパレスの一方の発生時期をずらすことによ
り、変更しても可い。
第１図は本発明に係る水平同期信号抜取り回路のブロッ
ク図、第２図はモータロック信号作成回路のブロック
図、第３図はゲートパルス発生回路及びゲート選択回路
のブロック図、第４図は回路動作を表わすタイミングチ
ャートである。 （２）……ゲートパルス発生回路 （４）……水平同期分離回路 （８）……ゲート選択回路 SG……同期ゲートパルス SP……セットパルス RP……リセットパレス PH……再生水平同期信号
ク図、第２図はモータロック信号作成回路のブロック
図、第３図はゲートパルス発生回路及びゲート選択回路
のブロック図、第４図は回路動作を表わすタイミングチ
ャートである。 （２）……ゲートパルス発生回路 （４）……水平同期分離回路 （８）……ゲート選択回路 SG……同期ゲートパルス SP……セットパルス RP……リセットパレス PH……再生水平同期信号
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 5/7826 (56)参考文献 特開 昭58−100206（ＪＰ，Ａ) 特開 昭57−60567（ＪＰ，Ａ) 特開 昭62−82563（ＪＰ，Ａ) 特開 昭59−104731（ＪＰ，Ａ) 特開 昭58−220273（ＪＰ，Ａ) 特開 昭62−62477（ＪＰ，Ａ) 特開 昭55−32224（ＪＰ，Ａ) 実開 昭57−126773（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】駆動モータによって搬送駆動或は回転駆動
される信号記録媒体から複合映像信号を再生し、該複合
映像信号から抜き取った抜き取り水平同期信号に基づき
前記駆動モータの回転を制御する信号再生装置の水平同
期信号抜取り回路に於いて、 所定周波数の基準クロック信号を計数するカウンタと、 該カウンタの計数値を基に再生水平同期信号の発生時期
に対し夫々所定時間だけ前後にずれてセットパルス及び
リセットパルスを出力するタイマー手段と、 前記セットパルス及びリセットパルスの入力に基づいて
同期ゲートパルスを作成する同期ゲートパルス作成手段
と、 同期ゲートパルスの入力に基づき複合映像信号から再生
水平同期信号を抜き取り水平同期信号として抜き取る同
期信号抜き取り手段と、 抜き取り水平同期信号の欠落が所定回数に達すると複合
同期信号中のエッジに同期した同期パルスを発する同期
パルス発生手段と、 前記駆動モータが所定の回転速度に達し回転速度が安定
した時点を検出する検出手段とから構成され、 前記抜き取り水平同期信号及び前記同期パルスにより前
記カウンタをリセットすると共に、該検出手段は出力端
が前記セットパルス及びリセットパルス作成手段に接続
され、セットパルス及びリセットパルスの両方或は一方
の発生時期を変更し、駆動モータの起動後モータ回転速
度が安定するまではゲート幅の広い同期ゲートパルスを
作成し、モータ回転速度が安定した後はゲート幅の狭い
同期ゲートパルスを作成することを特徴とする信号再生
装置の水平同期信号抜取り回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62153920A JPH0831243B2 (ja) | 1987-06-19 | 1987-06-19 | 信号再生装置の水平同期信号抜取り回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62153920A JPH0831243B2 (ja) | 1987-06-19 | 1987-06-19 | 信号再生装置の水平同期信号抜取り回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63317964A JPS63317964A (ja) | 1988-12-26 |
| JPH0831243B2 true JPH0831243B2 (ja) | 1996-03-27 |
Family
ID=15572983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62153920A Expired - Lifetime JPH0831243B2 (ja) | 1987-06-19 | 1987-06-19 | 信号再生装置の水平同期信号抜取り回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831243B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5760567A (en) * | 1980-09-26 | 1982-04-12 | Sony Corp | Player |
| JPS58100206A (ja) * | 1981-12-10 | 1983-06-14 | Sony Corp | デジタル信号の再生装置 |
| JPS59104731A (ja) * | 1982-12-02 | 1984-06-16 | Sanyo Electric Co Ltd | 同期信号発生回路 |
| JPS6282563A (ja) * | 1985-10-07 | 1987-04-16 | Nippon Gakki Seizo Kk | デイスクモ−タの制御装置 |
-
1987
- 1987-06-19 JP JP62153920A patent/JPH0831243B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63317964A (ja) | 1988-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4100575A (en) | Method of and apparatus for modifying a video signal to prevent unauthorized recording and reproduction thereof | |
| US4238770A (en) | Vertical synchronizing signal detector circuit | |
| EP0122752B1 (en) | Digital video tape recorder apparatus | |
| JPS6337550B2 (ja) | ||
| EP0395347B1 (en) | Sampling frequency reproduction system | |
| GB2084415A (en) | Apparatus for regenerating a clock pulse signal from a stream of data | |
| US4562394A (en) | Motor servo circuit for a magnetic recording and reproducing apparatus | |
| JPH0831243B2 (ja) | 信号再生装置の水平同期信号抜取り回路 | |
| JPS6011511B2 (ja) | 記録済み記録媒体 | |
| JP2570383B2 (ja) | デジタル信号挿入装置 | |
| EP0282242B1 (en) | A phase synchronizing circuit for a time axis shift correcting circuit | |
| JPS60251552A (ja) | 記録再生装置 | |
| JPH1056581A (ja) | 表示装置用のｐｌｌ回路 | |
| JP2507352B2 (ja) | ビデオシステム | |
| JPH03245679A (ja) | 水平同期信号のゲート方法 | |
| JPH0456376B2 (ja) | ||
| JPH01305785A (ja) | ジッタ補正装置 | |
| JPS583433B2 (ja) | テレビジヨンシンゴウサイセイホウシキ | |
| JPH06338790A (ja) | 同期クロック再生回路 | |
| JPH0666104B2 (ja) | 時間軸補正装置 | |
| JPS61225922A (ja) | 同期信号分離回路 | |
| JPS63146664A (ja) | 垂直同期信号分離回路 | |
| JPS60151877A (ja) | デ−タ再生装置 | |
| JPH08191429A (ja) | 垂直同期処理装置 | |
| JPH0150986B2 (ja) |