JPH08307218A - 信号選択回路 - Google Patents
信号選択回路Info
- Publication number
- JPH08307218A JPH08307218A JP11349795A JP11349795A JPH08307218A JP H08307218 A JPH08307218 A JP H08307218A JP 11349795 A JP11349795 A JP 11349795A JP 11349795 A JP11349795 A JP 11349795A JP H08307218 A JPH08307218 A JP H08307218A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- mos
- current
- electrode
- control voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 回路構成が簡単なスイッチ回路を提供する。
【構成】 ＰとＮチャンネルの第１と第２のＭＯＳトラ
ンジスタＭ１とＭ２の共通ソース電極に第１の信号ＶＩ
１が、ＰとＮチャンネルの第３と第４のＭＯＳトランジ
スタＭ３とＭ４の共通ソース電極に第２の信号ＶＩ２
が、それぞれ供給される。第１の制御電圧源ＶＳ１から
の制御電圧が第１と第４のＭＯＳトランジスタＭ１とＭ
４のゲート電極に、第２の制御電圧源ＶＳ２から前記制
御電圧と逆極性の制御電圧が第２と第３のＭＯＳトラン
ジスタＭ２とＭ３のゲート電極に、それぞれ供給され
る。これにより、第１と第２のＭＯＳトランジスタＭ１
とＭ２がオンのとき、第３及び第４のトランジスタＭ３
とＭ４がオフし、第１の入力信号ＶＩ１が、第１と第２
のＭＯＳトランジスタＭ１とＭ２の共通ドレイン電極か
ら第１のトランジスタＱ１のベース電極に供給される。
このとき、カレントミラー回路１の出力端から、第１の
トランジスタＱ１のベース電極へ、これに流れる電流と
ほぼ等しい電流が供給される。
ンジスタＭ１とＭ２の共通ソース電極に第１の信号ＶＩ
１が、ＰとＮチャンネルの第３と第４のＭＯＳトランジ
スタＭ３とＭ４の共通ソース電極に第２の信号ＶＩ２
が、それぞれ供給される。第１の制御電圧源ＶＳ１から
の制御電圧が第１と第４のＭＯＳトランジスタＭ１とＭ
４のゲート電極に、第２の制御電圧源ＶＳ２から前記制
御電圧と逆極性の制御電圧が第２と第３のＭＯＳトラン
ジスタＭ２とＭ３のゲート電極に、それぞれ供給され
る。これにより、第１と第２のＭＯＳトランジスタＭ１
とＭ２がオンのとき、第３及び第４のトランジスタＭ３
とＭ４がオフし、第１の入力信号ＶＩ１が、第１と第２
のＭＯＳトランジスタＭ１とＭ２の共通ドレイン電極か
ら第１のトランジスタＱ１のベース電極に供給される。
このとき、カレントミラー回路１の出力端から、第１の
トランジスタＱ１のベース電極へ、これに流れる電流と
ほぼ等しい電流が供給される。
Description
【０００１】
【産業上の利用分野】本発明は、信号選択回路に関す
る。
る。
【０００２】
【従来の技術】電子回路では入力信号を選択するため、
しばしばスイッチ回路が使用される。このようなスイッ
チ回路の従来例を図２に示す。
しばしばスイッチ回路が使用される。このようなスイッ
チ回路の従来例を図２に示す。
【０００３】第１のバイアス電圧源ＶＢ１によりバイア
スされた第１の入力信号ＶＩ１が、第１のトランジスタ
Ｑ１のベース電極に供給される。第１のトランジスタＱ
１のエミッタ電極エミッタ電極は、第２のトランジスタ
Ｑ２のエミッタ電極に接続され、コレクタ電極は電圧源
ＶＣＣに接続されている。第２のトランジスタＱ２のベ
ース電極とコレクタ電極は互いに接続されている。
スされた第１の入力信号ＶＩ１が、第１のトランジスタ
Ｑ１のベース電極に供給される。第１のトランジスタＱ
１のエミッタ電極エミッタ電極は、第２のトランジスタ
Ｑ２のエミッタ電極に接続され、コレクタ電極は電圧源
ＶＣＣに接続されている。第２のトランジスタＱ２のベ
ース電極とコレクタ電極は互いに接続されている。
【０００４】第２のバイアス電圧源ＶＢ２によりバイア
スされた第２の入力信号ＶＩ２が、第３のトランジスタ
Ｑ３のベース電極に供給される。第３のトランジスタＱ
３のエミッタ電極は、第４のトランジスタＱ４のエミッ
タ電極に接続され、コレクタ電極は第１のトランジスタ
Ｑ１のコレクタ電極に接続されている。第４のトランジ
スタＱ４のベース電極とコレクタ電極は互いに接続され
ている。
スされた第２の入力信号ＶＩ２が、第３のトランジスタ
Ｑ３のベース電極に供給される。第３のトランジスタＱ
３のエミッタ電極は、第４のトランジスタＱ４のエミッ
タ電極に接続され、コレクタ電極は第１のトランジスタ
Ｑ１のコレクタ電極に接続されている。第４のトランジ
スタＱ４のベース電極とコレクタ電極は互いに接続され
ている。
【０００５】第５のトランジスタＱ５のコレクタ電極
は、第１と第２のトランジスタＱ１とＱ２の共通エミッ
タ電極に接続され、ベース電極は第１の制御電圧源ＶＳ
１に接続されている。第６のトランジスタＱ６のコレク
タ電極は、第３と第４のトランジスタＱ３とＱ４の共通
エミッタ電極に接続され、ベース電極は第１の制御電圧
源ＶＳ１とは逆極性の第２の制御電圧源ＶＳ２に接続さ
れている。第５と第６のトランジスタＱ５とＱ６の両エ
ミッタ電極は互いに接続されるとともに、第１の電流源
Ｉ１に接続されている。
は、第１と第２のトランジスタＱ１とＱ２の共通エミッ
タ電極に接続され、ベース電極は第１の制御電圧源ＶＳ
１に接続されている。第６のトランジスタＱ６のコレク
タ電極は、第３と第４のトランジスタＱ３とＱ４の共通
エミッタ電極に接続され、ベース電極は第１の制御電圧
源ＶＳ１とは逆極性の第２の制御電圧源ＶＳ２に接続さ
れている。第５と第６のトランジスタＱ５とＱ６の両エ
ミッタ電極は互いに接続されるとともに、第１の電流源
Ｉ１に接続されている。
【０００６】カレントミラー回路１１の出力端子は、第
２と第４のトランジスタＱ２とＱ４のコレクタ電極に接
続され、入力端子は第２の電流源Ｉ２に接続されてい
る。
２と第４のトランジスタＱ２とＱ４のコレクタ電極に接
続され、入力端子は第２の電流源Ｉ２に接続されてい
る。
【０００７】第７のトランジスタＱ７のベース電極は、
第２と第４のトランジスタＱ２とＱ４のコレクタ電極に
接続され、コレクタ電極は電圧源ＶＣＣに接続され、エ
ミッタ電極は出力端子Ｖ０と第３の電流源Ｉ３に接続さ
れている。
第２と第４のトランジスタＱ２とＱ４のコレクタ電極に
接続され、コレクタ電極は電圧源ＶＣＣに接続され、エ
ミッタ電極は出力端子Ｖ０と第３の電流源Ｉ３に接続さ
れている。
【０００８】上記構成のスイッチ回路において、第１と
第２の制御電圧源ＶＳ１とＶＳ２によって、第５か第６
のトランジスタＱ５とＱ６のどちらか一方のトランジス
タがオンし、第１の電流源Ｉ１から電流が第１と第２の
トランジスタＱ１とＱ２で構成される差動対か第３と第
４のトランジスタＱ３とＱ４で構成される差動対のどち
ろか一方の差動対にのみ流れる。そして、第１と第２の
トランジスタＱ１とＱ２の差動対に電流が流れる場合に
は第１の入力信号ＶＩ１が、第３と第４のトランジスタ
Ｑ３とＱ４の差動対に電流が流れる場合には第２の入力
信号ＶＩ２が、それぞれ第７のトランジスタＱ７のベー
スに供給される。第７のトランジスタＱ７のベースに入
力された信号は、エミッタ電極から出力端子Ｖ０に供給
される。ここで、カレントミラー回路１１から出力され
る電流は、第１の電流源Ｉ１の値の１／２倍の電流とす
る。
第２の制御電圧源ＶＳ１とＶＳ２によって、第５か第６
のトランジスタＱ５とＱ６のどちらか一方のトランジス
タがオンし、第１の電流源Ｉ１から電流が第１と第２の
トランジスタＱ１とＱ２で構成される差動対か第３と第
４のトランジスタＱ３とＱ４で構成される差動対のどち
ろか一方の差動対にのみ流れる。そして、第１と第２の
トランジスタＱ１とＱ２の差動対に電流が流れる場合に
は第１の入力信号ＶＩ１が、第３と第４のトランジスタ
Ｑ３とＱ４の差動対に電流が流れる場合には第２の入力
信号ＶＩ２が、それぞれ第７のトランジスタＱ７のベー
スに供給される。第７のトランジスタＱ７のベースに入
力された信号は、エミッタ電極から出力端子Ｖ０に供給
される。ここで、カレントミラー回路１１から出力され
る電流は、第１の電流源Ｉ１の値の１／２倍の電流とす
る。
【０００９】以上のようにして第１と第４のトランジス
タＱ１とＱ４のベース電極に入力された信号を選択して
出力する。
タＱ１とＱ４のベース電極に入力された信号を選択して
出力する。
【００１０】
【発明が解決しようとする課題】しかしながら、従来の
信号選択回路では、回路素子数が多く、消費電力も多
い。また、第１の電流源Ｉ１とカレントミラー回路１１
の出力電流比を一定にする必要がある。
信号選択回路では、回路素子数が多く、消費電力も多
い。また、第１の電流源Ｉ１とカレントミラー回路１１
の出力電流比を一定にする必要がある。
【００１１】更に、第１と第２のトランジスタＱ１とＱ
２の動作電圧は第５のトランジスタＱ５を飽和しないよ
うな電位でなければならないし、かつ第３と第４のトラ
ンジスタＱ３とＱ４の動作電位は第６のトランジスタＱ
６を飽和しないような電位でなければならない。この
為、第５と第６のトランジスタのベース電位を電圧源Ｖ
ＣＣに比べて低い電圧にしか上げる事が出来ず、また第
１と第３のトランジスタのバイアス電位（第１と第２の
バイアス電圧源ＶＢ１とＶＢ２が供給する電圧）も第５
と第６のトランジスタＱ５とＱ６が飽和しないような電
位に設定しなければならず、面倒であった。
２の動作電圧は第５のトランジスタＱ５を飽和しないよ
うな電位でなければならないし、かつ第３と第４のトラ
ンジスタＱ３とＱ４の動作電位は第６のトランジスタＱ
６を飽和しないような電位でなければならない。この
為、第５と第６のトランジスタのベース電位を電圧源Ｖ
ＣＣに比べて低い電圧にしか上げる事が出来ず、また第
１と第３のトランジスタのバイアス電位（第１と第２の
バイアス電圧源ＶＢ１とＶＢ２が供給する電圧）も第５
と第６のトランジスタＱ５とＱ６が飽和しないような電
位に設定しなければならず、面倒であった。
【００１２】更にまた、第５と第６のトランジスタを制
御する第１と第２の制御電源ＶＳ１とＶＳ２からの制御
電圧はハイレベルが電圧源ＶＣＣの電圧に近かったり、
ローレベルが接地レベルに近い場合が有る。この場合第
５と第６のトランジスタＱ５とＱ６のベース電極にクリ
ップ回路を挿入して第５と第６のトランジスタＱ５とＱ
６が飽和しないような対策が必要となり、回路が更に複
雑になるという欠点が有った。
御する第１と第２の制御電源ＶＳ１とＶＳ２からの制御
電圧はハイレベルが電圧源ＶＣＣの電圧に近かったり、
ローレベルが接地レベルに近い場合が有る。この場合第
５と第６のトランジスタＱ５とＱ６のベース電極にクリ
ップ回路を挿入して第５と第６のトランジスタＱ５とＱ
６が飽和しないような対策が必要となり、回路が更に複
雑になるという欠点が有った。
【００１３】本発明は、回路素子数が少なく回路構成が
簡単で、消費電力も少ない信号選択回路を提供すること
を目的とする。
簡単で、消費電力も少ない信号選択回路を提供すること
を目的とする。
【００１４】
【課題を解決するための手段】入力端子に第１の入力信
号が入力される第１のＭＯＳスイッチ手段と、入力端子
に第２の入力信号が入力される第２のＭＯＳスイッチ手
段と、前記第１と第２のＭＯＳスイッチ手段を択一的に
オンする制御手段と、ベース電極が前記第１と第２のＭ
ＯＳスイッチ手段の共通出力端子に接続され、エミッタ
電極が電流源に接続された第１のトランジスタと、エミ
ッタ電極が前記第１のトランジスタのコレクタ電極に接
続され、コレクタ電極が電圧源に接続された第２のトラ
ンジスタと、入力端が前記第２のトランジスタのベース
電極に接続され、出力端が前記第１のトランジスタのベ
ース電極に接続されたカレントミラー回路と、前記第１
のトランジスタのエミッタ電極に接続された出力端子と
を具備し、前記カレントミラー回路の出力端から前記第
１のトランジスタのベース電流にほぼ等しい電流を供給
することを特徴とする。
号が入力される第１のＭＯＳスイッチ手段と、入力端子
に第２の入力信号が入力される第２のＭＯＳスイッチ手
段と、前記第１と第２のＭＯＳスイッチ手段を択一的に
オンする制御手段と、ベース電極が前記第１と第２のＭ
ＯＳスイッチ手段の共通出力端子に接続され、エミッタ
電極が電流源に接続された第１のトランジスタと、エミ
ッタ電極が前記第１のトランジスタのコレクタ電極に接
続され、コレクタ電極が電圧源に接続された第２のトラ
ンジスタと、入力端が前記第２のトランジスタのベース
電極に接続され、出力端が前記第１のトランジスタのベ
ース電極に接続されたカレントミラー回路と、前記第１
のトランジスタのエミッタ電極に接続された出力端子と
を具備し、前記カレントミラー回路の出力端から前記第
１のトランジスタのベース電流にほぼ等しい電流を供給
することを特徴とする。
【００１５】
【作用】 制御手段は、第１と第２のＭＯＳスイッチ手
段を択一的にオンし、第１或いは第２の入力信号を第１
のトランジスタのベース電極に供給する。そして、前記
第１のトランジスタのエミッタ電極から出力端子に信号
を供給する。
段を択一的にオンし、第１或いは第２の入力信号を第１
のトランジスタのベース電極に供給する。そして、前記
第１のトランジスタのエミッタ電極から出力端子に信号
を供給する。
【００１６】カレントミラー回路の出力端から前記第１
のトランジスタのベース電流にほぼ等しい電流を供給す
る。これにより、第１と第２のＭＯＳスイッチ手段には
電流がほとんど流れず、ＭＯＳスイッチ手段のオン抵抗
の影響が生じない。この為、前記第１と第２の入力信号
として、アナログ信号も利用できる。
のトランジスタのベース電流にほぼ等しい電流を供給す
る。これにより、第１と第２のＭＯＳスイッチ手段には
電流がほとんど流れず、ＭＯＳスイッチ手段のオン抵抗
の影響が生じない。この為、前記第１と第２の入力信号
として、アナログ信号も利用できる。
【００１７】
【実施例】図１に、本発明の信号切換回路の構成を示
す。第１のバイアス電圧源ＶＢ１によりバイアスされた
第１の入力信号ＶＩ１が、Ｐチャンネルの第１のＭＯＳ
トランジスタＭ１とＮチャンネルの第２のＭＯＳトラン
ジスタＭ２の共通ソース電極（或いは共通ドレイン電
極）に供給される。第１と第２のＭＯＳトランジスタＭ
１とＭ２の共通ドレイン電極（或いは共通ソース電極）
は、第１のトランジスターＱ１のベース電極は接続され
ている。
す。第１のバイアス電圧源ＶＢ１によりバイアスされた
第１の入力信号ＶＩ１が、Ｐチャンネルの第１のＭＯＳ
トランジスタＭ１とＮチャンネルの第２のＭＯＳトラン
ジスタＭ２の共通ソース電極（或いは共通ドレイン電
極）に供給される。第１と第２のＭＯＳトランジスタＭ
１とＭ２の共通ドレイン電極（或いは共通ソース電極）
は、第１のトランジスターＱ１のベース電極は接続され
ている。
【００１８】第２のバイアス電圧源ＶＢ２によりバイア
スされた第２の入力信号ＶＩ２が、Ｐチャンネルの第３
のＭＯＳトランジスタＭ３とＮチャンネルの第４のＭＯ
ＳトランジスタＭ４の共通ソース電極（或いは共通ドレ
イン電極）に供給される。第３と第４のＭＯＳトランジ
スタＭ３とＭ４の共通ドレイン電極（或いは共通ソース
電極）は、第１のトランジスタＱ１のベース電極に接続
されている。
スされた第２の入力信号ＶＩ２が、Ｐチャンネルの第３
のＭＯＳトランジスタＭ３とＮチャンネルの第４のＭＯ
ＳトランジスタＭ４の共通ソース電極（或いは共通ドレ
イン電極）に供給される。第３と第４のＭＯＳトランジ
スタＭ３とＭ４の共通ドレイン電極（或いは共通ソース
電極）は、第１のトランジスタＱ１のベース電極に接続
されている。
【００１９】第１と第４のＭＯＳトランジスタＭ１とＭ
４のゲート電極に対し、第１の制御電圧源ＶＳ１から第
１の制御電圧が供給される。第２と第３のＭＯＳトラン
ジスタＭ２とＭ３のゲート電極に対し、第２の制御電圧
源ＶＳ２から第１の制御電圧とは逆極性の第２の制御電
圧が供給される。
４のゲート電極に対し、第１の制御電圧源ＶＳ１から第
１の制御電圧が供給される。第２と第３のＭＯＳトラン
ジスタＭ２とＭ３のゲート電極に対し、第２の制御電圧
源ＶＳ２から第１の制御電圧とは逆極性の第２の制御電
圧が供給される。
【００２０】第１のトランジスタＱ１のエミッタ電極
は、電流源Ｉ１と出力端子Ｖ０に接続され、コレクタ電
極は第２のトランジスタＱ２のコレクタ電極に接続され
ている。第２のトランジスタＱ２のコレクタ電極は、電
圧源ＶＣＣに接続されている。
は、電流源Ｉ１と出力端子Ｖ０に接続され、コレクタ電
極は第２のトランジスタＱ２のコレクタ電極に接続され
ている。第２のトランジスタＱ２のコレクタ電極は、電
圧源ＶＣＣに接続されている。
【００２１】カレントミラー回路１の入力端は、第２の
トランジスタＱ２のベース電極に、出力端は第１のトラ
ンジスタＱ１のベース電極に接続されている。
トランジスタＱ２のベース電極に、出力端は第１のトラ
ンジスタＱ１のベース電極に接続されている。
【００２２】上記構成の信号選択回路において、第１と
第２の制御電圧源ＶＳ１とＶＳ２からの前記第１と第２
の制御電圧の極性により、第１と第２のＭＯＳトランジ
スタＭ１とＭ２がオンし第３と第４のＭＯＳトランジス
タＭ３とＭ４がオフするか、或いは第１と第２のＭＯＳ
トランジスタＭ１とＭ２がオフし第３と第４のＭＯＳト
ランジスタＭ３とＭ４がオンする。
第２の制御電圧源ＶＳ１とＶＳ２からの前記第１と第２
の制御電圧の極性により、第１と第２のＭＯＳトランジ
スタＭ１とＭ２がオンし第３と第４のＭＯＳトランジス
タＭ３とＭ４がオフするか、或いは第１と第２のＭＯＳ
トランジスタＭ１とＭ２がオフし第３と第４のＭＯＳト
ランジスタＭ３とＭ４がオンする。
【００２３】例えば、前記第１の制御電圧がローレベル
で前記第２の制御電圧がハイレベルとすると、Ｎチャン
ネルＭＯＳトランジスタの第２のＭＯＳトランジスタＭ
２はオン、第４のＭＯＳトランジスタＭ４はオフする。
そしてＰチャンネルＭＯＳトランジスタの第１のＭＯＳ
トランジスタＭ１はオン、第３のＭＯＳトランジスタＭ
３はオフする。逆に、前記第１の制御電圧がハイレベル
で前記第２の制御電圧がローレベルとすると、Ｎチャン
ネルＭＯＳトランジスタの第２のＭＯＳトランジスタＭ
２はオフ、第４のＭＯＳトランジスタＭ４はオンする。
そしてＰチャンネルＭＯＳトランジスタの第１のＭＯＳ
トランジスタＭ１はオフ、第３のＭＯＳトランジスタＭ
３はオンする。
で前記第２の制御電圧がハイレベルとすると、Ｎチャン
ネルＭＯＳトランジスタの第２のＭＯＳトランジスタＭ
２はオン、第４のＭＯＳトランジスタＭ４はオフする。
そしてＰチャンネルＭＯＳトランジスタの第１のＭＯＳ
トランジスタＭ１はオン、第３のＭＯＳトランジスタＭ
３はオフする。逆に、前記第１の制御電圧がハイレベル
で前記第２の制御電圧がローレベルとすると、Ｎチャン
ネルＭＯＳトランジスタの第２のＭＯＳトランジスタＭ
２はオフ、第４のＭＯＳトランジスタＭ４はオンする。
そしてＰチャンネルＭＯＳトランジスタの第１のＭＯＳ
トランジスタＭ１はオフ、第３のＭＯＳトランジスタＭ
３はオンする。
【００２４】よって、第１或いは第２の入力信号ＶＩ１
或いはＶＩ２のいずれか一方が選択されて、第１のトラ
ンジスタＱ１のベース電極に入力され、この第１のトラ
ンジスタＱ１のエミッタ電極より出力端子Ｖ０に出力さ
れる。
或いはＶＩ２のいずれか一方が選択されて、第１のトラ
ンジスタＱ１のベース電極に入力され、この第１のトラ
ンジスタＱ１のエミッタ電極より出力端子Ｖ０に出力さ
れる。
【００２５】ところで、ＭＯＳトランジスタはゲート電
極とソース電極間の電位差によりオン抵抗が数倍異なる
という欠点がある。上記信号選択回路においても、入力
信号の最高電位と最低電位では、ＭＯＳトランジスタで
構成されたスイッチのオン抵抗は異なる。
極とソース電極間の電位差によりオン抵抗が数倍異なる
という欠点がある。上記信号選択回路においても、入力
信号の最高電位と最低電位では、ＭＯＳトランジスタで
構成されたスイッチのオン抵抗は異なる。
【００２６】そこで、オン抵抗に電流を流すとＭＯＳス
イッチＭ１乃至Ｍ４で電圧降下が生じるが、オン抵抗の
相違により入力信号の最高電位と最低電位では電圧降下
が異なるため、ＭＯＳスイッチの出力波形が歪むことに
なってしまう。この為、出来るだけＭＯＳスイッチＭ１
乃至Ｍ４に電流を流さないようにする必要がある。この
点から、カレントミラー回路１の出力端から第１のトラ
ンジスタＱ１のベース電流とほぼ等しい電流を供給し
て、第１のトランジスタＱ１のベース電流を補償し、Ｍ
ＯＳスイッチＭ１乃至Ｍ４に出来るだけ電流を流さない
ようにしている。
イッチＭ１乃至Ｍ４で電圧降下が生じるが、オン抵抗の
相違により入力信号の最高電位と最低電位では電圧降下
が異なるため、ＭＯＳスイッチの出力波形が歪むことに
なってしまう。この為、出来るだけＭＯＳスイッチＭ１
乃至Ｍ４に電流を流さないようにする必要がある。この
点から、カレントミラー回路１の出力端から第１のトラ
ンジスタＱ１のベース電流とほぼ等しい電流を供給し
て、第１のトランジスタＱ１のベース電流を補償し、Ｍ
ＯＳスイッチＭ１乃至Ｍ４に出来るだけ電流を流さない
ようにしている。
【００２７】第１と第２のトランジスタＱ１とＱ２のコ
レクタ電流／エミッタ電流＝α、電流源Ｉ１の電流値を
Ｉ１とすると、第１のトランジスタＱ１のベース電流
は、（１−α）Ｉ１となる。そして、第２のトランジス
タＱ２のベース電流は、（１−α）αＩ１となる。
レクタ電流／エミッタ電流＝α、電流源Ｉ１の電流値を
Ｉ１とすると、第１のトランジスタＱ１のベース電流
は、（１−α）Ｉ１となる。そして、第２のトランジス
タＱ２のベース電流は、（１−α）αＩ１となる。
【００２８】ここで、カレントミラー比を１対１とする
と、カレントミラー回路１の入力電流が、（１−α）α
Ｉ１であるため、カレントミラー回路１の出力電流も、
（１−α）αＩ１となる。
と、カレントミラー回路１の入力電流が、（１−α）α
Ｉ１であるため、カレントミラー回路１の出力電流も、
（１−α）αＩ１となる。
【００２９】よって、ＭＯＳスイッチＭ１乃至Ｍ４に流
れる電流は、第１のトランジスタＱ１のベース電流から
カレントミラー回路１の出力電流を引算した結果の（１
−α）2Ｉ１となる。
れる電流は、第１のトランジスタＱ１のベース電流から
カレントミラー回路１の出力電流を引算した結果の（１
−α）2Ｉ１となる。
【００３０】例えば、α＝０．９９と仮定すると、第１
のトランジスタＱ１のベース電流は０．０１Ｉ１とな
る。そして、ＭＯＳスイッチＭ１乃至Ｍ４に流れる電流
は０．０００１Ｉ１となり、第１のトランジスタＱ１の
ベース電流に比べてかなり小さくなる。
のトランジスタＱ１のベース電流は０．０１Ｉ１とな
る。そして、ＭＯＳスイッチＭ１乃至Ｍ４に流れる電流
は０．０００１Ｉ１となり、第１のトランジスタＱ１の
ベース電流に比べてかなり小さくなる。
【００３１】また、第１と第２の制御電圧源ＶＳ１とＶ
Ｓ２の第１と第２の制御電圧のハイレベルが電圧源ＶＣ
Ｃの電圧近くであっても、かつローレベルが接地電位近
くであっても、ＭＯＳトランジスタを使用しているた
め、第１と第２の入力信号ＶＩ１とＶＩ２を第１のトラ
ンジスタＱ１のベース電極に伝える動作には影響がな
い。
Ｓ２の第１と第２の制御電圧のハイレベルが電圧源ＶＣ
Ｃの電圧近くであっても、かつローレベルが接地電位近
くであっても、ＭＯＳトランジスタを使用しているた
め、第１と第２の入力信号ＶＩ１とＶＩ２を第１のトラ
ンジスタＱ１のベース電極に伝える動作には影響がな
い。
【００３２】ところで、オン抵抗の影響を少なくするた
めには、ＭＯＳトランジスタのサイズを大きくすれば良
いが、この場合ＭＯＳトランジスタのサイズが可成り大
きくないと影響を削除出来ないという欠点がある。
めには、ＭＯＳトランジスタのサイズを大きくすれば良
いが、この場合ＭＯＳトランジスタのサイズが可成り大
きくないと影響を削除出来ないという欠点がある。
【００３３】本発明の信号選択回路では、小さなサイズ
のＭＯＳトランジスタを採用しているが、電流がほぼ流
れないようにしているのでオン抵抗の影響は少なく、ア
ナログ入力信号にも対応出来る。
のＭＯＳトランジスタを採用しているが、電流がほぼ流
れないようにしているのでオン抵抗の影響は少なく、ア
ナログ入力信号にも対応出来る。
【００３４】
【発明の効果】本発明の信号選択回路によれば、回路素
子数が少なく回路構成が簡単で、消費電力も少ない。更
に、アナログ入力信号にも対応することが出来る。
子数が少なく回路構成が簡単で、消費電力も少ない。更
に、アナログ入力信号にも対応することが出来る。
【図１】本発明の信号選択回路の構成を示す回路図であ
る。
る。
【図２】従来の信号選択回路の構成を示す回路図であ
る。
る。
ＶＢ１…第１のバイアス電圧源、ＶＢ２…第２のバイア
ス電圧源、ＶＩ１…第１の入力信号、ＶＩ２…第２の入
力信号、Ｍ１…Ｐチャンネルの第１のＭＯＳトランジス
タ、Ｍ２…Ｎチャンネルの第２のＭＯＳトランジスタ、
Ｍ３…Ｐチャンネルの第３のＭＯＳトランジスタ、Ｍ４
…Ｎチャンネルの第４のＭＯＳトランジスタ、ＶＳ１…
第１の制御電圧源、ＶＳ２…第２の制御電圧源、Ｑ１…
第１のトランジスタ、Ｑ２…第２のトランジスタ、ＶＣ
Ｃ…電圧源、Ｉ１…電流源、１…カレントミラー回路。
ス電圧源、ＶＩ１…第１の入力信号、ＶＩ２…第２の入
力信号、Ｍ１…Ｐチャンネルの第１のＭＯＳトランジス
タ、Ｍ２…Ｎチャンネルの第２のＭＯＳトランジスタ、
Ｍ３…Ｐチャンネルの第３のＭＯＳトランジスタ、Ｍ４
…Ｎチャンネルの第４のＭＯＳトランジスタ、ＶＳ１…
第１の制御電圧源、ＶＳ２…第２の制御電圧源、Ｑ１…
第１のトランジスタ、Ｑ２…第２のトランジスタ、ＶＣ
Ｃ…電圧源、Ｉ１…電流源、１…カレントミラー回路。
Claims (4)
- 【請求項１】 入力端子に第１の入力信号が入力される
第１のＭＯＳスイッチ手段と、 入力端子に第２の入力信号が入力される第２のＭＯＳス
イッチ手段と、 前記第１と第２のＭＯＳスイッチ手段を択一的にオンす
る制御手段と、 ベース電極が前記第１と第２のＭＯＳスイッチ手段の共
通出力端子に接続され、エミッタ電極が電流源に接続さ
れた第１のトランジスタと、 エミッタ電極が前記第１のトランジスタのコレクタ電極
に接続され、コレクタ電極が電圧源に接続された第２の
トランジスタと、 入力端が前記第２のトランジスタのベース電極に接続さ
れ、出力端子が前記第１のトランジスタのベース電極に
接続されたカレントミラー回路と、 前記第１のトランジスタのエミッタ電極に接続された出
力端子とを具備し、 前記カレントミラー回路の出力端から前記第１のトラン
ジスタのベース電流にほぼ等しい電流を供給することを
特徴とする信号選択回路。 - 【請求項２】 前記第１のＭＯＳスイッチ手段はソース
電極同士及びドレイン電極同士が接続されたＰチャンネ
ルの第１のＭＯＳトランジスタ及びＮチャンネルの第２
のＭＯＳトランジスタを有し、前記第２のＭＯＳスイッ
チ手段はソース電極同士及びドレイン電極同士が接続さ
れたＰチャンネルの第３のＭＯＳトランジスタ及びＮチ
ャンネルの第４のＭＯＳトランジスタを有し、前記制御
手段は前記第１及び第４のＭＯＳトランジスタのゲート
電極に第１の制御電圧を供給する第１の制御電圧源と前
記第２及び第３のＭＯＳトランジスタのゲート電極に前
記第１の制御電圧と逆極性の第２の制御電圧を供給する
第２の制御電圧源を有することを特徴とする請求項１記
載の信号選択回路。 - 【請求項３】 前記第１及び第２のＭＯＳトランジスタ
の両ソース電極に前記第１の入力信号が入力され、前記
第１及び第２のＭＯＳトランジスタの両ドレイン電極が
前記第１のトランジスタのベース電極に接続され、前記
第３及び第４のＭＯＳトランジスタの両ソース電極に前
記第２の入力信号が入力され、前記第３及び第４のＭＯ
Ｓトランジスタの両ドレイン電極が前記第１のトランジ
スタのベース電極に接続されたことを特徴とする請求項
２記載の信号選択回路。 - 【請求項４】 前記第１及び第２のＭＯＳトランジスタ
の両ドレイン電極に前記第１の入力信号が入力され、前
記第１及び第２のＭＯＳトランジスタの両ソース電極が
前記第１のトランジスタのベース電極に接続され、前記
第３及び第４のＭＯＳトランジスタの両ドレイン電極に
前記第２の入力信号が入力され、前記第３及び第４のＭ
ＯＳトランジスタの両ソース電極が前記第１のトランジ
スタのべース電極に接続されたことを特徴とする請求項
２記載の信号選択回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11349795A JPH08307218A (ja) | 1995-05-12 | 1995-05-12 | 信号選択回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11349795A JPH08307218A (ja) | 1995-05-12 | 1995-05-12 | 信号選択回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08307218A true JPH08307218A (ja) | 1996-11-22 |
Family
ID=14613821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11349795A Pending JPH08307218A (ja) | 1995-05-12 | 1995-05-12 | 信号選択回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08307218A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7009918B2 (en) | 2000-07-28 | 2006-03-07 | Fujitsu Limited | Information storage apparatus |
-
1995
- 1995-05-12 JP JP11349795A patent/JPH08307218A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7009918B2 (en) | 2000-07-28 | 2006-03-07 | Fujitsu Limited | Information storage apparatus |
| US7142485B2 (en) | 2000-07-28 | 2006-11-28 | Fujitsu Limited | Information storage apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5801553A (en) | Comparator with built-in hysteresis | |
| KR920002423B1 (ko) | 히스테리시스특성을 갖는 전압비교회로 | |
| JPH0888521A (ja) | 自己バイアスされたカスコード電流ミラー回路 | |
| US5608344A (en) | Comparator circuit with hysteresis | |
| JPH07202651A (ja) | 低電力消耗型の比較回路 | |
| JPH0693615B2 (ja) | ドライバ回路 | |
| US4476428A (en) | Power supply device | |
| US4603264A (en) | Schmitt trigger circuit with stable operation | |
| US5128564A (en) | Input bias current compensation for a comparator | |
| JPH06140915A (ja) | インターフェース回路 | |
| JPH09130162A (ja) | 横電流調節を有する電流ドライバ回路 | |
| JPH08293744A (ja) | 半導体回路 | |
| JPH08307218A (ja) | 信号選択回路 | |
| JPH06283944A (ja) | 電圧電流変換回路 | |
| JPH06180332A (ja) | 電流検出回路 | |
| US4559457A (en) | Sampling circuit | |
| JPH0831194A (ja) | サンプルホールド回路 | |
| JPH09306193A (ja) | サンプルホールド回路 | |
| US5063310A (en) | Transistor write current switching circuit for magnetic recording | |
| JPS5936423A (ja) | 電流切り換え回路 | |
| JP2500791B2 (ja) | 演算増幅回路 | |
| JPH08139531A (ja) | 差動アンプ | |
| US5285121A (en) | Current switching circuit | |
| KR900008521B1 (ko) | 이득제어회로 | |
| JPH06303117A (ja) | スタートアップ回路 |