JPH08306913A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH08306913A
JPH08306913A JP13601395A JP13601395A JPH08306913A JP H08306913 A JPH08306913 A JP H08306913A JP 13601395 A JP13601395 A JP 13601395A JP 13601395 A JP13601395 A JP 13601395A JP H08306913 A JPH08306913 A JP H08306913A
Authority
JP
Japan
Prior art keywords
film
polysilicon
manufacturing
semiconductor device
oxygen ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13601395A
Other languages
Japanese (ja)
Inventor
Eiji Mochizuki
栄二 望月
Koji Mori
孝二 森
Hideto Kitakado
英人 北角
Mitsuhiro Oizumi
充弘 大泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP13601395A priority Critical patent/JPH08306913A/en
Publication of JPH08306913A publication Critical patent/JPH08306913A/en
Pending legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PURPOSE: To avoid the mutual diffusion through silicide layer of impurities doped in a polysilicon by checking the release of tungsten silicide or abnormal oxidation in a tungsten polycide electrode used for CMOS structure. CONSTITUTION: After the formation of a gate oxide film 2 and then a polysilicon film 3 on a silicon substrate to be turned into n<+> polysilicon by impurity implantation on a silicon substrate 1, a tungsten silicide 4 is formed by sputtering step on the polysilicon film 3. Next, the second SiO2 film (barrier layer) is formed by implanting oxygen ions in the part of the polysilicon film 3 by oxygen implantation. Finally, after cleaning up the surface, a gate electrode made of the tungsten silicide 4, the second SiO2 film 5, the polysilicon film is formed by polysilicon etching step.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に
関し、例えば相補形MOSデバイスや、高抵抗ポリシリ
コンを負荷としたメモリセル構造を有するスタティック
RAMに有効に適用できる半導体装置の製造方法に関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, for example, a method for manufacturing a semiconductor device which can be effectively applied to a complementary MOS device or a static RAM having a memory cell structure having a high resistance polysilicon as a load. It is a thing.

【0002】[0002]

【従来の技術】近年、半導体産業の急速な発展に伴い、
半導体デバイスに対し高速化の要求が高まりつつある。
半導体デバイスにおいて、高速化に対応できる最も効果
的な手段は、従来よりゲート電極や配線材料として用い
られてきた多結晶シリコン膜(ポリシリコン膜)に代え
て、抵抗値の低い高融点金属を使用することである。こ
の金属として、タングステンシリサイドが最も広く使用
されている。
2. Description of the Related Art With the recent rapid development of the semiconductor industry,
There is an increasing demand for higher speed semiconductor devices.
In semiconductor devices, the most effective means to cope with high speed is to use high melting point metal with low resistance value instead of polycrystalline silicon film (polysilicon film) which has been used as gate electrode or wiring material. It is to be. Tungsten silicide is most widely used as this metal.

【0003】しかし、タングステンシリサイド膜自体
は、下地のゲート酸化膜との密着性が悪いため、ポリシ
リコン膜と重ねる構造が主流となっている。上記タング
ステンポリサイド膜の問題点としては、タングステンポ
リサイド膜形成後の熱工程で、タングステンシリサイド
膜に剥がれが発生する場合があることである。この剥が
れの原因としては、(1)熱工程によりタングステンシ
リサイドの結晶粒径が大きくなり、下地のポリシリコン
膜との密着性が悪化すること、(2)炉雰囲気中のO2
によりタングステンが酸化され、膜組成が変わることに
より密着性が悪化することなどが考えられる。この剥が
れの防止対策としては、タングステンシリサイド膜形成
後に、N+ イオンを注入することによりタングステンシ
リサイド層をアモルファス化し、また表面層を窒化する
ことが考えられている。
However, since the tungsten silicide film itself has poor adhesion to the underlying gate oxide film, a structure in which it is overlapped with the polysilicon film is predominant. A problem with the above-mentioned tungsten polycide film is that peeling may occur in the tungsten silicide film in the thermal process after the formation of the tungsten polycide film. The cause of this peeling is that (1) the crystal grain size of the tungsten silicide increases due to the heat step, and the adhesion to the underlying polysilicon film deteriorates, and (2) O 2 in the furnace atmosphere.
It is conceivable that the tungsten is oxidized by this and the film composition is changed to deteriorate the adhesion. As a measure for preventing this peeling, it is considered that after the tungsten silicide film is formed, the tungsten silicide layer is made amorphous by implanting N + ions and the surface layer is nitrided.

【0004】また、同一半導体基板上にnチャネルMO
SFETとpチャネルMOSFETとからなる集積回路
を形成したCMOSデバイスでは、nMOSのゲート電
極をn型ポリシリコンで、pMOSのゲート電極をp型
ポリシリコンでそれぞれ形成することによってnMO
S、pMOSともに表面チャネル形のMOS構造とする
CMOSデバイスが提案されている。この構造におい
て、n型およびp型ポリシリコンのそれぞれにシリサイ
ドを積層したポリサイドゲート電極を有する場合、シリ
サイド膜は不純物の拡散速度が大きいため、不純物をド
ープしたポリシリコン上にシリサイドを積層して熱処理
を行うと、ゲート配線の接続部近傍ではn型ポリシリコ
ン中の不純物とp型ポリシリコン中の不純物とがシリサ
イド層を介して相互拡散してしまうという問題がある。
これを防止するための対策としては、ポリシリコンとシ
リサイドの界面に拡散を防止するバリア層(例えばTi
N)を積層することが考えられている。
Further, an n-channel MO is formed on the same semiconductor substrate.
In a CMOS device in which an integrated circuit including an SFET and a p-channel MOSFET is formed, an nMO gate electrode is formed of n-type polysilicon, and a pMOS gate electrode is formed of p-type polysilicon.
CMOS devices have been proposed in which both S and pMOS have a surface channel type MOS structure. In this structure, when the n-type and p-type polysilicon has a polycide gate electrode in which silicide is laminated, the silicide film has a high impurity diffusion rate, so that the silicide is laminated on the impurity-doped polysilicon. When the heat treatment is performed, there is a problem that the impurities in the n-type polysilicon and the impurities in the p-type polysilicon interdiffuse through the silicide layer near the connection portion of the gate wiring.
As a measure for preventing this, a barrier layer (for example, Ti) that prevents diffusion at the interface between polysilicon and silicide is used.
It is considered to stack N).

【0005】[0005]

【発明が解決しようとする課題】しかしながら、タング
ステンシリサイド膜にN+ イオンを注入するタングステ
ンポリサイド膜をCMOS構造に用いる場合、異常酸化
や剥がれの防止は行えるものの、相互拡散を防ぐことは
できない。また、相互拡散防止のためにポリシリコンと
シリサイド層との界面にバリア層を積層すると、シリサ
イド層が剥がれ易くなる恐れがある。
However, when the tungsten polycide film in which N + ions are implanted into the tungsten silicide film is used for the CMOS structure, abnormal oxidation and peeling can be prevented, but mutual diffusion cannot be prevented. Further, if a barrier layer is stacked on the interface between the polysilicon and the silicide layer to prevent mutual diffusion, the silicide layer may be easily peeled off.

【0006】本発明は、上記問題点に鑑みなされたもの
で、その目的は、CMOS構造に用いるタングステンポ
リサイド電極において、タングステンシリサイド膜の剥
がれや異常酸化を防ぎ、更にポリシリコン中にドープさ
れた不純物の、シリサイド層を介しての相互拡散を防ぐ
ことができる電極形成方法を提供することにある。
The present invention has been made in view of the above problems, and an object thereof is to prevent peeling and abnormal oxidation of a tungsten silicide film in a tungsten polycide electrode used for a CMOS structure, and further to dope into polysilicon. An object of the present invention is to provide an electrode forming method capable of preventing mutual diffusion of impurities through a silicide layer.

【0007】[0007]

【課題を解決するための手段】請求項1に記載の半導体
装置の製造方法は、半導体基板上に、電界効果トランジ
スタのゲート電極または配線として使用されるポリシリ
コン膜と、高融点金属シリサイド膜を順に積層した後、
該高融点金属シリサイド膜に酸素イオンを注入する工程
を備えたことを特徴とする。
According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor device, wherein a polysilicon film used as a gate electrode or wiring of a field effect transistor and a refractory metal silicide film are formed on a semiconductor substrate. After stacking in order,
It is characterized in that a step of implanting oxygen ions into the refractory metal silicide film is provided.

【0008】請求項2に記載の半導体装置の製造方法
は、請求項1において、前記酸素イオン注入工程は、高
融点金属シリサイド中の投影飛程をRpとし高融点金属
シリサイドの膜厚をTとするとき、不等式Rp>Tを満
たす注入エネルギーで行うことにより、ポリシリコンと
高融点金属シリサイドとの界面よりもポリシリコン中に
入った所に酸化膜を形成するものであることを特徴とす
る。
According to a second aspect of the present invention, in the method of manufacturing a semiconductor device according to the first aspect, in the oxygen ion implantation step, a projected range in the refractory metal silicide is Rp and a film thickness of the refractory metal silicide is T. At this time, the oxide film is formed at a position inside the polysilicon rather than at the interface between the polysilicon and the refractory metal silicide by performing the implantation energy satisfying the inequality Rp> T.

【0009】請求項3に記載の半導体装置の製造方法
は、請求項2において、前記酸素イオン注入工程の前
に、酸素イオンが注入される所と注入されない所が形成
されるようにレジストをパターニングするフォトリソグ
ラフィー工程を含むことを特徴とする。
According to a third aspect of the present invention, in the method of manufacturing a semiconductor device according to the second aspect, the resist is patterned so that a portion where oxygen ions are implanted and a portion where oxygen ions are not implanted are formed before the oxygen ion implantation step. And a photolithography step of

【0010】請求項4に記載の半導体装置の製造方法
は、請求項3に記載の製造方法によりデュアルゲートC
MOSを製造する方法であって、n型ポリシリコンとp
型ポリシリコンの接合部のみに酸素イオンが注入される
ようにレジストをパターニングするフォトリソグラフィ
ー工程を含むことを特徴とする。
A method of manufacturing a semiconductor device according to a fourth aspect is the dual gate C according to the method of the third aspect.
A method of manufacturing a MOS, comprising n-type polysilicon and p
The method is characterized by including a photolithography step of patterning a resist so that oxygen ions are implanted only in the junction of the mold polysilicon.

【0011】請求項5に記載の半導体装置の製造方法
は、請求項2,3または4に記載の製造方法における酸
素イオンに代えて窒素イオンを注入することにより、前
記酸化膜に代えて窒化膜を形成することを特徴とする。
According to a fifth aspect of the present invention, there is provided a semiconductor device manufacturing method, wherein nitrogen ions are implanted in place of oxygen ions in the second, third, or fourth manufacturing method to replace the oxide film with a nitride film. Is formed.

【0012】[0012]

【実施例】以下、本発明の実施例を図面に基づいて説明
する。 実施例1 図1(a)〜(d)は、半導体装置の製造工程を順に示
す半導体装置の断面図である。まず、図1(a)に示す
ように、シリコン基板1上にゲート酸化膜(SiO
2膜)2を厚さ約110Å形成し、更にこのゲート酸化
膜2上にポリシリコン膜3を厚さ約2000Å形成す
る。その後、不純物を注入あるいはドープすることによ
りn+ あるいはp+ ポリシリコンとする。更に、図1
(b)に示すように、ポリシリコン膜3上にタングステ
ンシリサイド4を、例えばスパッタ法により厚さ約25
00Å形成する。タングステンシリサイド4の形成後、
図1(c)に示すように、ポリシリコン膜3とタングス
テンシリサイド4との界面よりもポリシリコン膜3中に
入った所に第2SiO2 膜(またはSiN膜)5、すな
わちバリア層が形成される注入エネルギーで、注入量1
18/cm2 オーダの酸素イオン(または窒素イオン)
を注入する。イオン注入後に表面洗浄を行い、図1
(d)に示すように、フォトリソグラフィー法およびエ
ッチング法を用いタングステンシリサイド4、第2Si
2 膜5、ポリシリコン膜3およびゲート酸化膜2から
なるゲート電極を形成する。
Embodiments of the present invention will be described below with reference to the drawings. Example 1 FIGS. 1A to 1D are cross-sectional views of a semiconductor device, which sequentially show manufacturing steps of the semiconductor device. First, as shown in FIG. 1A, a gate oxide film (SiO 2) is formed on a silicon substrate 1.
2 film 2 is formed to a thickness of about 110Å, and a polysilicon film 3 is formed to a thickness of about 2000Å on the gate oxide film 2. Then, impurities are implanted or doped to obtain n + or p + polysilicon. Furthermore, FIG.
As shown in (b), the tungsten silicide 4 is formed on the polysilicon film 3 to a thickness of about 25 by, for example, a sputtering method.
00Å Form. After forming the tungsten silicide 4,
As shown in FIG. 1C, a second SiO 2 film (or SiN film) 5, that is, a barrier layer, is formed at a position inside the polysilicon film 3 rather than at the interface between the polysilicon film 3 and the tungsten silicide 4. Injection energy, injection amount 1
Oxygen ions (or nitrogen ions) on the order of 0 18 / cm 2
Inject. The surface was cleaned after ion implantation, and
As shown in (d), the tungsten silicide 4 and the second Si are formed by using the photolithography method and the etching method.
A gate electrode composed of the O 2 film 5, the polysilicon film 3 and the gate oxide film 2 is formed.

【0013】上記実施例においては、タングステンシリ
サイド4のデポ後に、ポリシリコン膜3とタングステン
シリサイド4の界面よりもポリシリコン膜3中に入った
所に第2SiO2 膜(またはSiN膜)5を形成してい
るため、タングステンシリサイド4が剥がれにくい状態
で相互拡散防止用のバリア層を形成することができる。
また、第2SiO2 膜(またはSiN膜)5を薄く(例
えば100Å以下)形成することと、酸素(または窒
素)注入により形成した第2SiO2 膜(またはSiN
膜)5はデポしたSiO2 膜に比べて不均一であること
により、第2SiO2 膜(またはSiN膜)5は、ポリ
シリコン膜3とタングステンシリサイド4を絶縁するこ
となく形成することができる。
In the above-described embodiment, after the tungsten silicide 4 is deposited, the second SiO 2 film (or SiN film) 5 is formed at a position inside the polysilicon film 3 beyond the interface between the polysilicon film 3 and the tungsten silicide 4. Therefore, the barrier layer for preventing mutual diffusion can be formed in a state where the tungsten silicide 4 is hard to peel off.
Also, the 2SiO 2 film (or SiN film) 5 thin (e.g. 100Å or less) and forming, oxygen (or nitrogen) the 2SiO 2 film formed by implantation (or SiN
Film) 5 by as compared to SiO 2 film deposition is uneven, the 2SiO 2 film (or SiN film) 5, a polysilicon film 3 and the tungsten silicide 4 can be formed without insulation.

【0014】[0014]

【発明の効果】以上の説明で明らかなように、請求項1
に記載の半導体装置の製造方法では、高融点金属シリサ
イド膜(タングステンシリサイド)形成後に、酸素イオ
ンを注入することにより、タングステンシリサイド層の
アモルファス化が促進され、これにより熱工程時の急激
な結晶化が抑制されて粒径が小さくなるので、タングス
テンシリサイド層のストレス増大が抑えられ、下地との
密着性が維持される。請求項2に記載の半導体装置の製
造方法では、ポリシリコンとタングステンシリサイドと
の界面よりもポリシリコン中に入った所に酸化膜を形成
することにより、タングステンシリサイドの剥がれが発
生することなくポリシリコン中の不純物の相互拡散を防
止することができる。請求項3に記載の半導体装置の製
造方法では、バリア層としての酸化膜を全面につくるの
ではなく局所的に形成することにより、相互拡散を抑え
つつポリサイド電極の抵抗増加を防ぐことができる。請
求項4に記載の半導体装置の製造方法では、相互拡散が
発生する主要箇所であるp型、n型ポリシリコンの接合
部のみにバリア層を設けることにより、相互拡散を抑え
つつポリサイド電極の抵抗増加を防ぐことができる。請
求項5に記載の半導体装置の製造方法では、窒素イオン
の注入によっても、請求項2,3または4に記載の製造
方法と同様な効果が得られる。
As is apparent from the above description, claim 1
In the method for manufacturing a semiconductor device described in (3), by implanting oxygen ions after forming the refractory metal silicide film (tungsten silicide), amorphization of the tungsten silicide layer is promoted, which causes rapid crystallization during the thermal process. Is suppressed and the grain size is reduced, so that the increase in stress of the tungsten silicide layer is suppressed and the adhesion with the base is maintained. In the method of manufacturing a semiconductor device according to claim 2, the oxide film is formed at a position inside the polysilicon rather than at an interface between the polysilicon and the tungsten silicide, so that the tungsten silicide is not peeled off. It is possible to prevent mutual diffusion of impurities therein. In the method for manufacturing a semiconductor device according to the third aspect, by forming the oxide film as the barrier layer locally rather than forming it on the entire surface, it is possible to prevent an increase in resistance of the polycide electrode while suppressing mutual diffusion. In the method of manufacturing a semiconductor device according to claim 4, the barrier layer is provided only at a junction portion of p-type and n-type polysilicon, which is a main location where mutual diffusion occurs, so that the resistance of the polycide electrode is suppressed while suppressing the mutual diffusion. You can prevent the increase. In the method for manufacturing a semiconductor device according to the fifth aspect, the same effect as that of the manufacturing method according to the second, third or fourth aspect can be obtained by implanting nitrogen ions.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例を半導体装置の断面図で示した
ものである。
FIG. 1 is a sectional view of a semiconductor device according to an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 ゲート酸化膜 3 ポリシリコン膜 4 タングステンシリサイド 5 第2SiO2 膜(またはSiN膜)1 silicon substrate 2 gate oxide film 3 polysilicon film 4 tungsten silicide 5 second SiO 2 film (or SiN film)

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大泉 充弘 東京都大田区中馬込1丁目3番6号 株式 会社リコー内 ─────────────────────────────────────────────────── ─── Continued Front Page (72) Inventor Mitsuhiro Oizumi 1-3-6 Nakamagome, Ota-ku, Tokyo Within Ricoh Co., Ltd.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に、電界効果トランジスタ
のゲート電極または配線として使用される多結晶シリコ
ン膜(ポリシリコン膜)と、高融点金属シリサイド膜を
順に積層した後、該高融点金属シリサイド膜に酸素イオ
ンを注入する工程を備えたことを特徴とする半導体装置
の製造方法。
1. A high melting point metal silicide film after a polycrystalline silicon film (polysilicon film) used as a gate electrode or wiring of a field effect transistor and a high melting point metal silicide film are sequentially stacked on a semiconductor substrate. A method of manufacturing a semiconductor device, comprising the step of implanting oxygen ions into the semiconductor.
【請求項2】 前記酸素イオン注入工程は、高融点金属
シリサイド中の投影飛程をRpとし高融点金属シリサイ
ドの膜厚をTとするとき、不等式Rp>Tを満たす注入
エネルギーで行うことにより、多結晶シリコン(ポリシ
リコン)と高融点金属シリサイドとの界面よりも多結晶
シリコン中に入った所に酸化膜を形成するものであるこ
とを特徴とする請求項1に記載の半導体装置の製造方
法。
2. The oxygen ion implantation step is performed with implantation energy satisfying the inequality Rp> T, where Rp is a projected range in the refractory metal silicide and T is a film thickness of the refractory metal silicide. 2. The method for manufacturing a semiconductor device according to claim 1, wherein an oxide film is formed at a position inside the polycrystalline silicon rather than at an interface between the polycrystalline silicon (polysilicon) and the refractory metal silicide. .
【請求項3】 前記酸素イオン注入工程の前に、酸素イ
オンが注入される所と注入されない所が形成されるよう
にレジストをパターニングするフォトリソグラフィー工
程を含むことを特徴とする請求項2に記載の半導体装置
の製造方法。
3. The method according to claim 2, further comprising, before the oxygen ion implantation step, a photolithography step of patterning a resist so that a portion where oxygen ions are implanted and a portion where oxygen ions are not implanted are formed. Of manufacturing a semiconductor device of.
【請求項4】 請求項3に記載の製造方法によりデュア
ルゲートCMOSを製造する方法であって、n型多結晶
シリコンとp型多結晶シリコンの接合部のみに酸素イオ
ンが注入されるようにレジストをパターニングするフォ
トリソグラフィー工程を含むことを特徴とする半導体装
置の製造方法。
4. A method of manufacturing a dual-gate CMOS by the manufacturing method according to claim 3, wherein the resist is such that oxygen ions are implanted only into a junction between n-type polycrystalline silicon and p-type polycrystalline silicon. A method of manufacturing a semiconductor device, comprising: a photolithography step of patterning a semiconductor.
【請求項5】 請求項2,3または4に記載の製造方法
における酸素イオンに代えて窒素イオンを注入すること
により、前記酸化膜に代えて窒化膜を形成することを特
徴とする半導体装置の製造方法。
5. A semiconductor device according to claim 2, 3 or 4, wherein a nitrogen film is implanted in place of the oxygen ions to form a nitride film in place of the oxide film. Production method.
JP13601395A 1995-05-10 1995-05-10 Manufacture of semiconductor device Pending JPH08306913A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13601395A JPH08306913A (en) 1995-05-10 1995-05-10 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13601395A JPH08306913A (en) 1995-05-10 1995-05-10 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH08306913A true JPH08306913A (en) 1996-11-22

Family

ID=15165149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13601395A Pending JPH08306913A (en) 1995-05-10 1995-05-10 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH08306913A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261552A (en) * 1997-03-19 1998-09-29 Toshiba Corp Sealing device of electrolyte injection port and device for manufacturing capacitor or battery
US9349821B2 (en) 2010-07-02 2016-05-24 Samsung Electronics Co., Ltd. Electrode structure, method of fabricating the same, and semiconductor device including the electrode structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261552A (en) * 1997-03-19 1998-09-29 Toshiba Corp Sealing device of electrolyte injection port and device for manufacturing capacitor or battery
US9349821B2 (en) 2010-07-02 2016-05-24 Samsung Electronics Co., Ltd. Electrode structure, method of fabricating the same, and semiconductor device including the electrode structure
US10685959B2 (en) 2010-07-02 2020-06-16 Samsung Electronics Co., Ltd. Electrode structure, method of fabricating the same, and semiconductor device including the electrode structure

Similar Documents

Publication Publication Date Title
JP3294041B2 (en) Semiconductor device
JP3781666B2 (en) Method for forming gate electrode and gate electrode structure
JPH08153804A (en) Formation of gate electrode
JP3351635B2 (en) Semiconductor device and method of manufacturing the same
JPH0750276A (en) Method for manufacture of low-resistance contact in junction between regions of different conductivity types
US7659154B2 (en) Dual gate CMOS fabrication
JPH0794731A (en) Semiconductor device and its manufacturing method
JPH08116057A (en) Manufacture of tin gate electrode on semiconductor device
JPH05183160A (en) Semiconductor device and fabrication thereof
JPH08321613A (en) Method of manufacturing semiconductor device
JP2638573B2 (en) Method for manufacturing semiconductor device
US20060128125A1 (en) Gate Electrodes and the Formation Thereof
JPH08306913A (en) Manufacture of semiconductor device
JPH0582777A (en) Mos type field effect transistor and its manufacture
JP3263941B2 (en) Method for manufacturing semiconductor device
JP2773146B2 (en) Method for manufacturing semiconductor device
JP2907126B2 (en) Semiconductor device and manufacturing method thereof
JP2997554B2 (en) Method for manufacturing semiconductor device
JP3061027B2 (en) Method for manufacturing semiconductor device
JP2746100B2 (en) Method for manufacturing semiconductor device
JP2001015754A (en) Method for forming conductive line of semiconductor device
JPH08330441A (en) Manufacture of mos transistor
JPH11297988A (en) Manufacture of gate electrode which prevents spiking effect of metal silicide
JP3176796B2 (en) Method for manufacturing semiconductor device
JPH09213655A (en) Semiconductor device and manufacture thereof