JPH08294285A - 中性点クランプ形インバータ - Google Patents
中性点クランプ形インバータInfo
- Publication number
- JPH08294285A JPH08294285A JP7098233A JP9823395A JPH08294285A JP H08294285 A JPH08294285 A JP H08294285A JP 7098233 A JP7098233 A JP 7098233A JP 9823395 A JP9823395 A JP 9823395A JP H08294285 A JPH08294285 A JP H08294285A
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- circuit
- capacitor
- voltage
- neutral point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 スナバ回路損失を小さくする。
【構成】 電源Ｐ，Ｎ間にスイッチ素子Ｔ１〜Ｔ４を接
続し、接続点Ａ，Ｂと中性点Ｏ間にダイオードＤ11，Ｄ
12を接続した中性点クランプ形インバータにおいて、Ｔ
１と並列にＣａ，Ｄａの直列回路を接続し、ＲａをＯに
接続したスナバ回路Ｓａを設け、Ｄ11とＴ２の直列回路
と並列にＣｂ，Ｄｂの直列回路を接続し、ＲｂをＮに接
続したスナバ回路Ｓｂを設け、Ｔ３とＤ12の直列回路と
並列にＤｃ，Ｃｃの直列回路を接続し、ＲｃをＰに接続
したスナバ回路Ｓｃを設け、Ｔ４と並列にＤａ，Ｃｄの
直列回路を接続し、ＲｄをＯに接続したスナバ回路Ｓｄ
を設ける。スナバコンデンサＣａ〜Ｃｄは、Ｔ１〜Ｔ４
のターンオフ時に発生するサージ電流を吸収するが、
Ｐ，Ｏ間電圧又はＯ，Ｎ間電圧（１／２電源電圧）まで
しか放電しないので、スナバ損失が少なくなる。
続し、接続点Ａ，Ｂと中性点Ｏ間にダイオードＤ11，Ｄ
12を接続した中性点クランプ形インバータにおいて、Ｔ
１と並列にＣａ，Ｄａの直列回路を接続し、ＲａをＯに
接続したスナバ回路Ｓａを設け、Ｄ11とＴ２の直列回路
と並列にＣｂ，Ｄｂの直列回路を接続し、ＲｂをＮに接
続したスナバ回路Ｓｂを設け、Ｔ３とＤ12の直列回路と
並列にＤｃ，Ｃｃの直列回路を接続し、ＲｃをＰに接続
したスナバ回路Ｓｃを設け、Ｔ４と並列にＤａ，Ｃｄの
直列回路を接続し、ＲｄをＯに接続したスナバ回路Ｓｄ
を設ける。スナバコンデンサＣａ〜Ｃｄは、Ｔ１〜Ｔ４
のターンオフ時に発生するサージ電流を吸収するが、
Ｐ，Ｏ間電圧又はＯ，Ｎ間電圧（１／２電源電圧）まで
しか放電しないので、スナバ損失が少なくなる。
Description
【０００１】
【産業上の利用分野】本発明は、損失が小さいスナバ回
路を施した中性点クランプ形インバータに関する。
路を施した中性点クランプ形インバータに関する。
【０００２】
【従来の技術】図５は従来一般的なスナバ回路を施した
中性点クランプ形インバータの一相分の回路を示す。図
中、Ｔ１〜Ｔ４は正電源Ｐと負電源Ｎ間に直列に接続さ
れたスイッチ素子、Ｄ11及びＤ12は電源の中性点Ｏとス
イッチ素子Ｔ１とＴ２の接続点Ａ及びスイッチ素子Ｔ３
とＴ４の接続点Ｂと電源の中性点Ｏとに接続された中性
点クランプ用ダイオード、Ｄ1〜Ｄ4はスイッチ素子Ｔ１
〜Ｔ４と逆並列に接続された帰還ダイオード、Ｓ１〜Ｓ
４はスイッチ素子Ｔ１〜Ｔ４と並列に接続されたスナバ
回路で、それぞれコンデンサＣにダイオードＤと抵抗Ｒ
の並列回路を直列に接続した回路で構成さている。スイ
ッチ素子Ｔ２とＴ３の接続点が出力点Ｕとなっている。
このインバータはスイッチ素子Ｔ１をＰＷＭ制御した後
にスイッチ素子Ｔ２をオフし、また、スイッチ素子Ｔ４
をＰＷＭ制御した後にスイッチ素子Ｔ３をオフするよう
に制御する。
中性点クランプ形インバータの一相分の回路を示す。図
中、Ｔ１〜Ｔ４は正電源Ｐと負電源Ｎ間に直列に接続さ
れたスイッチ素子、Ｄ11及びＤ12は電源の中性点Ｏとス
イッチ素子Ｔ１とＴ２の接続点Ａ及びスイッチ素子Ｔ３
とＴ４の接続点Ｂと電源の中性点Ｏとに接続された中性
点クランプ用ダイオード、Ｄ1〜Ｄ4はスイッチ素子Ｔ１
〜Ｔ４と逆並列に接続された帰還ダイオード、Ｓ１〜Ｓ
４はスイッチ素子Ｔ１〜Ｔ４と並列に接続されたスナバ
回路で、それぞれコンデンサＣにダイオードＤと抵抗Ｒ
の並列回路を直列に接続した回路で構成さている。スイ
ッチ素子Ｔ２とＴ３の接続点が出力点Ｕとなっている。
このインバータはスイッチ素子Ｔ１をＰＷＭ制御した後
にスイッチ素子Ｔ２をオフし、また、スイッチ素子Ｔ４
をＰＷＭ制御した後にスイッチ素子Ｔ３をオフするよう
に制御する。
【０００３】スイッチ素子がターンオフすると、ターン
オフしたスイッチ素子に接続されたスナバ回路のコンデ
ンサＣがターンオフ時に発生するサージ電流により充電
され、この電荷はスイッチ素子がターンオンするとスイ
ッチ素子と抵抗Ｒの回路で放電する。このようにしてス
ナバ回路はスイッチ素子のターンオフ時に素子に加わる
過電圧とスイッチング損失の低減及び素子の破壊を防止
する。
オフしたスイッチ素子に接続されたスナバ回路のコンデ
ンサＣがターンオフ時に発生するサージ電流により充電
され、この電荷はスイッチ素子がターンオンするとスイ
ッチ素子と抵抗Ｒの回路で放電する。このようにしてス
ナバ回路はスイッチ素子のターンオフ時に素子に加わる
過電圧とスイッチング損失の低減及び素子の破壊を防止
する。
【０００４】
【発明が解決しようとする課題】上記従来のスナバ回路
は、スイッチ素子がオンした時にはスナバコンデンサＣ
の電荷が抵抗Ｒを介して完全に放電してしまうため、損
失が大きい欠点がある。
は、スイッチ素子がオンした時にはスナバコンデンサＣ
の電荷が抵抗Ｒを介して完全に放電してしまうため、損
失が大きい欠点がある。
【０００５】本発明は、従来のこのような問題点に鑑み
てなされたものであり、その目的とするところは、スナ
バ回路損失の少ない中性点クランプ形インバータを提供
することにある。
てなされたものであり、その目的とするところは、スナ
バ回路損失の少ない中性点クランプ形インバータを提供
することにある。
【０００６】
【課題を解決するための手段】本発明は、上記の目的を
達成するために、スイッチ素子のターンオフ時に発生す
るサージ電流をバイパスさせるコンデンサとダイオード
の直列回路とこのコンデンサの電荷を放電させる抵抗か
らなるスナバ回路を備えた中性点クランプ形インバータ
において、それぞれのスナバ回路を、コンデンサに放電
用抵抗を介して直流電源の１／２の電圧が加わるように
接続したことを特徴とする。
達成するために、スイッチ素子のターンオフ時に発生す
るサージ電流をバイパスさせるコンデンサとダイオード
の直列回路とこのコンデンサの電荷を放電させる抵抗か
らなるスナバ回路を備えた中性点クランプ形インバータ
において、それぞれのスナバ回路を、コンデンサに放電
用抵抗を介して直流電源の１／２の電圧が加わるように
接続したことを特徴とする。
【０００７】
【作用】各スナバ回路のコンデンサはそれぞれスイッチ
素子のターンオフ時に発生するサージ電流により充電さ
れるが、それぞれ放電用抵抗を介して正電源と中性点又
は中性点と負電源に接続されているので、スイッチ素子
のオフ時に直流電源電圧の１／２の電圧以下に放電する
ことはない。このためコンデンサはサージ成分だけを吸
収し、抵抗で熱に変換されることになるので、スナバ回
路の損失が小さくなる。
素子のターンオフ時に発生するサージ電流により充電さ
れるが、それぞれ放電用抵抗を介して正電源と中性点又
は中性点と負電源に接続されているので、スイッチ素子
のオフ時に直流電源電圧の１／２の電圧以下に放電する
ことはない。このためコンデンサはサージ成分だけを吸
収し、抵抗で熱に変換されることになるので、スナバ回
路の損失が小さくなる。
【０００８】
【実施例】本発明の実施例について図面を参照して説明
する。図１はスナバ回路を施した中性点クランプ形イン
バータの一相分の回路を示す。なお、前記従来図５に示
したものと同一構成部分は、同一符号を付してその重複
する説明を省略する。図１において、Ｓａ〜Ｓｄはスイ
ッチ素子Ｔ１〜Ｔ４のスナバ回路で、それぞれコンデン
サＣａ〜ＣｄとダイオードＤａ〜Ｄｂの直列回路と、コ
ンデンサＣａ〜ＣｄとダイオードＤａ〜Ｄｂとの接続点
に一端が接続された抵抗Ｒａ〜Ｒｄからなる。
する。図１はスナバ回路を施した中性点クランプ形イン
バータの一相分の回路を示す。なお、前記従来図５に示
したものと同一構成部分は、同一符号を付してその重複
する説明を省略する。図１において、Ｓａ〜Ｓｄはスイ
ッチ素子Ｔ１〜Ｔ４のスナバ回路で、それぞれコンデン
サＣａ〜ＣｄとダイオードＤａ〜Ｄｂの直列回路と、コ
ンデンサＣａ〜ＣｄとダイオードＤａ〜Ｄｂとの接続点
に一端が接続された抵抗Ｒａ〜Ｒｄからなる。
【０００９】スナバ回路ＳａはコンデンサＣａとダイオ
ードＤａの直列回路がインバータのスイッチ素子Ｔ１と
並列に接続され、抵抗Ｒａの他端が中性点Ｏに接続され
ている。
ードＤａの直列回路がインバータのスイッチ素子Ｔ１と
並列に接続され、抵抗Ｒａの他端が中性点Ｏに接続され
ている。
【００１０】スナバ回路ＳｂはコンデンサＣｂとダイオ
ードＤｂの直列回路がクランプ用ダイオードＤｂ11とス
イッチ素子Ｔ２の直列回路と並列となるように、中性点
Ｏと出力点Ｕとの間に接続され、抵抗Ｒｂの他端が負電
源Ｎに接続されている。
ードＤｂの直列回路がクランプ用ダイオードＤｂ11とス
イッチ素子Ｔ２の直列回路と並列となるように、中性点
Ｏと出力点Ｕとの間に接続され、抵抗Ｒｂの他端が負電
源Ｎに接続されている。
【００１１】スナバ回路ＳｃはコンデンサＣｃとダイオ
ードＤｃの直列回路がスイッチ素子Ｔ３とクランプ用ダ
イオードＤ12の直列回路と並列となるように、出力点Ｕ
と中性点Ｏとの間に接続され、抵抗Ｒｃの他端が正電源
Ｐに接続されている。
ードＤｃの直列回路がスイッチ素子Ｔ３とクランプ用ダ
イオードＤ12の直列回路と並列となるように、出力点Ｕ
と中性点Ｏとの間に接続され、抵抗Ｒｃの他端が正電源
Ｐに接続されている。
【００１２】スナバ回路ＳｄはコンデンサＣｄとダイオ
ードＤｄの直列回路がスイッチ素子Ｔ４と並列に接続さ
れ、抵抗Ｒｄの他端が中性点Ｏに接続されている。
ードＤｄの直列回路がスイッチ素子Ｔ４と並列に接続さ
れ、抵抗Ｒｄの他端が中性点Ｏに接続されている。
【００１３】以上のように構成されているので、スイッ
チ素子Ｔ１〜Ｔ４のスイッチング状態が安定している時
の各スナバコンデンサの充電状況は図２のようになる。
このため、スナバコンデンサＣａ〜Ｃｄは直列電源電圧
Ｖｄｃの１／２の電圧になるまでは放電されるが、それ
以上は放電しない。
チ素子Ｔ１〜Ｔ４のスイッチング状態が安定している時
の各スナバコンデンサの充電状況は図２のようになる。
このため、スナバコンデンサＣａ〜Ｃｄは直列電源電圧
Ｖｄｃの１／２の電圧になるまでは放電されるが、それ
以上は放電しない。
【００１４】スイッチ素子Ｔ１がターンオフする場合、
図３のような経路でサージ電流ｉsがバイパスされ、ス
イッチ素子Ｔ１にかかるサージ電圧は抑えられる。ここ
で、スナバコンデンサＣａにはサージ電圧だけが上乗せ
充電される。上乗せ充電が終わると上乗せ充電された電
荷が電源Ｅ１，抵抗Ｒａの回路で放電し、コンデンサＣ
ａの電圧は１／２Ｖｄｃに戻る。スイッチ素子１がオフ
するとスイッチ素子２にはダイオードＤ11を通って電流
が流れる。
図３のような経路でサージ電流ｉsがバイパスされ、ス
イッチ素子Ｔ１にかかるサージ電圧は抑えられる。ここ
で、スナバコンデンサＣａにはサージ電圧だけが上乗せ
充電される。上乗せ充電が終わると上乗せ充電された電
荷が電源Ｅ１，抵抗Ｒａの回路で放電し、コンデンサＣ
ａの電圧は１／２Ｖｄｃに戻る。スイッチ素子１がオフ
するとスイッチ素子２にはダイオードＤ11を通って電流
が流れる。
【００１５】スイッチ素子Ｔ２がターンオフする場合
は、中性点Ｏから図４のような経路でサージ電流ｉsが
バイパスされ、スイッチ素子Ｔ２にかかるサージ電圧は
抑えられる。ここでも、スナバコンデンサＣｂにはサー
ジ電圧分だけが上乗せ充電される。ただし、図４に示す
配線Ａのインダクタンス成分に起因するサージ電流はバ
イパスされないため、配線Ａの経路はなるべく短くする
必要がある。上乗せ充電された電荷はコンデンサＣｂの
電圧が１／２Ｖｄｃとなるように中性点Ｏ，電源Ｅ２，
抵抗Ｒｂの回路で放電される。
は、中性点Ｏから図４のような経路でサージ電流ｉsが
バイパスされ、スイッチ素子Ｔ２にかかるサージ電圧は
抑えられる。ここでも、スナバコンデンサＣｂにはサー
ジ電圧分だけが上乗せ充電される。ただし、図４に示す
配線Ａのインダクタンス成分に起因するサージ電流はバ
イパスされないため、配線Ａの経路はなるべく短くする
必要がある。上乗せ充電された電荷はコンデンサＣｂの
電圧が１／２Ｖｄｃとなるように中性点Ｏ，電源Ｅ２，
抵抗Ｒｂの回路で放電される。
【００１６】他のスイッチ素子Ｔ３，Ｔ４については回
路の対象性から前記スイッチ素子Ｔ２，Ｔ１の場合と同
様の結果になる。
路の対象性から前記スイッチ素子Ｔ２，Ｔ１の場合と同
様の結果になる。
【００１７】このように、スナバコンデンサＣａ〜Ｃｄ
は直流電源電圧の１／２までしか放電しないため、サー
ジ成分だけを吸収し抵抗Ｒａ〜Ｒｄで熱に変換する動作
をする。よってスナバ回路の損失は少なくなる。
は直流電源電圧の１／２までしか放電しないため、サー
ジ成分だけを吸収し抵抗Ｒａ〜Ｒｄで熱に変換する動作
をする。よってスナバ回路の損失は少なくなる。
【００１８】
【発明の効果】本発明は、上述のとおり構成されている
ので、スナバコンデンサが直流電圧の１／２の電圧以下
に放電することがなく、サージ成分だけを吸収するの
で、スナバ回路の損失が小さくなる。
ので、スナバコンデンサが直流電圧の１／２の電圧以下
に放電することがなく、サージ成分だけを吸収するの
で、スナバ回路の損失が小さくなる。
【図１】実施例にかかるインバータの一相分を示す回路
図。
図。
【図２】スイッチ素子オフ時のスナバコンデンサ充電状
態説明図。
態説明図。
【図３】スイッチ素子ＴR１ターンオフ時のスナバ回路
の動作説明図。
の動作説明図。
【図４】スイッチ素子ＴR２ターンオフ時のスナバ回路
動作説明図。
動作説明図。
【図５】従来例にかかるインバータの一相分を示す回路
図。
図。
Ｓａ〜Ｓｄ，Ｓ１〜Ｓ４…スナバ回路 Ｔ１〜Ｔ４…インバータのスイッチ素子 Ｄ１〜Ｄ４…帰還ダイオード Ｄ11，Ｄ12…中性点クランプ用ダイオード Ｕ…インバータの出力点
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成８年５月８日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正内容】
【図２】
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】
Claims (1)
- 【請求項１】 スイッチ素子のターンオフ時に発生する
サージ電流をバイパスさせるコンデンサとダイオードの
直列回路とこのコンデンサの電荷を放電させる抵抗から
なるスナバ回路を備えた中性点クランプ形インバータに
おいて、 それぞれのスナバ回路を、コンデンサに放電用抵抗を介
して直流電源の１／２の電圧が加わるように接続したこ
とを特徴とした中性点クランプ形インバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7098233A JPH08294285A (ja) | 1995-04-24 | 1995-04-24 | 中性点クランプ形インバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7098233A JPH08294285A (ja) | 1995-04-24 | 1995-04-24 | 中性点クランプ形インバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08294285A true JPH08294285A (ja) | 1996-11-05 |
Family
ID=14214251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7098233A Pending JPH08294285A (ja) | 1995-04-24 | 1995-04-24 | 中性点クランプ形インバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08294285A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6226192B1 (en) | 1997-10-28 | 2001-05-01 | Kabushiki Kaisha Yaskawa Denki | Three-level neutral point clamping type inverter circuit |
| US6522561B1 (en) | 1998-09-24 | 2003-02-18 | Aloys Wobben | Inverter for injecting sinusoidal currents into an alternating current network using positive and negative half wave circuits |
| KR100467458B1 (ko) * | 2002-10-22 | 2005-01-24 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법 |
| KR100468601B1 (ko) * | 2002-08-31 | 2005-01-29 | 씨앤에이텍 주식회사 | 두줄권선모터를 위한 브레이크회로가 결합된 인버터의스너버와그 두줄권선 모터 내부에 장착되는 서지억제회로 |
| WO2014041386A1 (en) * | 2012-09-14 | 2014-03-20 | Freescale Semiconductor, Inc. | Power switching device, three phase bridge inverter, and method of operating a power switching device |
-
1995
- 1995-04-24 JP JP7098233A patent/JPH08294285A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6226192B1 (en) | 1997-10-28 | 2001-05-01 | Kabushiki Kaisha Yaskawa Denki | Three-level neutral point clamping type inverter circuit |
| US6522561B1 (en) | 1998-09-24 | 2003-02-18 | Aloys Wobben | Inverter for injecting sinusoidal currents into an alternating current network using positive and negative half wave circuits |
| KR100468601B1 (ko) * | 2002-08-31 | 2005-01-29 | 씨앤에이텍 주식회사 | 두줄권선모터를 위한 브레이크회로가 결합된 인버터의스너버와그 두줄권선 모터 내부에 장착되는 서지억제회로 |
| KR100467458B1 (ko) * | 2002-10-22 | 2005-01-24 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법 |
| WO2014041386A1 (en) * | 2012-09-14 | 2014-03-20 | Freescale Semiconductor, Inc. | Power switching device, three phase bridge inverter, and method of operating a power switching device |
| US9356515B2 (en) | 2012-09-14 | 2016-05-31 | Freescale Semiconductor, Inc. | Power switching device, three phase bridge inverter, and method of operating a power switching device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2308080C (en) | Three-level neutral point clamping inverter circuit | |
| JP2806283B2 (ja) | スイッチング電源回路 | |
| JP2957407B2 (ja) | ３レベルインバータ装置 | |
| JP3280602B2 (ja) | 放電灯の点灯回路 | |
| JPH08294285A (ja) | 中性点クランプ形インバータ | |
| JPH0260093B2 (ja) | ||
| US6369639B2 (en) | Inverter circuit | |
| JPH11146648A (ja) | 直流−直流変換装置 | |
| JP7375507B2 (ja) | 電力変換装置及び電力変換装置の初期充電方法 | |
| JPH07118906B2 (ja) | スナバ回路 | |
| EP0905873A2 (en) | Controlled diode or body diode recovery circuit | |
| JPS6243915A (ja) | パワ−トランジスタの過電圧抑制回路 | |
| JPH0431830Y2 (ja) | ||
| JP2731526B2 (ja) | インバータ装置 | |
| JPH0522929A (ja) | スナバ回路 | |
| JPH1141947A (ja) | 電力変換装置 | |
| JPH04275022A (ja) | 直流電力供給システムの起動方法 | |
| JPH0323829Y2 (ja) | ||
| JPH0526431B2 (ja) | ||
| JP2004096833A (ja) | 電力変換装置 | |
| JPH03124260A (ja) | Ｄｃ―ｄｃコンバータ | |
| JPS5815466A (ja) | スイツチング素子の過電圧保護回路 | |
| JPH0454016A (ja) | 逆並列ゲートターンオフサイリスタのスナバ回路 | |
| JP2000152645A (ja) | 電力変換装置 | |
| JP2000014171A (ja) | ハーフブリッジ形インバータ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040330 |