JPH08288304A - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JPH08288304A JPH08288304A JP8918695A JP8918695A JPH08288304A JP H08288304 A JPH08288304 A JP H08288304A JP 8918695 A JP8918695 A JP 8918695A JP 8918695 A JP8918695 A JP 8918695A JP H08288304 A JPH08288304 A JP H08288304A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- opening
- forming
- insulating film
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 光露光法を用いて解像度限界以下のゲート長
を実現し、かつ簡易な製造工程からなる電界効果トラン
ジスタの製造方法を提供する。 【構成】 半導体基板上に絶縁膜を形成する工程と、絶
縁膜の一部をエッチング除去し半導体表面を露出する工
程と、絶縁膜の開口部と一部分が重なるようにフォトレ
ジストを開口してゲート形成領域を形成する工程とゲー
ト金属を蒸着した後にリフトオフによりゲートを形成す
る工程とからなる。
を実現し、かつ簡易な製造工程からなる電界効果トラン
ジスタの製造方法を提供する。 【構成】 半導体基板上に絶縁膜を形成する工程と、絶
縁膜の一部をエッチング除去し半導体表面を露出する工
程と、絶縁膜の開口部と一部分が重なるようにフォトレ
ジストを開口してゲート形成領域を形成する工程とゲー
ト金属を蒸着した後にリフトオフによりゲートを形成す
る工程とからなる。
Description
【０００１】
【産業上の利用分野】本発明は電界効果トランジスタの
製造方法に関する。
製造方法に関する。
【０００２】
【従来の技術】電界効果トランジスタを高速度で動作さ
せるためにはゲート長を短くするのが有効であり、実際
０．１μm 程度のゲート長をもつ電界効果トランジスタ
が実現されている。通常の光露光によるパターニングの
解像度は０．４μm 程度であるため、このような微細パ
ターンの形成には一般に電子線露光が用いられる。しか
し電子線露光法にはスループットが低いという問題があ
った。そこで光露光法を用いて解像度限界以下のゲート
を形成する加工法が提案されてきた。
せるためにはゲート長を短くするのが有効であり、実際
０．１μm 程度のゲート長をもつ電界効果トランジスタ
が実現されている。通常の光露光によるパターニングの
解像度は０．４μm 程度であるため、このような微細パ
ターンの形成には一般に電子線露光が用いられる。しか
し電子線露光法にはスループットが低いという問題があ
った。そこで光露光法を用いて解像度限界以下のゲート
を形成する加工法が提案されてきた。
【０００３】図２は光露光法により解像度以下のゲート
長を実現するゲート電極形成過程の従来例１である（特
開平２−２０８９４５号公報）。半導体基板６上に第１
絶縁膜７を形成した後にその一部をエッチングによって
除去し、半導体基板６および第１絶縁膜７の上に第１絶
縁膜７とは異なる物質で異方性エッチングの選択比の高
い第２被膜８を形成する（図２ａ）。この第２被膜８を
縦方向にだけ進行する異方性エッチングを行うことによ
り、第１絶縁膜７の側壁だけに第２被膜８が残る形状を
形成する（図２ｂ）。次に第１絶縁膜７、第２被膜８お
よび半導体基板６上に第１絶縁膜７と同種の第３絶縁膜
９を形成する（図２ｃ）。この第３絶縁膜９を第２被膜
８が露出するまでエッチングする（図２ｄ）。ウェット
エッチング等によって第２被膜８を除去した後に通常の
フォトリソグラフィ法を用いてゲート開口部を形成し
（図２ｅ）、蒸着、リフトオフによってゲート電極４１
を形成する（図２ｆ）。
長を実現するゲート電極形成過程の従来例１である（特
開平２−２０８９４５号公報）。半導体基板６上に第１
絶縁膜７を形成した後にその一部をエッチングによって
除去し、半導体基板６および第１絶縁膜７の上に第１絶
縁膜７とは異なる物質で異方性エッチングの選択比の高
い第２被膜８を形成する（図２ａ）。この第２被膜８を
縦方向にだけ進行する異方性エッチングを行うことによ
り、第１絶縁膜７の側壁だけに第２被膜８が残る形状を
形成する（図２ｂ）。次に第１絶縁膜７、第２被膜８お
よび半導体基板６上に第１絶縁膜７と同種の第３絶縁膜
９を形成する（図２ｃ）。この第３絶縁膜９を第２被膜
８が露出するまでエッチングする（図２ｄ）。ウェット
エッチング等によって第２被膜８を除去した後に通常の
フォトリソグラフィ法を用いてゲート開口部を形成し
（図２ｅ）、蒸着、リフトオフによってゲート電極４１
を形成する（図２ｆ）。
【０００４】図３は光露光法により解像度以下のゲート
長を実現するゲート電極形成過程の従来例２である（特
開平５−１３６１７４号公報）。下地１０に塗布以外の
方法で成膜層１４を形成した後、ゲート電極の形成領域
に開口部１６を有するフォトレジストパターン１８を設
ける。その後、方向性蒸着で少なくとも成膜層の一部分
に金属蒸着層５０を設ける（図３ａ）。金属蒸着層５０
をマスクとして、この蒸着方向と同一の側から方向性エ
ッチングを行うことにより、レジストパターン１８の開
口部１６の底のほぼ中央部から、斜め下方に向かう穴６
０を設ける（図３ｂ）。金属蒸着層を除去した後、この
穴を利用して下地に溝５４を掘り、この溝上に蒸着を行
い（図３ｃ）、リフトオフによりゲート電極５６を形成
する（図３ｄ）。
長を実現するゲート電極形成過程の従来例２である（特
開平５−１３６１７４号公報）。下地１０に塗布以外の
方法で成膜層１４を形成した後、ゲート電極の形成領域
に開口部１６を有するフォトレジストパターン１８を設
ける。その後、方向性蒸着で少なくとも成膜層の一部分
に金属蒸着層５０を設ける（図３ａ）。金属蒸着層５０
をマスクとして、この蒸着方向と同一の側から方向性エ
ッチングを行うことにより、レジストパターン１８の開
口部１６の底のほぼ中央部から、斜め下方に向かう穴６
０を設ける（図３ｂ）。金属蒸着層を除去した後、この
穴を利用して下地に溝５４を掘り、この溝上に蒸着を行
い（図３ｃ）、リフトオフによりゲート電極５６を形成
する（図３ｄ）。
【０００５】
【発明が解決しようとする課題】上記の方法により、通
常の光露光法を用いて解像度限界以下のゲート長を実現
することが可能である。しかしながらこの従来例１の方
法では、ゲート電極開口部の形成に用いられるウェット
エッチングが、エッチャントの拡散律速等のため制御が
難しいという問題があった。特にこの方法を用いようと
するような０．５μm 以下の微細な部分のエッチングは
困難である。また従来例２の方法は工程が煩雑であるた
め、電子線露光を用いる場合に対してスループットの大
きな改善が望めないという問題があった。
常の光露光法を用いて解像度限界以下のゲート長を実現
することが可能である。しかしながらこの従来例１の方
法では、ゲート電極開口部の形成に用いられるウェット
エッチングが、エッチャントの拡散律速等のため制御が
難しいという問題があった。特にこの方法を用いようと
するような０．５μm 以下の微細な部分のエッチングは
困難である。また従来例２の方法は工程が煩雑であるた
め、電子線露光を用いる場合に対してスループットの大
きな改善が望めないという問題があった。
【０００６】本発明の目的は、製造工程が簡単で、しか
も光露光法の解像度限界以下のゲート長を実現しうる電
界効果トランジスタの製造方法を提供することにある。
も光露光法の解像度限界以下のゲート長を実現しうる電
界効果トランジスタの製造方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明の電界効果トラン
ジスタの製造方法は、半導体基板上に絶縁膜を形成する
工程と、絶縁膜の一部をエッチング除去し半導体表面を
露出する工程と、絶縁膜の開口部と一部分が重なるよう
にフォトレジストを開口してゲート形成領域を形成する
工程とゲート金属を蒸着した後にリフトオフによりゲー
トを形成する工程とからなることを特徴とするものであ
る。
ジスタの製造方法は、半導体基板上に絶縁膜を形成する
工程と、絶縁膜の一部をエッチング除去し半導体表面を
露出する工程と、絶縁膜の開口部と一部分が重なるよう
にフォトレジストを開口してゲート形成領域を形成する
工程とゲート金属を蒸着した後にリフトオフによりゲー
トを形成する工程とからなることを特徴とするものであ
る。
【０００８】
【作用】本発明においては、ゲート開口部を絶縁膜とフ
ォトレジストで形成するため、ステッパの目合わせ精度
（０．１μm 以下）の寸法のゲート長が実現できる。さ
らに本発明の製造方法は、従来例のように微細な部分を
エッチングするような技術的に困難な工程も含んでおら
ず、簡易な工程により構成されている。
ォトレジストで形成するため、ステッパの目合わせ精度
（０．１μm 以下）の寸法のゲート長が実現できる。さ
らに本発明の製造方法は、従来例のように微細な部分を
エッチングするような技術的に困難な工程も含んでおら
ず、簡易な工程により構成されている。
【０００９】
【実施例】次に本発明の実施例を図面を参照して説明す
る。図１（ａ）〜（ｆ）は本発明の製造方法の工程を示
す断面図である。半導体基板１上に絶縁膜２を形成し
（図１ａ）、通常のフォトリソグラフ法とウェットエッ
チングを用いて絶縁膜２の一部を除去して半導体表面を
幅１μm 程度露出させ（図１ｂ）、フォトレジスト２０
を除去する。その後絶縁膜２の開口部と０．１μm の重
なりをもつようにフォトレジスト２１を１μm 程度開口
し（図１ｃ）、ゲート金属を蒸着した後にリフトオフに
よりゲート電極を形成する（図１ｄ）。通常のフォトリ
ソグラフ法によってオーミック電極形成部を開口し、ウ
ェットエッチングによって絶縁膜２を除去した後に（図
１ｅ）、蒸着、リフトオフによってオーミック電極１２
を形成する。
る。図１（ａ）〜（ｆ）は本発明の製造方法の工程を示
す断面図である。半導体基板１上に絶縁膜２を形成し
（図１ａ）、通常のフォトリソグラフ法とウェットエッ
チングを用いて絶縁膜２の一部を除去して半導体表面を
幅１μm 程度露出させ（図１ｂ）、フォトレジスト２０
を除去する。その後絶縁膜２の開口部と０．１μm の重
なりをもつようにフォトレジスト２１を１μm 程度開口
し（図１ｃ）、ゲート金属を蒸着した後にリフトオフに
よりゲート電極を形成する（図１ｄ）。通常のフォトリ
ソグラフ法によってオーミック電極形成部を開口し、ウ
ェットエッチングによって絶縁膜２を除去した後に（図
１ｅ）、蒸着、リフトオフによってオーミック電極１２
を形成する。
【００１０】
【発明の効果】以上説明したように本発明の製造方法
は、半導体基板上に絶縁膜を形成する工程と、絶縁膜の
一部をエッチング除去し半導体表面を露出する工程と、
絶縁膜の開口部と一部分が重なるようにフォトレジスト
を開口してゲート形成領域を形成する工程とゲート金属
を蒸着した後にリフトオフによりゲートを形成する工程
という簡易な工程からなり、光露光法を用いて解像度限
界以下のゲート長を実現できるため、０．１μm 程度の
ゲート形成をスループットよく実現できる。またフォト
レジスト開口部のゲート金属の断面積が大きいため、微
細ゲート電極で問題になるゲート抵抗の低減が可能であ
る。
は、半導体基板上に絶縁膜を形成する工程と、絶縁膜の
一部をエッチング除去し半導体表面を露出する工程と、
絶縁膜の開口部と一部分が重なるようにフォトレジスト
を開口してゲート形成領域を形成する工程とゲート金属
を蒸着した後にリフトオフによりゲートを形成する工程
という簡易な工程からなり、光露光法を用いて解像度限
界以下のゲート長を実現できるため、０．１μm 程度の
ゲート形成をスループットよく実現できる。またフォト
レジスト開口部のゲート金属の断面積が大きいため、微
細ゲート電極で問題になるゲート抵抗の低減が可能であ
る。
【図１】（ａ）〜（ｆ）は本発明の電界効果トランジス
タの製造方法の実施例を示す断面図である。
タの製造方法の実施例を示す断面図である。
【図２】（ａ）〜（ｆ）は従来技術１として示したゲー
ト電極形成の工程を示す断面図である。
ト電極形成の工程を示す断面図である。
【図３】（ａ）〜（ｆ）は従来技術２として示したゲー
ト電極形成の工程を示す断面図である。
ト電極形成の工程を示す断面図である。
１，６，１０ 半導体基板 ２ 絶縁膜 ７ 第１絶縁膜 ８ 第２被膜 ９ 第３絶縁膜 １１，４１，５６ ゲート電極 １２ オーミック電極 １４ 成膜層 １５ チャネル形成予定領域 １６ レジスト開口部 １８，２０，２１，２２，３０ フォトレジスト ５０ 金属蒸着膜 ５４ 溝 ６０ 穴
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年８月１６日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】（ａ）〜（ｄ）は従来技術２として示したゲー
ト電極形成の工程を示す断面図である。
ト電極形成の工程を示す断面図である。
Claims (1)
- 【請求項１】半導体基板上に絶縁膜を形成する工程と、
絶縁膜の一部をエッチング除去し半導体表面を露出する
工程、絶縁膜の開口部と一部分が重なるようにフォトレ
ジストを開口してゲート形成領域を形成する工程および
ゲート金属を蒸着した後にリフトオフによりゲートを形
成する工程からなることを特徴とする電界効果トランジ
スタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8918695A JPH08288304A (ja) | 1995-04-14 | 1995-04-14 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8918695A JPH08288304A (ja) | 1995-04-14 | 1995-04-14 | 電界効果トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08288304A true JPH08288304A (ja) | 1996-11-01 |
Family
ID=13963707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8918695A Pending JPH08288304A (ja) | 1995-04-14 | 1995-04-14 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08288304A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61240684A (ja) * | 1985-04-18 | 1986-10-25 | Nec Corp | シヨツトキ−型電界効果トランジスタ及びその製造方法 |
| JPH0371643A (ja) * | 1989-08-11 | 1991-03-27 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JPH05218090A (ja) * | 1992-01-31 | 1993-08-27 | Nec Corp | 電界効果トランジスタの製造方法 |
| JPH05326563A (ja) * | 1992-05-21 | 1993-12-10 | Toshiba Corp | 半導体装置 |
| JPH06104284A (ja) * | 1992-09-21 | 1994-04-15 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
-
1995
- 1995-04-14 JP JP8918695A patent/JPH08288304A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61240684A (ja) * | 1985-04-18 | 1986-10-25 | Nec Corp | シヨツトキ−型電界効果トランジスタ及びその製造方法 |
| JPH0371643A (ja) * | 1989-08-11 | 1991-03-27 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JPH05218090A (ja) * | 1992-01-31 | 1993-08-27 | Nec Corp | 電界効果トランジスタの製造方法 |
| JPH05326563A (ja) * | 1992-05-21 | 1993-12-10 | Toshiba Corp | 半導体装置 |
| JPH06104284A (ja) * | 1992-09-21 | 1994-04-15 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5563079A (en) | Method of making a field effect transistor | |
| US5942787A (en) | Small gate electrode MOSFET | |
| JPH06216085A (ja) | 半導体装置のコンタクトホール形成方法 | |
| US5702960A (en) | Method for manufacturing polysilicon thin film transistor | |
| US4902646A (en) | MESFET process employing dummy electrodes and resist reflow | |
| JPH08288304A (ja) | 電界効果トランジスタの製造方法 | |
| JP2754202B2 (ja) | 半導体素子の製造方法 | |
| JPH04291345A (ja) | パターン形成方法 | |
| JPH0653160A (ja) | セルフアラインコンタクト形成法 | |
| KR100390912B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100499622B1 (ko) | 반도체소자의셀투사형마스크제조방법 | |
| JPH11162845A (ja) | 半導体素子のマスク製造方法 | |
| KR100256809B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100259822B1 (ko) | 반도체 소자 제조방법 | |
| JP2962262B2 (ja) | 微細ゲート電極の形成方法 | |
| JPH05136174A (ja) | ゲート電極の形成方法 | |
| KR100382548B1 (ko) | 반도체 소자의 제조방법 | |
| JPH0327521A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| KR100252888B1 (ko) | 반도체소자의 제조방법 | |
| JPH06196691A (ja) | ゲート電極の形成方法及びゲート電極 | |
| JPH0684950A (ja) | 電界効果トランジスタの製造方法 | |
| KR100268913B1 (ko) | 반도체소자의콘택홀형성방법 | |
| JP2569336B2 (ja) | 半導体装置の製造方法 | |
| JPH07201774A (ja) | 半導体装置の製造方法 | |
| JPH0590198A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970708 |