JPH0828393B2 - 電子装置 - Google Patents
電子装置Info
- Publication number
- JPH0828393B2 JPH0828393B2 JP62327083A JP32708387A JPH0828393B2 JP H0828393 B2 JPH0828393 B2 JP H0828393B2 JP 62327083 A JP62327083 A JP 62327083A JP 32708387 A JP32708387 A JP 32708387A JP H0828393 B2 JPH0828393 B2 JP H0828393B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- film
- semiconductor
- wiring board
- semiconductor pellet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、フィルムキャリヤ方式による半導体装置の
高密度実装に適用して有効な技術に関するものである。
高密度実装に適用して有効な技術に関するものである。
フィルムキャリヤ方式により組み立てられる半導体装
置（以下、単にフィルムキャリヤという）の高密度実装
技術については、例えば、本出願人による特願昭54−87
173号公報記載の発明があり、一対の半導体ペレット
（以下、ペレットという）をそれらのバンプ同士が向き
合うように重ね合わせてパッケージに封止した装置構造
が開示されている。
置（以下、単にフィルムキャリヤという）の高密度実装
技術については、例えば、本出願人による特願昭54−87
173号公報記載の発明があり、一対の半導体ペレット
（以下、ペレットという）をそれらのバンプ同士が向き
合うように重ね合わせてパッケージに封止した装置構造
が開示されている。
また、フィルムキャリアをモジュール基板などの印刷
配線板上に高密度に実装する技術として、従来より、両
面実装方式、あるいは、複数個のフィルムキャリアを重
ねて実装する、いわゆるピギー・バック（piggy−bac
k）方式などが知られている。
配線板上に高密度に実装する技術として、従来より、両
面実装方式、あるいは、複数個のフィルムキャリアを重
ねて実装する、いわゆるピギー・バック（piggy−bac
k）方式などが知られている。
本発明者は、上記した両面実装方式やピギー・バック
方式など、従来のフィルムキャリアの実装方式には、下
記のような問題点のあることを見出した。
方式など、従来のフィルムキャリアの実装方式には、下
記のような問題点のあることを見出した。
まず、両面実装方式の場合において、同一の回路機能
を有するペレットがボンディングされた二個のフィルム
キャリアを印刷配線板の両面に対向配置させると、ペレ
ットの入出力ピン配置が互いに逆向きとなるため、メモ
リ素子などのように、それらの入出力ピン同士を接続し
て使用する場合には、印刷配線板の表面や内層の配線を
長くしなければならないため、印刷配線板の実装密度が
低下してしまうという問題がある。
を有するペレットがボンディングされた二個のフィルム
キャリアを印刷配線板の両面に対向配置させると、ペレ
ットの入出力ピン配置が互いに逆向きとなるため、メモ
リ素子などのように、それらの入出力ピン同士を接続し
て使用する場合には、印刷配線板の表面や内層の配線を
長くしなければならないため、印刷配線板の実装密度が
低下してしまうという問題がある。
一方、ピギー・バック方式の場合には、各ペレットの
入出力ピン配置が重なり合うので上記のような問題は生
じないが、反面、印刷配線板に実装する際、上段のフィ
ルムキャリアと下段のフィルムキャリアとでそれらのア
ウタリードの長さを変えなければならないため、アウタ
リードの切断工程やフォーミング工程が煩雑になり、実
装工程のスループットが低下してしまうという問題があ
る。
入出力ピン配置が重なり合うので上記のような問題は生
じないが、反面、印刷配線板に実装する際、上段のフィ
ルムキャリアと下段のフィルムキャリアとでそれらのア
ウタリードの長さを変えなければならないため、アウタ
リードの切断工程やフォーミング工程が煩雑になり、実
装工程のスループットが低下してしまうという問題があ
る。
本発明は、上記した問題点に着目してなされたもので
あり、その目的は、フィルムキャリアを高密度に実装す
ることのできる技術を提供することにある。
あり、その目的は、フィルムキャリアを高密度に実装す
ることのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述および添付図面から明らかになるであろ
う。
本明細書の記述および添付図面から明らかになるであろ
う。
本願において開示される発明のうち代表的なものの概
要を簡単に説明すれば、次の通りである。
要を簡単に説明すれば、次の通りである。
配線基板の一面に実装される第１半導体装置と、他面
に実装される第２半導体装置とで、入出力ピンが同じ配
置の第１半導体ペレットと第２半導体ペレットとを用
い、この半導体ペレットがボンディングされる第１フィ
ルムと第２フィルムとのリードパターンを変えるもので
ある。すなわち、前記第１フィルムでは、前記第１半導
体ペレットが位置する領域を開口し、この開口部分に前
記第１半導体ペレットをボンディングするリードパター
ンの一端であるインナーリードを配置し、リードパター
ンの他端を第１フィルム周縁部に引き出してアウターリ
ードとし、前記リードパターンのアウターリード端部の
配列をインナーリード端部の配列と同様の配列としたも
のであり、前記第２フィルムでは、前記第２半導体ペレ
ットの中央部が位置する領域を残して第２半導体ペレッ
トのボンディングが行なわれる領域を開口し、この開口
部分に前記第２半導体ペレットをボンディングするリー
ドパターンの一端であるインナーリードを配置し、リー
ドパターンの他端を第２フィルムの中央部に引き出し
て、前記第２半導体ペレットの中央部が位置する領域を
含むフィルム面上にて180度方向を変えて、引き出した
方向とは反対側の第２フィルム周縁部に引き出してアウ
ターリードとすることによって、前記リードパターンの
アウターリード端部の配列をインナーリード端部の配列
とは逆の配列としたものである。
に実装される第２半導体装置とで、入出力ピンが同じ配
置の第１半導体ペレットと第２半導体ペレットとを用
い、この半導体ペレットがボンディングされる第１フィ
ルムと第２フィルムとのリードパターンを変えるもので
ある。すなわち、前記第１フィルムでは、前記第１半導
体ペレットが位置する領域を開口し、この開口部分に前
記第１半導体ペレットをボンディングするリードパター
ンの一端であるインナーリードを配置し、リードパター
ンの他端を第１フィルム周縁部に引き出してアウターリ
ードとし、前記リードパターンのアウターリード端部の
配列をインナーリード端部の配列と同様の配列としたも
のであり、前記第２フィルムでは、前記第２半導体ペレ
ットの中央部が位置する領域を残して第２半導体ペレッ
トのボンディングが行なわれる領域を開口し、この開口
部分に前記第２半導体ペレットをボンディングするリー
ドパターンの一端であるインナーリードを配置し、リー
ドパターンの他端を第２フィルムの中央部に引き出し
て、前記第２半導体ペレットの中央部が位置する領域を
含むフィルム面上にて180度方向を変えて、引き出した
方向とは反対側の第２フィルム周縁部に引き出してアウ
ターリードとすることによって、前記リードパターンの
アウターリード端部の配列をインナーリード端部の配列
とは逆の配列としたものである。
上記した手段によれば、アウタリードをフィルム表面
の所望する方向に引き出すことができるため、印刷配線
板の配線が簡略化され、フィルムキャリヤを高密度に実
装できるようになる。
の所望する方向に引き出すことができるため、印刷配線
板の配線が簡略化され、フィルムキャリヤを高密度に実
装できるようになる。
第１図は本発明の一実施例である半導体装置の要部平
面図、第２図および第３図は印刷配線板に実装されたこ
の半導体装置の要部拡大断面図である。
面図、第２図および第３図は印刷配線板に実装されたこ
の半導体装置の要部拡大断面図である。
本実施例の半導体装置は、表面にリードパターン１が
形成されたフィルム２と、上記リードパターン１のイン
ナリード1aにボンディングされたペレット３とからなる
フィルムキャリヤ4aである。
形成されたフィルム２と、上記リードパターン１のイン
ナリード1aにボンディングされたペレット３とからなる
フィルムキャリヤ4aである。
図示しない集積回路が形成されたペレット３の上面に
は、その左右両端部に沿って多数の電極５が形成され、
各電極５には、バンプ６が取り付けられている。
は、その左右両端部に沿って多数の電極５が形成され、
各電極５には、バンプ６が取り付けられている。
ポリイミド樹脂などからなるフィルム２の表面に形成
されたリードパターン１は、例えば、表面にスズ（Sn）
などのメッキが施された銅（Cu）からなり、第１図に示
すように、そのアウタリード1bがインナリード1aの配列
方向に対して180度の角度をなすように引き出されてい
る。
されたリードパターン１は、例えば、表面にスズ（Sn）
などのメッキが施された銅（Cu）からなり、第１図に示
すように、そのアウタリード1bがインナリード1aの配列
方向に対して180度の角度をなすように引き出されてい
る。
上記フィルムキャリヤ4aは、通常のフィルムキャリヤ
と同様のプロセスで作成することができる。
と同様のプロセスで作成することができる。
例えば、パンチングにより所定個所を穴開けしてスプ
ロケットホール７およびスリット8a,8b,8cを形成したフ
ィルム２の表面に銅箔を接着し、エッチングにより上記
リードパターン１を形成した後、その表面にメッキを施
す。
ロケットホール７およびスリット8a,8b,8cを形成したフ
ィルム２の表面に銅箔を接着し、エッチングにより上記
リードパターン１を形成した後、その表面にメッキを施
す。
一方、所定の集積回路を形成した半導体ウエハの各電
極５に金（Au）などからなるバンプ６を取り付けた後、
この半導体ウエハをダイシングしてペレット３を作成す
る。
極５に金（Au）などからなるバンプ６を取り付けた後、
この半導体ウエハをダイシングしてペレット３を作成す
る。
次いで、ボンディングツールを用いてインナリード1a
にペレット３をボンディングすることにより、アウタリ
ード1bの引き出し方向がインナリード1aの配列方向に対
して180度の角度をなすように配向された、すなわち、
アウタリード1bの配列がペレット３の電極５の配列と逆
向きとなったフィルムキャリヤ4aが得られる。
にペレット３をボンディングすることにより、アウタリ
ード1bの引き出し方向がインナリード1aの配列方向に対
して180度の角度をなすように配向された、すなわち、
アウタリード1bの配列がペレット３の電極５の配列と逆
向きとなったフィルムキャリヤ4aが得られる。
その後、フィルムキャリヤ4aのペレット３の周囲をエ
ポキシ樹脂（図示せず）などで封止してフィルムキャリ
ヤ4aを所定の専用リールに巻き取り、実装工程に搬送す
る。
ポキシ樹脂（図示せず）などで封止してフィルムキャリ
ヤ4aを所定の専用リールに巻き取り、実装工程に搬送す
る。
以下、上記フィルムキャリヤ4aの実装方法を説明す
る。
る。
第２図は、本実施例のフィルムキャリヤ4aと従来のフ
ィルムキャリヤ4bとを印刷配線板９を挟んで両面実装し
た構造を示し、両フィルムキャリヤ4a,4bのインナリー
ド1a,1aにボンディングされたペレット3,3は互いに同一
の回路機能を有するものである。
ィルムキャリヤ4bとを印刷配線板９を挟んで両面実装し
た構造を示し、両フィルムキャリヤ4a,4bのインナリー
ド1a,1aにボンディングされたペレット3,3は互いに同一
の回路機能を有するものである。
印刷配線板９の下面に半田付けされた従来のフィルム
キャリヤ4bは、アウタリード1bの引き出し方向がインナ
リード1aの配列と平行になっており、他方、印刷配線板
９の上面に半田付けされた本実施例のフィルムキャリヤ
4aは、前記したように、アウタリード1bの引き出し方向
がインナリード1aの配列方向に対して180度の角度に配
向されたものである。
キャリヤ4bは、アウタリード1bの引き出し方向がインナ
リード1aの配列と平行になっており、他方、印刷配線板
９の上面に半田付けされた本実施例のフィルムキャリヤ
4aは、前記したように、アウタリード1bの引き出し方向
がインナリード1aの配列方向に対して180度の角度に配
向されたものである。
従って、第２図に示す両面実装構造においては、上記
両ペレット3,3の入出力ピン配置が印刷配線板９を挟ん
で互いに逆向きとなるが、上記アウタリード1b,1bの配
列が重なり合うため、印刷配線板９にスルーホール10を
形成して対向するアウタリード1b,1b同士を接続するだ
けで、入出力ピン同士の接続が可能となる。
両ペレット3,3の入出力ピン配置が印刷配線板９を挟ん
で互いに逆向きとなるが、上記アウタリード1b,1bの配
列が重なり合うため、印刷配線板９にスルーホール10を
形成して対向するアウタリード1b,1b同士を接続するだ
けで、入出力ピン同士の接続が可能となる。
また、本実施例のフィルムキャリヤ4aと従来のフィル
ムキャリヤ4bとをそれらのバンプ6,6の形成面同士が向
き合うように重ね合わせると、第３図に示すような、ピ
ギー・バック方式と両面実装方式とを組み合わせた実装
構造が得られる。
ムキャリヤ4bとをそれらのバンプ6,6の形成面同士が向
き合うように重ね合わせると、第３図に示すような、ピ
ギー・バック方式と両面実装方式とを組み合わせた実装
構造が得られる。
この場合も、上段のフィルムキャリヤ4aのアウタリー
ド1bの下段のフィルムキャリヤ4bのアウタリード1bとを
接続するだけで、両ペレット3,3の入出力ピン同士の接
続が可能となる。
ド1bの下段のフィルムキャリヤ4bのアウタリード1bとを
接続するだけで、両ペレット3,3の入出力ピン同士の接
続が可能となる。
また、上記実装構造においては、各フィルムキャリヤ
4a,4a,4b,4bのアウタリード1bがすべて同一形状でフォ
ーミングできるため、アウタリードの切断工程やフォー
ミング工程も簡略化される。
4a,4a,4b,4bのアウタリード1bがすべて同一形状でフォ
ーミングできるため、アウタリードの切断工程やフォー
ミング工程も簡略化される。
なおこの場合、第３図に示すように、印刷配線板９の
上下面に凹部11,11を設けてそこに下段のフィルムキャ
リヤ4a,4bを配置させることにより、上下方向の厚みの
少ない実装構造が得られる。
上下面に凹部11,11を設けてそこに下段のフィルムキャ
リヤ4a,4bを配置させることにより、上下方向の厚みの
少ない実装構造が得られる。
このように、本実施例によれば、次の効果を得ること
ができる。
ができる。
（１）．アウタリード1bの引き出し方向をインナリード
1aの配列方向に対して180度の角度をなすように配向さ
せたフィルムキャリヤ4aと、アウタリード1bの引き出し
方向がインナリード1aの配列と平行になった従来のフィ
ルムキャリヤ4bとを、それらのバンプ6,6の形成面同士
が向き合うように対向配置すると、両フィルムキャリヤ
4a,4bのペレット3,3の各入出力ピンに接続されたアウタ
リード1b,1bの配列が一致する。
1aの配列方向に対して180度の角度をなすように配向さ
せたフィルムキャリヤ4aと、アウタリード1bの引き出し
方向がインナリード1aの配列と平行になった従来のフィ
ルムキャリヤ4bとを、それらのバンプ6,6の形成面同士
が向き合うように対向配置すると、両フィルムキャリヤ
4a,4bのペレット3,3の各入出力ピンに接続されたアウタ
リード1b,1bの配列が一致する。
これにより、フィルムキャリヤ4a,4bを両面実装方式
で印刷配線板９に実装する場合には、スルーホール10を
介して対向するアウタリード1b,1b同士を接続するだけ
で入出力ピン同士の接続が可能となり、これにより、印
刷配線板９の配線が簡素化され、その実装密度が向上す
る。
で印刷配線板９に実装する場合には、スルーホール10を
介して対向するアウタリード1b,1b同士を接続するだけ
で入出力ピン同士の接続が可能となり、これにより、印
刷配線板９の配線が簡素化され、その実装密度が向上す
る。
また、フィルムキャリヤ4a,4bをピギー・バック方式
で印刷配線板９に実装する場合には、上下段のフィルム
キャリヤ4a,4bのアウタリード1b,1bを同一形状とするこ
とができるので、その切断工程やフォーミング工程が簡
略化され、実装工程のスループットが向上する。
で印刷配線板９に実装する場合には、上下段のフィルム
キャリヤ4a,4bのアウタリード1b,1bを同一形状とするこ
とができるので、その切断工程やフォーミング工程が簡
略化され、実装工程のスループットが向上する。
以上、本発明者によってなされた発明を実施例に基づ
き具体的に説明したが、本発明は前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
き具体的に説明したが、本発明は前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記の通りであ
る。
って得られる効果を簡単に説明すれば、下記の通りであ
る。
入出力ピンが同じ配置の第１半導体ペレットと第２半
導体ペレットとを用い、この半導体ペレットがボンディ
ングされる第１フィルムと第２フィルムとのリードパタ
ーンを変えることにより、印刷配線板の配線が簡略化さ
れ、その実装密度が向上する。
導体ペレットとを用い、この半導体ペレットがボンディ
ングされる第１フィルムと第２フィルムとのリードパタ
ーンを変えることにより、印刷配線板の配線が簡略化さ
れ、その実装密度が向上する。
第１図は本発明の一実施例である半導体装置の要部平面
図、 第２図および第３図は印刷配線板に実装されたこの半導
体装置の要部拡大断面図、 １……リードパターン、1a……インナリード,1b……ア
ウタリード、２……フィルム、３……半導体ペレット、
4a,4b……フィルムキャリヤ（半導体装置）、５……電
極、６……バンプ、７……スプロケットホール、8a,8b,
8c……スリット、９……印刷配線板、10……スルーホー
ル、11……凹部。
図、 第２図および第３図は印刷配線板に実装されたこの半導
体装置の要部拡大断面図、 １……リードパターン、1a……インナリード,1b……ア
ウタリード、２……フィルム、３……半導体ペレット、
4a,4b……フィルムキャリヤ（半導体装置）、５……電
極、６……バンプ、７……スプロケットホール、8a,8b,
8c……スリット、９……印刷配線板、10……スルーホー
ル、11……凹部。
フロントページの続き (72)発明者 津久井 誠一郎 埼玉県入間郡毛呂山町大字旭台15番地 日 立東部セミコンダクタ株式会社内 (72)発明者 若島 喜昭 東京都小平市上水本町1450番地 株式会社 日立製作所武蔵工場内 (56)参考文献 特開 昭57−10956（ＪＰ，Ａ) 特開 昭58−103160（ＪＰ，Ａ) 特開 昭59−27560（ＪＰ，Ａ)
Claims (1)
- 【請求項１】インナーリードとアウターリードとをもつ
リードパターンがその表面に形成されてなる第１フィル
ムと、該第１フィルムの上記インナーリードにボンディ
ングされてなる第１半導体ペレットとをもつ第１半導体
装置と、インナーリードとアウターリードとをもつリー
ドパターンがその表面に形成されてなる第２フィルム
と、上記第１半導体ペレットの入出力ピンと同じ配置と
された入出力ピンをもつと共に、上記第２フィルムの上
記インナーリードにボンディングされてなる第２半導体
ペレットとをもつ第２半導体装置と、両面実装用の配線
基板とをもち、上記第１半導体装置が上記配線基板の一
面に実装されてなるとともに上記第２半導体装置が上記
配線基板の他面に実装されてなる電子装置であって、 前記第１フィルムの前記第１半導体ペレットが位置する
領域を開口し、この開口部分に前記第１半導体ペレット
をボンディングするリードパターンの一端であるインナ
ーリードを配置し、リードパターンの他端を第１フィル
ム周縁部に引き出してアウターリードとし、前記リード
パターンのアウターリード端部の配列をインナーリード
端部の配列と同様の配列とした前記第１半導体装置を前
記配線基板の一面に実装し、 前記第２フィルムの前記第２半導体ペレットの中央部が
位置する領域を残して第２半導体ペレットのボンディン
グが行なわれる領域を開口し、この開口部分に前記第２
半導体ペレットをボンディングするリードパターンの一
端であるインナーリードを配置し、リードパターンの他
端を第２フィルムの中央部に引き出して、前記第２半導
体ペレットの中央部が位置する領域を含むフィルム面上
にて180度方向を変えて、引き出した方向とは反対側の
第２フィルム周縁部に引き出してアウターリードとする
ことによって、前記リードパターンのアウターリード端
部の配列をインナーリード端部の配列とは逆の配列とし
た前記第２半導体装置を前記配線基板の他面に実装した
ことを特徴とする電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62327083A JPH0828393B2 (ja) | 1987-12-25 | 1987-12-25 | 電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62327083A JPH0828393B2 (ja) | 1987-12-25 | 1987-12-25 | 電子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01170028A JPH01170028A (ja) | 1989-07-05 |
| JPH0828393B2 true JPH0828393B2 (ja) | 1996-03-21 |
Family
ID=18195097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62327083A Expired - Lifetime JPH0828393B2 (ja) | 1987-12-25 | 1987-12-25 | 電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0828393B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5138438A (en) * | 1987-06-24 | 1992-08-11 | Akita Electronics Co. Ltd. | Lead connections means for stacked tab packaged IC chips |
| JPH07142673A (ja) * | 1993-11-15 | 1995-06-02 | Matsushita Electric Ind Co Ltd | 集積回路装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5710956A (en) * | 1980-06-24 | 1982-01-20 | Ricoh Co Ltd | Tape carrier |
| JPS58103160A (ja) * | 1981-12-16 | 1983-06-20 | Ricoh Co Ltd | テ−プキヤリアの再実装方法 |
| JPS5927560A (ja) * | 1982-08-04 | 1984-02-14 | Ricoh Co Ltd | Ｉｃチツプの実装方法 |
-
1987
- 1987-12-25 JP JP62327083A patent/JPH0828393B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01170028A (ja) | 1989-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2642359B2 (ja) | 半導体装置 | |
| US6693346B2 (en) | Semiconductor memory module having double-sided stacked memory chip layout | |
| US5061990A (en) | Semiconductor device and the manufacture thereof | |
| US20080128902A1 (en) | Semiconductor chip and tab package having the same | |
| US6504244B2 (en) | Semiconductor device and semiconductor module using the same | |
| US7049687B2 (en) | Tape carrier package having stacked semiconductor elements, and short and long leads | |
| US7977578B2 (en) | Tab tape for tape carrier package | |
| US6300685B1 (en) | Semiconductor package | |
| US6791166B1 (en) | Stackable lead frame package using exposed internal lead traces | |
| JP2852178B2 (ja) | フィルムキャリアテープ | |
| KR100404997B1 (ko) | 가요성 배선 기판, 필름 캐리어, 테이프형 반도체장치,반도체장치 및 그 제조방법, 회로기판 및 전자기기 | |
| JPH07326644A (ja) | テープキャリアおよびこれを用いた半導体デバイス の実装構造 | |
| KR100618542B1 (ko) | 적층 패키지의 제조 방법 | |
| JPH08264712A (ja) | 半導体装置 | |
| US6818542B2 (en) | Tape circuit board and semiconductor chip package including the same | |
| JPH04233244A (ja) | 集積回路アセンブリ | |
| JPH0828393B2 (ja) | 電子装置 | |
| JPH02134859A (ja) | マルチチップ半導体装置とその製造方法 | |
| US6911725B2 (en) | Film substrate, semiconductor device, method of manufacturing film substrate, method of manufacturing semiconductor device and method of manufacturing circuit board with semiconductor device | |
| JP2538962B2 (ja) | 半導体装置 | |
| KR0134646B1 (ko) | 역적층 초박형 패키지 및 그 제조방법 | |
| JPH02290048A (ja) | 積層型半導体の実装方法 | |
| JPH0555305A (ja) | 半導体集積回路実装パツケージ | |
| JP2509950B2 (ja) | テ―プキャリア | |
| JPH04162656A (ja) | 半導体集積回路装置およびその実装構造 |