JPH08271930A - Production of thin-film transistor - Google Patents

Production of thin-film transistor

Info

Publication number
JPH08271930A
JPH08271930A JP8107859A JP10785996A JPH08271930A JP H08271930 A JPH08271930 A JP H08271930A JP 8107859 A JP8107859 A JP 8107859A JP 10785996 A JP10785996 A JP 10785996A JP H08271930 A JPH08271930 A JP H08271930A
Authority
JP
Japan
Prior art keywords
source
thin film
film transistor
electrode
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8107859A
Other languages
Japanese (ja)
Other versions
JP2770813B2 (en
Inventor
Ryujiro Muto
隆二郎 武藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AGC Inc
Original Assignee
Asahi Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Glass Co Ltd filed Critical Asahi Glass Co Ltd
Priority to JP10785996A priority Critical patent/JP2770813B2/en
Publication of JPH08271930A publication Critical patent/JPH08271930A/en
Application granted granted Critical
Publication of JP2770813B2 publication Critical patent/JP2770813B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE: To provide thin-film transistors which are simple in structure, are not affected by stray transistors, etc., and make it possible to obtain images good for mixing when used for an image display device by forming drain electrodes between source electrodes and source bus lines. CONSTITUTION: Semiconductor layers of an (n) type or (p) type and transparent electrodes formed on the surface of an insulatable substrate are patterned to a prescribed shape, by which display pixels electrodes 15 and source bus lines 4 are formed. Second source electrodes 8 disposed nearly parallel with the source bus lines and source connecting electrodes 9 for connecting the second source electrodes 8 and the source bus lines 4 are formed in the positions near the left upper corners of the display pixel electrodes 15 of the source bus lines 4. The ends at the left upper corners of the display pixel electrodes 15 are elongated and disposed so as to be held between the source bus lines 4 and the second source electrodes 8, by which the drain electrodes 10 are formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は液晶表示装置等の画
像表示装置の表示画素電極に電圧を印加する薄膜トラン
ジスタの製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a thin film transistor for applying a voltage to a display pixel electrode of an image display device such as a liquid crystal display device.

【0002】[0002]

【従来の技術】最近、OA機器端末や平面テレビ等薄形
ディスプレイ開発の要求が強くなっており、そのひとつ
として、行列状に電極を配置した液晶表示装置におい
て、電極の交差部分に能動素子を配置し、液晶の駆動を
行う、アクティブマトリックス方式が、盛んに研究され
ている。
2. Description of the Related Art Recently, there has been a strong demand for development of thin displays such as OA equipment terminals and flat-screen televisions. As one of them, in a liquid crystal display device in which electrodes are arranged in rows and columns, active elements are provided at intersections of electrodes. Active matrix systems, which are arranged and drive liquid crystals, are being actively researched.

【0003】図16はアクティブマトリックス方式液晶
表示装置の代表的な等価回路図である。(28)は液晶層で
あり、(29)は液晶層に印加される電圧を保持するための
コンデンサである。ただし、コンデンサ(29)は省略され
ることもある。(30)は液晶層を駆動する電圧を制御する
ためのスイッチングトランジスタである。X1 、X2
3 、・・・はスイッチングトランジスタ(30)のゲート
を制御する選択信号線、Y1 、Y2 、Y3 、・・・は液
晶を駆動するのに必要な電圧を印加するためのデータ線
であり、線順次で駆動される。
FIG. 16 is a typical equivalent circuit diagram of an active matrix type liquid crystal display device. (28) is a liquid crystal layer, and (29) is a capacitor for holding a voltage applied to the liquid crystal layer. However, the capacitor (29) may be omitted. (30) is a switching transistor for controlling the voltage for driving the liquid crystal layer. X 1 , X 2 ,
X 3 , ... Are selection signal lines for controlling the gate of the switching transistor (30), and Y 1 , Y 2 , Y 3 , ... are data lines for applying a voltage required to drive the liquid crystal. And are driven line-sequentially.

【0004】一方、スイッチングトランジスタとして用
いる薄膜トランジスタの構造は、半導体層、ゲート電
極、ソース電極、ドレイン電極の位置関係に従って、コ
プレーナ型構造、スタガー型構造などに分類される。図
17はコプレーナ型、図18はスタガー型の薄膜トラン
ジスタの断面図、図19はその平面図をそれぞれ示して
いる。図中で同一の番号で示した部分は、同一の薄膜ト
ランジスタ構成要素を示している。
On the other hand, the structure of a thin film transistor used as a switching transistor is classified into a coplanar type structure, a stagger type structure and the like according to the positional relationship among a semiconductor layer, a gate electrode, a source electrode and a drain electrode. 17 is a sectional view of a coplanar type thin film transistor, FIG. 18 is a sectional view of a stagger type thin film transistor, and FIG. 19 is a plan view thereof. In the figure, the portions denoted by the same reference numerals indicate the same thin film transistor constituent elements.

【0005】(1) は石英、ガラスなどの絶縁性基板であ
り、この上に薄膜トランジスタが形成される。(2) は半
導体層であり、ポリシリコン、アモルファスシリコン、
CdSe等が用いられる。(6) 、(10)はそれぞれソース
電極、ドレイン電極であり、通常Al等で配線される。
(11)はゲート絶縁膜であり、SiO2 、Si34 等で
形成される。(12)はゲート電極であり、Al、Cr等で
配線される。(31)は保護膜であり(14)はコンタクトホー
ルである。(15)は透明導電膜から成る表示画素電極であ
る。
(1) is an insulating substrate such as quartz or glass, on which a thin film transistor is formed. (2) is a semiconductor layer, such as polysilicon, amorphous silicon,
CdSe or the like is used. Reference numerals (6) and (10) respectively denote a source electrode and a drain electrode, which are usually wired with Al or the like.
(11) is a gate insulating film, which is formed of SiO 2 , Si 3 N 4, or the like. Reference numeral (12) is a gate electrode, which is wired by Al, Cr or the like. (31) is a protective film and (14) is a contact hole. (15) is a display pixel electrode made of a transparent conductive film.

【0006】また、図20にその平面図を示すような、
パターン構造を簡素化した薄膜トランジスタも知られて
いる。この薄膜トランジスタは、図に示すように、ソー
スバスライン(4) 、(5) 、ドレイン電極(10)、表示画素
電極(15)を透明導電膜で形成した後、半導体、絶縁膜、
ゲート電極(12)を連続して製膜後、ゲート電極(12)のパ
ターンでエッチングして形成する。
Further, as shown in the plan view of FIG.
A thin film transistor having a simplified pattern structure is also known. This thin film transistor, as shown in the figure, after forming the source bus line (4), (5), the drain electrode (10), the display pixel electrode (15) with a transparent conductive film, a semiconductor, an insulating film,
The gate electrode (12) is formed by continuously forming a film and then etching the gate electrode (12) in a pattern.

【0007】以上のような構造を有する薄膜トランジス
タを、各画素に対応して配置することにより、従来のド
ットマトリックス方式等によるパネルと比べて、より優
れた画質の高密度表示を得ることができる。
By arranging the thin film transistors having the above-described structure so as to correspond to the respective pixels, it is possible to obtain a high-density display having a more excellent image quality as compared with a conventional panel using a dot matrix system or the like.

【0008】[0008]

【発明が解決しようとする課題】このように、薄膜トラ
ンジスタを用いることにより、視認性の良い高密度液晶
表示が可能となるが、1画素に1個の割で薄膜トランジ
スタが必要なため、例えば600行×200列の表示を
作るためには12万個の薄膜トランジスタを一枚の基板
内に作り込む必要があり、数多くのトランジスタを無欠
陥で作ることは非常に困難である。
As described above, by using a thin film transistor, a high-density liquid crystal display with good visibility can be realized. However, since one thin film transistor is required for each pixel, for example, 600 lines are required. In order to form a display of × 200 rows, it is necessary to form 120,000 thin film transistors in one substrate, and it is very difficult to form a large number of transistors without defects.

【0009】トランジスタ不良の欠陥の種類としては、
ゲートやソース断線、ゲート・ソース間短絡、ゲート・
ドレイン間短絡、ソース・ドレイン間短絡、トランジス
タ特性不良等がある。
The types of defects of transistor defects include
Gate and source disconnection, gate-source short circuit, gate
There are short circuit between drains, short circuit between source and drain, defective transistor characteristics, etc.

【0010】ゲート及びソース断線は工程中のスクラッ
チ傷やクロスオーバー部のステップカバレッジ性不良の
ために発生するもので、液晶セルにした場合非点灯線欠
陥となるが、断線ラインの両端のリード取出し電極を接
続するような修復により表示上欠陥のないようにするこ
とは可能である。
The disconnection of the gate and the source occurs due to scratches during the process and poor step coverage of the crossover portion, which is a non-lighting line defect in a liquid crystal cell, but leads are taken out from both ends of the disconnection line. It is possible to eliminate display defects by repairing by connecting electrodes.

【0011】一方ゲート・ソース間短絡は絶縁膜中の塵
等の原因により発生するが、この短絡がある場合はゲー
ト信号がたえず短絡点を通じてソースラインに逃げるた
め、そのソースには常に電圧がかかることになり点灯線
欠陥となる。またゲート・ドレイン間短絡も同様の原因
で発生するが、短絡点を通じてゲート電圧がソース信号
にかかわらずドレインに印加されるため、常に点灯する
点欠陥となる。またトランジスタ特性が不良でゲート電
圧が印加されても充分な電流が流れない場合は、ソース
信号電圧が印加されず選択時に非点灯欠陥となる。
On the other hand, a gate-source short circuit occurs due to dust in the insulating film, etc., but if there is such a short circuit, the gate signal constantly escapes to the source line through the short circuit point, so that a voltage is always applied to the source. This is a lighting line defect. A gate-drain short-circuit also occurs due to the same reason, but since the gate voltage is applied to the drain through the short-circuit point regardless of the source signal, it is a point defect that always lights up. If the transistor characteristics are poor and a sufficient current does not flow even when the gate voltage is applied, the source signal voltage is not applied and a non-lighting defect occurs during selection.

【0012】またソース・ドレイン間短絡はソース・ド
レイン電極のエッチング残り等によって発生するが、ソ
ース信号がたえずドレイン電極に印加されるため、常時
点灯点欠陥となる。
A short circuit between the source and drain occurs due to etching residue of the source and drain electrodes, etc., but since the source signal is constantly applied to the drain electrode, it always causes a lighting point defect.

【0013】以上の欠陥は薄膜トランジスタの欠陥検査
後欠陥点を顕微鏡で観察すると、ほとんどの場合、異
物、ピンホール、エッチング残り等の欠陥原因と場所が
確認できる。
When the defect points of the above-mentioned defects are observed with a microscope after the defect inspection of the thin film transistor, the cause and the place of the defect such as foreign matter, pinhole, and etching residue can be confirmed in most cases.

【0014】以上のような欠陥の数はプロセス管理によ
って異なるが、表示としては線欠陥は一本も許されず、
点欠陥としても約0.01%以下にする必要があるが、
現状としては200本以上のラインを持つ基板中には0
〜数本のライン欠陥や0.1〜3%の点欠陥が含まれる
ことが多く、セルの歩留が低く、アクティブマトリック
ス方式の画像表示装置の実用化を妨げる主な問題点とな
っていた。
Although the number of defects as described above varies depending on the process control, no line defect is allowed as a display.
Although it is necessary to make it about 0.01% or less as a point defect,
Currently, 0 in a board with more than 200 lines
〜A few line defects and 0.1-3% of point defects are often included, and the cell yield is low, which is a main problem that hinders the practical use of the active matrix type image display device. .

【0015】また欠陥の数は薄膜トランジスタの作成プ
ロセスの数を減じることにより低減でき、簡素化プロセ
スの薄膜トランジスタは図20に示すように2枚のマス
クで作成可能なため欠陥発生率低減には有利なプロセス
である。
Further, the number of defects can be reduced by reducing the number of thin film transistor manufacturing processes, and a thin film transistor of a simplified process can be manufactured with two masks as shown in FIG. 20, which is advantageous for reducing the defect occurrence rate. Is a process.

【0016】しかし簡素化プロセスの薄膜トランジスタ
のドレイン電流は図20に示されるようにn番目のソー
スバスライン(4) とドレイン電極(10)で形成されるスイ
ッチングトランジスタ(30)(図示のようにソースバスラ
イン(4) とドレイン電極(10)との距離をL1 、ゲート電
極(12)の幅をWとしたとき、チャンネル幅/チャンネル
長=W/L1 )の他に、n+1番目のソースバスライン
(5)とドレイン電極(10)とで形成されるストレイトラン
ジスタ(32)(ソースバスライン(5) とドレイン電極(10)
との距離をL2 として、チャンネル幅/チャンネル長=
W/L2 )の影響を受ける。
However, as shown in FIG. 20, the drain current of the thin film transistor in the simplified process is the switching transistor 30 formed by the n-th source bus line 4 and the drain electrode 10 (source as shown). When the distance between the bus line (4) and the drain electrode (10) is L 1 and the width of the gate electrode (12) is W, the channel width / channel length = W / L 1 ) and the (n + 1) th source Bus line
Stray transistor (32) formed by (5) and drain electrode (10) (source bus line (5) and drain electrode (10)
The distance between the L 2, a channel width / channel length =
Affected by W / L 2 ).

【0017】このストレイトランジスタ(32)によるドレ
イン電流は薄膜トランジスタの設計値によって異なる
が、通常スイッチングトランジスタによる電流値の5〜
20%になり、2値表示の場合は大きな問題とはならな
いが、階調表示を行う場合には隣のソースラインの信号
を拾うため、鮮明な表示が得られず問題となっていた。
The drain current of the stray transistor 32 varies depending on the design value of the thin film transistor, but is usually 5 to 5 times the current value of the switching transistor.
This is 20%, which is not a big problem in the case of binary display, but in the case of gradation display, since a signal of an adjacent source line is picked up, clear display cannot be obtained, which is a problem.

【0018】一方トランジスタの形状が表示画素面積に
比して小さいため該画素を動作させるのに充分な電流が
とれないという問題点もあった。
On the other hand, since the shape of the transistor is smaller than the area of the display pixel, there is a problem that a sufficient current cannot be taken to operate the pixel.

【0019】本発明は以上のような従来の薄膜トランジ
スタの欠点を解消するためになされたものであり、多数
の薄膜トランジスタを一枚の絶縁性基板上に形成する際
にも生産歩留が良く、かつ簡単な構造でしかもストレイ
トランジスタ等の影響を受けず、画像表示装置に用いた
場合に良好な画像の得られる薄膜トランジスタを提供す
ることを目的とする。
The present invention has been made to solve the above-mentioned drawbacks of the conventional thin film transistor, and has a good production yield even when a large number of thin film transistors are formed on one insulating substrate, and An object of the present invention is to provide a thin film transistor which has a simple structure and is not affected by a stray transistor or the like and which can obtain a good image when used in an image display device.

【0020】[0020]

【課題を解決するための手段】本発明は、絶縁性基板上
にソースバスラインとゲートバスラインを設け、表示画
素電極を設け、該表示画素電極へ電圧を印加するために
該表示画素電極にドレイン電極を介して接続し、ソース
電極と、ゲート電極と半導体層を設ける薄膜トランジス
タの製造方法において、該ソースバスラインに接続し、
該ソースバスラインから電圧が印加されるソース電極を
1本又は複数本形成し、ドレイン電極は、複数本形成し
た前記ソース電極のうちの隣接する一対の間に形成する
か、又は、最もソースバスライン寄りに位置する前記ソ
ース電極とそれ自体がソース電極として作用し得るソー
スバスラインとの間に形成することを特徴とする薄膜ト
ランジスタの製造方法を提供する。
According to the present invention, a source bus line and a gate bus line are provided on an insulating substrate, a display pixel electrode is provided, and the display pixel electrode is provided to apply a voltage to the display pixel electrode. Connected via the drain electrode, the source electrode, in the method of manufacturing a thin film transistor provided with a gate electrode and a semiconductor layer, connected to the source bus line,
One or a plurality of source electrodes to which a voltage is applied from the source bus line is formed, and a drain electrode is formed between a pair of adjacent source electrodes formed of a plurality of the source electrodes, or the most source bus is formed. There is provided a method of manufacturing a thin film transistor, characterized in that the thin film transistor is formed between the source electrode located near the line and a source bus line which itself can act as a source electrode.

【0021】以下、本発明になる薄膜トランジスタの製
造方法で得た薄膜トランジスタの代表的一例につき図面
を参照しながら説明する。図1は本発明で得られる薄膜
トランジスタの一例を示す平面図、図2はそのAA’面
の断面図である。
A typical example of a thin film transistor obtained by the method of manufacturing a thin film transistor according to the present invention will be described below with reference to the drawings. FIG. 1 is a plan view showing an example of a thin film transistor obtained by the present invention, and FIG. 2 is a sectional view of the AA ′ plane.

【0022】図において、石英、ガラス等の絶縁性基板
(1) の表面には、インジウム・ティン・オキサイド(I
TO)等のような透明導電膜からなる電極と、さらにそ
の表面に、ポリシリコン、アモルファスシリコン、Cd
Se等の半導体にP、As等やB等をドーピングしてそ
れぞれn型またはP型にした半導体層(16)が形成され
る。
In the figure, an insulating substrate such as quartz or glass
On the surface of (1), indium tin oxide (I
(TO) or the like made of a transparent conductive film, and on the surface thereof, polysilicon, amorphous silicon, Cd
A semiconductor layer 16 is formed by doping a semiconductor such as Se with P, As, B, or the like to be n-type or P-type, respectively.

【0023】このようにして形成した、ドーピングした
半導体層(16)と該透明電極を同時に図1に示すような形
状にパターニングし、表示画素電極(15)、ソースバスラ
イン(4) が形成される。該ソースバスライン(4)の表示
画素電極(15)の左上隅部に近い位置には、前記ソースバ
スライン(4) にほぼ平行に設けられた該第2のソース電
極(8) と、該第2のソース電極(8) と前記ソースバスラ
イン(4) を接続するソース接続電極(9) とが形成され
る。また、表示画素電極(15)の左上隅部の端部は、前述
のソースバスライン(4) と第2のソース電極(8) の間に
挟まれるように伸ばされて設けられ、ドレイン電極(10)
が形成される。
The doped semiconductor layer (16) and the transparent electrode thus formed are simultaneously patterned into a shape as shown in FIG. 1 to form a display pixel electrode (15) and a source bus line (4). It At a position of the source bus line (4) near the upper left corner of the display pixel electrode (15), the second source electrode (8) provided substantially parallel to the source bus line (4) and A source connection electrode (9) connecting the second source electrode (8) and the source bus line (4) is formed. In addition, the end of the upper left corner of the display pixel electrode (15) is extended so as to be sandwiched between the source bus line (4) and the second source electrode (8) described above, and the drain electrode ( Ten)
Is formed.

【0024】この基板上にポリシリコン、アモルファス
シリコン、CdSe等の半導体層(2) 、続いてSiO
2 、Si34 、SiON等からなるゲート絶縁膜(1
1)、さらにAl、Cr等のゲート電極用メタルを成膜
後、図1のゲート電極(12)のパターンで連続的にメタル
層、絶縁膜層、半導体層をエッチングして、ゲート電極
(12)及び絶縁層(11), 半導体層(2) を形成する。
On this substrate, a semiconductor layer (2) of polysilicon, amorphous silicon, CdSe or the like, and then SiO
2 , gate insulating film made of Si 3 N 4 , SiON, etc.
1) Further, after forming a metal for the gate electrode such as Al and Cr, the metal layer, the insulating film layer and the semiconductor layer are continuously etched in the pattern of the gate electrode (12) of FIG.
(12), the insulating layer (11), and the semiconductor layer (2) are formed.

【0025】その後連続してゲート電極パターン以外に
露出している表示電極ソースバスライン等の上のドーピ
ングした半導体層もエッチングにより除去される。ソー
スバスライン(4) のゲート電極(12)と空間的に交差する
部分は第1のソース電極(7)として機能する。
After that, the doped semiconductor layer on the display electrode source bus line and the like, which is exposed except the gate electrode pattern, is continuously removed by etching. A portion of the source bus line (4) that spatially intersects the gate electrode (12) functions as a first source electrode (7).

【0026】このような構成とすることにより、ドレイ
ン電極(10)には第1のソース電極(7) 及び第2のソース
電極(8) よりソース信号が供給されることとなる。即
ち、この薄膜トランジスタの前述したチャンネル幅とチ
ャンネル長の比(W/L)は従来の薄膜トランジスタの
2倍になっていることになる。
With this structure, the source signal is supplied to the drain electrode (10) from the first source electrode (7) and the second source electrode (8). That is, the above-mentioned ratio of the channel width to the channel length (W / L) of this thin film transistor is twice that of the conventional thin film transistor.

【0027】またこの場合ドレイン電極(10)は第2のソ
ース電極(8) によって(n+1)番目のソースバスライ
ン(5) から電気的に遮断されているため(n+1)番目
のソースバスライン(5)とストレイトランジスタを形成
することが全くなくなり、該表示画素電極(15)にはn番
目のソースバスライン(4) の信号のみが供給され、正確
な表示を得ることができるようになる。
Further, in this case, since the drain electrode (10) is electrically cut off from the (n + 1) th source bus line (5) by the second source electrode (8), the (n + 1) th source bus line ( 5) and the stray transistor are not formed at all, and only the signal of the n-th source bus line (4) is supplied to the display pixel electrode (15), so that an accurate display can be obtained.

【0028】またソース電極の構造として図3に示すよ
うに第2のソース電極(8) と同様に第1のソース電極
(7) もソース接続電極(9) に接続した形状にすることも
可能であり、この場合には、欠陥があった時の修復等の
場合には有効である。
As the structure of the source electrode, as shown in FIG. 3, the first source electrode is the same as the second source electrode (8).
The shape of (7) can also be connected to the source connection electrode (9), and in this case, it is effective for repairing when there is a defect.

【0029】以上は簡素化パターンに関して説明を行っ
たが、本発明はこのようなパターンや構造に限定され
ず、従来のコプレーナ型、スタガー型の薄膜トランジス
タにも応用は可能である。
Although the description has been made above regarding the simplified pattern, the present invention is not limited to such a pattern and structure, and can be applied to conventional coplanar type and stagger type thin film transistors.

【0030】例えばコプレーナ構造の薄膜トランジスタ
において図4に示されるようにソースバスライン(3) に
直角に突出させて設けた2本のソース電極(7) 、(8) に
よってドレイン電極(10)が挟まれた形状をしているもの
や、図5に示されるようにソースバスライン(3) と平行
に突出させて設けたソース電極(8) によってドレイン電
極(10)が挟まれた形状をしたものでもよい。
For example, in a thin film transistor having a coplanar structure, a drain electrode (10) is sandwiched by two source electrodes (7) and (8) provided so as to project at right angles to a source bus line (3) as shown in FIG. That has a drain electrode (10) sandwiched between source electrodes (8) that are provided so as to project in parallel with the source bus line (3) as shown in FIG. But it's okay.

【0031】これらのコプレーナ型やスタガー型の構造
のものに対しては従来の簡素化パターンの様にストレイ
トランジスタの影響は始めからないが本発明の構造にす
ることにより薄膜トランジスタのチャンネル幅とチャン
ネル長の比(W/L)が従来の2倍に取れるメリットが
あり、また欠陥があった場合には有効な対策を取りやす
い構造になっている。
With respect to these coplanar type and stagger type structures, the influence of the stray transistor is not the same as in the conventional simplified pattern, but the structure of the present invention allows the channel width and the channel length of the thin film transistor. Has a merit that the ratio (W / L) can be twice as high as that of the conventional one, and has a structure in which it is easy to take effective countermeasures when there is a defect.

【0032】次に薄膜トランジスタに欠陥があった場合
の修復法について説明する。本発明者が数多くの薄膜ト
ランジスタ基板を作成した結果、種々の欠陥の発生する
場所はランダムであり、近接した薄膜トランジスタが欠
陥となる確率はきわめて低い事が判明している。かかる
事実にかんがみ本発明はなされたものである。前述の欠
陥の内ではソース・ゲート間短絡が一番発生確率が高
く、点灯線欠陥の重大欠陥となり生産の歩留低下の主な
原因であった。
Next, a method of repairing when the thin film transistor has a defect will be described. As a result of the inventors producing a large number of thin film transistor substrates, it has been found that the locations where various defects occur are random and the probability that adjacent thin film transistors become defective is extremely low. The present invention has been made in view of such facts. Among the above-mentioned defects, the source-gate short circuit has the highest probability of occurrence and becomes a serious defect of the lighting line defect, which is the main cause of the reduction in the production yield.

【0033】一方薄膜トランジスタの特性が良く、小さ
なW/Lの構造のものでも充分なドレイン電流が取れる
場合かつ2個所のソース・ゲートオーバーラップ部の内
一方に図6、7、8の符号(17)で示すような短絡点が認
められた場合は、符号(18)で示すように、そのソース電
極(7) または(8) またはゲート電極(12)を何らかの方法
で切断すればよい。
On the other hand, in the case where the thin film transistor has good characteristics and a sufficient drain current can be obtained even with a small W / L structure, and one of the two source / gate overlap portions, the reference numeral (17) shown in FIGS. If a short-circuit point such as shown in () is recognized, the source electrode (7) or (8) or the gate electrode (12) may be cut by some method, as indicated by reference numeral (18).

【0034】このときドレイン電極には残されたソース
電極(8) または(7) からのみソース信号が入るが、薄膜
トランジスタの性能が充分であれば二値表示をする場合
には全く問題がない。また階調表示を行う場合でも多少
本来の階調とは異なるが、動画の場合にはその差がほと
んど認知できないほどであり、従来の線欠陥に比べ著し
く画像価値を向上させうるものである。
At this time, the source signal is input to the drain electrode only from the remaining source electrode (8) or (7), but if the performance of the thin film transistor is sufficient, there is no problem in the case of binary display. Further, even when the gradation display is performed, the gradation is slightly different from the original gradation, but in the case of a moving image, the difference is almost unrecognizable, and the image value can be remarkably improved as compared with the conventional line defect.

【0035】また図9に示すように二本のソース電極
(7')、(8) の内一本のみを電気的に絶縁した状態にして
おき、検査の結果、図10の符号(17)で示すように、ソ
ース・ゲート間短絡欠陥が認められた薄膜トランジスタ
のソース電極(8) を、符号(18)で示すように、根本から
切断し、それ迄電気的に絶縁されていたもう一方のソー
ス電極(7')を電気的に、符号(19)で示すように、接続し
て該トランジスタの機能を回復させることも可能であ
る。
Further, as shown in FIG. 9, two source electrodes are provided.
Only one of (7 ') and (8) was electrically insulated, and as a result of the inspection, a source-gate short circuit defect was recognized as indicated by reference numeral (17) in FIG. The source electrode (8) of the thin film transistor is cut from the root as shown by the reference numeral (18), and the other source electrode (7 ') which has been electrically insulated until then is electrically connected by the reference numeral (19). It is also possible to connect to restore the function of the transistor, as shown by.

【0036】以上に説明した簡素化パターンにおいて
は、隣接ソースバスライン(5) に近い方の第2のソース
電極(8) を切断した場合に該修復画素はストレイトラン
ジスタの影響を受けることになるが、少数の散在した修
復画素は他とは見分けにくく、修復による効果は前述の
通りである。
In the simplified pattern described above, the repaired pixel is affected by the stray transistor when the second source electrode (8) closer to the adjacent source bus line (5) is cut off. However, a small number of scattered repair pixels are difficult to distinguish from others, and the effect of the repair is as described above.

【0037】以上の説明は簡素化パターンに関して行っ
たが薄膜トランジスタの構造に限定されず、コプレーナ
型やスタガー型等のものにも応用できる。
Although the above description has been made with respect to the simplified pattern, it is not limited to the structure of the thin film transistor and can be applied to a coplanar type or a stagger type.

【0038】以上までは一画素当りドレイン電極が一本
ある場合について説明してきたが、次に複数本のドレイ
ン電極を有する簡素化パターンの薄膜トランジスタにつ
いて説明を行う。
Although the case where one pixel has one drain electrode has been described above, a thin film transistor having a simplified pattern having a plurality of drain electrodes will be described next.

【0039】薄膜トランジスタの性能が不充分の場合に
は、図11に示すように、1 画素当り各2本のソース電
極(7) 、(8) 、(34)、(36)、(37)、(39)によって挟まれ
た複数個のドレイン電極(10)、(35)、(38)からなる複数
個の薄膜トランジスタを設けることが有効である。
When the performance of the thin film transistor is insufficient, as shown in FIG. 11, two source electrodes (7), (8), (34), (36), (37) for each pixel, It is effective to provide a plurality of thin film transistors composed of a plurality of drain electrodes (10), (35), (38) sandwiched by (39).

【0040】即ち複数個の薄膜トランジスタを設けるこ
とにより得られるドレイン電流は1個の場合に比しトラ
ンジスタ個数倍になり、表示に必要な充分なドレイン電
流を得ることができるようになる。この構造において薄
膜トランジスタに欠陥が認められた場合は、図12に示
すように、ドレインまたはソース電極を切断して欠陥薄
膜トランジスタを電気的に絶縁し修復することが可能で
ある。
That is, the drain current obtained by providing a plurality of thin film transistors is twice the number of transistors as in the case of one transistor, and a sufficient drain current necessary for display can be obtained. When a defect is recognized in the thin film transistor in this structure, the defective thin film transistor can be electrically insulated and repaired by cutting the drain or source electrode as shown in FIG.

【0041】例えば、図のように、ソース電極(34)にソ
ース・ゲート間短絡(17)が発生し、ドレイン電極(35)に
ゲート・ドレイン間短絡(20)が発生して、該ソース電極
(34)とドレイン電極(35)をそれぞれ符号(18)、(21)で示
すように切断した場合、即ち、3個の薄膜トランジスタ
の内1個に欠陥が発生し切断分離された場合は、表示画
素電極(15)には2/3のドレイン電流が得られることに
なるため該画素の他画素との表示特性の差は前述の場合
より少なくなり、より高品質の画像が得られることにな
る。
For example, as shown in the figure, a source-gate short circuit (17) occurs at the source electrode (34), and a gate-drain short circuit (20) occurs at the drain electrode (35),
When the (34) and the drain electrode (35) are cut as indicated by reference numerals (18) and (21) respectively, that is, when one of the three thin film transistors has a defect and is cut and separated, Since a drain current of 2/3 is obtained at the pixel electrode (15), the difference in display characteristics between the pixel and other pixels is smaller than that in the above case, and a higher quality image can be obtained. .

【0042】また薄膜トランジスタの性能が充分な場合
は、図13に示すように、一画素当り各2本のソース電
極によって挟まれた複数個のドレイン電極からなる複数
個の薄膜トランジスタを設け、かつソース電極とドレイ
ン電極がそれぞれソースバスライン及び表示画素電極(1
5)と電気的に絶縁された状態の薄膜トランジスタ(24)を
含むようにしておくとさらに効果は大きい。
When the performance of the thin film transistor is sufficient, as shown in FIG. 13, a plurality of thin film transistors each having a plurality of drain electrodes sandwiched by two source electrodes for each pixel are provided, and the source electrode is provided. And the drain electrode are the source bus line and the display pixel electrode (1
The effect is further enhanced by including the thin film transistor (24) electrically insulated from 5).

【0043】即ち、一画素当り電気的に接続されている
主の薄膜トランジスタ(23)以外に電気的に絶縁された従
の薄膜トランジスタ(24)を設けておき、主の薄膜トラン
ジスタ(23)に欠陥が認められたときは、図14に示すよ
うに、該トランジスタ(23)のドレインまたはソース電極
の一部またはいずれもを符号(18)、(21)で示すように切
断する等して符号(18)、(21)で電気的に絶縁状態とし、
次にそれまで絶縁状態にあった従の薄膜トランジスタ(2
4)のソース電極を、符号(25)で示すように、ソース接続
電極で接続し、ドレイン電極を、符号(19)で示すよう
に、表示画素電極(15)にそれぞれ接続することにより、
従の薄膜トランジスタ(24)を動作させるようにする。
That is, a sub-thin film transistor (24) that is electrically insulated is provided in addition to the main thin film transistor (23) electrically connected per pixel, and a defect is recognized in the main thin film transistor (23). When this occurs, as shown in FIG. 14, a part or both of the drain and source electrodes of the transistor (23) are cut as indicated by reference numerals (18) and (21), and the reference numeral (18) is obtained. , (21) electrically isolated state,
Next, the subordinate thin film transistor (2
By connecting the source electrode of 4) with the source connection electrode as shown by reference numeral (25) and connecting the drain electrode to the display pixel electrode (15) as shown by reference numeral (19), respectively,
The secondary thin film transistor (24) is activated.

【0044】以上のような構造を持つ薄膜トランジスタ
の場合には、始めから良好な画素と、修復した画素の薄
膜トランジスタの数が同数にできるため表示画素電極(1
5)に供給されるドレイン電流は全く同様にできるうえ、
該表示画素電極(15)本来のソース信号を受けることがで
きるため、表示上全く欠陥のないものを作ることが可能
である。
In the case of the thin film transistor having the above structure, since the number of thin film transistors of the good pixel and the restored pixel can be made equal from the beginning, the display pixel electrode (1
The drain current supplied to 5) can be exactly the same, and
Since it is possible to receive the original source signal of the display pixel electrode (15), it is possible to manufacture a display pixel electrode having no defect on display.

【0045】本発明における複数個の薄膜トランジスタ
は例示した数に限定されず、また、初期に絶縁されてい
るドレイン、ソース電極の数も例示したものに限定され
ない。
The number of the plurality of thin film transistors in the present invention is not limited to the illustrated number, and the number of drain and source electrodes which are initially insulated is not limited to the illustrated number.

【0046】以上述べた修復工程における切断方法とし
てはレーザトリマーや、超音波カッターによる切断法等
があるが、何ら方法には制限されない。また第2のトラ
ンジスタのドレイン電極と表示画素電極の接続方法にお
いても微小な導体をディスペンサ等で付着させる方法、
薄膜トランジスタ基板上に金やアルミニウムをコートし
たガラス基板を対向させて配し、希望の寸法に絞り込ん
だレーザをメタルコート基板側から常圧または減圧下で
照射し、メタルを薄膜トランジスタ基板の希望の場所に
コートさせるレーザコート法等があるが、このような方
法に特に制限されない。
As the cutting method in the above-mentioned repairing step, there are a laser trimmer, a cutting method using an ultrasonic cutter and the like, but the cutting method is not limited to any method. Further, also in the method of connecting the drain electrode of the second transistor and the display pixel electrode, a method of attaching a fine conductor with a dispenser or the like,
Place a glass substrate coated with gold or aluminum on the thin film transistor substrate so that they face each other, and irradiate a laser that has been narrowed down to the desired size from the metal coated substrate side under normal pressure or reduced pressure, and place the metal at the desired location on the thin film transistor substrate There is a laser coating method for coating, but the method is not particularly limited.

【0047】[0047]

【発明の実施の形態】図1ないし図5にその構成を示し
た本発明の構成例では、ゲート電極(12)に高電位の電圧
が印加されたときに、ソースバスライン(3) 、(4) に接
続された第1のソース電極(7) 及び第2のソース電極
(8) から、半導体層(2) を介してドレイン電極(10)へ電
流が流れ、該ドレイン電極(10)に接続された表示画素電
極(15)がソースバスライン(3) 、(4) と同電位となり、
該ソースバスライン(3) 、(4) が高電位にあるときは、
前記表示画素電極(15)と図示しない共通電極間電圧が印
加され、液晶表示装置の場合には、該表示画素電極(15)
と共通電極間に挟持された液晶スイッチがオンし、該表
示画素電極(15)に対応する画素が点灯し表示状態とな
る。
BEST MODE FOR CARRYING OUT THE INVENTION In the configuration example of the present invention whose configuration is shown in FIGS. 1 to 5, when a high potential voltage is applied to the gate electrode (12), the source bus lines (3), ( 4) a first source electrode (7) and a second source electrode connected to
A current flows from (8) to the drain electrode (10) through the semiconductor layer (2), and the display pixel electrode (15) connected to the drain electrode (10) is connected to the source bus lines (3) and (4). Becomes the same potential as
When the source bus lines (3) and (4) are at high potential,
A voltage between the display pixel electrode (15) and a common electrode (not shown) is applied, and in the case of a liquid crystal display device, the display pixel electrode (15)
The liquid crystal switch sandwiched between the common electrode and the common electrode is turned on, and the pixel corresponding to the display pixel electrode (15) is turned on to enter the display state.

【0048】前記ソースバスライン(3) 、(4) が低電位
にあるときには、表示画素電極(15)も低電位となり、液
晶スイッチはオンせず、該表示画素電極(15)に対応する
画素は非点灯状態となる。
When the source bus lines (3) and (4) are at low potential, the display pixel electrode (15) is also at low potential, the liquid crystal switch is not turned on, and the pixel corresponding to the display pixel electrode (15) is turned on. Turns off.

【0049】他のゲート電極に選択電位が供給されてい
る間、既に信号が供給されたゲート電極(12)には低電位
が供給され半導体層(2) が高抵抗になるため、ソース電
極(7) 、(8) とドレイン電極(10)とは電気的に切り離さ
れ、表示画素電極(15)に対応する画素の液晶スイッチは
液晶容量または付加容量により前の状態を継続する。
While the selection potential is being supplied to the other gate electrodes, a low potential is supplied to the gate electrode (12) to which a signal has already been supplied and the semiconductor layer (2) has a high resistance. 7), (8) and the drain electrode (10) are electrically separated, and the liquid crystal switch of the pixel corresponding to the display pixel electrode (15) continues the previous state due to the liquid crystal capacitance or the additional capacitance.

【0050】以上のようなスイッチング動作において、
前述したように、チャンネル幅/チャンネル長(W/
L)が大きく、かつ、ドレイン電極(10)が第2のソース
電極(8) によって(n+1)番目のソースバスライン
(5) から電気的に遮断されているため、十分なドレイン
電流量が得られるとともに、該ドレイン電極(10)が(n
+1)番目のソースバスライン(5) とストレイトランジ
スタを形成することが全くなく、良好なスイッチング動
作が得られる。
In the switching operation as described above,
As mentioned above, channel width / channel length (W /
L) is large, and the drain electrode (10) is the (n + 1) th source bus line by the second source electrode (8).
Since it is electrically cut off from (5), a sufficient drain current amount can be obtained, and the drain electrode (10) is (n
A good switching operation can be obtained without forming a stray transistor with the +1) th source bus line (5).

【0051】上記薄膜トランジスタに図6及び図7に示
すようなソース・ゲート間短絡(17)が発生した場合に
は、上述したように、該ソース電極(7) またはゲート電
極(12)をそれぞれソースバスライン(4)またはゲートバ
スラインから、図の符号(18)で示すように、切断するこ
とにより修復でき、正常なスイッチング動作が得られ
る。
When a source-gate short circuit (17) as shown in FIGS. 6 and 7 occurs in the thin film transistor, as described above, the source electrode (7) or the gate electrode (12) is sourced, respectively. From the bus line (4) or the gate bus line, as shown by reference numeral (18) in the figure, it can be repaired by cutting and a normal switching operation can be obtained.

【0052】図9に示すように1本のソース電極(8) の
みをソースバスライン(4) に接続した構成の場合にもス
イッチング動作は同様であり、また、ソース・ゲート間
短絡(17)が該ソース電極(8) に発生した場合は該ソース
電極(8) をソースバスライン(4) から切断し、予備のソ
ース電極(7')をソースバスライン(4) に接続することに
より修復でき、正常なスイッチング動作が得られること
も同様である。
As shown in FIG. 9, the switching operation is the same in the case where only one source electrode (8) is connected to the source bus line (4), and the source-gate short circuit (17) Is generated on the source electrode (8), the source electrode (8) is disconnected from the source bus line (4) and the spare source electrode (7 ') is connected to the source bus line (4) to repair. The same is true that normal switching operation can be obtained.

【0053】図11に示すように複数のドレイン電極(1
0)、(35)、(38)を各2本のソース電極(7) 、(8) ;(3
4),(36);(37),(39)の間に設けた構成の場合は十分な
ドレイン電流が得られ良好な表示が得られる。
As shown in FIG. 11, a plurality of drain electrodes (1
0), (35), and (38) each have two source electrodes (7), (8); (3
In the case of the configuration provided between 4), (36); (37), and (39), a sufficient drain current can be obtained and good display can be obtained.

【0054】前述したように、ソース・ゲート間短絡(1
7)またはゲート・ドレイン間短絡(20)が発生した場合に
は、欠陥の発生したソース電極(34)またはドレイン電極
(35)をそれぞれ符号(18)、(21)で示すように切断するこ
とにより該欠陥を修復できる。
As described above, the source-gate short circuit (1
7) or the gate-drain short circuit (20) occurs, the defective source electrode (34) or drain electrode
The defect can be repaired by cutting (35) as indicated by reference numerals (18) and (21), respectively.

【0055】図13に示すように、予備の薄膜トランジ
スタ(24)を設けておく構成の場合にも、該薄膜トランジ
スタのスイッチング動作、欠陥の発生した場合の修復方
法は同様である。なお、この場合には上述したように、
修復した場合にもドレイン電流量が修復前と同一である
ので安定した表示が得られる。
As shown in FIG. 13, also in the case where a spare thin film transistor (24) is provided, the switching operation of the thin film transistor and the repairing method when a defect occurs are the same. In this case, as described above,
Even when repaired, a stable display can be obtained because the drain current amount is the same as before repair.

【0056】以上述べたように本発明の薄膜トランジス
タは、ある表示画素に欠陥が発生した場合にも、該画素
に電圧を印加する本来のソースバスラインからの電圧が
印加出来るように修復するものであるので、隣接したソ
ースバスラインから電圧を印加する方法に比し、より完
全な欠陥の削除及び修復が可能となる。次に本発明の薄
膜トランジスタの製造及び修復の実施例を示す。
As described above, the thin film transistor of the present invention repairs even when a defect occurs in a certain display pixel so that the voltage from the original source bus line for applying the voltage to the pixel can be applied. Therefore, as compared with the method of applying the voltage from the adjacent source bus line, the defect can be more completely removed and repaired. Next, an example of manufacturing and repairing the thin film transistor of the present invention will be described.

【0057】[0057]

【実施例】【Example】

(実施例1)まず50mm角のガラス基板上に厚さ10
00ÅのITO、500Åのn+ a−Siをコート後、
図1に示すように、ソースバスライン(4) 、(5) 及びソ
ース接続電極(9) 、ソース電極(8) 及びドレイン電極(1
0)、表示画素電極(15)をパターニングした。その際ドレ
イン電極(10)を2本のソース電極(7) 、(8) で挟む構造
に形成した。
(Example 1) First, a thickness of 10 was formed on a glass substrate of 50 mm square.
After coating 00Å ITO and 500Å n + a-Si,
As shown in FIG. 1, the source bus lines (4) and (5) and the source connection electrode (9), the source electrode (8) and the drain electrode (1
0), the display pixel electrode (15) was patterned. At that time, the drain electrode (10) was formed so as to be sandwiched between the two source electrodes (7) and (8).

【0058】次に2000Åのa−Si、2000Åの
SiON膜をP−CVDでコート後、ゲート電極用アル
ミニウムを3000Åコートした。ホトレジストを用い
てゲート電極(12)のパターンでアルミニウム、a−S
i、SiON膜をエッチングし次にITO上のn+ a−
Si膜もエッチングして200×200画素の薄膜トラ
ンジスタを完成した。
Next, 2000 Å a-Si and 2000 Å SiON films were coated by P-CVD, and then 3000 Å aluminum for the gate electrode was coated. Aluminum and aS with the pattern of the gate electrode (12) using photoresist
i, SiON film is etched and then n + a − on ITO
The Si film was also etched to complete a 200 × 200 pixel thin film transistor.

【0059】このようにして基板上に形成した薄膜トラ
ンジスタの特性を測定したところ、ドレイン電流値は従
来の簡素化パターンの約2倍得られたうえ、ある画素の
薄膜トランジスタ特性は、隣接したソースバスラインの
信号の影響は全く受けなかった。以上の基板上にポリイ
ミドの配向膜をコートして液結晶表示パネルを組み立
て、点灯検査を行ったところ、階調表示を行っても従来
よりも鮮明で正確な画像が得られたが、ソース・ゲート
間短絡に起因する点灯線欠陥が4本とゲートドレイン間
短絡に起因する点灯欠陥が2箇所存在していた。
When the characteristics of the thin film transistor formed on the substrate in this way were measured, the drain current value was about twice that of the conventional simplified pattern, and the thin film transistor characteristics of a certain pixel showed that the adjacent source bus line Was not affected by the signal. When a liquid crystal display panel was assembled by coating a polyimide alignment film on the above substrate and a lighting test was performed, a clearer and more accurate image than the conventional one was obtained even when gradation display was performed. There were four lighting line defects caused by the gate short circuit and two lighting defects caused by the gate drain short circuit.

【0060】(実施例2)実施例1と同様の膜構成なが
ら図3に示すようにドレイン電極(10)をソース接続電極
(9) に接続した2 本のソース電極(7) 、(8) で挟んだ構
造の薄膜トランジスタを作成後、全薄膜トランジスタの
検査を行ったところ3箇所のソース・ゲート間短絡と1
箇所のゲート・ドレイン間短絡が認められた。
Example 2 As shown in FIG. 3, the drain electrode (10) was replaced with the source connection electrode with the same film structure as in Example 1.
After making a thin film transistor with a structure sandwiched between two source electrodes (7) and (8) connected to (9), all thin film transistors were inspected and a short circuit between the source and gate was found at three locations.
A gate-drain short circuit was observed at the location.

【0061】3箇所のソース・ゲート間短絡の薄膜トラ
ンジスタを観察したところ2箇所はゲート電極(12)と第
1ソース電極(7) の交差部に、1箇所はゲート電極(12)
と第2ソース電極(8) の交差部に黒い異物が認められ
た。異物の認められたソース電極の根本をレーザトリマ
ーにて図6の符号(18)のように切断し、ソース接続電極
(9) 及びソースバスライン(4) から電気的に絶縁した。
その後実施例1と同様な方法で液晶表示パネルを作成し
て点灯検査を行ったところ、ソース・ゲート間短絡に起
因する点灯点欠陥は一本もなく、ゲート・ドレイン間短
絡に起因する点灯点欠陥が1箇所だけある状況に改善さ
れた。
Observation of a thin film transistor having a short circuit between the source and the gate at three locations revealed that two locations were at the intersection of the gate electrode (12) and the first source electrode (7) and one location was the gate electrode (12).
A black foreign material was observed at the intersection of the second source electrode (8) and the. The root of the source electrode where foreign matter is recognized is cut with a laser trimmer as shown by reference numeral (18) in FIG.
(9) and electrically isolated from the source bus line (4).
After that, a liquid crystal display panel was prepared in the same manner as in Example 1 and a lighting test was performed. As a result, there was no lighting point defect caused by the source-gate short circuit, and the lighting point caused by the gate-drain short circuit. It was improved to the situation where there was only one defect.

【0062】修復を行った画素は近接距離から注意深く
観察すると他の画素に比べてコントラストは低いもの
の、通常の使用距離の目から30cmの距離から観察し
た限りほとんどその差が認知できず画像としては問題が
ないことが判った。
Although the contrast of the repaired pixel is lower than that of the other pixels when carefully observed from a close distance, the difference is hardly perceptible when observed from a distance of 30 cm from the normal operating distance, and an image is not obtained. I knew there was no problem.

【0063】(実施例3)実施例1と同様の膜構成なが
ら、図13に示すように、ドレイン電極(10)をソース接
続電極(9) に接続した2本のソース電極(7) 、(8) で挟
んだ構造の薄膜トランジスタを一画素当り3個設け、そ
の内一番ソースバスライン(4) に近い主の薄膜トランジ
スタ(23)のみの2本のソース電極(7) 、(8) とドレイン
電極(10)をそれぞれソースバスライン(4)及び表示画素
電極(15)に接続しておき他の従の薄膜トランジスタ(24)
のソース・ドレイン電極は電気的に絶縁した状態にして
作成した。
(Embodiment 3) With the same film structure as in Embodiment 1, as shown in FIG. 13, two source electrodes (7), () in which the drain electrode (10) is connected to the source connection electrode (9) Three thin film transistors with a structure sandwiched between 8) are provided for each pixel, and the two source electrodes (7), (8) and drain of only the main thin film transistor (23) closest to the source bus line (4) among them are provided. The electrodes (10) are connected to the source bus line (4) and the display pixel electrode (15) respectively, and other sub-thin film transistors (24)
The source / drain electrodes of were prepared in an electrically insulated state.

【0064】このようにして作成した基板全ての薄膜ト
ランジスタの検査を行ったところ、3箇所のソース・ゲ
ート間短絡と2箇所のゲート・ドレイン間短絡が認めら
れた。ソース・ゲート間短絡のあった薄膜トランジスタ
の2本のソース電極を図14の符号(18)に示す通り、ゲ
ート・ドレイン間短絡のあった薄膜トランジスタのドレ
イン電極を符号(21)に示す通りにソース接続電極(9) か
らと表示画素電極(15)からレーザトリマー法で切断し
た。
When the thin film transistors on all the substrates thus produced were inspected, three source-gate short circuits and two gate-drain short circuits were found. The two source electrodes of the thin film transistor with the short circuit between the source and the gate are connected as shown by the reference numeral (18) in FIG. 14, and the drain electrodes of the thin film transistor with the short circuit between the gate and the drain are connected as shown by the reference numeral (21). The electrode (9) and the display pixel electrode (15) were cut by the laser trimmer method.

【0065】次に該画素にある第1の従の薄膜トランジ
スタ(26)の絶縁されているソース接続電極と主の薄膜ト
ランジスタ(23)のソース接続電極(9) を接続する形に、
また絶縁されているドレイン電極と表示画素電極(15)と
を接続する形に、レーザトリマーの照準を合わせた後、
5000Åの金をコートしたガラス基板を薄膜トランジ
スタ基板上に金コート面を接するように置いて減圧下で
レーザ照射を行った。
Next, the insulated source connection electrode of the first subordinate thin film transistor (26) in the pixel and the source connection electrode (9) of the main thin film transistor (23) are connected to each other,
Also, after aiming the laser trimmer in the form of connecting the insulated drain electrode and the display pixel electrode (15),
A glass substrate coated with 5000 Å gold was placed on the thin film transistor substrate so that the gold coating surface was in contact with the substrate, and laser irradiation was performed under reduced pressure.

【0066】その結果、図14の符号(25)及び(19)に示
されるように、レーザの照射された部分の金が蒸発して
薄膜トランジスタ基板に再付着することにより、第1の
従の薄膜トランジスタ(26)のソース電極及びドレイン電
極の接続を行った。
As a result, as shown by reference numerals (25) and (19) in FIG. 14, the gold of the portion irradiated by the laser is evaporated and redeposited on the thin film transistor substrate, so that the first sub-thin film transistor is formed. The source electrode and the drain electrode of (26) were connected.

【0067】この修復工程の後の再検査において2箇所
のソース・ゲート間短絡と、2箇所のゲート・ドレイン
間短絡は第1の従の薄膜トランジスタ(26)を用いること
により良特性が得られるようになったが、1個の薄膜ト
ランジスタには第1の従の薄膜トランジスタ(26)にもソ
ース・ゲ−ト間短絡が存在していた。そのため前述の方
法で従の第1の薄膜トランジスタ(26)のソ−ス電極を、
図15の符号(18)のように切断後、従の第2の薄膜トラ
ンジスタ(27)のソース接続電極及びドレイン電極を、符
号(25)及び(22)で示すように、ソース接続電極及び表示
画素電極(15)と接続した。
In the re-inspection after the repair process, the source-gate short-circuit at two places and the gate-drain short-circuit at two places should have good characteristics by using the first sub-thin film transistor (26). However, there was a source-gate short circuit in the first sub-thin film transistor (26) in one thin film transistor. Therefore, the source electrode of the subordinate first thin film transistor (26) is
After cutting as indicated by reference numeral (18) in FIG. 15, the source connection electrode and the drain electrode of the subordinate second thin film transistor (27) are connected to the source connection electrode and the display pixel as indicated by reference numerals (25) and (22). It was connected to the electrode (15).

【0068】その結果該画素の表示画素電極(15)には従
の第2の薄膜トランジスタ(27)より正常なドレイン電流
が供給されるようになった。
As a result, a normal drain current can be supplied to the display pixel electrode (15) of the pixel from the subordinate second thin film transistor (27).

【0069】この修復工程を終えた薄膜トランジスタを
前述の方法で液晶表示パネルを作成し点灯検査を行った
ところ、点欠陥、線欠陥は1個も認められず、注意深く
観察しても全く欠陥のない表示を得ることができた。
When a liquid crystal display panel was prepared by the above-mentioned method and a lighting test was conducted on the thin film transistor which had been subjected to this repairing step, no point defect or line defect was observed, and even if it was carefully observed, there was no defect. I was able to get the display.

【0070】[0070]

【発明の効果】本発明になる薄膜トラジスタにおいて
は、ドレイン電極を2本のソース電極の間に形成するよ
うにしたので、ドレイン電流を十分に流すことが可能と
なり、かつ、ストレイトランジスタの影響を全く受けな
いようにすることが可能である。
In the thin film transistor according to the present invention, since the drain electrode is formed between the two source electrodes, the drain current can sufficiently flow and the influence of the stray transistor can be reduced. It is possible not to receive it at all.

【0071】また複数個の薄膜トランジスタを設けてお
き、主の薄膜トランジスタが不良の時は従の薄膜トラン
ジスタを用いる事により正確なソース信号を表示画素電
極に供給できるようになったため、無欠陥の薄膜トラン
ジスタ基板の作成が可能になり、素子の製産歩留を著し
く向上させ、ひいては製産コストの低下に大きく役立
つ。
Further, since a plurality of thin film transistors are provided, and when the main thin film transistor is defective, the sub-thin film transistor can be used to supply an accurate source signal to the display pixel electrode, the defect-free thin film transistor substrate This makes it possible to fabricate the device, significantly improves the production yield of the device, and thus greatly contributes to the reduction of the production cost.

【0072】さらに欠陥の修復後も修復前と同一のソー
スバスラインから電圧を表示画素電極に印加できるの
で、修復の跡が目立つこともなく完全な修復が可能とな
る。
Further, after the defect is repaired, the voltage can be applied to the display pixel electrode from the same source bus line as before the repair, so that the repair can be completed without any noticeable trace of repair.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の薄膜トランジスタの一例を示す平面
図。
FIG. 1 is a plan view showing an example of a thin film transistor of the invention.

【図2】本発明の薄膜トランジスタの一例を示す断面
図。
FIG. 2 is a cross-sectional view showing an example of a thin film transistor of the invention.

【図3】本発明の薄膜トランジスタの他の例を示す平面
図。
FIG. 3 is a plan view showing another example of the thin film transistor of the invention.

【図4】薄膜トランジスタの第3の例(参考例)を示す
平面図。
FIG. 4 is a plan view showing a third example (reference example) of a thin film transistor.

【図5】薄膜トランジスタの第4の例(参考例)を示す
平面図。
FIG. 5 is a plan view showing a fourth example (reference example) of a thin film transistor.

【図6】本発明の薄膜トランジスタにおいてソース・ゲ
ート間短絡が発見された場合の修復法を示す平面図。
FIG. 6 is a plan view showing a repairing method when a source-gate short circuit is found in the thin film transistor of the present invention.

【図7】本発明の薄膜トランジスタにおいてソース・ゲ
ート間短絡が発見された場合の修復法を示す平面図。
FIG. 7 is a plan view showing a repairing method when a source-gate short circuit is found in the thin film transistor of the present invention.

【図8】本発明の薄膜トランジスタにおいてソース・ゲ
ート間短絡が発見された場合の修復法を示す平面図。
FIG. 8 is a plan view showing a repairing method when a source-gate short circuit is found in the thin film transistor of the present invention.

【図9】本発明の薄膜トランジスタの第5の例を示す平
面図。
FIG. 9 is a plan view showing a fifth example of the thin film transistor of the invention.

【図10】図9の薄膜トランジスタにソース・ゲート間
短絡が発見されたときの修復法を示す平面図。
10 is a plan view showing a repairing method when a source-gate short circuit is found in the thin film transistor of FIG.

【図11】本発明の薄膜トランジスタの第6の例を示す
平面図。
FIG. 11 is a plan view showing a sixth example of the thin film transistor of the invention.

【図12】図11の薄膜トランジスタに欠陥があった場
合の修復法を示す平面図。
FIG. 12 is a plan view showing a repairing method when the thin film transistor of FIG. 11 has a defect.

【図13】本発明の薄膜トランジスタの第6の例を示す
平面図。
FIG. 13 is a plan view showing a sixth example of the thin film transistor of the invention.

【図14】図13の薄膜トランジスタに欠陥が発見され
た場合の修復法を示す平面図。
FIG. 14 is a plan view showing a repairing method when a defect is found in the thin film transistor of FIG.

【図15】修復した薄膜トランジスタに更に欠陥が発見
された場合の再修復法を示す平面図。
FIG. 15 is a plan view showing a re-repairing method when a further defect is found in the repaired thin film transistor.

【図16】アクティブマトリックス方式液晶表示装置の
代表的な等価回路。
FIG. 16 is a typical equivalent circuit of an active matrix type liquid crystal display device.

【図17】従来のコプレーナ型薄膜トランジスタ。FIG. 17 is a conventional coplanar thin film transistor.

【図18】従来のインバーテッドスタガー型薄膜トラン
ジスタのそれぞれ断面図。
FIG. 18 is a cross-sectional view of a conventional inverted stagger type thin film transistor.

【図19】従来のインバーテッドスタガー型薄膜トラン
ジスタのそれぞれの平面図。
FIG. 19 is a plan view of each of the conventional inverted stagger type thin film transistors.

【図20】従来の簡素化パターンの薄膜トランジスタの
平面図。
FIG. 20 is a plan view of a conventional thin film transistor having a simplified pattern.

【符号の説明】[Explanation of symbols]

1:絶縁性基板 2:半導体層 3:ソースバスライン 4:n番目のソースバスライン 5:(n+1)番目のソースバスライン 6:ソース電極 7:第1のソース電極 8:第2のソース電極 9:ソース接続電極 10:ドレイン電極 11:ゲート絶縁膜 12:ゲート電極 13:ゲートバスライン 14:コンタクトホール 15:表示画素電極 16:ドーピングした半導体層 17:ソース・ゲート間短絡点 20:ゲート・ドレイン間短絡点 23:主の薄膜トランジスタ 24:従の薄膜トランジスタ 26:第1の従の薄膜トランジスタ 27:第2の従の薄膜トランジスタ 28:液晶層 29:コンデンサ 30:スイッチングトランジスタ 31:保護膜 32:ストレイトランジスタ 1: Insulating substrate 2: Semiconductor layer 3: Source bus line 4: Nth source bus line 5: (n + 1) th source bus line 6: Source electrode 7: First source electrode 8: Second source electrode 9: Source connection electrode 10: Drain electrode 11: Gate insulating film 12: Gate electrode 13: Gate bus line 14: Contact hole 15: Display pixel electrode 16: Doped semiconductor layer 17: Source-gate short-circuit point 20: Gate Short-circuit point between drains 23: main thin film transistor 24: secondary thin film transistor 26: first secondary thin film transistor 27: second secondary thin film transistor 28: liquid crystal layer 29: capacitor 30: switching transistor 31: protective film 32: stray transistor

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成8年5月24日[Submission date] May 24, 1996

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Name of item to be amended] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【特許請求の範囲】[Claims]

【手続補正2】[Procedure Amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0016[Correction target item name] 0016

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0016】しかし簡素化プロセスの薄膜トランジスタ
のドレイン電流は図20に示されるようにn番目のソー
スバスライン(4) とドレイン電極(10)で形成されるスイ
ッチングトランジスタ(30)(図示のようにソースバスラ
イン(4) とドレイン電極(10)との距離をL1 、ゲート電
極(12)の幅をWとしたとき、チャンネル幅/チャンネル
長=W/L1 )の他に、(n+1)番目のソースバスラ
イン(5)とドレイン電極(10)とで形成されるストレイト
ランジスタ(32)(ソースバスライン(5) とドレイン電極
(10)との距離をL2 として、チャンネル幅/チャンネル
長=W/L2 )の影響を受ける。
However, as shown in FIG. 20, the drain current of the thin film transistor in the simplified process is the switching transistor 30 formed by the n-th source bus line 4 and the drain electrode 10 (source as shown). When the distance between the bus line (4) and the drain electrode (10) is L 1 and the width of the gate electrode (12) is W, in addition to the channel width / channel length = W / L 1 , the (n + 1) th position The stray transistor (32) formed by the source bus line (5) and the drain electrode (10) of
The distance between (10) as L 2, a channel width / channel length = W / L 2) affected.

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】絶縁性基板上にソースバスラインとゲート
バスラインを設け、表示画素電極を設け、該表示画素電
極へ電圧を印加するために該表示画素電極にドレイン電
極を介して接続し、ソース電極と、ゲート電極と半導体
層を設ける薄膜トランジスタの製造方法において、該ソ
ースバスラインに接続し、該ソースバスラインから電圧
が印加されるソース電極を1本又は複数本形成し、ドレ
イン電極は、複数本形成した前記ソース電極のうちの隣
接する一対の間に形成するか、又は、最もソースバスラ
イン寄りに位置する前記ソース電極とそれ自体がソース
電極として作用し得るソースバスラインとの間に形成す
ることを特徴とする薄膜トランジスタの製造方法。
1. A source bus line and a gate bus line are provided on an insulating substrate, a display pixel electrode is provided, and the display pixel electrode is connected to the display pixel electrode through a drain electrode to apply a voltage to the display pixel electrode. In a method of manufacturing a thin film transistor having a source electrode, a gate electrode, and a semiconductor layer, one or more source electrodes connected to the source bus line to which a voltage is applied are formed, and the drain electrode is It is formed between a pair of adjacent ones of the plurality of formed source electrodes, or between the source electrode located closest to the source bus line and the source bus line which itself can act as the source electrode. A method of manufacturing a thin film transistor, which comprises forming the thin film transistor.
【請求項2】ドレイン電極が、最もソースバスライン寄
りに位置する前記ソース電極とそれ自体がソース電極と
して作用し得るソースバスラインとの間に1本のみ形成
することを特徴とする請求項1の薄膜トランジスタの製
造方法。
2. A single drain electrode is formed between the source electrode located closest to the source bus line and the source bus line which itself can act as a source electrode. Method of manufacturing thin film transistor of.
【請求項3】複数本形成する前記ソース電極のうちの隣
接する一対の間にドレイン電極を1本設け、さらにソー
スバスラインと接続されていないソース電極と該表示画
素電極と接続されていないドレイン電極から構成される
従の薄膜トランジスタを並設することを特徴とする請求
項1の薄膜トランジスタの製造方法。
3. A source electrode which is not connected to a source bus line and a drain which is not connected to the display pixel electrode. 2. The method of manufacturing a thin film transistor according to claim 1, further comprising arranging subordinate thin film transistors formed of electrodes in parallel.
【請求項4】複数本形成する前記ソース電極のうちの隣
接する一対の間にドレイン電極を設け、かつドレイン電
極を複数設けることを特徴とする請求項1の薄膜トラン
ジスタの製造方法。
4. The method of manufacturing a thin film transistor according to claim 1, wherein a drain electrode is provided between a pair of adjoining ones of the plurality of source electrodes, and a plurality of drain electrodes are provided.
【請求項5】ドレイン電極を2本、前記ソース電極を4
本形成することを特徴とする請求項1の薄膜トランジス
タの製造方法。
5. Two drain electrodes and four source electrodes are provided.
The thin film transistor manufacturing method according to claim 1, wherein the thin film transistor is formed.
【請求項6】ドレイン電極を3本、前記ソース電極を6
本形成することを特徴とする請求項1の薄膜トランジス
タの製造方法。
6. Three drain electrodes and six source electrodes
The thin film transistor manufacturing method according to claim 1, wherein the thin film transistor is formed.
【請求項7】前記ソース電極をソースバスラインにほぼ
平行に形成することを特徴とする請求項1の薄膜トラン
ジスタの製造方法。
7. The method of manufacturing a thin film transistor according to claim 1, wherein the source electrode is formed substantially parallel to the source bus line.
【請求項8】前記ソース電極をゲートバスラインにほぼ
平行に形成することを特徴とする請求項1の薄膜トラン
ジスタの製造方法。
8. The method of manufacturing a thin film transistor according to claim 1, wherein the source electrode is formed substantially parallel to the gate bus line.
【請求項9】ゲートバスラインを前記ソース電極と交差
して配置することを特徴とする請求項1の薄膜トランジ
スタの製造方法。
9. The method of manufacturing a thin film transistor according to claim 1, wherein a gate bus line is arranged so as to cross the source electrode.
【請求項10】ソースバスラインと、ソース電極と、ド
レイン電極と、該表示画素電極とを透明導電膜で形成す
ることを特徴とする請求項1の薄膜トランジスタの製造
方法。
10. The method of manufacturing a thin film transistor according to claim 1, wherein the source bus line, the source electrode, the drain electrode, and the display pixel electrode are formed of a transparent conductive film.
【請求項11】該ドレイン電極とソースバスラインとの
間に予備ソース電極をさらに形成することを特徴とする
請求項1の薄膜トランジスタの製造方法。
11. The method of manufacturing a thin film transistor according to claim 1, further comprising forming a preliminary source electrode between the drain electrode and the source bus line.
JP10785996A 1996-04-26 1996-04-26 Liquid crystal display Expired - Lifetime JP2770813B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10785996A JP2770813B2 (en) 1996-04-26 1996-04-26 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10785996A JP2770813B2 (en) 1996-04-26 1996-04-26 Liquid crystal display

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP60085456A Division JPH0740101B2 (en) 1985-04-23 1985-04-23 Thin film transistor

Publications (2)

Publication Number Publication Date
JPH08271930A true JPH08271930A (en) 1996-10-18
JP2770813B2 JP2770813B2 (en) 1998-07-02

Family

ID=14469887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10785996A Expired - Lifetime JP2770813B2 (en) 1996-04-26 1996-04-26 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP2770813B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007183529A (en) * 2005-12-30 2007-07-19 Lg Phillips Lcd Co Ltd Flat display device and method for manufacturing the same
JP2007292879A (en) * 2006-04-21 2007-11-08 Hitachi Displays Ltd Liquid crystal display device
JP2007292878A (en) * 2006-04-21 2007-11-08 Hitachi Displays Ltd Liquid crystal display device and method for manufacturing the same
JP2008299313A (en) * 2007-05-30 2008-12-11 Beijing Boe Optoelectronics Technology Co Ltd Thin film transistor array panel
JP2009157153A (en) * 2007-12-27 2009-07-16 Ips Alpha Technology Ltd Display device
JP2012252098A (en) * 2011-06-01 2012-12-20 Mitsubishi Electric Corp Thin-film transistor substrate and manufacturing method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101302621B1 (en) * 2007-02-22 2013-09-03 엘지디스플레이 주식회사 Liquid crystal display and repair method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57184976U (en) * 1981-05-20 1982-11-24
JPS5888780A (en) * 1981-11-20 1983-05-26 三菱電機株式会社 Matrix type liquid crystal display

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57184976U (en) * 1981-05-20 1982-11-24
JPS5888780A (en) * 1981-11-20 1983-05-26 三菱電機株式会社 Matrix type liquid crystal display

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007183529A (en) * 2005-12-30 2007-07-19 Lg Phillips Lcd Co Ltd Flat display device and method for manufacturing the same
JP2007292879A (en) * 2006-04-21 2007-11-08 Hitachi Displays Ltd Liquid crystal display device
JP2007292878A (en) * 2006-04-21 2007-11-08 Hitachi Displays Ltd Liquid crystal display device and method for manufacturing the same
US8289464B2 (en) 2006-04-21 2012-10-16 Hitachi Displays, Ltd. LCD device with pixels including first and second transistors of different sizes and connections
JP2008299313A (en) * 2007-05-30 2008-12-11 Beijing Boe Optoelectronics Technology Co Ltd Thin film transistor array panel
JP2009157153A (en) * 2007-12-27 2009-07-16 Ips Alpha Technology Ltd Display device
JP2012252098A (en) * 2011-06-01 2012-12-20 Mitsubishi Electric Corp Thin-film transistor substrate and manufacturing method thereof

Also Published As

Publication number Publication date
JP2770813B2 (en) 1998-07-02

Similar Documents

Publication Publication Date Title
JPH0740101B2 (en) Thin film transistor
US5696566A (en) Liquid crystal display and a manufacturing method thereof
US6476882B1 (en) Liquid-crystal display panel and repair method thereof
US8237881B2 (en) Display panel, array substrate and manufacturing method thereof
US7417692B2 (en) Laser repair structure and method for TFT-LCD
US5047819A (en) Amorphous-silicon thin film transistor array substrate
JPH0439055B2 (en)
JP2003307748A (en) Liquid crystal display device and manufacturing method thereof
US7489370B2 (en) Liquid crystal display device and method for making the same and method for repairing defective pixel using the same
JPH10123563A (en) Liquid crystal display device and its fault correction method
US7990486B2 (en) Liquid crystal display panel with line defect repairing mechanism and repairing method thereof
JPH09146121A (en) Liquid crystal display device
US6515301B2 (en) Structure and fabrication method of flat panel display comprising address line with mending layer
JPH08271930A (en) Production of thin-film transistor
KR100919192B1 (en) Liquid crystal display apparatus including repair line and manufacturing method thereof
KR20070036915A (en) Liquid crystal display, thin film transistor panel and fabricating method of the same
KR100695614B1 (en) Repair method for one pixel using laser chemical vapor deposition and a repaired substrate of liquid crystal display device
KR100707009B1 (en) Thin film transistor liquid crystal display
JPH07333652A (en) Liquid crystal display device
KR100719916B1 (en) Tft-lcd with means for repairing line open and interlayer short
KR20000040058A (en) Thin film transistor type liquid crystal display device and method for repairing the same
JPH0827466B2 (en) Display device
KR100963414B1 (en) Liquid Crystal Display Device And Fabricating Method thereof
JPH04283725A (en) Thin film transistor matrix and its wire break repairing method
JPH0627918B2 (en) Image display device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970506

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980317