KR100719916B1 - Tft-lcd with means for repairing line open and interlayer short - Google Patents

Tft-lcd with means for repairing line open and interlayer short Download PDF

Info

Publication number
KR100719916B1
KR100719916B1 KR1020000036139A KR20000036139A KR100719916B1 KR 100719916 B1 KR100719916 B1 KR 100719916B1 KR 1020000036139 A KR1020000036139 A KR 1020000036139A KR 20000036139 A KR20000036139 A KR 20000036139A KR 100719916 B1 KR100719916 B1 KR 100719916B1
Authority
KR
South Korea
Prior art keywords
line
thin film
film transistor
data line
data
Prior art date
Application number
KR1020000036139A
Other languages
Korean (ko)
Other versions
KR20020001425A (en
Inventor
이호진
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020000036139A priority Critical patent/KR100719916B1/en
Publication of KR20020001425A publication Critical patent/KR20020001425A/en
Application granted granted Critical
Publication of KR100719916B1 publication Critical patent/KR100719916B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 라인 오픈 및 층간 쇼트를 리페어할 수 있는 리페어 수단이 구비된 박막 트랜지스터 액정표시장치를 개시하며, 개시된 본 발명의 박막 트랜지스터 액정표시장치는, 교번적으로 게이트 라인 및 보조용량 라인이 서로 평행하게 배열되어 있고, 게이트 절연막의 개재하에 상기 게이트 라인 및 보조용량 라인과 교차하게 데이터 라인이 배열되어 있으며, 상기 게이트 라인과 데이터 라인의 교차부에는 스위칭 소자로서 박막 트랜지스터가 배치되어 있고, 상기 게이트 라인과 데이터 라인에 의해 한정된 화소 영역에는 화소 전극이 배치되어 있는 구조의 박막 트랜지스터 어레이 기판을 포함하는 박막 트랜지스터 액정표시장치로서, 상기 각 화소 영역의 상기 데이터라인들과 인접하는 양측 가장자리 부분 각각에 일측 및 타측 단부가 상기 데이터 라인 및 화소전극과 각각 오버랩되는 바 형태(bar type)의 리페어 패턴이 배치되어 있는 것을 특징으로 한다. The present invention discloses a thin film transistor liquid crystal display device having a repair means capable of repairing line open and interlayer short. The disclosed thin film transistor liquid crystal display device of the present invention alternately has a gate line and a storage capacitor line parallel to each other. And a data line are arranged to intersect the gate line and the storage capacitor line under a gate insulating film. A thin film transistor is disposed as a switching element at an intersection of the gate line and the data line. And a thin film transistor array substrate having a structure in which pixel electrodes are disposed in a pixel region defined by a data line, the thin film transistor liquid crystal display comprising: one side and each side edge portion adjacent to the data lines of each pixel region. The other end is the data The repair and the pattern of the pixel electrode and a bar-type (type bar), each overlapping and being disposed.

Description

라인 오픈 및 층간 쇼트 리페어용 수단이 구비된 박막 트랜지스터 액정표시장치{TFT-LCD WITH MEANS FOR REPAIRING LINE OPEN AND INTERLAYER SHORT}TFT-LCD WITH MEANS FOR REPAIRING LINE OPEN AND INTERLAYER SHORT}

도 1은 종래 기술에 따른 박막 트랜지스터 액정표시장치의 박막 트랜지스터 어레이 기판을 도시한 평면도. 1 is a plan view illustrating a thin film transistor array substrate of a thin film transistor liquid crystal display device according to the related art.

도 2는 본 발명의 실시예에 따른 라인 오픈 및 층간 쇼트 리페어용 수단이 구비된 박막 트랜지스터 액정표시장치의 박막 트랜지스터 어레이 기판을 도시한 평면도. FIG. 2 is a plan view illustrating a thin film transistor array substrate of a thin film transistor liquid crystal display device having line opening and interlayer short repair means according to an exemplary embodiment of the present invention; FIG.

도 3a 내지 도 3c는 본 발명에 따른 박막 트랜지스터 액정표시장치에서의 라인 오픈 및 층간 쇼트의 리페어 방법을 설명하기 위한 평면도. 3A to 3C are plan views illustrating a method for repairing line open and interlayer short in a thin film transistor liquid crystal display according to the present invention;

(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

2 : 게이트 라인 3 : 보조용량 라인2: gate line 3: auxiliary capacitance line

4 : 데이터 라인 5a : 소오스 전극4: data line 5a: source electrode

5b : 드레인 전극 6 : 화소 전극5b: drain electrode 6: pixel electrode

10 : 박막 트랜지스터 20 : 리페어 패턴10: thin film transistor 20: repair pattern

본 발명은 박막 트랜지스터 액정표시장치에 관한 것으로, 특히, 라인 오픈 및 층간 쇼트에 의한 결함을 리페어할 수 있는 리페어용 수단이 구비된 박막 트랜지스터 액정표시장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor liquid crystal display device, and more particularly, to a thin film transistor liquid crystal display device having a repair means capable of repairing defects caused by line open and interlayer short.

액정표시장치는 경량, 박형 및 저소비 전력 등의 특성을 갖기 때문에, CRT(Cathod-ray tube)를 대신하여 각종 정보기기의 단말기 또는 비디오기기 등에 사용되고 있다. 특히, 박막 트랜지스터 액정표시장치(Thin Film Transistor-Liquid Crystal Display : 이하, TFT-LCD)는 응답 특성이 우수하고, 그리고, 고화소수에 적합하기 때문에 상기 CRT에 필적할만한 고화질 및 대형의 표시장치를 실현할 수 있다. Since liquid crystal displays have characteristics such as light weight, thinness, and low power consumption, they are used in terminals or video devices of various information apparatuses in place of the CRT (Cathod-ray tube). In particular, the thin film transistor liquid crystal display (hereinafter referred to as TFT-LCD) has excellent response characteristics and is suitable for high pixel number, so that a high quality and large display device comparable to the CRT can be realized. Can be.

이러한 TFT-LCD는, 통상, TFT 어레이 기판(TFT array substrate)과 컬러필터 기판(color filter substrate) 사이에 액정층이 개재된 구조로 이루어져 있으며, 각 화소에 구비된 TFT에 의해 상기 각 화소가 개별적으로 구동되어 소정의 화상을 표시하게 된다. Such a TFT-LCD generally has a structure in which a liquid crystal layer is interposed between a TFT array substrate and a color filter substrate, and each pixel is individually separated by a TFT provided in each pixel. Is driven to display a predetermined image.

도 1은 종래 기술에 따른 TFT-LCD의 TFT 어레이 기판을 도시한 평면도로서, 도시된 바와 같이, 수 개의 게이트 라인들(2)이 일방향으로 배열되어 있고, 상기 게이트 라인들(2) 사이에는 스토리지 온 커먼(storage on common) 방식으로 보조용량 라인(3)이 배열되어 있으며, 상기 게이트 라인(2) 및 보조용량 라인(3)과 교차하는 방향으로 수 개의 데이터 라인들(4)이 배열되어 있다. 그리고, 상기 게이트 라인(2) 및 데이터 라인(4)의 교차부에는 스위칭 소자인 TFT(10)가 배치되어 있고, 상기 게이트 라인(2) 및 데이터 라인(4)에 의해 한정된 화소 영역에는 ITO 금속막 으로 이루어진 화소 전극(6)이 배치되어 있다. 도 1에서, 도면부호 5a 및 5b는 소오스 및 드레인 전극을 나타낸다. 1 is a plan view showing a TFT array substrate of a TFT-LCD according to the prior art, and as shown, several gate lines 2 are arranged in one direction, and storage is disposed between the gate lines 2. The storage capacitor line 3 is arranged in an on common manner, and several data lines 4 are arranged in a direction crossing the gate line 2 and the storage capacitor line 3. . A TFT 10 serving as a switching element is disposed at an intersection of the gate line 2 and the data line 4, and an ITO metal is disposed in the pixel region defined by the gate line 2 and the data line 4. The pixel electrode 6 which consists of a film | membrane is arrange | positioned. In Fig. 1, reference numerals 5a and 5b denote source and drain electrodes.

한편, 상기 게이트 라인(2)과 데이터 라인(4), 그리고, 상기 보조용량 라인(3)과 데이터 라인(4)은 그들 사이에 개재되는 게이트 절연막에 의해서 전기적으로 절연되며, 보조용량(Cs)은 상기 보조용량 라인(3)과 게이트 절연막 및 화소 전극(6) 사이에서 얻어진다. On the other hand, the gate line 2 and the data line 4 and the storage capacitor line 3 and the data line 4 are electrically insulated by the gate insulating film interposed therebetween, and the storage capacitor Cs. Is obtained between the storage capacitor line 3 and the gate insulating film and the pixel electrode 6.

그러나, 상기와 같은 구조의 TFT 어레이 기판을 갖는 종래의 TFT-LCD는, 상기 TFT 어레이 기판의 제조 과정에서 발생되는 불순물 또는 그 밖의 요인에 의한 결함, 예컨데, 라인 결함(line defect), 또는, 화소 결함(pixel defect) 등에 의해서 그 신뢰성이 확보되지 못하고, 아울러, 제조수율이 불량한 문제점이 있다. However, a conventional TFT-LCD having a TFT array substrate having such a structure is a defect caused by impurities or other factors generated in the manufacturing process of the TFT array substrate, for example, a line defect or a pixel. There is a problem that the reliability is not secured due to a pixel defect, etc., and the manufacturing yield is poor.

이에 따라, 종래에는 공정 결함을 미리 제거하거나, 또는, 화소 구조 및 라인 디자인의 변경을 통해 상기한 결함들을 방지하고 있는데, 상기 방법들은 화소 결함이나 동일층에서의 쇼트 결함 등은 해결할 수 있지만, 데이터 라인과 보조용량 라인의 교차부에서 흔히 발생되는 라인 오픈(line open) 및 층간 쇼트(interlayer short)와 같은 결함 등은 해결하지 못하는 문제점이 있다. Accordingly, the above-mentioned defects are conventionally prevented by removing process defects in advance or by changing the pixel structure and line design. The above methods can solve pixel defects or short defects in the same layer, but the data Defects such as line open and interlayer short, which often occur at the intersection of the line and the auxiliary capacitance line, cannot be solved.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 라인 오픈 및 층간 쇼트를 리페어할 수 있는 리페어용 수단이 구비된 TFT-LCD를 제공하는데, 그 목적이 있다. Accordingly, an object of the present invention is to provide a TFT-LCD equipped with a repair means capable of repairing line open and interlayer short, which has been devised to solve the above problems.

상기와 같은 목적을 달성하기 위한 본 발명의 TFT-LCD는, 교번적으로 게이트 라인 및 보조용량 라인이 서로 평행하게 배열되어 있고, 게이트 절연막의 개재하에 상기 게이트 라인 및 보조용량 라인과 교차하게 데이터 라인이 배열되어 있으며, 상기 게이트 라인과 데이터 라인의 교차부에는 스위칭 소자로서 박막 트랜지스터가 배치되어 있고, 상기 게이트 라인과 데이터 라인에 의해 한정된 화소 영역에는 화소 전극이 배치되어 있는 구조의 TFT 어레이 기판을 포함하는 TFT-LCD로서, 상기 각 화소 영역의 상기 데이터라인들과 인접하는 양측 가장자리 부분 각각에 일측 및 타측 단부가 상기 데이터 라인 및 화소전극과 각각 오버랩되는 바 형태(bar type)의 리페어 패턴이 배치되어 있는 것을 특징으로 한다. In the TFT-LCD of the present invention for achieving the above object, the gate line and the auxiliary capacitance line are alternately arranged in parallel with each other, and the data line intersects with the gate line and the auxiliary capacitance line under the intervening gate insulating film. And a TFT array substrate having a structure in which a thin film transistor is disposed as a switching element at an intersection portion of the gate line and a data line, and a pixel electrode is disposed in a pixel region defined by the gate line and the data line. A TFT-LCD comprising a bar type repair pattern in which one side and the other end overlap with each other of the data line and the pixel electrode at each side edge portion adjacent to the data lines of the pixel area. It is characterized by being.

본 발명에 따르면, 게이트 라인의 형성시에 데이터 라인의 오픈 및 층간 쇼트를 리페어할 수 있는 리페어용 패턴을 추가로 더 구비시킴으로써, 상기 데이터 라인의 오픈 및 보조용량 라인과의 쇼트 발생시, 상기 결함들을 용이하게 리페어할 수 있다. According to the present invention, by further comprising a repair pattern for repairing the open and interlayer short of the data line when the gate line is formed, the defects in the occurrence of a short with the open and auxiliary capacitance line of the data line It can be repaired easily.

(실시예)(Example)

이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 실시예에 따른 라인 오픈 및 층간 쇼트 리페어용 수단이 구비된 TFT-LCD의 TFT 어레이 기판을 개략적으로 도시한 평면도로서, 이를 설명하면 다음과 같다. 여기서, 도 1과 동일한 부분은 동일한 도면부호로 나타낸다. 2 is a plan view schematically illustrating a TFT array substrate of a TFT-LCD equipped with a means for line open and interlayer short repair according to an embodiment of the present invention. Here, the same parts as in Fig. 1 are designated by the same reference numerals.

도시된 바와 같이, 게이트 라인(2)과 및 보조용량 라인(3)이 일방향으로 서 로 평행하게 교번적으로 배열되어 있으며, 데이터 라인(4)이 상기 게이트 라인(2) 및 보조용량 라인(3)과 교차하는 방향으로 배열되어 있다. 그리고, 상기 게이트 라인(2)과 데이터 라인(4)의 교차부에는 상기 게이트 라인(2)의 일부분인 게이트 전극과, 상기 데이터 라인(4)으로부터 돌출된 드레인 전극(5b) 및 상기 드레인 전극(5b)과 이격하여 대향·배치된 소오스 전극(5a)을 포함하는 TFT(10)가 배치되어 있다. 또한, 상기 게이트 라인(2) 및 데이터 라인(4)에 의해 한정된 화소 영역에는 ITO 금속막과 같은 투명 금속막으로 이루어지고, 상기 보조용량 라인(3)과 오버랩되면서 상기 TFT(10)의 소오스 전극(5a)과 전기적으로 콘택되게 화소 전극(6)이 배치되어 있다. As shown, the gate line 2 and the storage capacitor line 3 are alternately arranged in parallel in one direction, and the data line 4 is the gate line 2 and the storage capacitor line 3. ) Is arranged in the direction intersecting with). In addition, a gate electrode which is a part of the gate line 2, a drain electrode 5b protruding from the data line 4, and the drain electrode are formed at an intersection of the gate line 2 and the data line 4. The TFT 10 including the source electrode 5a opposed to and spaced apart from 5b) is disposed. In addition, the pixel region defined by the gate line 2 and the data line 4 is formed of a transparent metal film such as an ITO metal film, and overlaps the storage capacitor line 3 with the source electrode of the TFT 10. The pixel electrode 6 is arranged in electrical contact with 5a.

게다가, 각 화소에는 일측 및 타측 단부가 데이터 라인(4) 및 화소전극(6)과 각각 오버랩되는 바 형태(bar type)의 리페어 패턴(20)이 상기 화소 영역의 양측 가장자리 부분에 각각 하나씩 배치되어 있다. 여기서, 상기 리페어 패턴(20)은 상기 게이트 라인(2)의 형성시에 함께 형성된 것으로, 상기 게이트 라인(2)과 동일면 상에 배치되며, 또한, 도시되지는 않았으나, 게이트 절연막에 의해 상기 데이터 라인(4) 및 화소 전극(6)과 전기적으로 절연된다. In addition, each pixel includes a bar type repair pattern 20 having one side and the other end overlapping with the data line 4 and the pixel electrode 6, respectively, on each side of the edge portion of the pixel area. have. Here, the repair pattern 20 is formed at the time of forming the gate line 2 and is disposed on the same plane as the gate line 2, and although not shown, the data line is formed by a gate insulating film. And 4 are electrically insulated from the pixel electrode 6.

상기와 같은 구조로 TFT 어레이 기판을 구성하게 되면, 비록, 그 제조 공정에서 데이터 라인(4)의 오픈, 또는, 보조용량 라인(3)과 데이터 라인(4)간의 쇼트가 발생되더라도, 레이저 리페어 장비를 이용한 웰딩(welding)을 행하여 상기 리페어 패턴(20)의 일측 단부와 데이터 라인(4)간의 연결, 그리고, 상기 리페어 패턴(20)의 타측 단부와 화소 전극(6)간을 연결시킴으로써, 상기한 결함들을 용이 하게 리페어할 수 있다. When the TFT array substrate is formed in the above structure, even if the data line 4 is opened or a short between the storage capacitor line 3 and the data line 4 occurs in the manufacturing process, the laser repair equipment By welding by using a connection between one end of the repair pattern 20 and the data line 4, and between the other end of the repair pattern 20 and the pixel electrode 6, Defects can be repaired easily.

자세하게, 도 3a 내지 도 3c는 본 발명에 따른 리페어 패턴이 구비된 TFT 어레이 기판에서의 데이터 라인 오픈 및 층간 쇼트의 리페어 방법을 설명하기 위한 평면도이다. 여기서, 도면부호 A 및 B는 데이터 오픈 지점, 그리고, C는 보조용량 라인과 데이터 라인간의 층간 쇼트 지점을 나타내며, O는 컷팅 지점(cutting point), I는 전류 흐름(current flow), 그리고, W는 웰딩 지점(welding point)을 나타낸다. In detail, FIGS. 3A to 3C are plan views illustrating a repair method of data line open and interlayer short in a TFT array substrate equipped with a repair pattern according to the present invention. Here, reference numerals A and B denote data open points, and C denote interlayer short points between the storage capacitor lines and the data lines, O denotes a cutting point, I denotes a current flow, and W Denotes a welding point.

먼저, 도 3a 및 3b에 도시된 바와 같이, 공정 상의 요인, 파티클(particle), 또는, 단차에 의해서 데이트 라인(4)의 오픈이 발생된 경우, 화소 영역의 양측 가장자리에 각각 배치된 리페어 패턴(20)과 데이터 라인(4) 및 화소 전극(6)간을 레이저 리페어 장비를 이용하여 각각 쇼트시킨다. 이에 따라, 상기 데이터 라인(4)에 실려진 신호는 상기 데이터 라인(4)과 쇼트된 한 쌍의 리페어 패턴(20)과 화소 전극(6)을 통해 오픈되지 않은 데이터 라인 부분으로 전달되고, 그래서, 상기 데이터 라인(4)의 오픈이 리페어되어 데이터 신호의 전달이 정상적으로 이루어지게 된다. First, as shown in FIGS. 3A and 3B, when an opening of the data line 4 occurs due to a process factor, particles, or a step, the repair patterns disposed at both edges of the pixel region ( 20) and the data line 4 and the pixel electrode 6 are shorted with the laser repair equipment, respectively. Accordingly, the signal carried on the data line 4 is transferred to the unopened data line portion through the pair of repair patterns 20 and the pixel electrode 6 shorted with the data line 4, so that The opening of the data line 4 is repaired so that the data signal is normally transferred.

여기서, 리페어가 수행됨에 따라, 상기 라인 오픈에 의한 결함은 화소 결함으로 변하게 되며, 이 결과, 표시 영역 전체에 대해서는 양호한 표시 특성을 얻을 수 있게 된다. Here, as the repair is performed, the defect due to the line opening turns into a pixel defect, and as a result, good display characteristics can be obtained for the entire display area.

다음으로, 도 3c에 도시된 바와 같이, 보조용량 라인(6)과 데이터 라인(4)간의 층간 쇼트가 발생된 경우, 상기 층간 쇼트 지점(C)의 양측의 데이터 라인 부분은 레이저 리페어 장비를 이용하여 각각 컷팅시키고, 반면, 리페어 패턴(20)과 데 이터 라인(4) 및 리페어 패턴(20)과 화소 전극(6)은 쇼트시킴으로써, 상기 층간 쇼트에 대한 리페어를 행한다. Next, as illustrated in FIG. 3C, when an interlayer short circuit between the storage capacitor line 6 and the data line 4 occurs, the data line portions on both sides of the interlayer short point C may use laser repair equipment. And the repair pattern 20, the data line 4, and the repair pattern 20 and the pixel electrode 6 are shorted to repair the interlayer short.

이 경우에도 마찬가지로, 상기 층간 쇼트는 용이하게 리페어되며, 그래서, 데이터 신호의 정상적인 전달이 이루어질 수 있다. In this case as well, the interlayer short is easily repaired, so that normal transmission of the data signal can be achieved.

이상에서와 같이, 본 발명은 각 화소에 일측 및 타측 단부가 데이터 라인 및 화소 전극과 각각 오버랩되는 바 형태의 리페어 패턴을 구비시킴으로써, 라인 오픈 및 층간 쇼트에 의한 결함을 손쉽게 리페어할 수 있으며, 그래서, TFT-LCD의 제조 수율을 향상시킬 수 있음은 물론, 그 표시 품질을 향상시킬 수 있다. As described above, according to the present invention, by providing a repair pattern in the form of bars in which one side and the other end of the pixel overlap each other with the data line and the pixel electrode, defects due to line open and interlayer short can be easily repaired. In addition, the manufacturing yield of the TFT-LCD can be improved, and the display quality thereof can be improved.

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다. In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.

Claims (2)

교번적으로 게이트 라인 및 보조용량 라인이 서로 평행하게 배열되어 있고, 게이트 절연막의 개재하에 상기 게이트 라인 및 보조용량 라인과 교차하게 데이터 라인이 배열되어 있으며, 상기 게이트 라인과 데이터 라인의 교차부에는 스위칭 소자로서 박막 트랜지스터가 배치되어 있고, 상기 게이트 라인과 데이터 라인에 의해 한정된 화소 영역에는 화소 전극이 배치되어 있는 구조의 박막 트랜지스터 어레이 기판을 포함하는 박막 트랜지스터 액정표시장치로서, Alternately, the gate line and the storage capacitor line are arranged in parallel with each other, and the data lines are arranged to intersect the gate line and the storage capacitor line with the gate insulating layer interposed therebetween, and switching is performed at the intersection of the gate line and the data line. A thin film transistor liquid crystal display device comprising a thin film transistor array substrate having a structure in which a thin film transistor is disposed as an element and a pixel electrode is disposed in a pixel region defined by the gate line and the data line. 상기 각 화소 영역의 상기 데이터라인들과 인접하는 양측 가장자리 부분 각각에 일측 및 타측 단부가 상기 데이터 라인 및 화소전극과 각각 오버랩되는 바 형태(bar type)의 리페어 패턴이 배치되어 있는 것을 특징으로 하는 박막 트랜지스터 액정표시장치. A thin film having a bar type repair pattern in which one side and the other end thereof overlap each other with the data line and the pixel electrode at each of the edge portions adjacent to the data lines of the pixel area, respectively. Transistor liquid crystal display device. 제 1 항에 있어서, 상기 리페어 패턴은, 상기 게이트 라인과 동일 평면에 배치되고, 상기 게이트 절연막에 의해서 상기 데이터 라인 및 화소 전극과 전기적으로 절연된 것을 특징으로 하는 박막 트랜지스터 액정표시장치.The thin film transistor liquid crystal display of claim 1, wherein the repair pattern is disposed on the same plane as the gate line and electrically insulated from the data line and the pixel electrode by the gate insulating layer.
KR1020000036139A 2000-06-28 2000-06-28 Tft-lcd with means for repairing line open and interlayer short KR100719916B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000036139A KR100719916B1 (en) 2000-06-28 2000-06-28 Tft-lcd with means for repairing line open and interlayer short

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000036139A KR100719916B1 (en) 2000-06-28 2000-06-28 Tft-lcd with means for repairing line open and interlayer short

Publications (2)

Publication Number Publication Date
KR20020001425A KR20020001425A (en) 2002-01-09
KR100719916B1 true KR100719916B1 (en) 2007-05-18

Family

ID=19674567

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000036139A KR100719916B1 (en) 2000-06-28 2000-06-28 Tft-lcd with means for repairing line open and interlayer short

Country Status (1)

Country Link
KR (1) KR100719916B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101041618B1 (en) * 2008-04-24 2011-06-15 엘지디스플레이 주식회사 Array substrate for LCD device and method of fabricating the same
US8975628B2 (en) 2011-01-17 2015-03-10 Samsung Display Co., Ltd. Thin film transistor array panel

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102623558B1 (en) * 2018-11-14 2024-01-10 삼성디스플레이 주식회사 Display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000003177A (en) * 1998-06-26 2000-01-15 김영환 Thin-film liquid crystal dispaly device
KR20000031532A (en) * 1998-11-07 2000-06-05 구본준, 론 위라하디락사 Liquid crystal display having area divided repair structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000003177A (en) * 1998-06-26 2000-01-15 김영환 Thin-film liquid crystal dispaly device
KR20000031532A (en) * 1998-11-07 2000-06-05 구본준, 론 위라하디락사 Liquid crystal display having area divided repair structure

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101041618B1 (en) * 2008-04-24 2011-06-15 엘지디스플레이 주식회사 Array substrate for LCD device and method of fabricating the same
US8629951B2 (en) 2008-04-24 2014-01-14 Lg Display Co., Ltd. Array substrate for liquid crystal display device and method of fabricating the same
US9069220B2 (en) 2008-04-24 2015-06-30 Lg Display Co., Ltd. Array substrate for liquid crystal display device and method of fabricating the same
US8975628B2 (en) 2011-01-17 2015-03-10 Samsung Display Co., Ltd. Thin film transistor array panel

Also Published As

Publication number Publication date
KR20020001425A (en) 2002-01-09

Similar Documents

Publication Publication Date Title
US6642972B2 (en) Array substrate for a liquid crystal display and method for fabricating thereof with insulating stack made from TFT layers between crossed conductors
KR101226711B1 (en) Liquid crystal display panel and fabricating method and repairing method theteof
JP2005316489A (en) Display apparatus and method for repairing defect generating therein
US5852482A (en) TFT array of liquid crystal display where dataline and source electrode projecting therefrom cross gate lines at only two points and repair method thereof
KR20010057026A (en) TFT array panel
JP2003307748A (en) Liquid crystal display device and manufacturing method thereof
US6297520B1 (en) Active matrix substrate and correcting method of structural defect thereof
KR100779013B1 (en) repair method of gate line open in LCD
JPH10123563A (en) Liquid crystal display device and its fault correction method
US7990486B2 (en) Liquid crystal display panel with line defect repairing mechanism and repairing method thereof
KR100719916B1 (en) Tft-lcd with means for repairing line open and interlayer short
US20050140865A1 (en) Substrate for liquid crystal display, liquid crystal display having the same, and method of manufacturing the same
KR100695614B1 (en) Repair method for one pixel using laser chemical vapor deposition and a repaired substrate of liquid crystal display device
KR100919192B1 (en) Liquid crystal display apparatus including repair line and manufacturing method thereof
KR0182247B1 (en) Thin film transistor substrate for liquid crystal display device having repair line
JP2770813B2 (en) Liquid crystal display
KR100488942B1 (en) Tft-lcd with dummy pattern serving both as light shielding and repair
KR20010011850A (en) LCD having high aperture ratio and high transmittance
KR20010103431A (en) method for fabricating liquid crystal display device
KR100529572B1 (en) Thin film transistor liquid crystal display
JPH0317614A (en) Production of active matrix display device
KR100520375B1 (en) Liquid crystal display
JPH0750278B2 (en) Liquid crystal display
KR100679513B1 (en) Array substrate of Liquid crystal display
KR100675930B1 (en) Method for repairing data openning of flat display array

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130417

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170417

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180424

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190502

Year of fee payment: 13