KR0182247B1 - Thin film transistor substrate for liquid crystal display device having repair line - Google Patents
Thin film transistor substrate for liquid crystal display device having repair line Download PDFInfo
- Publication number
- KR0182247B1 KR0182247B1 KR1019950044313A KR19950044313A KR0182247B1 KR 0182247 B1 KR0182247 B1 KR 0182247B1 KR 1019950044313 A KR1019950044313 A KR 1019950044313A KR 19950044313 A KR19950044313 A KR 19950044313A KR 0182247 B1 KR0182247 B1 KR 0182247B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- line
- electrode
- gate line
- data line
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136272—Auxiliary lines
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
Abstract
기판 위에 화소 전극이 행렬의 형태로 형성되어 있으며, 화소 전극의 하부에는 절연막이 형성되어 있으며, 이 절연막에는 컨택홀이 형성되어 있어 이 컨택홀을 통하여 화소에 구동 신호를 전달하는 게이트선이 접속되어 있으며, 게이트선은 화소 전극의 상측과 하측의 끝부분과 일부분 겹치도록 평행하게 형성되어 있으며, 화소 전극의 둘레에는 보조 게이트선이 형성되어 있으며, 화소 전극에 데이터 신호를 보내주는 데이터선은 화소 전극과 겹치기 않게 보조 게이트선 위에 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판에 있어서, 데이터선의 일부분이 단선되었을 때 단선된 데이터선의 주변인 제1 단락 부분과 제2 단락 부분을 레이저로 단락 시킨 후 보조 게이트선의 제1 단선 부분을 단선시킨 후 데이터선과 겹치지 않은 보조 게이트선의 일부분인 제2 단선 부분을 단선시킴으로써 용이하게 리페어할 수 있게 하는 액정 표시 장치용 박막 트랜지스터 기판에 관한 것이다.A pixel electrode is formed in a matrix form on a substrate, and an insulating film is formed below the pixel electrode, and a contact hole is formed in the insulating film so that a gate line for transmitting a driving signal to the pixel is connected through the contact hole. The gate lines are formed in parallel so as to partially overlap the upper and lower ends of the pixel electrode, and an auxiliary gate line is formed around the pixel electrode, and the data line for transmitting a data signal to the pixel electrode is a pixel electrode. In a thin film transistor substrate for a liquid crystal display device formed on an auxiliary gate line so as not to overlap with each other, when a portion of the data line is disconnected, the first short circuit portion and the second short circuit portion, which are peripheries of the disconnected data line, are short-circuited with a laser and Of the auxiliary gate line which does not overlap with the data line after disconnecting the first disconnected portion Part of the claim relates to a liquid crystal display thin film transistor substrate for the repair can be easily broken by a 2-line portion.
Description
제1도는 데이터 리페이선을 갖고 있는 종래의 액정 표시 장치용 박막 트랜지스터 기판을 나타낸 평면도이고,FIG. 1 is a plan view showing a conventional thin film transistor substrate for a liquid crystal display device having a data payline,
제2도는 게이트 리페이선을 갖고 있는 종래의 액정 표시 장치용 박막 트랜지스터 기판을 나타낸 평면도이고,FIG. 2 is a plan view showing a conventional thin film transistor substrate for a liquid crystal display device having a gate lead line,
제3도는 본 발명의 제1실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 나타낸 평면도이고,3 is a plan view illustrating a thin film transistor substrate for a liquid crystal display according to a first exemplary embodiment of the present invention.
제4도는 본 발명의 제1실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 리페어 방법을 나타낸 평면도이고,4 is a plan view illustrating a repairing method of a thin film transistor substrate for a liquid crystal display according to a first exemplary embodiment of the present invention.
제5도는 본 발명의 제2실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 나타낸 평면도이고,5 is a plan view illustrating a thin film transistor substrate for a liquid crystal display according to a second exemplary embodiment of the present invention.
제6도는 본 발명의 제3실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 나타낸 평면도이고,6 is a plan view illustrating a thin film transistor substrate for a liquid crystal display according to a third exemplary embodiment of the present invention.
제7도는 본 발명의 제4실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이 리페어된 것을 나타낸 평면도이다.7 is a plan view illustrating a repair of a thin film transistor substrate for a liquid crystal display according to a fourth exemplary embodiment of the present invention.
본 발명은 액정 표시 장치용 박막 트랜지스터 기판에 관한 것으로서, 더욱 상세히 말하자면, 이중 게이트 선을 갖는 박막 트랜지스터의 데이터선 단선시 리페어하기 용이한 구조를 갖는 액정 표시 장치용 박막 트랜지스터 기판에 관한 것이다.The present invention relates to a thin film transistor substrate for a liquid crystal display device, and more particularly, to a thin film transistor substrate for a liquid crystal display device having a structure that is easy to repair during disconnection of a data line of a thin film transistor having a double gate line.
일반적으로 액정 표시 장치는 박막 트랜지스터 및 화소 전극이 형성되어 있는 다수의 화소 단위가 행렬의 형태로 형성되어 있고, 게이트선 및 데이터선이 각각 화소 행과 화소 열을 따라 형성되어 있는 박막 트랜지스터 기판, 공통 전극이 형성되어 있는 컬러 필터 기판, 그리고 그 사이에 봉입되어 있는 액정 물질을 포함하고 있다. 이때, 상기 박막 트랜지스터 기판의 게이트 전극은 게이트 선을 통해 게이트 구동 드라이브로부터 게이트 구동 신호를 전달받아 반도체층에 채널을 형성하고, 이에 따라 데이터 구동 드라이브로부터의 데이터 신호는 상기 데이터선을 통해 소스 전극에 전달되고 반도체층과 드레인 전극을 거쳐 화소 전극에 전달된다.In general, a liquid crystal display includes a thin film transistor substrate in which a plurality of pixel units in which a thin film transistor and a pixel electrode are formed are formed in a matrix form, and a gate line and a data line are formed along a pixel row and a pixel column, respectively. It includes a color filter substrate on which an electrode is formed, and a liquid crystal material enclosed therebetween. In this case, the gate electrode of the thin film transistor substrate receives a gate driving signal from a gate driving drive through a gate line to form a channel in the semiconductor layer, and thus a data signal from the data driving drive is connected to a source electrode through the data line. Transferred to the pixel electrode through the semiconductor layer and the drain electrode.
이와 같은 액정 표시 장치는 휴대하기 편리하고 우수한 화질로 인해 각광을 받고 있다. 이러한 액정 표시 장치는 좋은 화질의 구현을 위해서는 선결함이나 점결함들이 없어야 한다. 특히, 데이터선의 단선은 화면의 선결함으로 나타나기 때문에 치명적이다. 따라서 선결함이 발생할 경우에는 리페어선을 설치하여 단선된 데이터선을 리페어한다.Such liquid crystal display devices are in the spotlight due to their convenient portability and excellent image quality. Such a liquid crystal display device should be free of predecessors or defects in order to achieve good image quality. In particular, the disconnection of the data line is fatal because it appears as the front of the screen. Therefore, in case of a predecessor, a repair line is provided to repair the disconnected data line.
제1도는 종래의 액정 표시 장치용 박막 트랜지스터 기판을 나타낸 평면도이다.1 is a plan view illustrating a conventional thin film transistor substrate for a liquid crystal display device.
제1도에 도시한 바와 같이, 종래의 리페어선(2)은 리페어선(2)을 액티브 영역 외곽으로 둘러싸게 형성시키고 게이트선(1) 또는 데이터선(4)이 오픈되었을 경우 리페어한다.As shown in FIG. 1, the conventional repair line 2 is formed to surround the repair line 2 outside the active area, and repairs when the gate line 1 or the data line 4 is opened.
제1도의 액정 표시 장치의 리페어선(2)의 형성 방법을 설명한다.The formation method of the repair line 2 of the liquid crystal display of FIG. 1 is demonstrated.
기판 위에 게이트 전극, 게이트선(1) 형성시 리페어선(2)을 동시에 형성시킨다. 그리고 양극 산화시키기 위한 쇼팅바도 함께 형성한다.When the gate electrode and the gate line 1 are formed on the substrate, the repair line 2 is simultaneously formed. A shorting bar for anodizing is also formed.
다음, 게이트 전극과 게이트선(1) 그리고 리페어선(2)을 양극 산화시킨다. 단, 게이트 패드 컨택 영역은 포토레지스트를 이용하여 양극 산화되지 않게 한다.Next, the gate electrode, the gate line 1 and the repair line 2 are anodized. However, the gate pad contact region is not anodized using a photoresist.
다음, 게이트 절연막, 비정질 실리콘막, n+ 비정질 실리콘막을 연속 증착하고 사진 식각하여 비정질 실리콘막과 n+ 비정질 실리콘막으로 이루어진 액티브막을 형성한다.Next, a gate insulating film, an amorphous silicon film, and an n + amorphous silicon film are sequentially deposited and photo-etched to form an active film made of an amorphous silicon film and an n + amorphous silicon film.
다음, 게이트 전극보다 저항이 큰 금속을 적층하고 식각하여 소스/드레인 전극과 데이터선(4), 그리고 데이터 패드부 및 게이트 패드부를 형성한다.Next, a metal having a larger resistance than the gate electrode is stacked and etched to form a source / drain electrode, a data line 4, a data pad part, and a gate pad part.
상기와 같은 공정 순서에 의해 형성된 액정 표시 장치는 제1도에 도시한 바와 같이, 리페어선(2)이 데이터선(4)과 교차되어 겹치게 되고, 게이트선(1)과도 교차되어 겹치는 부분이 많이 있다.In the liquid crystal display device formed by the above-described process sequence, as shown in FIG. 1, the repair line 2 intersects with and overlaps the data line 4, and the portion overlaps with the gate line 1 in many cases. have.
따라서, 상기와 같이 리페어선(2)이 형성되어 있는 액정 표시 장치에서 제1도의 A 부분에서 데이터선(4) 오픈(open)이 일어났을 경우, 리페어선(2)의 D, E 부분을 레이저로 단락시키고, B부분, C부분을 절단하여 리페어한다.Therefore, when the data line 4 is opened in the A portion of FIG. 1 in the liquid crystal display device in which the repair line 2 is formed as described above, the D and E portions of the repair line 2 are lasered. Short-circuit, and cut B and C to repair.
그러나, 리페어 후 상기 리페어선(2)과 게이트선(1) 그리고 리페어선(2)과 데이터선(4)의 교차되어 겹치는 부분에 캐패시터가 형성되므로 RC 딜레이가 생겨 신호 지연이 일어난다. 더욱이 액정 표시 장치가 고정세 대화면화되어 감에 따라 신호 지연은 더욱 심해진다.However, after the repair, a capacitor is formed at the intersection of the repair line 2 and the gate line 1 and the repair line 2 and the data line 4 so that an RC delay occurs and a signal delay occurs. Furthermore, as the liquid crystal display becomes larger and larger, the signal delay becomes more severe.
한편, 제2도는 종래의 이중 게이트선의 구조를 갖는 액정 표시 장치용 박막 트랜지스터의 평면도이다.2 is a plan view of a thin film transistor for a liquid crystal display device having a structure of a conventional double gate line.
상기한 이중 게이트선(1a, 1b)의 구조를 갖는 액정 표시 장치용 박막 트랜지스터 기판은 게이트 구동 신호를 발생시키는 게이트 드라이브로부터 한 화소에 대하여 두 개의 게이트선이 연결되어 있으므로 게이트선의 어느 한 부분이 단선되었을 경우에도 스스로 리페어되므로 게이트선의 리페어가 용이하다.In the thin film transistor substrate for a liquid crystal display device having the structure of the double gate lines 1a and 1b, since two gate lines are connected to one pixel from a gate drive generating a gate driving signal, any part of the gate line is disconnected. Even if they are repaired themselves, the repair of the gate line is easy.
즉, 제2도의 도시한 바와 같이, 만약, 제Gn행의 게이트선에 단선 부분(k)이 발생하였을 경우 게이트 구동 신호가 상측 게이트선(1a)을 계속하여 통과하지 못하고 보조 게이트선(1c)을 거쳐 하측 게이트선(1b)을 통해 전달된다.That is, as shown in FIG. 2, if the disconnection portion k occurs in the gate line of the G- th row, the gate driving signal does not continuously pass through the upper gate line 1a and the auxiliary gate line 1c. Is transmitted through the lower gate line 1b.
그러나 이와 같은 이중 게이트선 구조를 갖는 액정 표시 장치용 박막 트랜지스터는 게이트선의 리페어는 용이하나 데이터선의 리페어는 불가능하다.However, a thin film transistor for a liquid crystal display device having such a double gate line structure can easily repair a gate line, but cannot repair a data line.
그러므로 본 발명의 목적은 이러한 종래 기술의 문제점을 해결하기 위한 것으로서, 게이트선이 단선된 경우 리페어할 수 있으며, 데이터선이 단선된 경우에도 리페어할 수 있는 구조를 갖는 액정 표시 장치용 박막 트랜지스터 기판을 제공하기 위한 것이다.Therefore, an object of the present invention is to solve the problems of the prior art, and a thin film transistor substrate for a liquid crystal display device having a structure that can be repaired when the gate line is disconnected and can be repaired even when the data line is disconnected. It is to provide.
이러한 목적을 달성하기 위한 본 발명의 액정 표시 장치용 박막 트랜지스터 기판은,The thin film transistor substrate for a liquid crystal display device of the present invention for achieving the above object,
기판 위에 형성되어 있는 게이트 전극 및 게이트선,A gate electrode and a gate line formed on the substrate,
상기 게이트 전극 및 게이트선 위에 형성되어 있는 절연막,An insulating film formed on the gate electrode and the gate line;
상기 절연막 위에 상기 게이트 전극에 대응하는 위치에 형성되어 있는 반도체막,A semiconductor film formed on the insulating film at a position corresponding to the gate electrode,
상기 반도체막과 연결되어 있는 소스 전극 및 드레인 전극,A source electrode and a drain electrode connected to the semiconductor film;
상기 소스 전극에 연결되어 있으며 상기 게이트선과 교차되게 형성되어 있는 데이터선,A data line connected to the source electrode and formed to cross the gate line;
상기 드레인 전극 위에 형성되어 있는 화소 전극A pixel electrode formed on the drain electrode
을 포함하는 액정 표시 장치용 박막 트랜지스터 기판에 있어서,In the thin film transistor substrate for a liquid crystal display device comprising:
상기 게이트선은 이중 게이트선으로서 상기 화소 전극 상부와 하부에 각각 형성되어 있으며, 상기 이중 게이트선을 서로 연결하며 상기 데이터선과 겹치도록 형성되어 있는 보조 게이트선을 더 포함하는 것을 특징으로 한다.The gate line may be a double gate line, and may be formed at upper and lower portions of the pixel electrode, and the auxiliary gate line may be formed to connect the double gate line to each other and overlap the data line.
이때 상기 반도체막 위에 오믹 컨택을 향상시키기 위한 외인성 반도체막을 더 형성할 수 있다. 그리고 반도체막은 비정질 실리콘으로 외인성 반도체막은 n+ 비정질 실리콘으로 형성하는 것이 바람직하다.In this case, an exogenous semiconductor film may be further formed on the semiconductor film to improve ohmic contact. The semiconductor film is preferably amorphous silicon and the exogenous semiconductor film is preferably n + amorphous silicon.
이러한 목적을 달성하기 위한 다른 발명의 액정 표시 장치용 박막 트랜지스터 기판은,According to another aspect of the present invention, there is provided a thin film transistor substrate for a liquid crystal display device.
기판 위에 형성되어 있는 게이트 전극 및 게이트선,A gate electrode and a gate line formed on the substrate,
상기 게이트 전극 및 게이트선 위에 형성되어 있는 절연막,An insulating film formed on the gate electrode and the gate line;
상기 절연막 위에 상기 게이트 전극에 대응하는 위치에 형성되어 있는 반도체막,A semiconductor film formed on the insulating film at a position corresponding to the gate electrode,
상기 반도체막과 연결되어 있는 소스 전극 및 드레인 전극,A source electrode and a drain electrode connected to the semiconductor film;
상기 소스 전극에 연결되어 있으며 상기 게이트선과 교차되게 형성되어 있는 데이터선,A data line connected to the source electrode and formed to cross the gate line;
상기 드레인 전극 위에 형성되어 있는 화소 전극A pixel electrode formed on the drain electrode
을 포함하는 액정 표시 장치용 박막 트랜지스터 기판에 있어서,In the thin film transistor substrate for a liquid crystal display device comprising:
상기 게이트선은 이중 게이트선으로서 상기 화소 전극 상부와 하부에 각각 형성되어 있으며,The gate line is a double gate line and is formed above and below the pixel electrode, respectively.
상기 이중 게이트선을 서로 연결하며 상기 데이터선의 좌우에 각각 형성되어 있는 제1 보조 게이트선,A first auxiliary gate line connecting the double gate lines to each other and formed at left and right sides of the data line,
상기 데이터선 좌우의 제1 보조 게이트선을 서로 연결하는 다수의 제2 보조 게이트선 더 포함하는 것을 특징으로 한다.And a plurality of second auxiliary gate lines connecting the first auxiliary gate lines to the left and right of the data line.
이러한 목적을 달성하기 위한 또 다른 발명의 액정 표시 장치용 박막 트랜지스터 기판은,In another aspect, a thin film transistor substrate for a liquid crystal display device for achieving the above object is
기판 위에 형성되어 있는 게이트 전극 및 게이트선Gate electrode and gate line formed on the substrate
상기 게이트 전극 및 게이트선 위에 형성되어 있는 절연막,An insulating film formed on the gate electrode and the gate line;
상기 절연막 위에 상기 게이트 전극에 대응하는 위치에 형성되어 있는 반도체막,A semiconductor film formed on the insulating film at a position corresponding to the gate electrode,
상기 반도체막과 연결되어 있는 소스 전극 및 드레인 전극,A source electrode and a drain electrode connected to the semiconductor film;
상기 소스 전극에 연결되어 있으며 상기 게이트선과 교차되게 형성되어 있는 데이터선,A data line connected to the source electrode and formed to cross the gate line;
상기 드레인 전극 위에 형성되어 있는 화소 전극A pixel electrode formed on the drain electrode
을 포함하는 액정 표시 장치용 박막 트랜지스터 기판에 있어서,In the thin film transistor substrate for a liquid crystal display device comprising:
상기 게이트선은 이중 게이트선으로서 상기 화소 전극 상부와 하부에 각각 형성되어 있으며,The gate line is a double gate line and is formed above and below the pixel electrode, respectively.
상기 이중 게이트선을 서로 연결하며 상기 데이터선의 좌우에 각각 형성되어 있는 제1 보조 게이트선,A first auxiliary gate line connecting the double gate lines to each other and formed at left and right sides of the data line,
상기 제1 보조 게이트선의 분지로서 상기 데이터선과 겹치는 다수의 제2 보조 게이트선을 더 포함하는 것을 특징으로 한다.And a plurality of second auxiliary gate lines overlapping the data lines as branches of the first auxiliary gate lines.
첨부한 도면을 참고로 하여, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세하게 설명한다.With reference to the accompanying drawings, it will be described in detail an embodiment of the present invention to be easily carried out by those skilled in the art.
먼저, 제3도는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 나타낸 평면도이고, 제4도는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이 리페어된 방법을 나타낸 평면도이다.First, FIG. 3 is a plan view illustrating a thin film transistor substrate for a liquid crystal display according to a first embodiment of the present invention, and FIG. 4 is a view illustrating a method for repairing a thin film transistor substrate for a liquid crystal display according to a first embodiment of the present invention. It is the top view shown.
제3도 및 제4도에 도시한 바와 같이, 기판(2) 위에 화소 전극(4)이 행렬의 형태로 형성되어 있으며, 화소 전극(4)의 하부에는 절연막(6)이 형성되어 있으며, 이 절연막(6)에는 컨택홀이 형성되어 있어 이 컨택홀을 통하여 화소에 화상 신호를 전달하는 드레인 전극이 화소 전극(4)과 접속되어 있다. 이때 게이트선(8)은 화소 전극(4)의 상측과 하측의 끝부분과 일부분 겹치도록 평행하게 형성되어 있으며, 화소 전극(4)의 둘레에는 보조 게이트선(8-1)이 형성되어 있다. 또한 화소 전극(4)에 데이터 신호를 보내주는 데이터선(10)은 화소 전극(4)과 겹치지 않게 상기 보조 게이트선(8-1) 위에 형성되어 있다.3 and 4, the pixel electrode 4 is formed in a matrix form on the substrate 2, and an insulating film 6 is formed under the pixel electrode 4. A contact hole is formed in the insulating film 6, and a drain electrode for transmitting an image signal to the pixel through the contact hole is connected to the pixel electrode 4. In this case, the gate line 8 is formed in parallel to partially overlap the upper and lower ends of the pixel electrode 4, and the auxiliary gate line 8-1 is formed around the pixel electrode 4. In addition, a data line 10 for transmitting a data signal to the pixel electrode 4 is formed on the auxiliary gate line 8-1 so as not to overlap the pixel electrode 4.
만약, 제4도에 도시한 바와 같이, 데이터선(10)의 일부분(100)이 단선되었을 때, 단선된 부근인 데이터선(10)의 제1 단락 부분(200)과 제2 단락 부분(300)에서 데이터선(10)과 보조 게이트선(8-1)을 레이저로 단락시킨 후, 데이터선(10)과 겹치지 않는 위치에서 보조 게이트선(8-1)의 제1 부분(2000)과 제2 단선 부분(3000)을 끊어준다.As shown in FIG. 4, when a part 100 of the data line 10 is disconnected, the first short circuit portion 200 and the second short circuit portion 300 of the data line 10 which are in the vicinity of the disconnected circuit. ) And short-circuit the data line 10 and the auxiliary gate line 8-1 with a laser, and then the first portion 2000 and the first portion 2000 of the auxiliary gate line 8-1 at a position not overlapping with the data line 10. Cut off the disconnected part 3000.
다음, 제5도는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 나타낸 평면도이다.5 is a plan view illustrating a thin film transistor substrate for a liquid crystal display according to a second exemplary embodiment of the present invention.
제5도에 도시한 바와 같이, 게이트선(8)은 이중 게이트선으로서 화소 전극 상부와 하부에 게이트선(8)이 각각 형성되어 있으며, 이중 게이트선을 서로 연결하며 데이터선(10)의 좌우에 각각 형성되어 있는 제1 보조 게이트선(8-1)과 데이터선 좌우의 제1 보조 게이트선(8-1)을 서로 연결하는 다수의 제2 보조 게이트선(8-2)이 형성되어 있다.As shown in FIG. 5, the gate line 8 is a double gate line, and the gate line 8 is formed on the upper and lower portions of the pixel electrode, respectively. A plurality of second auxiliary gate lines 8-2 are formed to connect the first auxiliary gate lines 8-1 and the first auxiliary gate lines 8-1 on the right and left sides of the data lines, respectively. .
만약, 제5도에 도시한 바와 같이, 데이터선(10)의 일부분(100)이 단선되었을 때, 단선된 데이터선(10)의 주변의 제1 단락 부분(2000)과 제2 단락 부분(3000)을 레이저로 단락시킨 후 제3 보조 게이트선(8-2)의 제1 단선 부분(200)과 제2 단선 부분(300) 그리고 제3 단선 부분(400) 및 제4 단선 부분(500)을 단선시킨다.As shown in FIG. 5, when a part 100 of the data line 10 is disconnected, the first short circuit part 2000 and the second short circuit part 3000 of the periphery of the disconnected data line 10 are removed. ), The first disconnected portion 200, the second disconnected portion 300, the third disconnected portion 400, and the fourth disconnected portion 500 of the third auxiliary gate line 8-2. Disconnect it.
따라서 게이트선과 데이터선의 교차부가 적게 되어 캐패시터의 크기를 줄일 수 있어, 캐패시터에 의한 신호의 왜곡 현상을 방지한다.Therefore, the intersection of the gate line and the data line is reduced, so that the size of the capacitor can be reduced, thereby preventing the signal from being distorted by the capacitor.
제6도는 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 나타낸 평면도이다.6 is a plan view illustrating a thin film transistor substrate for a liquid crystal display according to a third exemplary embodiment of the present invention.
제6도에 도시한 바와 같이, 이중으로 게이트선(8)이 형성되어 있으며, 게이트선(8)을 서로 연결되게 하는 제1 보조 게이트선(8-1)이 전극의 둘레에 형성되어 있고, 전극의 둘레에 제1 보조 게이트선(8-1)의 분지로서 데이터선(10)과 중첩되는 다수의 제2 보조 게이트선(8-2)이 형성되어 있으며, 제2 보조 게이트선(8-2)은 각각의 화소 전극(4) 단위마다 각기 데이터선(10)에 연결되어 있다. 이때 데이터선(10)은 게이트선(8)과 제2 보조 게이트선(8-2) 위를 지나게 형성되어 있다.As shown in FIG. 6, the gate line 8 is formed in double, and the first auxiliary gate line 8-1 for connecting the gate line 8 to each other is formed around the electrode. A plurality of second auxiliary gate lines 8-2 overlapping with the data lines 10 as branches of the first auxiliary gate lines 8-1 are formed around the electrode, and the second auxiliary gate lines 8-8 are formed. 2) is connected to the data line 10 for each pixel electrode 4 unit, respectively. In this case, the data line 10 is formed to pass over the gate line 8 and the second auxiliary gate line 8-2.
만약, 제6도에 도시한 바와 같이, 데이터선(10)의 일부분(100)이 단선되었을 때, 단선된 데이터선(10)의 주변의 제1 단락 부분(2000)과 제2 단락 부분(3000)을 레이저로 단락시킨 후 제2 보조 게이트선(8-2)의 제1 단선 부분(200)과 제2 단선 부분(300)을 단선시킨다. 그리고 제3 단선 부분(400)과 제4 단선 부분(500)을 단선시킨다.As shown in FIG. 6, when a part 100 of the data line 10 is disconnected, the first short circuit portion 2000 and the second short circuit portion 3000 around the disconnected data line 10 are broken down. ) Is short-circuited with a laser and then disconnects the first disconnected portion 200 and the second disconnected portion 300 of the second auxiliary gate line 8-2. Then, the third disconnected portion 400 and the fourth disconnected portion 500 are disconnected.
제7도 본 발명의 제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 나타낸 평면도이다.7 is a plan view illustrating a thin film transistor substrate for a liquid crystal display according to a fourth exemplary embodiment of the present invention.
제7도에 도시한 바와 같이, 이중으로 게이트선(8)이 형성되어 있으며, 상기 게이트선(8)을 서로 연결되게 하는 보조 게이트선(8-1)이 전극의 둘레에 형성되어 있으며, 이 보조 게이트선(8-1)은 상기 데이터선(10)과 일부 겹치게 형성되어 있다. 또한 상기 보조 게이트선(8-1)은 상기 데이터선(10)의 하부에 두 줄로 형성될 수 있다.As shown in FIG. 7, a double gate line 8 is formed, and an auxiliary gate line 8-1 for connecting the gate line 8 to each other is formed around the electrode. The auxiliary gate line 8-1 partially overlaps the data line 10. In addition, the auxiliary gate line 8-1 may be formed in two lines under the data line 10.
만약, 제7도에 도시한 바와 같이, 상기 데이터선(10)의 일부분(100)이 단선되었을 때, 상기 단선된 데이터선(10)의 주변의 제1 단락 부분(2000) 및 제2 단락 부분(3000)을 레이저로 단락시킨 후 상기 보조 게이트선(8-1)의 제1 단선 부분(200)과 제2 단선 부분(300)을 단선시킨다. 그렇지 않으면, 제3 단락 부분(4000)과 제4단락 부분(5000)을 단락시킨 후 제3 단선 부분(400)과 제4 단선 부분(500)을 단선시킨다.As shown in FIG. 7, when a part 100 of the data line 10 is disconnected, the first short circuit part 2000 and the second short circuit part around the disconnected data line 10 are broken down. After the short circuit 3000 is lasered, the first disconnected portion 200 and the second disconnected portion 300 of the auxiliary gate line 8-1 are disconnected. Otherwise, the third short circuit portion 4000 and the fourth short circuit portion 5000 are shorted and the third short circuit portion 400 and the fourth short circuit portion 500 are disconnected.
그러므로 본 발명은 게이트선이 단선된 경우 자동 리페어할 수 있으며, 데이터선이 단선된 경우에도 리페어 할 수 있는 효과가 있다.Therefore, the present invention can automatically repair when the gate line is disconnected, and can be repaired even when the data line is disconnected.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950044313A KR0182247B1 (en) | 1995-11-28 | 1995-11-28 | Thin film transistor substrate for liquid crystal display device having repair line |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950044313A KR0182247B1 (en) | 1995-11-28 | 1995-11-28 | Thin film transistor substrate for liquid crystal display device having repair line |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970028757A KR970028757A (en) | 1997-06-24 |
| KR0182247B1 true KR0182247B1 (en) | 1999-05-01 |
Family
ID=19436104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950044313A KR0182247B1 (en) | 1995-11-28 | 1995-11-28 | Thin film transistor substrate for liquid crystal display device having repair line |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0182247B1 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100482165B1 (en) * | 2002-10-21 | 2005-04-14 | 엘지.필립스 엘시디 주식회사 | The substrate for LCD with repair patterns and method for fabricating the same |
| KR100488338B1 (en) * | 2000-05-09 | 2005-05-10 | 엘지.필립스 엘시디 주식회사 | Array substrate for TFT type liquid crystal display device and method of manufacturing the same |
| KR100679515B1 (en) * | 2000-05-10 | 2007-02-07 | 엘지.필립스 엘시디 주식회사 | TFT array panel |
| KR100686224B1 (en) * | 2000-01-07 | 2007-02-22 | 삼성전자주식회사 | a thin film transistor array panel for a liquid crystal display, a manufacturing method thereof and a repairing method thereof |
| KR101090251B1 (en) * | 2004-09-24 | 2011-12-06 | 삼성전자주식회사 | Thin film transistor array panel and display apparatus including the same |
| US9310657B2 (en) | 2004-07-27 | 2016-04-12 | Samsung Display Co., Ltd. | Thin film transistor array panel and display device including the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100489872B1 (en) * | 1997-11-21 | 2005-08-29 | 엘지.필립스 엘시디 주식회사 | Thin film transistor matrix substrate and method for fabricating the same |
-
1995
- 1995-11-28 KR KR1019950044313A patent/KR0182247B1/en not_active IP Right Cessation
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100686224B1 (en) * | 2000-01-07 | 2007-02-22 | 삼성전자주식회사 | a thin film transistor array panel for a liquid crystal display, a manufacturing method thereof and a repairing method thereof |
| KR100488338B1 (en) * | 2000-05-09 | 2005-05-10 | 엘지.필립스 엘시디 주식회사 | Array substrate for TFT type liquid crystal display device and method of manufacturing the same |
| KR100679515B1 (en) * | 2000-05-10 | 2007-02-07 | 엘지.필립스 엘시디 주식회사 | TFT array panel |
| KR100482165B1 (en) * | 2002-10-21 | 2005-04-14 | 엘지.필립스 엘시디 주식회사 | The substrate for LCD with repair patterns and method for fabricating the same |
| US9310657B2 (en) | 2004-07-27 | 2016-04-12 | Samsung Display Co., Ltd. | Thin film transistor array panel and display device including the same |
| US9874794B2 (en) | 2004-07-27 | 2018-01-23 | Samsung Display Co., Ltd. | Thin film transistor array panel and display device including the same |
| US10025149B2 (en) | 2004-07-27 | 2018-07-17 | Samsung Display Co., Ltd. | Thin film transistor array panel and display device including the same |
| KR101090251B1 (en) * | 2004-09-24 | 2011-12-06 | 삼성전자주식회사 | Thin film transistor array panel and display apparatus including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970028757A (en) | 1997-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5751381A (en) | Active matrix LCD device with image signal lines having a multilayered structure | |
| US5852482A (en) | TFT array of liquid crystal display where dataline and source electrode projecting therefrom cross gate lines at only two points and repair method thereof | |
| US7777824B2 (en) | Liquid crystal display device and repair structure with electrode overlapped to data line | |
| KR20020004253A (en) | Liquid crystal display device and method for forming an array substrate | |
| EP0605176B1 (en) | An active matrix type liquid crystal display panel and a method for producing the same | |
| JPH10339888A (en) | Thin film transistor array and its production | |
| KR0182247B1 (en) | Thin film transistor substrate for liquid crystal display device having repair line | |
| US20080174713A1 (en) | Liquid crystal display panel with line defect repairing mechanism and repairing method thereof | |
| US7133113B2 (en) | Method of manufacturing a LCD using a photoresist with varying thickness | |
| JPH09222615A (en) | Tft array substrate and liquid crystal display device formed by using the substrate | |
| KR100715904B1 (en) | method for fabricating liquid crystal display device | |
| US5715025A (en) | Active matrix for liquid crystal displays in which a data bus consists of two data subbuses and each data subbus is separated from an adjacent data bus by one display electrode | |
| KR20010061270A (en) | Thin film transistor for liquid crystal display and repairing methods the same | |
| KR100695614B1 (en) | Repair method for one pixel using laser chemical vapor deposition and a repaired substrate of liquid crystal display device | |
| KR100686235B1 (en) | A panel for liquid crystal display | |
| KR0151269B1 (en) | Lcd device | |
| KR100477131B1 (en) | Pixel repair method of liquid crystal display | |
| KR0145901B1 (en) | Repairable liquid crystal display elements for pixel defect and its manufacturing method | |
| KR20010103431A (en) | method for fabricating liquid crystal display device | |
| JPH03249624A (en) | Manufacture of liquid crystal display device | |
| JPH117044A (en) | Array substrate for display device | |
| KR0182051B1 (en) | Matrix type display device having repair structure repairable by pixel unit | |
| KR100719916B1 (en) | Tft-lcd with means for repairing line open and interlayer short | |
| KR100477143B1 (en) | Pixel repair method of liquid crystal display | |
| KR100631369B1 (en) | Array Panel used for a Liquid Crystal Display and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121115 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20131129 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20141128 Year of fee payment: 17 |
|
| EXPY | Expiration of term |