JPH08265801A - 画面垂直拡大回路及び方法 - Google Patents
画面垂直拡大回路及び方法Info
- Publication number
- JPH08265801A JPH08265801A JP7337429A JP33742995A JPH08265801A JP H08265801 A JPH08265801 A JP H08265801A JP 7337429 A JP7337429 A JP 7337429A JP 33742995 A JP33742995 A JP 33742995A JP H08265801 A JPH08265801 A JP H08265801A
- Authority
- JP
- Japan
- Prior art keywords
- line
- memory
- output
- signal
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/30—Transforming light or analogous information into electric information
- H04N5/32—Transforming X-rays
- H04N5/321—Transforming X-rays with video transmission of fluoroscopic images
- H04N5/325—Image enhancement, e.g. by subtraction techniques using polyenergetic X-rays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/391—Resolution modifying circuits, e.g. variable screen formats
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/012—Conversion between an interlaced and a progressive signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Graphics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Television Systems (AREA)
- Color Television Systems (AREA)
- Studio Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】
【課題】 画面を３：４に垂直拡大する場合、レターボ
ックスソースが画面に十分にないので安定感がなく、解
像度もよくない問題点を解決する。 【解決手段】 本発明は、カラー信号を貯蔵するフィー
ルドメモリと、前記フィールドメモリの読出イネーブル
信号に等しい書込イネーブル信号に同期して動作され、
前記フィールドメモリからライン単位で出力されるデー
タを貯蔵する第１のラインメモリと、前記フィールドメ
モリの読出イネーブル信号と同一の書込イネーブル信号
に同期して動作し、前記第１のラインメモリから出力さ
れるデータを貯蔵する第２のラインメモリを有して画面
を垂直方向に拡大する回路であって、偶数あるいは奇数
フィールドを区分する信号を発生するための信号発生部
と、前記第１のラインメモリと前記第２のラインメモリ
の出力ラインデータに前記偶数あるいは奇数フィールド
の区分信号に応じた所定の係数を乗算するための乗算部
と、前記各係数が乗算された二つのラインデータを加え
て新たなラインデータを出力するラインデータ発生部と
から構成される。
ックスソースが画面に十分にないので安定感がなく、解
像度もよくない問題点を解決する。 【解決手段】 本発明は、カラー信号を貯蔵するフィー
ルドメモリと、前記フィールドメモリの読出イネーブル
信号に等しい書込イネーブル信号に同期して動作され、
前記フィールドメモリからライン単位で出力されるデー
タを貯蔵する第１のラインメモリと、前記フィールドメ
モリの読出イネーブル信号と同一の書込イネーブル信号
に同期して動作し、前記第１のラインメモリから出力さ
れるデータを貯蔵する第２のラインメモリを有して画面
を垂直方向に拡大する回路であって、偶数あるいは奇数
フィールドを区分する信号を発生するための信号発生部
と、前記第１のラインメモリと前記第２のラインメモリ
の出力ラインデータに前記偶数あるいは奇数フィールド
の区分信号に応じた所定の係数を乗算するための乗算部
と、前記各係数が乗算された二つのラインデータを加え
て新たなラインデータを出力するラインデータ発生部と
から構成される。
Description
【０００１】
【発明の属する技術分野】本発明は映像処理装置におい
て画面を垂直方向に拡大する回路及び方法に関するもの
で、特に、偶数及び奇数フィールドに応じて異なる係数
を有するディジタルフィルタを利用してカラー信号２ラ
インを３ラインに垂直拡大させて解像度の劣化なしに垂
直方向に画面に完全に表示することができる回路及び方
法に関する。
て画面を垂直方向に拡大する回路及び方法に関するもの
で、特に、偶数及び奇数フィールドに応じて異なる係数
を有するディジタルフィルタを利用してカラー信号２ラ
インを３ラインに垂直拡大させて解像度の劣化なしに垂
直方向に画面に完全に表示することができる回路及び方
法に関する。
【０００２】
【従来の技術】今までの画面縦横比の変換は３ラインを
４ラインに垂直拡大する場合が大部分であった。図５の
（Ａ）は縦横比が３：４の画面を概略的に示す図であ
る。しかし、このように３：４で垂直拡大をしてもレタ
ーボックスソースが画面上十分でないので、安定感がな
いだけでなく解像度もよくない問題点があった。
４ラインに垂直拡大する場合が大部分であった。図５の
（Ａ）は縦横比が３：４の画面を概略的に示す図であ
る。しかし、このように３：４で垂直拡大をしてもレタ
ーボックスソースが画面上十分でないので、安定感がな
いだけでなく解像度もよくない問題点があった。
【０００３】
【発明が解決しようとする課題】従って本発明の目的
は、画面を２：３の比率に垂直拡大する回路及び方法を
提供することにある。本発明の他の目的は、レターボッ
クスソースが画面上に十分であるようにするための画面
垂直拡大回路を提供することにある。
は、画面を２：３の比率に垂直拡大する回路及び方法を
提供することにある。本発明の他の目的は、レターボッ
クスソースが画面上に十分であるようにするための画面
垂直拡大回路を提供することにある。
【０００４】本発明のまた他の目的は、解像度の劣化な
しに画面を垂直拡大できる回路を提供することにある。
しに画面を垂直拡大できる回路を提供することにある。
【０００５】
【課題を解決するための手段】このような目的を達成す
るため本発明は、カラー信号を貯蔵するフィールドメモ
リと、前記フィールドメモリの読出イネーブル信号に等
しい書込イネーブル信号に同期して動作し、前記フィー
ルドメモリからライン単位で出力されるデータを貯蔵す
る第１のラインメモリと、前記フィールドメモリの読出
イネーブル信号に等しい書込イネーブル信号に同期して
動作し、前記第１のラインメモリから出力されるデータ
を貯蔵する第２のラインメモリとを有し画面を垂直方向
に拡大する回路であって、偶数あるいは奇数フィールド
を区分する信号を発生する信号発生部と、前記第１のラ
インメモリと前記第２のラインメモリの出力ラインデー
タに前記偶数又は奇数フィールドの区分信号に応じた所
定の係数を乗算するための乗算部と、前記各係数が乗算
された二つのラインデータを加えて新たなラインデータ
を出力するラインデータ発生部とから構成される。
るため本発明は、カラー信号を貯蔵するフィールドメモ
リと、前記フィールドメモリの読出イネーブル信号に等
しい書込イネーブル信号に同期して動作し、前記フィー
ルドメモリからライン単位で出力されるデータを貯蔵す
る第１のラインメモリと、前記フィールドメモリの読出
イネーブル信号に等しい書込イネーブル信号に同期して
動作し、前記第１のラインメモリから出力されるデータ
を貯蔵する第２のラインメモリとを有し画面を垂直方向
に拡大する回路であって、偶数あるいは奇数フィールド
を区分する信号を発生する信号発生部と、前記第１のラ
インメモリと前記第２のラインメモリの出力ラインデー
タに前記偶数又は奇数フィールドの区分信号に応じた所
定の係数を乗算するための乗算部と、前記各係数が乗算
された二つのラインデータを加えて新たなラインデータ
を出力するラインデータ発生部とから構成される。
【０００６】
【発明の実施の形態】以下、本発明の好適な実施の形態
を添付の図面を参照して詳細に説明する。各図面の構成
要素において、同一の構成要素に対してはできるだけ同
一の符号を付して使用する。また、後述する説明では具
体的な回路の構成素子、フィルタ係数等の多くの特定事
項を示しているが、これは本発明のより全般的な理解の
ために提供されるだけで、このような特定事項がなくて
も本発明が実施できることは、この技術分野で通常の知
識を有する者には自明であろう。そして、本発明の説明
において関連した公知の機能あるいは構成に対する具体
的な説明が本発明の要旨を不明瞭にする場合、それに対
する詳細な説明は省略する。
を添付の図面を参照して詳細に説明する。各図面の構成
要素において、同一の構成要素に対してはできるだけ同
一の符号を付して使用する。また、後述する説明では具
体的な回路の構成素子、フィルタ係数等の多くの特定事
項を示しているが、これは本発明のより全般的な理解の
ために提供されるだけで、このような特定事項がなくて
も本発明が実施できることは、この技術分野で通常の知
識を有する者には自明であろう。そして、本発明の説明
において関連した公知の機能あるいは構成に対する具体
的な説明が本発明の要旨を不明瞭にする場合、それに対
する詳細な説明は省略する。
【０００７】図１は本発明による画面垂直拡大回路の構
成図で、フィールドメモリ１００と、第１及び第２のラ
インメモリ２００，３００と、ディジタルフィルタ４０
０とから構成される。フィールドメモリ１００と各ライ
ンメモリ２００，３００の制御信号については、図３の
（Ａ）〜（Ｋ）に示されている。すなわち、フィールド
メモリ１００は読出イネーブル信号ＲＥ，第１及び第２
のラインメモリ２００，３００は書込イネーブル信号Ｗ
Ｅによってそれぞれ制御され、ディジタルフィルタ４０
０に適切なデータＣＬＤＢ〔７，…，０〕を入力させ
る。
成図で、フィールドメモリ１００と、第１及び第２のラ
インメモリ２００，３００と、ディジタルフィルタ４０
０とから構成される。フィールドメモリ１００と各ライ
ンメモリ２００，３００の制御信号については、図３の
（Ａ）〜（Ｋ）に示されている。すなわち、フィールド
メモリ１００は読出イネーブル信号ＲＥ，第１及び第２
のラインメモリ２００，３００は書込イネーブル信号Ｗ
Ｅによってそれぞれ制御され、ディジタルフィルタ４０
０に適切なデータＣＬＤＢ〔７，…，０〕を入力させ
る。
【０００８】次に、図３を参照して、図１に示す回路の
動作について具体的に説明する。図１のフィールドメモ
リ１００にはＲ−Ｙ，Ｂ−Ｙ成分を乗算することにより
得られたカラー信号が入力される。このフィールドメモ
リ１００の読出イネーブル信号ＲＥを図３の（Ｂ）に示
すように論理“ハイ”とすると、その区間では図３の
（Ｃ）に示すようにすぐ前のラインと同一のデータが出
力される。第１ラインメモリ２００は前記フィールドメ
モリ１００の出力を入力し、フィールドメモリの読出イ
ネーブル信号ＲＥに等しい書込イネーブル信号ＷＥに応
答して出力を発生する。ただし、図３の（Ｂ）に示すよ
うに書込イネーブル信号ＷＥが論理“ロウ”状態に下が
る立下りエッジを検出した場合には、第１のラインメモ
リ２００は入力データをそのまま出力せずに直前の状態
のまま出力する。第１のラインメモリ２００の出力状態
は、図３の（Ｅ）に示す通りである。第２のラインメモ
リ３００は第１のラインメモリ２００の出力を入力さ
れ、図３の（Ｆ）に示されたその動作は第１のラインメ
モリ２００と同様である。ここで、図３の（Ｄ）はライ
ンメモリのイネーブル信号を示している。ラインメモリ
のイネーブル信号はロウアクティブであり、イネーブル
信号が論理「ロウ」レベルのときに限りラインメモリの
読出動作が行なわれる。
動作について具体的に説明する。図１のフィールドメモ
リ１００にはＲ−Ｙ，Ｂ−Ｙ成分を乗算することにより
得られたカラー信号が入力される。このフィールドメモ
リ１００の読出イネーブル信号ＲＥを図３の（Ｂ）に示
すように論理“ハイ”とすると、その区間では図３の
（Ｃ）に示すようにすぐ前のラインと同一のデータが出
力される。第１ラインメモリ２００は前記フィールドメ
モリ１００の出力を入力し、フィールドメモリの読出イ
ネーブル信号ＲＥに等しい書込イネーブル信号ＷＥに応
答して出力を発生する。ただし、図３の（Ｂ）に示すよ
うに書込イネーブル信号ＷＥが論理“ロウ”状態に下が
る立下りエッジを検出した場合には、第１のラインメモ
リ２００は入力データをそのまま出力せずに直前の状態
のまま出力する。第１のラインメモリ２００の出力状態
は、図３の（Ｅ）に示す通りである。第２のラインメモ
リ３００は第１のラインメモリ２００の出力を入力さ
れ、図３の（Ｆ）に示されたその動作は第１のラインメ
モリ２００と同様である。ここで、図３の（Ｄ）はライ
ンメモリのイネーブル信号を示している。ラインメモリ
のイネーブル信号はロウアクティブであり、イネーブル
信号が論理「ロウ」レベルのときに限りラインメモリの
読出動作が行なわれる。
【０００９】図４は本発明による２：３の垂直拡大動作
の概要を示す。図４中、Ｉ１〜Ｉ３はディジタルフィル
タ４００に入力される各ラインデータを、Ｕ１〜Ｕ４は
ディジタルフィルタ４００から出力される各ラインデー
タをそれぞれ示す。二つのラインデータＩ１，Ｉ２から
Ｕ１〜Ｕ３の３ラインをつくることにより、垂直拡大が
行われる。このとき、ラインデータＩ１及びＩ２が実際
の画面上にあり、それらの間隔が３（点線で表示）であ
るとすると、この二つのラインデータＩ１，Ｉ２からつ
くられる３つのラインデータＵ１〜Ｕ３の間の間隔は２
となる。従って、２：３の画面垂直拡大がなされること
になる。
の概要を示す。図４中、Ｉ１〜Ｉ３はディジタルフィル
タ４００に入力される各ラインデータを、Ｕ１〜Ｕ４は
ディジタルフィルタ４００から出力される各ラインデー
タをそれぞれ示す。二つのラインデータＩ１，Ｉ２から
Ｕ１〜Ｕ３の３ラインをつくることにより、垂直拡大が
行われる。このとき、ラインデータＩ１及びＩ２が実際
の画面上にあり、それらの間隔が３（点線で表示）であ
るとすると、この二つのラインデータＩ１，Ｉ２からつ
くられる３つのラインデータＵ１〜Ｕ３の間の間隔は２
となる。従って、２：３の画面垂直拡大がなされること
になる。
【００１０】拡大によって発生されるラインデータＵ１
は最初の入力ラインデータＩ１と同一であり、その次に
発生されるラインデータＵ２は入力ラインデータＩ１，
Ｉ２との相関関係によって決定される。更に、ラインデ
ータＵ２はラインデータＩ２からの距離に比べてライン
データＩ１から遠い距離を有するので、ラインデータＵ
２とラインデータＩ２との相関関係がより高く、そこ
で、ラインデータＩ２にさらに高い加重値が与えられな
ければならない。例えば、加重値は、上記距離と反比例
するように与えてもよい。従って、本発明の実施例で
は、ラインデータＩ１に相当する係数を１／３とし、ラ
インデータＩ２に該当する係数を２／３とする。勿論、
この二つの係数の和は１である。
は最初の入力ラインデータＩ１と同一であり、その次に
発生されるラインデータＵ２は入力ラインデータＩ１，
Ｉ２との相関関係によって決定される。更に、ラインデ
ータＵ２はラインデータＩ２からの距離に比べてライン
データＩ１から遠い距離を有するので、ラインデータＵ
２とラインデータＩ２との相関関係がより高く、そこ
で、ラインデータＩ２にさらに高い加重値が与えられな
ければならない。例えば、加重値は、上記距離と反比例
するように与えてもよい。従って、本発明の実施例で
は、ラインデータＩ１に相当する係数を１／３とし、ラ
インデータＩ２に該当する係数を２／３とする。勿論、
この二つの係数の和は１である。
【００１１】以上の説明及び図４では奇数あるいは偶数
フィールドに対する区分なしに説明したが、実際にはラ
インが生じる位置に差異があるので、係数値が異なるべ
きである。図２に、偶数フィールドで１／８，７／８，
１／２である係数が得られ、奇数フィールドで１，３／
８，５／８である係数が得られる図１のディジタルフィ
ルタ４００の具体回路図を示す。このディジタルフィル
タ４００は、第１乃至第４のマルチプレクサ５３，５
４，５５，５６と、第１乃至第４の加算器６６，６７，
６８，６９と、Ｄフリップフロップ５１とよりなる。
フィールドに対する区分なしに説明したが、実際にはラ
インが生じる位置に差異があるので、係数値が異なるべ
きである。図２に、偶数フィールドで１／８，７／８，
１／２である係数が得られ、奇数フィールドで１，３／
８，５／８である係数が得られる図１のディジタルフィ
ルタ４００の具体回路図を示す。このディジタルフィル
タ４００は、第１乃至第４のマルチプレクサ５３，５
４，５５，５６と、第１乃至第４の加算器６６，６７，
６８，６９と、Ｄフリップフロップ５１とよりなる。
【００１２】第１のマルチプレクサ５３は、第３選択信
号Ｖｓｅｌ１が０又は１の何れであるかに応じて、夫
々、第１のラインメモリ２００の出力ＣＬＤＡ〔７，
…，０〕又は第２のラインメモリ３００の出力ＣＬＤＢ
〔７，…，０〕を選択的に出力する。一方、第２のマル
チプレクサ５４は、第３選択信号Ｖｓｅｌ１が０又は１
の何れであるかに応じて、夫々、第２のラインメモリ３
００の出力ＣＬＤＢ〔７，…，０〕又は第１のラインメ
モリ２００の出力ＣＬＤＡ〔７，…，０〕を選択的に出
力する。
号Ｖｓｅｌ１が０又は１の何れであるかに応じて、夫
々、第１のラインメモリ２００の出力ＣＬＤＡ〔７，
…，０〕又は第２のラインメモリ３００の出力ＣＬＤＢ
〔７，…，０〕を選択的に出力する。一方、第２のマル
チプレクサ５４は、第３選択信号Ｖｓｅｌ１が０又は１
の何れであるかに応じて、夫々、第２のラインメモリ３
００の出力ＣＬＤＢ〔７，…，０〕又は第１のラインメ
モリ２００の出力ＣＬＤＡ〔７，…，０〕を選択的に出
力する。
【００１３】上記第１のマルチプレクサ５３の元の出力
信号を１／４倍した信号と元の出力信号は、第１の加算
器６６によって加算され、加算された結果の信号は１／
２倍された後、第３のマルチプレクサ５５の入力Ｂに供
給される。第１の加算器６６の出力が１／２倍された信
号と、第１のマルチプレクサ５３の出力を１／４倍した
信号は、第２の加算器６７によって加算され、加算され
た結果の信号は第３のマルチプレクサ５５の入力Ｃに供
給される。第３のマルチプレクサ５５は、更に、第１の
ラインメモリ２００の出力ＣＬＤＡ〔７，…，０〕が入
力Ａに供給され、前記第１のマルチプレクサ５３の出力
が１／２倍された信号が入力Ｄに供給される。第３のマ
ルチプレクサ５５は、第１の選択信号Ｓ０と第２の選択
信号Ｓ１の組合せに応じて上記入力Ａ、Ｂ、Ｃ及びＤに
供給された信号を選択して出力する。例えば、第３のマ
ルチプレクサ５５は、Ｓ０＝０かつＳ１＝０の場合に入
力Ａを選択的に出力し、Ｓ０＝０かつＳ１＝１の場合に
入力Ｂを選択的に出力し、Ｓ０＝１かつＳ１＝０の場合
に入力Ｃを選択的に出力し、Ｓ０＝１かつＳ１＝１の場
合に入力Ｄを選択的に出力する。
信号を１／４倍した信号と元の出力信号は、第１の加算
器６６によって加算され、加算された結果の信号は１／
２倍された後、第３のマルチプレクサ５５の入力Ｂに供
給される。第１の加算器６６の出力が１／２倍された信
号と、第１のマルチプレクサ５３の出力を１／４倍した
信号は、第２の加算器６７によって加算され、加算され
た結果の信号は第３のマルチプレクサ５５の入力Ｃに供
給される。第３のマルチプレクサ５５は、更に、第１の
ラインメモリ２００の出力ＣＬＤＡ〔７，…，０〕が入
力Ａに供給され、前記第１のマルチプレクサ５３の出力
が１／２倍された信号が入力Ｄに供給される。第３のマ
ルチプレクサ５５は、第１の選択信号Ｓ０と第２の選択
信号Ｓ１の組合せに応じて上記入力Ａ、Ｂ、Ｃ及びＤに
供給された信号を選択して出力する。例えば、第３のマ
ルチプレクサ５５は、Ｓ０＝０かつＳ１＝０の場合に入
力Ａを選択的に出力し、Ｓ０＝０かつＳ１＝１の場合に
入力Ｂを選択的に出力し、Ｓ０＝１かつＳ１＝０の場合
に入力Ｃを選択的に出力し、Ｓ０＝１かつＳ１＝１の場
合に入力Ｄを選択的に出力する。
【００１４】上記第２のマルチプレクサ５４の元の出力
信号を１／２倍した信号と元の出力信号は、第３の加算
器６８によって加算され、加算された結果の信号は１／
４倍された後、第４のマルチプレクサ５６の入力Ｂに供
給される。第４のマルチプレクサ５６は、更に、入力Ａ
が接地され、第２のマルチプレクサ５４の出力が１／８
倍された信号が入力Ｃに供給され、第２のマルチプレク
サ５４の出力が１／２倍された信号が入力Ｄに供給され
る。第４のマルチプレクサ５６は、上記第３のマルチプ
レクサ５５と同様に、第１の選択信号Ｓ０と第２の選択
信号Ｓ１の組合せに応じて、例えば、Ｓ０＝０かつＳ１
＝０の場合に入力Ａを選択的に出力し、Ｓ０＝０かつＳ
１＝１の場合に入力Ｂを選択的に出力し、Ｓ０＝１かつ
Ｓ１＝０の場合に入力Ｃを選択的に出力し、Ｓ０＝１か
つＳ１＝１の場合に入力Ｄを選択的に出力する。第４の
加算器６９は、この第３及び第４のマルチプレクサ５
５，５６の出力を加算する。Ｄフリップフロップ５１
は、前記第４の加算器６９の出力をラッチする。ここ
で、第１及び第２の選択信号Ｓ０，Ｓ１で前記マルチプ
レクサ５５，５６を制御する場合、偶数及び奇数フィー
ルドのいずれが対応するフィールドであるかを決定する
必要がある。更にフィールドの決定に応じて第１及び第
２の選択信号Ｓ０，Ｓ１のうちの一つによって適切な係
数値が選択されうる。
信号を１／２倍した信号と元の出力信号は、第３の加算
器６８によって加算され、加算された結果の信号は１／
４倍された後、第４のマルチプレクサ５６の入力Ｂに供
給される。第４のマルチプレクサ５６は、更に、入力Ａ
が接地され、第２のマルチプレクサ５４の出力が１／８
倍された信号が入力Ｃに供給され、第２のマルチプレク
サ５４の出力が１／２倍された信号が入力Ｄに供給され
る。第４のマルチプレクサ５６は、上記第３のマルチプ
レクサ５５と同様に、第１の選択信号Ｓ０と第２の選択
信号Ｓ１の組合せに応じて、例えば、Ｓ０＝０かつＳ１
＝０の場合に入力Ａを選択的に出力し、Ｓ０＝０かつＳ
１＝１の場合に入力Ｂを選択的に出力し、Ｓ０＝１かつ
Ｓ１＝０の場合に入力Ｃを選択的に出力し、Ｓ０＝１か
つＳ１＝１の場合に入力Ｄを選択的に出力する。第４の
加算器６９は、この第３及び第４のマルチプレクサ５
５，５６の出力を加算する。Ｄフリップフロップ５１
は、前記第４の加算器６９の出力をラッチする。ここ
で、第１及び第２の選択信号Ｓ０，Ｓ１で前記マルチプ
レクサ５５，５６を制御する場合、偶数及び奇数フィー
ルドのいずれが対応するフィールドであるかを決定する
必要がある。更にフィールドの決定に応じて第１及び第
２の選択信号Ｓ０，Ｓ１のうちの一つによって適切な係
数値が選択されうる。
【００１５】上記の場合、奇数フィールドのときと偶数
フィールドのときの第１〜第３選択信号Ｓ０，Ｓ１，Ｖ
ｓｅｌ１の状態は図３の（Ｇ）〜（Ｋ）に示されてい
る。図３の（Ｋ）は第３選択信号Ｖｓｅｌｌを示してい
る。第３選択信号Ｖｓｅｌ１は、図２の第１及び第２マ
ルチプレクサ５３，５４の制御信号を制御することによ
りフィルタのハードウェアを簡略化することができる。
同様に、図３の（Ｇ）は奇数フィールドのときの図２の
第３及び第４マルチプレクサ５５，５６を制御する制御
信号Ｓ０を、（Ｈ）は奇数フィールドのときの図２の第
３及び第４マルチプレクサ５５，５６を制御する制御信
号Ｓ１をそれぞれ示す。また、図３の（Ｉ），（Ｊ）は
偶数フィールドのときの図２に示す第３及び第４マルチ
プレクサ５５，５６を制御する制御信号Ｓ０，Ｓ１を示
している。このようにすると、奇数及び偶数フィールド
のときのハードウェアを簡略化することが可能になる。
フィルタの係数値は次の表の通りである。
フィールドのときの第１〜第３選択信号Ｓ０，Ｓ１，Ｖ
ｓｅｌ１の状態は図３の（Ｇ）〜（Ｋ）に示されてい
る。図３の（Ｋ）は第３選択信号Ｖｓｅｌｌを示してい
る。第３選択信号Ｖｓｅｌ１は、図２の第１及び第２マ
ルチプレクサ５３，５４の制御信号を制御することによ
りフィルタのハードウェアを簡略化することができる。
同様に、図３の（Ｇ）は奇数フィールドのときの図２の
第３及び第４マルチプレクサ５５，５６を制御する制御
信号Ｓ０を、（Ｈ）は奇数フィールドのときの図２の第
３及び第４マルチプレクサ５５，５６を制御する制御信
号Ｓ１をそれぞれ示す。また、図３の（Ｉ），（Ｊ）は
偶数フィールドのときの図２に示す第３及び第４マルチ
プレクサ５５，５６を制御する制御信号Ｓ０，Ｓ１を示
している。このようにすると、奇数及び偶数フィールド
のときのハードウェアを簡略化することが可能になる。
フィルタの係数値は次の表の通りである。
【００１６】
【表１】
【００１７】例えば、表１の最上行には、奇数フィール
ドに対し、Ｖｓｅｌ１＝０、Ｓ０＝０、Ｓ１＝０の場
合、第３のマルチプレクサ５５からの出力１＊ＣＬＤＡ
と、第４のマルチプレクサ５６からの出力０＊ＣＬＤＢ
の合計が新たなラインデータとして得られることが示さ
れている。このとき、ＣＬＤＢ〔７，…，０〕に対する
係数値はＸ（即ち、ＣＬＤＢには割り当てられない）で
あり、ＣＬＤＡ〔７，…，０〕に対する係数値は１であ
る。一方、偶数フィールドに対し、例えば、表１の最下
行に示す如く、Ｖｓｅｌ１＝１、Ｓ０＝１、Ｓ１＝０の
場合、第３のマルチプレクサ５５からの出力７／８＊Ｃ
ＬＤＢと、第４のマルチプレクサ５６からの出力１／８
＊ＣＬＤＡの合計が新たなラインデータとして得られ
る。このとき、ＣＬＤＢ〔７，…，０〕に対する係数値
は７／８であり、ＣＬＤＡ〔７，…，０〕に対する係数
値は１／８である。
ドに対し、Ｖｓｅｌ１＝０、Ｓ０＝０、Ｓ１＝０の場
合、第３のマルチプレクサ５５からの出力１＊ＣＬＤＡ
と、第４のマルチプレクサ５６からの出力０＊ＣＬＤＢ
の合計が新たなラインデータとして得られることが示さ
れている。このとき、ＣＬＤＢ〔７，…，０〕に対する
係数値はＸ（即ち、ＣＬＤＢには割り当てられない）で
あり、ＣＬＤＡ〔７，…，０〕に対する係数値は１であ
る。一方、偶数フィールドに対し、例えば、表１の最下
行に示す如く、Ｖｓｅｌ１＝１、Ｓ０＝１、Ｓ１＝０の
場合、第３のマルチプレクサ５５からの出力７／８＊Ｃ
ＬＤＢと、第４のマルチプレクサ５６からの出力１／８
＊ＣＬＤＡの合計が新たなラインデータとして得られ
る。このとき、ＣＬＤＢ〔７，…，０〕に対する係数値
は７／８であり、ＣＬＤＡ〔７，…，０〕に対する係数
値は１／８である。
【００１８】図５の（Ｂ）は本発明により２：３の比率
に垂直拡大された画面を概略的に示す図である。縦横比
が２：３の画面は、同図の（Ａ）に示した３：４の比率
に垂直拡大された画面と比べて、安定性と解像度が改良
されている。上述した本発明の詳細な説明では具体的な
実施例について説明したが、本発明の範囲を外れない限
り多様な変形が可能であることは勿論である。特に、本
発明の実施例では特定の係数値を有する場合を例として
説明しているが、異なる係数値を有するフィルタの実現
時にも同一の方法で適用が可能である。したがって、本
発明の範囲は説明した実施例に限定して定められてはい
けないし、特許請求の範囲だけでなくこの特許請求の範
囲と均等なものにより定めなければならない。
に垂直拡大された画面を概略的に示す図である。縦横比
が２：３の画面は、同図の（Ａ）に示した３：４の比率
に垂直拡大された画面と比べて、安定性と解像度が改良
されている。上述した本発明の詳細な説明では具体的な
実施例について説明したが、本発明の範囲を外れない限
り多様な変形が可能であることは勿論である。特に、本
発明の実施例では特定の係数値を有する場合を例として
説明しているが、異なる係数値を有するフィルタの実現
時にも同一の方法で適用が可能である。したがって、本
発明の範囲は説明した実施例に限定して定められてはい
けないし、特許請求の範囲だけでなくこの特許請求の範
囲と均等なものにより定めなければならない。
【００１９】
【発明の効果】以上述べてきたように本発明は、安定な
状態で解像度がよい垂直拡大画面が得られる効果があ
る。
状態で解像度がよい垂直拡大画面が得られる効果があ
る。
【図１】本発明による画面垂直拡大回路の構成図であ
る。
る。
【図２】図１においてディジタルフィルタの具体回路図
である。
である。
【図３】（Ａ）〜（Ｋ）は本発明の動作波形図である。
【図４】本発明による２：３の垂直拡大動作の概要図で
ある。
ある。
【図５】（Ａ）は従来技術による３：４の縦横比の画面
を示し、（Ｂ）は本発明により得られた２：３の縦横比
の画面を示す図である。
を示し、（Ｂ）は本発明により得られた２：３の縦横比
の画面を示す図である。
１００ フィールドメモリ ２００，３００ ラインメモリ ４００ ディジタルフィルタ ５１，５２，５７ Ｄフリップフロップ ５３〜５６ マルチプレクサ ６６〜６９ 加算器 ５８〜６５ 係数乗算器
Claims (8)
- 【請求項１】 カラー信号を貯蔵するフィールドメモリ
と、前記フィールドメモリの読出イネーブル信号に等し
い書込イネーブル信号に同期して動作し、前記フィール
ドメモリからライン単位で出力されるデータを貯蔵する
第１のラインメモリと、前記フィールドメモリの読出イ
ネーブル信号に等しい書込イネーブル信号に同期して動
作し、前記第１のラインメモリから出力されるデータを
貯蔵する第２のラインメモリとを有して画面を垂直方向
に拡大する回路であって、 偶数あるいは奇数フィールドを区分する信号を発生する
手段と、 前記第１のラインメモリと前記第２のラインメモリの出
力ラインデータに、前記偶数または奇数フィールドの区
分信号に応じた所定の係数を乗算するための手段と、 前記各係数が乗算された二つのラインデータを加えて新
たなラインデータを出力する手段とからなることを特徴
とする画面垂直拡大回路。 - 【請求項２】 新たに発生される一つのラインデータ
と、画面上前記新たに発生されるラインデータより上又
は下の位置にある他のラインデータとの間の相関関係に
応じて相関度が高い場合に大きな加重値を施す係数を乗
算する請求項１記載の回路。 - 【請求項３】 前記係数は偶数フィールドで１／８，７
／８，１／２である請求項１記載の回路。 - 【請求項４】 前記係数は奇数フィールドで１，３／
８，５／８である請求項１記載の回路。 - 【請求項５】 Ｒ−Ｙ，Ｂ−Ｙ成分を乗算することによ
り得たカラー信号を貯蔵するフィールドメモリと、前記
フィールドメモリの読出イネーブル信号と同一の書込イ
ネーブル信号に同期して動作し、前記フィールドメモリ
からライン単位で出力されるデータを貯蔵する第１のラ
インメモリと、前記フィールドメモリの読出イネーブル
信号に等しい書込イネーブル信号に同期して動作し、前
記第１のラインメモリから出力されるデータを貯蔵する
第２のラインメモリとを有して画面を垂直方向に拡大す
る回路であって、 前記第１及び第２のラインメモリから出力されるライン
データを第３の選択信号に応じて選択的に出力する第１
及び第２のマルチプレクサと、 前記第１のマルチプレクサの元の出力信号を１／４倍し
た信号と元の出力信号とを加算する第１の加算器と、 前記第１の加算器の出力を１／２倍した信号と前記第１
のマルチプレクサの出力と１／４倍した信号とを加算す
る第２の加算器と、 前記第１のマルチプレクサの出力を１／２倍した信号を
入力されて偶数フィールドあるいは奇数フィールドを区
分する信号に基づいて選択的に出力する第３のマルチプ
レクサと、 前記第２のマルチプレクサの出力を１／２倍した信号と
元の出力信号とを加算する第３加算器と、 前記第２のマルチプレクサの出力をそれぞれ１／２，１
／８倍した信号と前記第３の加算器の出力を１／４倍し
た信号とを入力され、偶数フィールドまたは奇数フィー
ルドの区分信号に基づいて選択的に出力する第４のマル
チプレクサと、前記第３及び第４のマルチプレクサの出
力を加算する第４の加算器とからなることを特徴とする
画面垂直拡大回路。 - 【請求項６】 カラー信号を貯蔵するフィールドメモリ
と、前記フィールドメモリの読出イネーブル信号に等し
い書込イネーブル信号に同期して動作し、前記フィール
ドメモリからライン単位で出力されるデータを貯蔵する
第１のラインメモリと、前記フィールドメモリの読出イ
ネーブル信号に等しい書込イネーブル信号に同期して動
作し、前記第１のラインメモリから出力されるデータを
貯蔵する第２のラインメモリとを有する回路において画
面を２：３の比率で垂直拡大する方法であって、 偶数または奇数フィールドを指定する段階と、 前記第１のラインメモリと前記第２のラインメモリの出
力ラインデータに、前記偶数あるいは奇数フィールドの
指定結果に応じて所定の係数を乗算する段階と、 前記各係数が乗算された二つのラインデータを加算して
新たなラインデータを出力する段階とからなることを特
徴とする画面垂直拡大方法。 - 【請求項７】 前記係数は偶数フィールドで１／８，７
／８，１／２である請求項６記載の方法。 - 【請求項８】 前記係数は奇数フィールドで１，３／
８，５／８である請求項６又は請求項７記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940038080A KR960028234A (ko) | 1994-12-28 | 1994-12-28 | 화면 수직 확대회로 및 방법 |
| KR38080/1994 | 1994-12-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08265801A true JPH08265801A (ja) | 1996-10-11 |
| JP2883031B2 JP2883031B2 (ja) | 1999-04-19 |
Family
ID=19404406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7337429A Expired - Fee Related JP2883031B2 (ja) | 1994-12-28 | 1995-12-25 | 画面垂直拡大回路及び方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5786802A (ja) |
| JP (1) | JP2883031B2 (ja) |
| KR (1) | KR960028234A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10191191A (ja) | 1996-12-26 | 1998-07-21 | Hitachi Ltd | 映像表示装置 |
| JP3633189B2 (ja) * | 1997-03-07 | 2005-03-30 | ソニー株式会社 | 画像サイズ可変装置、画像サイズ可変方法、及びモニタ装置 |
| US7697073B2 (en) * | 2005-12-06 | 2010-04-13 | Raytheon Company | Image processing system with horizontal line registration for improved imaging with scene motion |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0654301A (ja) * | 1992-07-31 | 1994-02-25 | Hitachi Ltd | 簡易型ｅｄｔｖデコーダ装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5223928A (en) * | 1988-06-14 | 1993-06-29 | Matsushita Electric Industrial Co., Ltd. | Television receiver |
| US5119082A (en) * | 1989-09-29 | 1992-06-02 | International Business Machines Corporation | Color television window expansion and overscan correction for high-resolution raster graphics displays |
| JP2842913B2 (ja) * | 1990-01-24 | 1999-01-06 | 株式会社日立製作所 | ワイドテレビジョン信号処理回路 |
| EP0467683A3 (en) * | 1990-07-19 | 1992-09-02 | Canon Kabushiki Kaisha | Image processing apparatus |
| US5488389A (en) * | 1991-09-25 | 1996-01-30 | Sharp Kabushiki Kaisha | Display device |
-
1994
- 1994-12-28 KR KR1019940038080A patent/KR960028234A/ko not_active IP Right Cessation
-
1995
- 1995-12-25 JP JP7337429A patent/JP2883031B2/ja not_active Expired - Fee Related
- 1995-12-28 US US08/579,673 patent/US5786802A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0654301A (ja) * | 1992-07-31 | 1994-02-25 | Hitachi Ltd | 簡易型ｅｄｔｖデコーダ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5786802A (en) | 1998-07-28 |
| KR960028234A (ko) | 1996-07-22 |
| JP2883031B2 (ja) | 1999-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2652402B2 (ja) | 拡大ビデオ画像発生回路 | |
| JPH087567B2 (ja) | 画像表示装置 | |
| WO2001022739A9 (en) | Effecting video transitions between video streams | |
| JPS62142476A (ja) | テレビジョン受像機 | |
| US5434624A (en) | Apparatus for producing a multi-scene video signal | |
| JP2883031B2 (ja) | 画面垂直拡大回路及び方法 | |
| JP3154190B2 (ja) | 汎用走査周期変換装置 | |
| JP2003316331A (ja) | 表示装置 | |
| JPH06138834A (ja) | ディスプレイ装置 | |
| JP4334160B2 (ja) | 子画面表示用の映像信号処理回路 | |
| JP2944284B2 (ja) | 多画面表示装置 | |
| JPH06178202A (ja) | 画像縮小装置 | |
| JPH10341415A (ja) | 画像処理装置 | |
| KR950012663B1 (ko) | 크로스바 망을 이용한 화상 시스템 및 그 시스템의 엑세스 제어방법 | |
| JP2003189261A (ja) | 映像信号表示処理装置 | |
| JPH0636577B2 (ja) | テレビジョンデジタルビデオエフェクト装置 | |
| JP2721387B2 (ja) | ビデオ信号処理回路 | |
| JP3013526B2 (ja) | 映像合成装置 | |
| JPS59149390A (ja) | 映像信号発生装置 | |
| JP2000020014A (ja) | 画像表示装置 | |
| KR100194036B1 (ko) | 영상기기의 타임베이스 정정회로 | |
| JPS62282378A (ja) | 画像補間拡大回路 | |
| KR920006067B1 (ko) | 온스크린 디스플레이장치에 있어서 문자 보간회로 | |
| KR100224854B1 (ko) | 영상 처리 방법 | |
| JPH08149370A (ja) | 画像縮小表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080205 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090205 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |