JPH08265086A

JPH08265086A - 分配・合成回路とこの分配・合成回路を用いた注入同期発振器

Info

Publication number: JPH08265086A
Application number: JP9195495A
Authority: JP
Inventors: Kenji Kamogawa; 健司鴨川; Tsuneo Tokumitsu; 恒雄徳満
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1995-03-27
Filing date: 1995-03-27
Publication date: 1996-10-11
Anticipated expiration: 2017-09-30
Also published as: JP3328827B2

Abstract

(57)【要約】【目的】発振出力にふくまれる注入信号を抑圧した注
入同期発振器及びそのための分配・合成回路を提供する
ことを目的とする。【構成】少なくとも３組の入力端子と出力端子を有
し、各入力端子と各出力端子を交互に配列したとき、各
入力端子からこれに隣接する２つの出力端子への信号伝
達が非可逆であり、各入力端子と当該入力端子から非可
逆な信号伝達の可能な２つの出力端子以外の出力端子と
の間が電気的にアイソレートされ、任意の２つの入力端
子の間及び任意の２つの出力端子の間が電気的にアイソ
レートされた分配・合成回路を用い、その第１の出力端
子と第２の入力端子の間に増幅器を結合し、第１の入力
端子に注入信号を入力し、第２の出力端子から発振出力
を得る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＩＣ化に適したマイク
ロ波およびミリ波注入同期発振器に関するものである。

【０００２】

【従来の技術】図９は従来の方向性結合器を用いた分配
・合成回路の例である。方向性結合器１００の１端子１
０１に入力された信号は、通過端子である１０２と１０
３に分配される。端子１０１と１０４は電気的にアイソ
レートされているため、端子１０４から信号は出力され
ない。また、端子１０２と１０３にある移相差で信号を
入力すると、合成した信号が端子１０１または１０４か
ら出力され、方向性結合器１００は分配・合成回路とし
て動作する。ここで、方向性結合器１００は１／４波長
線路などの受動素子により構成できるので、各端子は入
力／出力を共用できる。

【０００３】しかし、図９の分配・合成回路は１／４波
長線路に起因する動作周波数帯域制限が存在し、半導体
基板上に回路を構成するモノリシックマイクロ波集積回
路（ＭＭＩＣ）では回路面積が大きくなり経済的でな
い。また、通過端子で反射した信号がアイソレーション
端子に出力するなど、外部回路の影響を受けやすい。

【０００４】図１０は上記分配・合成回路の問題点を解
決するために発明された非可逆４端子回路（Ｔ．Ｔｏｋ
ｕｍｉｔｓｕｅｔａｌ．，“Ｖｅｒｙｓｍａｌｌ
ｕｌｔｒａ−ｗｉｄｅ−ｂａｎｄＭＭＩＣｍａｇ
ｉｃＴａｎｄａｐｐｌｉｃａｔｉｏｎｓｔｏ
ｃｏｍｂｉｎｅｒｓａｎｄｄｉｖｉｄｅｒｓ，”Ｉ
ＥＥＥＴｒａｎｓ．ＭｉｃｒｏｗａｖｅＴｈｅｏ
ｒｙａｎｄＴｅｃｈ．，ｖｏｌ．３７，ｎｏ．１
２，ｐｐ．１９８５−１９００，Ｄｅｃ．１９８９）を
用いた従来の分配・合成回路である。図１０において、
１２１、１２２、１３１および１３２はそれぞれゲート
接地ＦＥＴ、１２０および１３０はゲート接地ＦＥＴ２
つを図１０内のように組み合わせた同相分配回路であ
る。非可逆４端子回路１１０は、同相分配回路１２０、
１３０を図内のようにスロット線路１２３、１２４、１
３３および１３４を介して組み合わせて構成されてい
る。１１１および１１３は非可逆４端子回路１１０の入
力端子であり、１１２および１１４は出力端子である。
ここで、トランジスタの非可逆性により、２つの入力端
子間、２つの出力端子間および出力端子から各入力端子
間はアイソレートされ、非可逆４端子回路１１０は非可
逆な２入力２出力分配・合成回路として動作する。図１
０の分配・合成回路はＤＣからトランジスタのカットオ
フ周波数まで動作し、モノリシック化に適するなどの利
点を有するため、該分配・合成回路を用いた注入同期発
振器が最近報告されている（Ｔ．Ｔｏｋｕｍｉｔｓｕ
ｅｔａｌ．，“ＡＮｏｖｅｌ，Ｉｎｊｅｃｔｉｏ
ｎ−ＬｏｃｋｅｄＯｓｃｉｌｌａｔｏｒＭＭＩＣ
ｗｉｔｈＣｏｍｂｉｎｅｄＵｌｔｒａ−Ｗｉｄｅ−
ＢａｎｄＡｃｔｉｖｅＣｏｍｂｉｎｅｒ／Ｄｉｖｉ
ｄｅｒａｎｄＡｍｐｌｉｆｉｅｒｓ，”ＩＥＥＥ
Ｔｒａｎｓ．，ＭｉｃｒｏｗａｖｅＴｈｅｏｒｙａ
ｎｄＴｅｃｈ．，ｖｏｌ．４２，ｎｏ．１２，Ｄｅ
ｃ．１９９４）。

【０００５】図１１に上記非可逆４端子回路を用いた従
来の注入同期発振器の回路図を示す。図１１において図
１０と同一のものについては同一の符号を付している。
非可逆４端子回路１１０の端子１１２と１１３の間に増
幅器１４０を接続している。ここで、端子１１２と端子
１１３は増幅器１４０から見て結合端子であり、増幅器
１４０の入出力間に帰還回路を形成し、１１２−１４０
−１１３−１１２のループの位相回りが２πの整数倍で
１以上の利得を有するとき発振を生じる。この発振器に
端子１１１を介して注入信号が入力されると、発振周波
数が注入信号に同期し、発振出力は端子１１４から取り
出される。また、ここでトランジスタで形成した非可逆
４端子回路１１０は、トランジスタの広帯域性によって
ｎ＝１の基本波および１／ｎ＝１／２、１／３、１／
４、…のサブハーモニックに対して４端子回路の動作が
保持されるため、サブハーモニック係数１／ｎの値を自
由に設定可能となり、かつサブハーモニック係数１／ｎ
の小さいサブハーモニックを注入した場合でも注入同期
発振する。

【０００６】

【発明が解決しようとする課題】しかしながら、上述の
注入同期発振器では入力端子１１１で分配された注入信
号の半分または一部が発振出力と同時に端子１１４から
出力される。即ち、注入信号の入力レベルが増加する
と、端子１１４から漏洩して出力される注入信号のレベ
ルも増加することになる。また、サブハーモニック係数
１／ｎの小さな信号を注入する場合、能動素子の非線形
性により発生した高調波は、発振出力近傍に現われるス
プリアスとして問題となる。特に、広い周波数引込範囲
を得るため、入力端子１１４の前段に増幅器を挿入し
て、レベルの大きな注入信号の高調波を発生させる場合
には、該スプリアスが深刻な問題となる。

【０００７】本発明は、上記の問題を解決するためにな
されたものであり、発振出力端子からの注入信号の出力
を従来に比べ抑圧することのできる注入同期発振器を得
るために不可欠な分配・合成回路を得ることを目的とす
る。

【０００８】本発明の別の目的は、前記分配・合成回路
を用いて発振出力端子からの注入信号の出力を従来に比
べ抑圧することのできる注入同期発振器を得ることにあ
る。

【０００９】

【課題を解決するための手段】上記目的を達成するため
の本発明の特徴は、少なくとも３組の入力端子と出力端
子を有し、各入力端子と各出力端子を交互に配列したと
き、各入力端子からこれに隣接する２つの出力端子への
信号伝達が非可逆であり、各入力端子と当該入力端子か
ら非可逆な信号伝達の可能な２つの出力端子以外の出力
端子との間が電気的にアイソレートされ、任意の２つの
入力端子の間が電気的にアイソレートされ、任意の２つ
の出力端子の間が電気的にアイソレートされている分配
・合成回路にある。

【００１０】本発明の別の特徴は、第１、第２および第
３の入力端子と第１、第２および第３の出力端子を有
し、第１の入力端子から第１の出力端子および第３の出
力端子への信号伝達が非可逆であり、第２の入力端子か
ら第１の出力端子および第２の出力端子への信号伝達が
非可逆であり、第３の入力端子から第２の出力端子およ
び第３の出力端子への信号伝達が非可逆であり、第１の
入力端子と第２の入力端子間、第１の入力端子と第３の
入力端子間、第２の入力端子と第３の入力端子間、第１
の出力端子と第２の出力端子間、第１の出力端子と第３
の出力端子間、第２の出力端子と第３の出力端子間、第
１の入力端子と第２の出力端子間、第２の入力端子と第
３の出力端子間および第３の入力端子と第１の出力端子
間が電気的にアイソレートされた分配・合成回路にあ
る。

【００１１】本発明の別の特徴は、前記分配・合成回路
が６個のゲート接地ＦＥＴを有し、第１のゲート接地Ｆ
ＥＴのソースと第２のゲート接地ＦＥＴのソースとを前
記第１の入力端子に接続し、第３のゲート接地ＦＥＴの
ソースと第４のゲート接地ＦＥＴのソースを前記第２の
入力端子に接続し、第５のゲート接地ＦＥＴのソースと
第６のゲート接地ＦＥＴのソースとを前記第３の入力端
子に接続し、第２のゲート接地ＦＥＴのドレインと第３
のゲート接地ＦＥＴのドレインとを前記第１の出力端子
に接続し、第４のゲート接地ＦＥＴのドレインと第５の
ゲート接地ＦＥＴのドレインとを前記第２の出力端子に
接続し、第６のゲート接地ＦＥＴのドレインと第１のゲ
ート接地ＦＥＴのドレインとを前記第３の出力端子に接
続した分配・合成回路にある。

【００１２】本発明の別の特徴は、前記のいずれかの分
配・合成回路と、該分配・合成回路の第１の出力端子と
第２の入力端子間に前記分配・合成回路の動作周波数帯
の少なくとも一部の帯域で動作する増幅器が接続され、
前記第１の入力端子から注入信号を入力し、第２の出力
端子から発振出力を得る注入同期発振器にある。

【００１３】本発明の別の特徴は、前記のいずれかの分
配・合成回路と、該分配・合成回路の第１の出力端子と
第２の入力端子間に前記分配・合成回路の動作周波数帯
の少なくとも一部の帯域で動作する第１の増幅器が接続
され、第３の出力端子と第３の入力端子間に前記分配・
合成回路の動作周波数帯の少なくとも一部の帯域で動作
する第２の増幅器が接続され、第１の入力端子から注入
信号を入力し、第２の出力端子から発振出力を得る注入
同期発振器にある。

【００１４】本発明の別の特徴は、前記のいずれかの分
配・合成回路と、該分配・合成回路の第１の出力端子と
第２の入力端子間に前記分配・合成回路の動作周波数帯
の少なくとも一部の帯域で動作する第１の増幅器が接続
され、第２の出力端子と第３の入力端子間に前記分配・
合成回路の動作周波数帯の少なくとも一部の帯域で動作
する第２の増幅器が接続され、第１の入力端子から注入
信号を入力し、第３の出力端子から発振出力を得る注入
同期発振器にある。

【００１５】本発明の別の特徴は、前記増幅器の少なく
ともひとつと直列に、前記分配・合成回路の動作周波数
帯の少なくとも一部の帯域で動作する可変移相器が挿入
される、注入同期発振器にある。

【００１６】

【作用】以上のように構成することにより、注入信号の
入力端子と電気的にアイソレートされた端子から発振信
号が出力されるため、出力端子からの注入信号の漏洩を
従来に比較して抑圧することができる。また、分配・合
成回路はゲート接地ＦＥＴなどの能動素子を用いて形成
しているので、出力端子からの注入信号の漏洩の抑圧を
ＤＣからカットオフ周波数まで広帯域に実現できる。従
って、サブハーモニック係数１／ｎの小さな信号を注入
する場合、発振出力近傍に現われるスプリアスを抑圧す
ることができる。また、モノリシック化に適しているた
め、半導体プロセスを用いて注入同期発振器が小型、高
集積に形成できる。

【００１７】また、従来の注入同期発振器では、分配さ
れた２つの注入信号の１つは全く利用できないととも
に、上述したようなスプリアスとして出力端子から出力
されるが、注入信号の出力する端子と発振出力端子が異
なっているため（かつ電気的にアイソレートしてい
る）、分配された２つの注入信号を有効に活用すること
ができる。その内容については、実施例で詳しく述べ
る。

【００１８】

【実施例】以下、図面を参照して本発明による実施例に
ついて説明する。

【００１９】（第１の実施例）図１は、本発明の分配・
合成回路の第１の実施例である。図１において１０は非
可逆多端子回路であって、１１は第１の入力端子、１３
は第２の入力端子、１５は第３の入力端子、１２は第１
の出力端子、１４は第２の出力端子、１６は第３の出力
端子である。端子１１より入力した信号は端子１２およ
び１６にのみ分配され、端子１３より入力した信号は端
子１２および１４にのみ分配され、端子１５より入力し
た信号は端子１４および１６のみに分配され、端子１１
−１３間、端子１３−１５間、端子１５−１１間、端子
１２−１４間、端子１４−１６間、および端子１６−１
２間には信号の伝達はない（アイソレートされてい
る）。図中の矢印は該信号伝達の様子を示す。非可逆多
端子回路１０は、入力端子（１１、１３、１５）より入
力した信号は該入力端子と隣り合う２つの出力端子へ分
配され、出力端子（１２、１４、１６）からは該出力端
子と隣り合う２つの入力端子から分配された信号が合成
されて出力する、分配・合成回路として動作することが
できる。

【００２０】本発明の第１の実施例では各入力端子と電
気的にアイソレートされた出力端子を有するので、第１
の実施例を用いることにより、発振出力端子からの注入
信号の出力を従来に比較して抑圧することのできる注入
同期発振器を実現することができる。

【００２１】（第２の実施例）図２は本発明の分配・合
成回路の第２の実施例である。図２において図１と同一
のものについては同一の符号を付している。２１、２
２、３１、３２、４１および４２はそれぞれゲート接地
ＦＥＴ、２０、３０および４０はゲート接地ＦＥＴ２つ
を図２内のように組み合わせた同相分配回路である。こ
こで、トランジスタとして電界効果トランジスタを用い
ているので、Ｓはソース、Ｄはドレイン、Ｇはゲートを
表す。

【００２２】非可逆多端子回路１０では端子１１（２
３）に入力した信号は端子１２（２５）と端子１６（２
４）にのみ伝達され、端子１３（３３）に入力した信号
は端子１２（３４）と端子１４（３５）にのみ伝達さ
れ、端子１５（４３）に入力した信号は端子１４（４
４）と端子１６（４５）にのみ伝達され、そのほかの端
子、例えば端子１１（２３）から端子１３（３３）、１
４（３５、４４）、１５（３３）への伝達は該分配回路
の非可逆性により阻止される。また、各分配１回路の出
力端子インピーダンスは非常に高いから端子２３、３３
および端子４３には分配回路で分配される信号がそのま
ま伝達する。従って、図２の中の非可逆多端子回路１０
に設定した信号経路が任意の周波数で（広帯域に）成立
し、広帯域な分配・合成回路として動作する。

【００２３】図３は、本発明の第２の実施例の分配・合
成回路の入力端子１１から出力端子１２、１４および１
６への信号伝達の周波数特性を計算した結果である。端
子１１から端子１４への伝達はＤＣからカットオフ周波
数（〜２３ＧＨｚ）まで広帯域に渡って−２５ｄＢ以下
と電気的にアイソレートされている。したがって、第２
の実施例を用いることにより、発振出力端子からの注入
信号の出力を従来に比較して（端子１２または１６への
出力）２０ｄＢ以上抑圧することのできる注入同期発振
器を実現することができる。また、本発明の第２の実施
例の分配・合成回路は能動素子を用いて構成しているた
めモノリシック化に適し、半導体プロセスを用いて小
型、高集積に形成できる。

【００２４】第２の実施例において、電界効果トランジ
スタの代わりにバイポーラトランジスタを用いてもよ
い。また、実施例ではゲート接地ＦＥＴを用いている
が、これに限らず他の接地形式（ドレイン接地またはソ
ース接地）を用いてもよい。

【００２５】（第３の実施例）図４は、本発明の分配・
合成回路の第３の実施例である。図４において図１と同
一のものについては同一の符号を付している。

【００２６】１０は非可逆多端子回路であって、１１は
第１の入力端子、１３は第２の入力端子、１５は第３の
入力端子、１７は第４の入力端子、１２は第１の出力端
子、１４は第２の出力端子、１６は第３の出力端子、１
８は第４の出力端子である。端子１１より入力した信号
は端子１２および１８にのみ分配され、端子１３より入
力した信号は端子１２および１４にのみ分配され、端子
１５より入力した信号は端子１４および１６のみに分配
され、端子１７より入力した信号は端子１６および１８
のみに分配され、端子１１、１３、１５および１７間に
は信号の伝達はない（アイソレートされている）。図中
の矢印は該信号伝達の様子を示す。また、端子１２、１
４、１６および１８間には信号の伝達はない。非可逆多
端子回路１０は、入力端子（１１、１３、１５、１７）
より入力した信号は該入力端子と隣り合う２つの出力端
子へ分配され、出力端子（１２、１４、１６、１８）か
らは該出力端子と隣り合う２つの入力端子から分配され
た信号が合成されて出力する、分配・合成回路として動
作することができる。

【００２７】以上の第３の実施例によれば、第１の実施
例の効果に加えて、１つの入力端子とアイソレートされ
た２つの出力端子を有するので注入同期発振器の構成の
自由度が大きくなる。詳細については、後述する本発明
の注入同期発振器の実施例で述べる。

【００２８】第３の実施例においては、４入力４出力の
非可逆多端子回路であるが、あらゆる２つの入力端子間
およびあらゆる２つの出力端子間が電気的にアイソレー
トされたｎ入力ｎ出力（ｎ＝５、６、７、…）の非可逆
多端子分配・合成回路であってもよい。

【００２９】（第４の実施例）図５は本発明の注入同期
発振器の第１の実施例である。図５において図１と同一
のものについては同一の符号を付している。

【００３０】１０は本発明の分配・合成回路である非可
逆多端子回路であって、１１は第１の入力端子、１３は
第２の入力端子、１５は第３の入力端子、１２は第１の
出力端子、１４は第２の出力端子、１６は第３の出力端
子である。５０は増幅器で、５１と５２はそれぞれ入力
端子、出力端子である。増幅器５０の入力端子５１は非
可逆多端子回路１０の端子１２に接続され、増幅器５０
の出力端子５２は非可逆多端子回路１０の端子１３に接
続されている。ここで、非可逆多端子回路１０の端子１
３と端子１２は増幅器５０から見て結合端子であり、増
幅器５０の入出力間に帰還回路を形成し、１２−５１−
５２−１３−１２のループの位相回りが２πの整数倍で
１以上の利得を有するとき自由発振を生じる。

【００３１】非可逆多端子回路１０の端子１１より高安
定・低位相雑音の信号を入力するとその一部が端子１２
を介して増幅器５０に入力され、発振中の増幅器の非線
形性によって高調波が生じる。この高調波が上記自由発
振周波数付近の場合には、該発振周波数と高調波とにう
ねりが生じ、これが零になるように状態が変化して注入
信号に同期した発振状態になる。発振出力は端子１３を
介して端子１４に出力され、非可逆多端子回路１０の非
可逆性により信号入力端子１１には現われない。従っ
て、端子１１が不整合の状態であったとしても発振出力
の一部が端子１１で反射されて該発振ループに再注入さ
れることはない。また同様に、端子１４での反射波は他
のどの端子にも現われないので再注入されない。つま
り、外部回路の影響を受けにくい構成である。

【００３２】また、端子１１で分配された注入信号の残
りの部分は端子１６から出力されるが、該信号の一部が
端子１６で反射されて、発振出力端子１４に現われるこ
とはない。従って、以上の注入同期発振器の第１の実施
例は出力端子からの注入信号の出力を従来に比較して抑
圧することができる。また、分配・合成回路はゲート接
地ＦＥＴなどの能動素子を用いて形成しているので、出
力端子からの注入信号の出力の抑圧をＤＣからカットオ
フ周波数まで広帯域に実現できる。従って、サブハーモ
ニック係数１／ｎの小さな信号を注入する場合、発振出
力近傍に現われるスプリアスを抑圧することができる。
また、モノリシック化に適しているため、半導体プロセ
スを用いて注入同期発振器が小型、高集積に形成でき
る。

【００３３】また、端子１４からは端子１１より入力す
る高安定・低位相雑音の信号の一部を取り出すことがで
きるため、本発明の注入同期発振器を従属接続した場合
に該出力は後段の注入信号として利用することができ
る。

【００３４】（第５の実施例）図６は本発明の注入同期
発振器の第２の実施例である。図６において図１と同一
のものについては同一の符号を付している。

【００３５】１０は本発明の分配・合成回路である非可
逆多端子回路であって、１１は第１の入力端子、１３は
第２の入力端子、１５は第３の入力端子、１２は第１の
出力端子、１４は第２の出力端子、１６は第３の出力端
子である。５０、６０は増幅器で、５１、５２、６１、
６２はそれぞれ該増幅器５０（６０）の入力端子、出力
端子である。増幅器５０の入力端子５１は非可逆多端子
回路１０の端子１２に接続され、増幅器５０の出力端子
５２は非可逆多端子回路１０の端子１３に接続されてい
る。また、増幅器６０の入力端子６１は非可逆多端子回
路１０の端子１６に接続され、増幅器６０の出力端子５
２は非可逆多端子回路１０の端子１５に接続されてい
る。ここで、非可逆多端子回路１０の端子１３（１５）
と端子１２（１６）は増幅器５０（６０）から見て結合
端子であり、増幅器５０（６０）の入出力間に帰還回路
を形成し、１２−５１−５２−１３−１２（１６−６１
−６２−１５−１６）のループの位相回りが２πの整数
倍で１以上の利得を有するとき自由発振を生じる。

【００３６】非可逆多端子回路１０の端子１１より高安
定・低位相雑音の信号を入力するとその一部が端子１２
（１６）を介して増幅器５０（６０）に入力され、発振
中の増幅器の非線形性によって高調波が生じる。この高
調波が上記自由発振周波数付近の場合には、該発振周波
数と高調波とにうねりが生じ、これが零になるように状
態が変化して注入信号に同期した発振状態になる。発振
出力は端子１３（１５）を介して端子１４より出力す
る。

【００３７】以上の注入同期発振器の第２の実施例は、
本発明の注入同期発振器の第１の実施例と同様の効果に
加えて、入力端子１１で分配された２つの信号を注入信
号として用いることができるとともに、１２−５１−５
２−１３−１２のループと１６−６１−６２−１５−１
６のループで発振した信号を合成して端子１４から出力
するので従来に比較して出力を３ｄＢ向上できる（分配
回路で発生する分配損失がキャンセルできる）。

【００３８】（第６の実施例）図７は本発明の注入同期
発振器の第３の実施例である。図７において図１と同一
のものについては同一の符号を付している。

【００３９】１０は本発明の分配・合成回路である非可
逆多端子回路であって、１１は第１の入力端子、１３は
第２の入力端子、１５は第３の入力端子、１７は第４の
入力端子、１２は第１の出力端子、１４は第２の出力端
子、１６は第３の出力端子、１８は第４の出力端子であ
る。７０、８０は増幅器で、７１、７２、８１、８２は
それぞれ該増幅器７０（８０）の入力端子、出力端子で
ある。増幅器７０の入力端子７１は非可逆多端子回路１
０の端子１２に接続され、増幅器７０の出力端子７２は
非可逆多端子回路１０の端子１３に接続されている。ま
た、増幅器８０の入力端子８１は非可逆多端子回路１０
の端子１４に接続され、増幅器８０の出力端子８２は非
可逆多端子回路１０の端子１５に接続されている。ここ
で、非可逆多端子回路１０の端子１３（１５）と端子１
２（１４）は増幅器７０（８０）から見て結合端子であ
り、増幅器７０（８０）の入出力間に帰還回路を形成
し、１２−７１−７２−１３−１２（１４−８１−８２
−１５−１４）のループの位相回りが２πの整数倍で１
以上の利得を有するとき自由発振を生じる。ここで、ル
ープ１４−８１−８２−１５−１４での自由発振周波数
がループ１２−７１−７２−１３−１２の自由発振周波
数の整数倍になるようにする。

【００４０】非可逆多端子回路１０の端子１１より高安
定・低位相雑音の信号を入力するとその一部が端子１２
を介して増幅器７０に入力され、発振中の増幅器の非線
形性によって高調波が生じる。この高調波が上記自由発
振周波数付近の場合には、該発振周波数と高調波とにう
ねりが生じ、これが零になるように状態が変化して注入
信号に同期した発振状態になる。発振出力は端子１３を
介して端子１４に出力され、増幅器８０に入力される。
ここで、発振中の増幅器８０の非線形性によって高調波
が生じ、ループ１４−８１−８２−１５−１４で同期し
た発振状態になる。該発振出力は端子１５を介して端子
１６より出力される。

【００４１】以上の注入同期発振器の第３の実施例は、
本発明の注入同期発振器の第１の実施例と同様の効果に
加えて、ループ１２−７１−７２−１３−１２で同期し
た発振出力を注入信号としてループ１４−８１−８２−
１５−１４に注入し、同期発振させるためより高い周波
数の発振信号を得ることが可能となる。

【００４２】（その他の実施例）実施例４から６では発
振ループ内に増幅器を挿入し、ループの位相回りが２π
の整数倍になるように形成しているが、図８に示すよう
に該発振ループ内に可変移相器（または可変移相器と遅
延線路の従属接続）を挿入してもよい。図８のように構
成することにより可変移相器の位相量を変化させ、自由
発振周波数を変えることができるため周波数引込範囲を
広げることができる。

【００４３】

【発明の効果】以上記述したように請求項１から３の本
発明によれば、入力端子と電気的にアイソレートされた
出力端子を有する分配・合成回路を実現できる。また、
該分配・合成回路はゲート接地ＦＥＴなどの能動素子を
用いて形成しているので、電気的な特性をＤＣからカッ
トオフ周波数まで広帯域に実現できる。また、該分配・
合成回路はモノリシック化に適しているため、半導体プ
ロセスを用いて小型、高集積に形成できる。

【００４４】また、請求項４から７によれば、注入信号
の入力端子と電気的にアイソレートされた端子から発振
信号が出力されるため、出力端子からの注入信号の漏洩
を従来に比較して抑圧することができる。また、サブハ
ーモニック係数１／ｎの小さな信号を注入する場合、発
振出力近傍に現われるスプリアスを従来に比較して抑圧
することができる。また、従来の注入同期発振器では、
分配された２つの注入信号の１つは全く利用できないと
ともに、上述したようなスプリアスとして出力端子から
出力されるが、注入信号の出力する端子と発振出力端子
が異なっているため（かつ電気的にアイソレートしてい
る）、分配された２つの注入信号を有効に活用すること
ができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例である分配・合成回路の
回路図である。

【図２】本発明の第２の実施例である分配・合成回路の
回路図である。

【図３】本発明の第２の実施例である分配・合成回路の
周波数特性である。

【図４】本発明の第３の実施例である分配・合成回路の
回路図である。

【図５】本発明の第１の実施例である注入同期発振器の
回路図である。

【図６】本発明の第２の実施例である注入同期発振器の
回路図である。

【図７】本発明の第３の実施例である注入同期発振器の
回路図である。

【図８】本発明のその他の実施例である注入同期発振器
の回路図である。

【図９】方向性結合器を用いた従来の分配・合成回路の
回路図である。

【図１０】非可逆４端子回路を用いた従来の分配・合成
回路の回路図である。

【図１１】非可逆４端子回路を用いた従来の注入同期発
振器の回路図である。

【符号の説明】

１０非可逆多端子回路１１、１２、１３、１４、１５、１６、１７、１８端
子２０、３０、４０ゲート接地ＦＥＴ分配回路２１、２２、３１、３２、４１、４２ゲート接地ＦＥ
Ｔ２３、２４、２５、３３、３４、３５、４３、４４、４
５端子５０、６０、７０、８０増幅器５１、５２、６１、６２、７１、７２、８１、８２端
子１００方向性結合器１０１、１０２、１０３、１０４端子１１０非可逆４端子回路１１１、１１２、１１３、１１４端子１２０、１３０ゲート接地ＦＥＴ分配回路１２１、１２２、１３１、１３２ゲート接地ＦＥＴ１２３、１２４、１３３、１３４スロット線路ＳソースＤドレインＧゲート１４０増幅器

Claims

【特許請求の範囲】

【請求項１】少なくとも３組の入力端子と出力端子を
有し、各入力端子と各出力端子を交互に配列したとき、
各入力端子からこれに隣接する２つの出力端子への信号
伝達が非可逆であり、各入力端子と当該入力端子から非可逆な信号伝達の可能
な２つの出力端子以外の出力端子との間が電気的にアイ
ソレートされ、任意の２つの入力端子の間が電気的にアイソレートさ
れ、任意の２つの出力端子の間が電気的にアイソレートされ
ていることを特徴とする、分配・合成回路。
【請求項２】第１、第２および第３の入力端子と第
１、第２および第３の出力端子を有し、第１の入力端子から第１の出力端子および第３の出力端
子への信号伝達が非可逆であり、第２の入力端子から第
１の出力端子および第２の出力端子への信号伝達が非可
逆であり、第３の入力端子から第２の出力端子および第
３の出力端子への信号伝達が非可逆であり、第１の入力端子と第２の入力端子間、第１の入力端子と
第３の入力端子間、第２の入力端子と第３の入力端子
間、第１の出力端子と第２の出力端子間、第１の出力端
子と第３の出力端子間、第２の出力端子と第３の出力端
子間、第１の入力端子と第２の出力端子間、第２の入力
端子と第３の出力端子間および第３の入力端子と第１の
出力端子間が電気的にアイソレートされたことを特徴と
する請求項１記載の分配・合成回路。
【請求項３】前記分配・合成回路が６個のゲート接地
ＦＥＴを有し、第１のゲート接地ＦＥＴのソースと第２
のゲート接地ＦＥＴのソースとを前記第１の入力端子に
接続し、第３のゲート接地ＦＥＴのソースと第４のゲー
ト接地ＦＥＴのソースを前記第２の入力端子に接続し、
第５のゲート接地ＦＥＴのソースと第６のゲート接地Ｆ
ＥＴのソースとを前記第３の入力端子に接続し、第２の
ゲート接地ＦＥＴのドレインと第３のゲート接地ＦＥＴ
のドレインとを前記第１の出力端子に接続し、第４のゲ
ート接地ＦＥＴのドレインと第５のゲート接地ＦＥＴの
ドレインとを前記第２の出力端子に接続し、第６のゲー
ト接地ＦＥＴのドレインと第１のゲート接地ＦＥＴのド
レインとを前記第３の出力端子に接続したことを特徴と
する請求項２記載の分配・合成回路。
【請求項４】請求項１から３記載のいずれかの分配・
合成回路と、該分配・合成回路の第１の出力端子と第２
の入力端子間に前記分配・合成回路の動作周波数帯の少
なくとも一部の帯域で動作する増幅器が接続され、前記
第１の入力端子から注入信号を入力し、第２の出力端子
から発振出力を得ることを特徴とする注入同期発振器。
【請求項５】請求項２から３記載のいずれかの分配・
合成回路と、該分配・合成回路の第１の出力端子と第２
の入力端子間に前記分配・合成回路の動作周波数帯の少
なくとも一部の帯域で動作する第１の増幅器が接続さ
れ、第３の出力端子と第３の入力端子間に前記分配・合
成回路の動作周波数帯の少なくとも一部の帯域で動作す
る第２の増幅器が接続され、第１の入力端子から注入信
号を入力し、第２の出力端子から発振出力を得ることを
特徴とする注入同期発振器。
【請求項６】請求項１から３記載のいずれかの分配・
合成回路と、該分配・合成回路の第１の出力端子と第２
の入力端子間に前記分配・合成回路の動作周波数帯の少
なくとも一部の帯域で動作する第１の増幅器が接続さ
れ、第２の出力端子と第３の入力端子間に前記分配・合
成回路の動作周波数帯の少なくとも一部の帯域で動作す
る第２の増幅器が接続され、第１の入力端子から注入信
号を入力し、第３の出力端子から発振出力を得ることを
特徴とする注入同期発振器。
【請求項７】前記増幅器の少なくともひとつと直列
に、前記分配・合成回路の動作周波数帯の少なくとも一
部の帯域で動作する可変移相器が挿入される、請求項
４、５、６のいずれかひとつに記載の注入同期発振器。