JPH08265000A - 電子部品の実装方法 - Google Patents
電子部品の実装方法Info
- Publication number
- JPH08265000A JPH08265000A JP7070064A JP7006495A JPH08265000A JP H08265000 A JPH08265000 A JP H08265000A JP 7070064 A JP7070064 A JP 7070064A JP 7006495 A JP7006495 A JP 7006495A JP H08265000 A JPH08265000 A JP H08265000A
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum
- electronic components
- electronic component
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
- H05K3/146—By vapour deposition
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Supply And Installment Of Electrical Components (AREA)
Abstract
(57)【要約】
【目的】 複数の半導体素子および複数の受動素子の電
極端子間、あるいは前記半導体素子および受動素子の電
極端子と前記半導体素子および受動素子を載置する基板
上の接続端子とを電気的に接続し、回路部品を形成す
る。複数の半導体素子の電極端子間あるいは半導体素子
の電極端子と半導体素子を載置する基板を電気的に接続
し、回路部品を形成する。 【構成】 複数の半導体素子および受動素子をポリイミ
ド、ポリエステル等の絶縁性樹脂フィルムやアルミナ基
板、ガラスエポキシ基板等の絶縁性基板に配置、固定
し、半導体素子および受動素子の電極端子に対応する部
分の絶縁性材料を開孔した後、半導体素子および受動素
子間の接続部周辺にスパッタリングや真空蒸着装置等で
導電性被膜を形成し、導電性被膜をエキシマレーザーに
よって配線のパターニングをして、半導体素子および受
動素子間の電気的接続をし電子部品を作製する。
極端子間、あるいは前記半導体素子および受動素子の電
極端子と前記半導体素子および受動素子を載置する基板
上の接続端子とを電気的に接続し、回路部品を形成す
る。複数の半導体素子の電極端子間あるいは半導体素子
の電極端子と半導体素子を載置する基板を電気的に接続
し、回路部品を形成する。 【構成】 複数の半導体素子および受動素子をポリイミ
ド、ポリエステル等の絶縁性樹脂フィルムやアルミナ基
板、ガラスエポキシ基板等の絶縁性基板に配置、固定
し、半導体素子および受動素子の電極端子に対応する部
分の絶縁性材料を開孔した後、半導体素子および受動素
子間の接続部周辺にスパッタリングや真空蒸着装置等で
導電性被膜を形成し、導電性被膜をエキシマレーザーに
よって配線のパターニングをして、半導体素子および受
動素子間の電気的接続をし電子部品を作製する。
Description
【０００１】
【産業上の利用分野】本発明は、コンピュータ、無線機
器等の複数の半導体素子、受動素子等で構成される電子
部品の実装方法に関する。
器等の複数の半導体素子、受動素子等で構成される電子
部品の実装方法に関する。
【０００２】
【従来の技術】従来、このような分野の技術としては、
図４に示したような構造が知られている。図４におい
て、ガラスエポキシ基板Ａ１７、ガラスエポキシ基板Ｂ
１８はそれぞれ両面に配線１６が形成された基板で、配
線１６は銅の表面にニッケルおよび金がメッキされてお
り、ビアホール１４を通し配線１６の表裏のパターンの
導通がされている。ガラスエポキシ基板Ａ１７とガラス
エポキシ基板Ｂ１８は、ガラスエポキシ基板Ａ１７の配
線パターンとガラスエポキシ基板Ｂ１８のパターンが所
望の位置で接触するように位置合わせされ接着剤（図示
せず）で加圧固定され、３層の配線１６を形成してい
る。
図４に示したような構造が知られている。図４におい
て、ガラスエポキシ基板Ａ１７、ガラスエポキシ基板Ｂ
１８はそれぞれ両面に配線１６が形成された基板で、配
線１６は銅の表面にニッケルおよび金がメッキされてお
り、ビアホール１４を通し配線１６の表裏のパターンの
導通がされている。ガラスエポキシ基板Ａ１７とガラス
エポキシ基板Ｂ１８は、ガラスエポキシ基板Ａ１７の配
線パターンとガラスエポキシ基板Ｂ１８のパターンが所
望の位置で接触するように位置合わせされ接着剤（図示
せず）で加圧固定され、３層の配線１６を形成してい
る。
【０００３】実装方法として、まず樹脂等でパッケージ
されていない半導体素子１をガラスエポキシ基板Ａ１８
上に接着剤（図示せず）で配置固定し、半導体素子１の
アルミパッド８と配線１６を金ワイヤー１３でワイヤー
ボンディングによって接続する。次に半導体素子１接続
後、半導体素子およびＡｕワイヤー１３の保護のためエ
ポキシ系封止材２６を塗布する。続いて、抵抗２および
コンデンサ３を接着剤（図示せず）によって配置、固定
し、抵抗２の電極端子９および、コンデンサ３の電極端
子１０の近接する部分にクリーム状のハンダ１５をディ
スペンサ（図示せず）によって塗布し、約２５０℃のリ
フロー炉（図示せず）に２０秒投入してハンダによって
接続する方法が知られていた。
されていない半導体素子１をガラスエポキシ基板Ａ１８
上に接着剤（図示せず）で配置固定し、半導体素子１の
アルミパッド８と配線１６を金ワイヤー１３でワイヤー
ボンディングによって接続する。次に半導体素子１接続
後、半導体素子およびＡｕワイヤー１３の保護のためエ
ポキシ系封止材２６を塗布する。続いて、抵抗２および
コンデンサ３を接着剤（図示せず）によって配置、固定
し、抵抗２の電極端子９および、コンデンサ３の電極端
子１０の近接する部分にクリーム状のハンダ１５をディ
スペンサ（図示せず）によって塗布し、約２５０℃のリ
フロー炉（図示せず）に２０秒投入してハンダによって
接続する方法が知られていた。
【０００４】その他、半導体素子１の実装方法には、ハ
ンダバンプを用いたフリップチップ実装があり、抵抗２
およびコンデンサ３等の実装には導電接着剤によって接
続する方法が知られていた。さらにもう１つの従来例と
して、図６のフローチャートに示すように絶縁性材料に
半導体素子および受動素子をに配置、固定したのち、半
導体素子および受動素子の電極端子に対応する部分の絶
縁性材料を開孔するために、フォトレジストを塗布しフ
ォトマスクを介し紫外線を照射して現像を行い、アルカ
リ等のエッチング液に浸し絶縁性材料を穴開けをし、フ
ォトレジストを剥離する。絶縁性材料開孔後、スパッタ
リング、真空蒸着等で金属薄膜を形成し、再度フォトレ
ジストを塗布する。電極パターンの形状のフォトマスク
を介し紫外線を照射してフォトレジストの現像を行い、
酸等のエッチング液に浸し金属薄膜をパターニングし、
フォトレジストを剥離して実装を行っていた。尚、配線
を多層化する場合には絶縁性材料の塗布、フォトレジス
ト塗布、現像、エッチング、薄膜形成、パターニングの
工程を層の数だけ繰り返して回路を作製していた。
ンダバンプを用いたフリップチップ実装があり、抵抗２
およびコンデンサ３等の実装には導電接着剤によって接
続する方法が知られていた。さらにもう１つの従来例と
して、図６のフローチャートに示すように絶縁性材料に
半導体素子および受動素子をに配置、固定したのち、半
導体素子および受動素子の電極端子に対応する部分の絶
縁性材料を開孔するために、フォトレジストを塗布しフ
ォトマスクを介し紫外線を照射して現像を行い、アルカ
リ等のエッチング液に浸し絶縁性材料を穴開けをし、フ
ォトレジストを剥離する。絶縁性材料開孔後、スパッタ
リング、真空蒸着等で金属薄膜を形成し、再度フォトレ
ジストを塗布する。電極パターンの形状のフォトマスク
を介し紫外線を照射してフォトレジストの現像を行い、
酸等のエッチング液に浸し金属薄膜をパターニングし、
フォトレジストを剥離して実装を行っていた。尚、配線
を多層化する場合には絶縁性材料の塗布、フォトレジス
ト塗布、現像、エッチング、薄膜形成、パターニングの
工程を層の数だけ繰り返して回路を作製していた。
【０００５】
【発明が解決しようとする課題】従来の方法では一応複
数の半導体素子、抵抗、コンデンサ等の素子間を電気的
に接続できるが以下のような課題があった。半導体素子
をワイヤーボンディングによって基板に接続する方法で
は、ワイヤーボンディング装置に制限があるため図４に
おいてワイヤーを配線するための距離ｗが長くなってし
まい、実装エリアが大きくなってしまい、かつワイヤー
を引き出す高さｈも必要であるため厚みが厚くなってし
まうという課題があった。さらに、ワイヤー１本当たり
約０．２５秒の接続時間が必要であるため多数の接続を
するためには時間がかかり、それにともなってコストが
高くなるという課題があった。また、ハンダバンプによ
って半導体素子を接続する方法では、半導体素子のアル
ミパッド上にハンダバンプを形成する必要があり、チッ
プ単価が高くなる課題があった。又、抵抗、コンデンサ
等の受動素子をハンダによって電極配線に接続する場
合、ハンダが溶けて流れる部分としてそれぞれ少なくと
も０．５ｍｍ程度ずつ離す必要があり、つまり隣合う素
子との距離を１ｍｍ以上離すことが必要で高密度化に限
界があり、最終的に製造する回路の小型化ができないと
いう課題もあった。
数の半導体素子、抵抗、コンデンサ等の素子間を電気的
に接続できるが以下のような課題があった。半導体素子
をワイヤーボンディングによって基板に接続する方法で
は、ワイヤーボンディング装置に制限があるため図４に
おいてワイヤーを配線するための距離ｗが長くなってし
まい、実装エリアが大きくなってしまい、かつワイヤー
を引き出す高さｈも必要であるため厚みが厚くなってし
まうという課題があった。さらに、ワイヤー１本当たり
約０．２５秒の接続時間が必要であるため多数の接続を
するためには時間がかかり、それにともなってコストが
高くなるという課題があった。また、ハンダバンプによ
って半導体素子を接続する方法では、半導体素子のアル
ミパッド上にハンダバンプを形成する必要があり、チッ
プ単価が高くなる課題があった。又、抵抗、コンデンサ
等の受動素子をハンダによって電極配線に接続する場
合、ハンダが溶けて流れる部分としてそれぞれ少なくと
も０．５ｍｍ程度ずつ離す必要があり、つまり隣合う素
子との距離を１ｍｍ以上離すことが必要で高密度化に限
界があり、最終的に製造する回路の小型化ができないと
いう課題もあった。
【０００６】また、もう１つの図６に示す実装方法の場
合は一応高密度化、小型化は可能であるが絶縁性材料の
開孔や金属薄膜のパターニングの際にフォトレジストの
塗布、現像工程、エッチング工程の手間が掛かり結果的
にコストが上がってしまう課題があった。さらに、フォ
トレジストへの露光の際にはフォトレジスト表面の凹凸
を露光時の紫外線の回り込みを防ぐために、少なくとも
５μｍ以下にする必要があり素子の大きさが異なる場
合、凹凸のばらつき管理が非常に困難であった。
合は一応高密度化、小型化は可能であるが絶縁性材料の
開孔や金属薄膜のパターニングの際にフォトレジストの
塗布、現像工程、エッチング工程の手間が掛かり結果的
にコストが上がってしまう課題があった。さらに、フォ
トレジストへの露光の際にはフォトレジスト表面の凹凸
を露光時の紫外線の回り込みを防ぐために、少なくとも
５μｍ以下にする必要があり素子の大きさが異なる場
合、凹凸のばらつき管理が非常に困難であった。
【０００７】
【課題を解決するための手段】本発明では、複数の半導
体素子および受動素子を配置、固定し、半導体素子およ
び受動素子の電極端子に対応する部分の絶縁性材料を開
孔をする。続いて、半導体素子および受動素子間の接続
部周辺にスパッタリングや真空蒸着によって導電性被膜
を形成し、導電性被膜をエキシマレーザーによって配線
のパターニングをし、半導体素子および受動素子間の電
気的接続を行うことによって電子部品を製造する。尚、
配線を多層化する場合は、絶縁性材料を塗布、開孔、導
電性被膜形成およびエキシマレーザーによる配線のパタ
ーニング工程を繰り返し行う。
体素子および受動素子を配置、固定し、半導体素子およ
び受動素子の電極端子に対応する部分の絶縁性材料を開
孔をする。続いて、半導体素子および受動素子間の接続
部周辺にスパッタリングや真空蒸着によって導電性被膜
を形成し、導電性被膜をエキシマレーザーによって配線
のパターニングをし、半導体素子および受動素子間の電
気的接続を行うことによって電子部品を製造する。尚、
配線を多層化する場合は、絶縁性材料を塗布、開孔、導
電性被膜形成およびエキシマレーザーによる配線のパタ
ーニング工程を繰り返し行う。
【０００８】
【作用】以上のような方法により、ワイヤーボンディン
グのように接続に必要な距離や高さが必要でないため非
常に小さなエリアでの接続ができ、つまり製造する電子
部品の小型、薄型化が可能となる。さらに、１本ずつ接
続する必要がなく、エキシマレーザーのパターマスクの
形状に一括して複数本のパターンの加工ができるため、
接続に要する時間が少なく、しかも、素子の接続と基板
の配線パターン形成が同時にできるので結果的に安価な
電子部品の製作が可能となる。また、半導体素子のアル
ミパッド上にバンプを形成する必要がなく、半導体素子
のコストダウンも可能となる。
グのように接続に必要な距離や高さが必要でないため非
常に小さなエリアでの接続ができ、つまり製造する電子
部品の小型、薄型化が可能となる。さらに、１本ずつ接
続する必要がなく、エキシマレーザーのパターマスクの
形状に一括して複数本のパターンの加工ができるため、
接続に要する時間が少なく、しかも、素子の接続と基板
の配線パターン形成が同時にできるので結果的に安価な
電子部品の製作が可能となる。また、半導体素子のアル
ミパッド上にバンプを形成する必要がなく、半導体素子
のコストダウンも可能となる。
【０００９】また、抵抗、コンデンサ等の受動素子を接
続する場合、ハンダや導電性接着剤を必要としないた
め、ハンダが溶けて流れる部分として間隔を１ｍｍも開
ける必要がないため高密度化が可能で、最終的に製造す
る電子部品の小型化、薄型化、低コスト化が可能とな
る。
続する場合、ハンダや導電性接着剤を必要としないた
め、ハンダが溶けて流れる部分として間隔を１ｍｍも開
ける必要がないため高密度化が可能で、最終的に製造す
る電子部品の小型化、薄型化、低コスト化が可能とな
る。
【００１０】さらに、絶縁性材料の開孔や金属薄膜のパ
ターニングの際にフォトレジストの塗布、現像工程、エ
ッチング工程の必要がなく短時間でしかも安価にて製造
が可能となる。尚、エキシマレーザー加工機のパターニ
ングでは２〜３ｍｍ程度照射時の焦点深度があるため表
面の凹凸の管理が容易である。
ターニングの際にフォトレジストの塗布、現像工程、エ
ッチング工程の必要がなく短時間でしかも安価にて製造
が可能となる。尚、エキシマレーザー加工機のパターニ
ングでは２〜３ｍｍ程度照射時の焦点深度があるため表
面の凹凸の管理が容易である。
【００１１】
【実施例】以下に、この発明の実施例を図面に基づいて
説明する。図１、３は本発明の実施例の素子実装方法に
よって作製した電子部品の断面図で、図５は本発明の実
施例の素子実装方法を示すフローチャートである。１は
ベアチップ状の厚み０．５ｍｍの半導体素子、２は抵
抗、３はコンデンサで厚み５０μｍのポリイミドフィル
ム４にエポキシ接着剤（図示せず）で固定する。各素子
間の間隔は０．２ｍｍでロボット（図示せず）にて精度
良く位置決めして固定した。素子固定後、半導体素子１
上のアルミパッド８、抵抗２の２つの電極端子９および
コンデンサ３の２つの電極端子１０に対応する部分のポ
リイミドフィルム４を図７に示すエキシマレーザー加工
機を使用し穴開け加工を行った。１９はレーザー発振器
で２０はポリイミドフィルム４の開孔しようとする形状
の穴のあけられたステンレス製のパターンマスクで、レ
ーザービーム２５はパターンマスク２０の穴の部分だけ
通過し、ミラー２１で素子を固定したワーク２３に対し
て垂直方向に反射され、縮小率１／２のレンズ２２で集
光されワーク２３に照射される。パターンマスク２０の
パターン形状はワーク上に形成するパターンの２倍の大
きさである。本実施例では、ワーク２３に到達するレー
ザービーム２５をエネルギー密度４００ｍＪ／ｃｍ
2 で、１００Ｈｚ、約３００ショットを素子を固定した
面の逆面から照射し、直径０．０５ｍｍの開孔５を開け
アルミパッド８、電極端子９、１０を露出させた。ポリ
イミドフィルム４開孔後、開孔５側にスパッタリング装
置によってアルミ膜を３０００Å形成し、開孔５のパタ
ーンマスク２０からアルミ電極６のパターンが描かれた
マスクに変更し、開孔形成と同様な方法でエネルギー密
度４００ｍＪ／ｃｍ2 、で１０Ｈｚ、２ショット照射し
不要なアルミ膜を除去し、第１層目のアルミ電極６のパ
ターン６を形成した。図３の単層のアルミ電極の場合は
保護層としてオーバーコート１３を塗布し電子部品形成
が終了する。図１の多層配線の場合は、続いてポリイミ
ドコーティング材７を１０μｍ塗布し、約２５０℃で加
熱硬化させ絶縁層を形成する。第１層目のアルミ電極６
と接続したい配線の部分のポリイミドコーティング材７
を前述のポリイミドフィルム４の加工と同様にエキシマ
レーザー加工機でエネルギー密度４００ｍＪ／ｃｍ2 、
１００Ｈｚ、７０ショット照射し開孔５を形成する。同
様にしてスパッタリング装置でアルミ膜を形成し、エキ
シマレーザー加工機で所望の形状に第２層目のアルミ電
極６をパターニングをする。このポリイミドコーティン
グ材７の塗布工程以降を繰り返すことでさらに多層化が
行え、本実施例では３層構造の電子部品を作製した。こ
のようにして作製した電子部品の厚みは素子の厚みを含
め約０．６ｍｍで非常に薄型化を達成できた。また、８
５℃、湿度８５％で１０００時間の試験において試験前
と比較して配線の抵抗値、配線の密着性等共に変化がな
かった。
説明する。図１、３は本発明の実施例の素子実装方法に
よって作製した電子部品の断面図で、図５は本発明の実
施例の素子実装方法を示すフローチャートである。１は
ベアチップ状の厚み０．５ｍｍの半導体素子、２は抵
抗、３はコンデンサで厚み５０μｍのポリイミドフィル
ム４にエポキシ接着剤（図示せず）で固定する。各素子
間の間隔は０．２ｍｍでロボット（図示せず）にて精度
良く位置決めして固定した。素子固定後、半導体素子１
上のアルミパッド８、抵抗２の２つの電極端子９および
コンデンサ３の２つの電極端子１０に対応する部分のポ
リイミドフィルム４を図７に示すエキシマレーザー加工
機を使用し穴開け加工を行った。１９はレーザー発振器
で２０はポリイミドフィルム４の開孔しようとする形状
の穴のあけられたステンレス製のパターンマスクで、レ
ーザービーム２５はパターンマスク２０の穴の部分だけ
通過し、ミラー２１で素子を固定したワーク２３に対し
て垂直方向に反射され、縮小率１／２のレンズ２２で集
光されワーク２３に照射される。パターンマスク２０の
パターン形状はワーク上に形成するパターンの２倍の大
きさである。本実施例では、ワーク２３に到達するレー
ザービーム２５をエネルギー密度４００ｍＪ／ｃｍ
2 で、１００Ｈｚ、約３００ショットを素子を固定した
面の逆面から照射し、直径０．０５ｍｍの開孔５を開け
アルミパッド８、電極端子９、１０を露出させた。ポリ
イミドフィルム４開孔後、開孔５側にスパッタリング装
置によってアルミ膜を３０００Å形成し、開孔５のパタ
ーンマスク２０からアルミ電極６のパターンが描かれた
マスクに変更し、開孔形成と同様な方法でエネルギー密
度４００ｍＪ／ｃｍ2 、で１０Ｈｚ、２ショット照射し
不要なアルミ膜を除去し、第１層目のアルミ電極６のパ
ターン６を形成した。図３の単層のアルミ電極の場合は
保護層としてオーバーコート１３を塗布し電子部品形成
が終了する。図１の多層配線の場合は、続いてポリイミ
ドコーティング材７を１０μｍ塗布し、約２５０℃で加
熱硬化させ絶縁層を形成する。第１層目のアルミ電極６
と接続したい配線の部分のポリイミドコーティング材７
を前述のポリイミドフィルム４の加工と同様にエキシマ
レーザー加工機でエネルギー密度４００ｍＪ／ｃｍ2 、
１００Ｈｚ、７０ショット照射し開孔５を形成する。同
様にしてスパッタリング装置でアルミ膜を形成し、エキ
シマレーザー加工機で所望の形状に第２層目のアルミ電
極６をパターニングをする。このポリイミドコーティン
グ材７の塗布工程以降を繰り返すことでさらに多層化が
行え、本実施例では３層構造の電子部品を作製した。こ
のようにして作製した電子部品の厚みは素子の厚みを含
め約０．６ｍｍで非常に薄型化を達成できた。また、８
５℃、湿度８５％で１０００時間の試験において試験前
と比較して配線の抵抗値、配線の密着性等共に変化がな
かった。
【００１２】図２は本発明の他の実施例の素子実装方法
によって作製した電子部品の断面図である。１はベアチ
ップ状の厚み０．５ｍｍの半導体素子、２は抵抗、３は
コンデンサである。１１は厚み０．７ｍｍのアルミナ基
板で半導体素子１、抵抗２、コンデンサ３等の素子が挿
入されるように深さ０．５ｍｍの凹部１２が形成されて
いる。このアルミナ基板１１の凹部１２にそれぞれの素
子をエポキシ接着剤（図示せず）を用いロボット（図示
せず）にて精度良く位置決めして固定した。素子固定
後、各素子と凹部１２の隙間およびアルミナ基板１１が
極力平坦になるようにポリイミドコーティング材７をお
よそ５０μｍの厚みとなるように塗布する。ポリイミド
コーティング材７塗布後、半導体素子１上のアルミパッ
ド８、抵抗２の２つの電極端子９およびコンデンサ３の
２つの電極端子１０に対応する部分のポリイミドコーテ
ィング材７に図７に示すエキシマレーザー加工機を使用
し穴開け加工を行った。
によって作製した電子部品の断面図である。１はベアチ
ップ状の厚み０．５ｍｍの半導体素子、２は抵抗、３は
コンデンサである。１１は厚み０．７ｍｍのアルミナ基
板で半導体素子１、抵抗２、コンデンサ３等の素子が挿
入されるように深さ０．５ｍｍの凹部１２が形成されて
いる。このアルミナ基板１１の凹部１２にそれぞれの素
子をエポキシ接着剤（図示せず）を用いロボット（図示
せず）にて精度良く位置決めして固定した。素子固定
後、各素子と凹部１２の隙間およびアルミナ基板１１が
極力平坦になるようにポリイミドコーティング材７をお
よそ５０μｍの厚みとなるように塗布する。ポリイミド
コーティング材７塗布後、半導体素子１上のアルミパッ
ド８、抵抗２の２つの電極端子９およびコンデンサ３の
２つの電極端子１０に対応する部分のポリイミドコーテ
ィング材７に図７に示すエキシマレーザー加工機を使用
し穴開け加工を行った。
【００１３】１９はレーザー発振器で２０はポリイミド
フィルム４の開孔しようとする形状の穴のあけられたス
テンレス製のパターンマスクで、レーザービーム２５は
パターンマスク２０の穴の部分だけ通過し、ミラー２１
で素子を固定したワーク２３に対して垂直方向に反射さ
れ、縮小率１／２のレンズ２２で集光されワーク２３に
照射される。パターンマスク２０のパターン形状はワー
ク上に形成するパターンの２倍の大きさである。
フィルム４の開孔しようとする形状の穴のあけられたス
テンレス製のパターンマスクで、レーザービーム２５は
パターンマスク２０の穴の部分だけ通過し、ミラー２１
で素子を固定したワーク２３に対して垂直方向に反射さ
れ、縮小率１／２のレンズ２２で集光されワーク２３に
照射される。パターンマスク２０のパターン形状はワー
ク上に形成するパターンの２倍の大きさである。
【００１４】本実施例では、ワーク２３に到達するレー
ザービーム２５をエネルギー密度４００ｍＪ／ｃｍ
2 で、１００Ｈｚ、約３００ショットを素子を照射し、
直径０．０５ｍｍの開孔５を開けアルミパッド８、電極
端子９、１０を露出させた。ポリイミドコーティング材
７を開孔後、開孔５側にスパッタリング装置によってア
ルミ膜を３０００Å形成し、開孔５のパターンマスク２
０からアルミ電極６のパターンが描かれたマスクに変更
し、開孔形成と同様な方法でエネルギー密度４００ｍＪ
／ｃｍ2 、で１０Ｈｚ、２ショット照射し不要なアルミ
膜を除去し、第１層目のアルミ電極６のパターンを形成
した。
ザービーム２５をエネルギー密度４００ｍＪ／ｃｍ
2 で、１００Ｈｚ、約３００ショットを素子を照射し、
直径０．０５ｍｍの開孔５を開けアルミパッド８、電極
端子９、１０を露出させた。ポリイミドコーティング材
７を開孔後、開孔５側にスパッタリング装置によってア
ルミ膜を３０００Å形成し、開孔５のパターンマスク２
０からアルミ電極６のパターンが描かれたマスクに変更
し、開孔形成と同様な方法でエネルギー密度４００ｍＪ
／ｃｍ2 、で１０Ｈｚ、２ショット照射し不要なアルミ
膜を除去し、第１層目のアルミ電極６のパターンを形成
した。
【００１５】続いて図１の実施例と同様にポリイミドコ
ーティング材７を１０μｍ塗布し、約２５０℃で加熱硬
化させ２層目の絶縁層を形成する。第１層目のアルミ電
極６と接続したい配線の部分のポリイミドコーティング
材７を前述のポリイミドコーティング材７の加工と同様
にエキシマレーザー加工機でエネルギー密度４００ｍＪ
／ｃｍ2 、１００Ｈｚ、７０ショット照射し開孔５を形
成する。同様にしてスパッタリング装置でアルミ膜を３
０００Å形成し、エキシマレーザー加工機で所望の形状
に第２層目のアルミ電極６をパターニングをする。この
ポリイミドコーティング材７の塗布工程以降を繰り返す
ことでさらに多層化が行え、本実施例では３層構造の電
子部品を作製した。このようにして作製した電子部品の
厚みは素子の厚みを含め約０．７５ｍｍで非常に薄型化
を達成できた。また、８５℃、湿度８５％で１０００時
間の試験において試験前と比較して配線の抵抗値、配線
の密着性等共に変化がなかった。
ーティング材７を１０μｍ塗布し、約２５０℃で加熱硬
化させ２層目の絶縁層を形成する。第１層目のアルミ電
極６と接続したい配線の部分のポリイミドコーティング
材７を前述のポリイミドコーティング材７の加工と同様
にエキシマレーザー加工機でエネルギー密度４００ｍＪ
／ｃｍ2 、１００Ｈｚ、７０ショット照射し開孔５を形
成する。同様にしてスパッタリング装置でアルミ膜を３
０００Å形成し、エキシマレーザー加工機で所望の形状
に第２層目のアルミ電極６をパターニングをする。この
ポリイミドコーティング材７の塗布工程以降を繰り返す
ことでさらに多層化が行え、本実施例では３層構造の電
子部品を作製した。このようにして作製した電子部品の
厚みは素子の厚みを含め約０．７５ｍｍで非常に薄型化
を達成できた。また、８５℃、湿度８５％で１０００時
間の試験において試験前と比較して配線の抵抗値、配線
の密着性等共に変化がなかった。
【００１６】尚、本実施例では電気的接続にアルミ電極
を用いたが銅、ニッケル、クロム等の他の電極材料を用
いても良く、各素子を固定するフィルムにポリイミドフ
ィルムを用いたがポリエステルフィルムやポリカーボネ
ートフィルム等を用いても良い。また、本実施例では３
層までの配線について行ったが、ノイズ等の悪影響がな
い限りさらに配線を多層化させてもよく、搭載した半導
体素子、抵抗、コンデンサが一つずつの場合について説
明したが基板を大きくすることによってそれぞれ必要な
素子だけ搭載可能である。
を用いたが銅、ニッケル、クロム等の他の電極材料を用
いても良く、各素子を固定するフィルムにポリイミドフ
ィルムを用いたがポリエステルフィルムやポリカーボネ
ートフィルム等を用いても良い。また、本実施例では３
層までの配線について行ったが、ノイズ等の悪影響がな
い限りさらに配線を多層化させてもよく、搭載した半導
体素子、抵抗、コンデンサが一つずつの場合について説
明したが基板を大きくすることによってそれぞれ必要な
素子だけ搭載可能である。
【００１７】
【発明の効果】この発明は以上説明したように、ワイヤ
ーボンディングを必要としないためワイヤーの接続に要
する距離や高さが必要でないため非常に小さなエリアで
の接続ができ、つまり製造する電子部品の小型、薄型化
が可能である。さらに、各部品ごとに接続する必要がな
く、エキシマレーザーのパターマスクの形状に合わせて
一括してパターンの加工ができるため、接続に要する時
間が少なく、しかも、素子の接続と基板の配線パターン
形成が同時にできるので結果的に安価な電子部品の製作
が可能である。また、半導体素子のアルミパッド上にバ
ンプを形成する必要がなく、半導体素子のコストダウン
も可能である。
ーボンディングを必要としないためワイヤーの接続に要
する距離や高さが必要でないため非常に小さなエリアで
の接続ができ、つまり製造する電子部品の小型、薄型化
が可能である。さらに、各部品ごとに接続する必要がな
く、エキシマレーザーのパターマスクの形状に合わせて
一括してパターンの加工ができるため、接続に要する時
間が少なく、しかも、素子の接続と基板の配線パターン
形成が同時にできるので結果的に安価な電子部品の製作
が可能である。また、半導体素子のアルミパッド上にバ
ンプを形成する必要がなく、半導体素子のコストダウン
も可能である。
【００１８】また、抵抗、コンデンサ等の受動素子を接
続する場合、ハンダや導電性接着剤を必要としないた
め、ハンダが溶けて流れる部分のために従来例のように
１ｍｍもの間隔をとる必要がないため高密度化が可能
で、最終的に製造する電子部品の小型化、薄型化、低コ
スト化が可能となった。
続する場合、ハンダや導電性接着剤を必要としないた
め、ハンダが溶けて流れる部分のために従来例のように
１ｍｍもの間隔をとる必要がないため高密度化が可能
で、最終的に製造する電子部品の小型化、薄型化、低コ
スト化が可能となった。
【００１９】さらに、絶縁性材料の開孔や金属薄膜のパ
ターニングの際にフォトレジストの塗布、現像工程、エ
ッチング工程の必要がなく短時間でしかも安価にて製造
が可能で、エキシマレーザー加工機のパターニングでは
２〜３ｍｍ程度照射時の焦点深度があるため表面の凹凸
の管理が容易になった。
ターニングの際にフォトレジストの塗布、現像工程、エ
ッチング工程の必要がなく短時間でしかも安価にて製造
が可能で、エキシマレーザー加工機のパターニングでは
２〜３ｍｍ程度照射時の焦点深度があるため表面の凹凸
の管理が容易になった。
【図１】本発明の素子実装方法によって作製した電子部
品の断面図である。
品の断面図である。
【図２】本発明の素子実装方法によって作製した電子部
品の断面図である。
品の断面図である。
【図３】本発明の素子実装方法によって作製した電子部
品の断面図である。
品の断面図である。
【図４】従来の素子実装方法によって作製した電子部品
の断面図である。
の断面図である。
【図５】本発明の素子実装方法のフローチャートであ
る。
る。
【図６】従来のの素子実装方法のフローチャートであ
る。
る。
【図７】本発明のエキシマレーザー加工機の概略図であ
る。
る。
１ 半導体素子 ２ 抵抗 ３ コンデンサ ４ ポリイミドフィルム ５ 開孔 ６ アルミ電極 ７ ポリイミドコーティング材 ８ アルミパッド ９、１０ 電極端子 １０ 接続チップ １１ アルミナ基板 １２ 凹部 １３ オーバーコート １７ ガラスエポキシ基板Ａ １８ ガラスエポキシ基板Ｂ １９ レーザー発振器 ２１ ミラー ２２ レンズ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 万代 雅昭 千葉県千葉市美浜区中瀬１丁目８番地 セ イコー電子工業株式会社内 (72)発明者 竹内 均 千葉県千葉市美浜区中瀬１丁目８番地 セ イコー電子工業株式会社内
Claims (4)
- 【請求項１】 複数の電子部品を基板上に載置し、該電
子部品間を電気的に接続し、回路を形成する方法におい
て、前記電子部品を絶縁性樹脂フィルムに配置、固定す
る工程と、 前記電子部品の端子が露出するように前記絶縁性樹脂フ
ィルムの裏面から開孔する工程と、前記電子部品間の接
続部周辺に導電性被膜を形成する工程と、 前記導電性被膜をエキシマレーザーによって配線のパタ
ーニングをし、前記電子部品間の電気的接続を行う工程
からなることを特徴とする電子部品の実装方法。 - 【請求項２】 複数の電子部品を基板上に載置し、該電
子部品間を電気的に接続し、回路を形成する方法におい
て、前記電子部品を絶縁性基板に配置、固定する工程
と、 前記電子部品に絶縁性樹脂材料を塗布する工程と、 前記電子部品の端子が露出するように前記絶縁性樹脂材
料を開孔する工程と、 前記電子部品間の接続部周辺に導電性被膜を形成する工
程と、 前記導電性被膜をエキシマレーザーによって配線のパタ
ーニングをし、前記電子部品間の電気的接続を行う工程
からなることを特徴とする電子部品の実装方法。 - 【請求項３】 前記絶縁性樹脂フィルムおよび絶縁性樹
脂材料の開孔はエキシマレーザーによって行うことを特
徴とする請求項１または２記載の電子部品の実装方法。 - 【請求項４】 前記導電性被膜の形成は真空被膜形成装
置によって行う事を特徴とする請求項１または２記載の
電子部品の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7070064A JPH08265000A (ja) | 1995-03-28 | 1995-03-28 | 電子部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7070064A JPH08265000A (ja) | 1995-03-28 | 1995-03-28 | 電子部品の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08265000A true JPH08265000A (ja) | 1996-10-11 |
Family
ID=13420743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7070064A Pending JPH08265000A (ja) | 1995-03-28 | 1995-03-28 | 電子部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08265000A (ja) |
-
1995
- 1995-03-28 JP JP7070064A patent/JPH08265000A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7506437B2 (en) | Printed circuit board having chip package mounted thereon and method of fabricating same | |
| US5891795A (en) | High density interconnect substrate | |
| JP3587884B2 (ja) | 多層回路基板の製造方法 | |
| US7772684B2 (en) | Electronic device and production method thereof | |
| JP3666955B2 (ja) | 可撓性回路基板の製造法 | |
| US6107119A (en) | Method for fabricating semiconductor components | |
| JPH0213949B2 (ja) | ||
| US6977349B2 (en) | Method for manufacturing wiring circuit boards with bumps and method for forming bumps | |
| KR101009110B1 (ko) | 매립 솔더 범프를 갖는 인쇄회로기판 및 그 제조방법 | |
| JP2002026489A (ja) | バンプ付き配線回路基板及びその製造方法 | |
| KR100794544B1 (ko) | 범프가 부착된 배선회로 기판 및 그 제조방법 | |
| JPH08265000A (ja) | 電子部品の実装方法 | |
| JP3057156B2 (ja) | 配線基板とその製造方法 | |
| JPH07326853A (ja) | プリント配線板のボールバンプ形成方法 | |
| JP3246954B2 (ja) | 回路部品搭載用可撓性回路配線基板の製造法 | |
| JP3207266B2 (ja) | 回路部品搭載用端子を備えた回路配線基板の製造法 | |
| JP2516142B2 (ja) | 多層基板およびその製造方法 | |
| JPH02232947A (ja) | 半導体集積回路装置およびその実装方法 | |
| JP2891538B2 (ja) | 配線基板の製造方法 | |
| JPH05226385A (ja) | 半導体装置の実装方法 | |
| JPH04242939A (ja) | 半導体装置の実装構造およびその製造方法 | |
| JP3480005B2 (ja) | 半導体装置搭載用基板 | |
| JPS5953700B2 (ja) | 実装方法 | |
| JPH08307033A (ja) | Ｉｃチップモジュール | |
| JP2968370B2 (ja) | 回路部品搭載用中間基板の製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040105 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040203 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040405 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040413 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040514 |