JPH08264894A - 半導体素子及びその製造方法 - Google Patents

半導体素子及びその製造方法

Info

Publication number
JPH08264894A
JPH08264894A JP6118795A JP6118795A JPH08264894A JP H08264894 A JPH08264894 A JP H08264894A JP 6118795 A JP6118795 A JP 6118795A JP 6118795 A JP6118795 A JP 6118795A JP H08264894 A JPH08264894 A JP H08264894A
Authority
JP
Japan
Prior art keywords
layer
substrate
gan
semiconductor
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6118795A
Other languages
English (en)
Other versions
JP3332127B2 (ja
Inventor
Mitsuhiro Kushibe
光弘 櫛部
Yoshihiro Kokubu
義弘 国分
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6118795A priority Critical patent/JP3332127B2/ja
Publication of JPH08264894A publication Critical patent/JPH08264894A/ja
Application granted granted Critical
Publication of JP3332127B2 publication Critical patent/JP3332127B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【目的】 下地基板として、安価で導電性があり表面平
坦性が高いSiを用いることができ、かつその上に良質
のGaNを形成して素子特性の向上をはかる。 【構成】 Si基板101上にMg0.4 Ca0.62
102を形成し、該層102の一部に穴を開け、その上
にGaN低温成長層103,GaN高温成長層104,
AlGaN光ガイド層105,GaN活性層106,A
lGaNクラッド層107,GaN電極層108を形成
してレーザ構造を実現する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、基板と格子定数,結晶
構造,或いは屈折率差の大きい材料を用いた半導体素子
に係わり、特にGaInAlN系材料を用いた半導体素
子、更には3次元的にチップを集積化した半導体素子及
びその製造方法に関する。
【0002】
【従来の技術】発光ダイオード等のGaNを用いた半導
体素子では、基板結晶として一般にサファイアが用いら
れる。しかし、サファイアはGaNとは格子定数が異な
っており、また熱膨張係数が異なるために、基板とGa
Nの界面からGaN側に転位が導入されて良質の結晶が
得られないという問題があった。また、サファイア基板
はへき開面を出して割ることが難しく、レーザを作製し
ようとすると端面の形成方法が難しいという問題があっ
た。さらに、Si等の半導体基板と較べると高価であ
り、また導電性がない、表面の平坦性が悪い等の問題が
あった。
【0003】一方、SiもGaNと格子定数差、熱膨張
係数の差、格子の構造の差が大きく、その上に良質のG
aN層を形成することはやはり難しかった。また、Si
上のデバイスでは通常、絶縁体としてSiO2 が用いら
れるが、このSiO2 はSiやIII-V族化合物半導体と
は結晶構造や格子定数が異なる。このため、SiO2
上に単結晶層を形成して、3次元的にデバイスを形成す
ることも難しかった。
【0004】
【発明が解決しようとする課題】このように従来、結晶
構造や格子定数の異なる基板上にGaNを形成して半導
体デバイスを形成するに際し、高価なサファイア基板を
用いても、良質のGaNを形成することはできず、さら
にサファイアはその表面平坦性が悪く導電性がないこと
から、作成される素子の特性に悪影響を及ぼす。さら
に、下地基板としてSiを用いても良質のGaNを形成
することは困難であった。
【0005】また、SiO2 の上に単結晶層を形成して
3次元的にデバイスを形成しようとしても、SiO2
SiやIII-V族化合物半導体との結晶構造や格子定数の
違いにより、素子特性の優れた3次元デバイスを作成す
ることは困難であった。
【0006】本発明は、上記の事情を考慮してなされた
もので、その目的とするところは、安価で導電性があ
り、下地基板として表面の平坦性が高いSiやSiC等
を用いることができ、かつ良質のGaInAlN系半導
体層を形成することができ、素子特性の優れた半導体素
子及びその製造方法を提供することにある。
【0007】また、本発明の他の目的は、絶縁体として
立方晶結晶を用いることで、3次元的なデバイスの集積
化を可能にした半導体素子及びその製造方法を提供する
ことにある。
【0008】
【課題を解決するための手段】上記課題を解決するため
に本発明は、次の (1)〜(9) ような構成を採用してい
る。 (1) 基板上に少なくともCax Mg1-x2 (0≦x≦
1)層を形成し、該Cax Mg1-x2 層を挟み基板の
反対側に少なくともGay Inz Al1-y-z N(0≦
y,z≦1)層を形成したこと。 (2) 基板上に少なくともC−希土類構造のMgt Ca
3-t2 (0≦t≦3)層を形成し、該Mgt Ca3-t
2 層を挟み基板の反対側に少なくともGay Inz
1-y-z N(0≦y,z≦1)層を形成したこと。 (3) 基板上に少なくともCax Mg1-x2 (0≦x≦
1)層を形成し、その上にC−希土類構造のMgt Ca
3-t2 (0≦t≦3)層を形成し、該Mgt Ca3-t
2 層を挟み基板の反対側に少なくともGay Inz
1-y-z N(0≦y,z≦1)層を形成したこと。 (4) 1〜3において、Cax Mg1-x2 層及びMgt
Ca3-t2 層の少なくとも一方は、MgとCaの組成
比が連続的又は不連続に基板側から変わっており、かつ
基板から離れるにつれてMgが高くなること。 (5) 1〜3において、Cax Mg1-x2 層及びMgt
Ca3-t2 層の少なくとも一方は、基板の表面の一部
が露出するように形成されており、基板がGayInz
Al1-y-z N層と一部接触していること。 (6) 1〜3において、基板はSi又はSiC基板である
こと。 (7) 基板上に積層された多層構造中の少なくとも一部分
にCax Mg1-x2 (0≦x≦1)層及びC−希土類
構造のMgt Ca3-t2 (0≦t≦3)層の少なくと
も一方が形成されており、Cax Mg1-x2 層又はM
t Ca3-t2層を挟んで基板と反対側に半導体層又
は電極層が形成されていること。 (8) 基板上にCax Mg1-x2 (0≦x≦1)層を形
成する工程と、その後一度成長温度よりも基板温度を下
げ、再度温度を上げて、前記Cax Mg1-x2層の上
にMg組成の異なるCax Mg1-x2 (0≦x≦1)
層を形成する工程とを含むこと。 (9) 基板上にCax Mg1-x2 (0≦x≦1)層を形
成する工程と、前記Cax Mg1-x2 層の表面を熱窒
化し、Mgt Ca3-t2 (0≦t≦3)層を形成する
工程とを含むこと。
【0009】次に、本発明の概要を更に詳しく説明す
る。本発明では、(111)Si基板上にCaF2 構造
のCax Mg1-x2 (0≦x≦1)を(111)方向
に形成する。(ここで、Cax Mg1-x2 或いはCa
MgF等と記載した場合、I族,II族,III 族,IV族,
VI族,VII 族,希土類の任意の一種或いは複数の元素を
CaF2 構造を維持する範囲内で含んでいても良い。ま
た、ルチル構造を取るものに対しては、ルチル構造を維
持する範囲内で上記I族,II族,III 族,IV族,VI族,
VII 族,希土類の任意の一種或いは複数の元素を含んで
いても良い。特に、Sr,Ba,酸素,窒素,Si,G
a,In,Al,As,Pを含んでいても良い。また、
CaF2 又はルチル構造を保つ範囲で、空孔が導入され
II族元素と弗素の比が崩れていても良い。実施例におい
てx値を限定した際にも、限定値の数%までは上記I
族,II族,III 族,IV族,VI族,VII 族,希土類,空孔
の任意の一種或いは複数を含んでいても良い。以下同
様) さらに、該Cax Mg1-x2 層の上にwurzeit 構造の
(0001)Gay Inz Al1-y-z N(0≦y,z≦
1)が形成されている。若しくは、(001)Si基板
上にCaF2 構造で(001)面方位のCax Mg1-x
2 又はc軸と基板の(001)方向が略一致したルチ
ル構造のCax Mg1-x2 を形成し、更に該Cax
1-x2 層の上に(001)キュービック構造のGa
y InzAl1-y-z N(0≦y,z≦1)を形成する。
いずれの場合にも、Gay InzAl1-y-z N層の上に
Gar Ins Al1-r-s N(0≦r,s≦1)よりなる
能動層を含むダイオード或いはトランジスタが形成され
ている。
【0010】ここで、Gay Inz Al1-y-z N層或い
はGar Ins Al1-r-s N層は格子の構造が大幅に変
わらない範囲で、Asを含んでいても良い。また、その
他のII族,III 族,IV族,V族,VI族,希土類元素を含
んでいても良い。(以下、Gay Inz All-y-z N又
はGaInAlN等と表記した場合には、これらの元素
を含んでいても良い)また、Siを基板として用いた場
合には、Cax Mg1-x2 層のCa組成は、Si基板
に最も近い領域では略x=0.97、最も遠い層で略
0.2とすると特に良い。
【0011】ここで、基板上、或いは各層の上に、との
表現は物理的上下関係を示すものではなく、基板に対し
て各層の積層方向にとの意味である。また、直接接触し
ている必要はなく、間に介在する層が存在しても何等意
味が無いことは言うまでもない。
【0012】本発明では、Si基板上に窒化物、特にC
−希土類構造のMgt Ca3-t2(0≦t≦3)(こ
こで、Mgt Ca3-t2 或いはMgCaN等と記載し
た場合、I族,II族,III 族,IV族,VI族,VII 族,希
土類の任意の一種或いは複数の元素をC−希土類構造を
維持する範囲内で含んでいても良い。特に、Sr,B
a,酸素,窒素,Si,Ga,In,Al,As,P等
を含んでいても良い。また、Mgt Ca3-t2 の基本
構造が崩れない範囲で、空孔が導入されII族元素と窒素
の3:2の比が崩れていても良い。実施例においてxの
値を限定した際にも、限定値の数%までは上記I族,II
族,III 族,IV族,VI族,VII 族,希土類,空孔の任意
の一種或いは複数を含んでいても良い。以下同様)が形
成されており、その上にGay Inz All-y-z N(0
≦y,z≦1)層が形成されており、その上にGar
s Al1-r-s (0≦r,s≦1)よりなる能動層を含
むダイオード又はトランジスタが形成されていれば良
い。
【0013】Si基板は、(111)基板でも、(10
0)基板でも良く、C−希土類構造の単位格子の1/4
のCaF2 構造からNの欠落した構造を単位格子と見立
てたときに、この単位格子がSi基板と略結晶方向軸を
揃えて、積層できていれば良い。ここで、Mgt Ca
3-t2 の組成は、Si基板の近くでMgを略0.96
とし、GaInAlN側でMgを略3とすればなお良
い。
【0014】本発明では、Si基板の上に、Cax Mg
1-x2 (0≦x≦1)層が形成され、更にC−希土類
構造のMgt Ca3-t2 (0≦t≦3)が形成されて
いても良い。この場合に、Si基板直近のCax Mg
1-x2 層のxは略0.03であり、Mgt Ca3-t
2 層近くでのxは略0.6であり、Mgt Ca3-t2
層中のCa濃度はCax Mg1-x2 層からMgt Ca
3-t2 層へ、Caの拡散が起こる程度であれば特に良
い。
【0015】本発明では、六方晶(0001)SiC基
板上にCaF2 構造のCax Mg1-x2 (0≦x≦
1)を(111)方向に形成する。さらに、wuezeit 構
造の(0001)Gay Inz All-y-z N(0≦y,
z≦1)が形成されている。若しくは、立方晶(00
1)SiC基板上にCaF2 構造で(001)面方位又
はc軸と基板の(001)方向が一致したルチル構造、
のCax Mg1-x2 (0≦x≦1)を形成し、更に
(001)キュービック構造のGay Inz All-y-z
N(0≦y,z≦1)を形成する。いずれの場合にも、
Gar Ins Al1-r-s N(0≦r,s≦1)よりなる
能動層を含むダイオード或いはトランジスタが形成され
ている。ここで、Cax Mg1-x2 層のCa組成は、
SiC基板に最も近い領域では略x=0.34、最も遠
い層で略0.2とすると、より良い。
【0016】本発明では、SiC基板上にC−希土類構
造のMgt Ca3-t2 (0≦t≦3)が形成されてお
り、その上にGay Inz All-y-z N(0≦y,z≦
1)層が形成されており、その上にGar Ins Al
1-r-s N(0≦r,s≦1)よりなる能動層を含むダイ
オード又はトランジスタが形成されていれば良い。Si
C基板は、六方晶の(0001)基板でも、立方晶の
(111)基板でも(100)基板でも良く、それぞれ
C−希土類構造の単位格子の1/4のCaF2 構造から
Nの欠落した構造を単位格子と見立てたときに、前二者
では(111)面方位で、(100)基板上では(10
0)面方位で積層できていれば良い。ここで、Mgt
3-t2 の組成は、SiC基板の近くでMgを略1.
5とし、GaInAlN側でMgを略3とすればなお良
い。
【0017】本発明では、SiC基板の上に、Cax
1-x2 (0≦x≦1)層が形成され、更にC−希土
類構造のMgt Ca3-t2 (0≦t≦3)が形成され
ていても良い。この場合に、Cax Mg1-x2 層のx
は略0.34であり、MgtCa3-t2 中のCa濃度は
Cax Mg1-x2 層とMgt Ca3-t2 層の間でC
a拡散が起こる程度であれば特によい。
【0018】本発明では、CaMgF層を以下のように
形成しても良い。Si基板やSiC基板上に第1のCa
MgF層を形成した後に温度を下げ、再び温度を上げ第
1の層よりもMg組成の高い第2のCaMgF層を形成
する。更に再び温度を下げ、再度温度を上げて、第2の
層よりもMg組成の高い第3のCaMgF層を形成す
る。このような手順の繰り返しで、CaMgF層を形成
する。
【0019】本発明では、Si基板やSiC基板上にC
aMgF層を形成した後に、表面に窒素を含むガスを流
しながら加熱することでCaMgF層の表面を窒化し
て、更にCaMgN層を形成しても良い。
【0020】本発明では、Si基板やSiC基板上の所
々に穴の開いたCaMgF層或いはCaMgN層が形成
されており、その上にGay Inz Al1-y-z N(0≦
y,z≦1)層が形成されており、穴の部分では、Ga
y Inz Al1-y-z N層と基板が直接接触していても良
い。穴の部分の幅はGay Inz All-y-z N層内でM
gが拡散する深さと略一致するよりも小さくすれば、な
お良い。
【0021】本発明では、Si等の基板上にCaMgF
層が形成されており、CaMgF層を挟んで少なくとも
基板と反対側に半導体層又は電極が形成されている。こ
こで、各層は略格子定数が一致している。
【0022】
【作用】本発明によれば、Siの(111)基板上にC
x Mg1-x2 (0≦x≦1)層を(111)方向に
形成しても良い。この場合、本来CaF2 構造のCaF
2 とルチル構造を取るMgF2 を混ぜ合わせたにも拘ら
ず、基板との関係で最も安定な構造である、CaF2
造を容易に取らせることができる。
【0023】ルチル構造でのCaF2 のa軸方向の単位
格子長は立方晶構造のGaNの単位格子よりも大きい
が、CaF2 構造を取らせたために、図8に示すように
立方晶GaNよりも単位格子の小さいCax Mg1-x
2 層を得ることができる。GaN内では、立方晶でも六
方晶でも原子間距離は殆ど変わらない。このため、Ca
2 構造のCax Mg1-x2 層を(111)方向から
見たときには、立方晶GaNの(0001)面と原子間
距離が一致するか、更に小さくすることができる。この
場合、CaF2 構造では、ZincBlend 構造のような空隙
がないので、電荷分布の方向性が弱く、(111)面方
向のSiと(0001)方向のGaNの接続において結
晶構造の違いによるスタッキングフォルトが形成される
割合を低下させることができる。
【0024】また、(001)Si基板上にCaF2
造で(001)面方位のCax Mg1-x2 を形成した
場合には、キュービックGaNを成長する際に、GaN
と格子整合する層を成長することができる。さらに、c
軸と基板の(001)方向が一致したルチル構造のCa
x Mg1-x2 を形成した場合には、MgF2 が熱力学
的により安定であるので、欠陥により結晶構造が崩れた
場合にもその広がりを抑制しつつ形成でき、良質のGa
Nを形成することができる。
【0025】特に、Cax Mg1-x2 層の組成を、S
i基板に最も近い領域では略x=0.97、最も遠い層
で略0.2とすると、CaF2 構造を取ったときに、そ
れぞれSi基板とGaN層に格子整合するので、その上
に成長するGaNの特性がより向上できる。
【0026】このように、表面の平坦性の高いSi基板
をベースにGay Inz Al1-y-zN(0≦y,z≦
1)層を形成するので、該Gay Inz Al1-y-z
層、更にGar Ins Al1-r-s N(0≦r,s≦1)
よりなる能動層を高品質に成長でき、これらを含むダイ
オード或いはトランジスタの特性を改善できる。特に、
平坦性の向上により共振器部分での光散乱等の抑制も行
えるので光半導体素子の特性向上が行える。
【0027】また本発明では、Si基板上に窒化物特に
C−希土類構造のMgt Ca3-t2 (0≦t≦3)が
形成されており、その上にGay Inz Al1-y-z
(0≦y,z≦1)層が形成されており、その上にGa
r Ins Al1-r-s N(0≦r,s≦1)よりなる能動
層を含むダイオード又はトランジスタが形成されてい
る。このため、C−希土類構造のMgt Ca3-t2
用いた場合には、Si基板との界面では立方晶のMgC
aSi層が形成され、GaNとの界面ではV族元素が一
致しており、2つのヘテロ界面での結晶構造の乱れが少
ないので、良質のGaNをSi上に成長することができ
る。
【0028】また、他の窒化物を用いた場合、基板の表
面ないし基板上に積層された介在層の表面に、窒化物層
の少なくとも一部元素が供給されて基板ないし基板上に
積層された介在層の表面と物理的ないし化学的に結合し
て第1界面領域が形成され、更にこの層の基板と反対側
を窒化することで第2界面層の窒化物の層が形成され
る。勿論、この上に窒素物層を更に形成しても良い。こ
の上にAlGaInN層を直接接触するように形成する
と、第2界面層とAlGaInNとの界面で共通元素と
して窒素を含むので良質の界面が得られる。
【0029】また本発明では、Si基板の上に、Cax
Mg1-x2 (0≦x≦1)層を形成し、更にC−希土
類構造のMgt Ca3-t2 (0≦t≦3)を形成して
も良い。この場合に、Si基板直近のCax Mg1-x
2 層のxを略0.03とすることでCax Mg1-x2
をSiと格子整合させることができ、Mgt Ca3-t2
層近くでのxは略0.6とすることで、MgNと略格
子整合させることができる。Mg32 自体がGaNよ
りも格子定数が大きいので、Mgt Ca3-t2 層中の
Ca濃度はできるだけ低くしてGaNとの格子定数差を
小さくすることが望ましい。このため、Mgt Ca3-t
2 層のCa濃度はこの層とCax Mg1-x2 層との
間で生じるCaの拡散量以下とすることで、GaNの結
晶性を最も向上することができる。また、CaMgF2
層の転位がMgCaN層との界面で外部に逃げると共
に、CaMgF層は金属元素種が同一のMgCaNと接
合を形成し、MgCaNが窒化物のGaNと接合するこ
とになるので、構成元素の全く異なる層同士を接合する
事を防ぐことができ、界面での結晶構造の乱れを抑制で
き、高品質のGaNの成長が可能となる。
【0030】本発明では、GaN層がCaMgF層又は
CaMgN層と接触しているので、この層からの固層拡
散によって、MgがGaN中に極めて高濃度に供給され
る。このため、従来GaN系材料においてはp型キャリ
アを高濃度に添加できないという問題があったが、本発
明においては、CaMgF層又はCaMgN層と接触す
る側のGaN層において高濃度のp型キャリア濃度を得
ることができ、コンタクト抵抗の低減と伴に、光デバイ
スのクラッド層に用いたときには良好なキャリア閉じ込
めが可能となる。
【0031】本発明では、Cax Mg1-x2 (0≦x
≦1)層を以下のように形成しても良い。つまり、Si
上にSiよりも僅かに格子定数の小さい第1の略CaM
gF層を形成した後に温度を下げ、SiとCaMgF2
の熱膨張係数の差を利用してCaMgF2 層とSi層の
間に転位を導入して、CaMgF2 層の界面に並行方向
の格子定数をSiに拘束されていた時よりも小さくす
る。再び温度を上げ、第1の層よりもMg組成の高い第
2のCaMgF層を形成する。この時、Siよりも界面
並行方向の格子定数が小さい第1のCaMgF2 層を基
板として、第2のCaMgF2 層を形成するので、第2
のCaMgF2 層は第1のCaMgF2 層の影響を受け
て、CaF2 の結晶構造を取る。再び温度を下げ、Si
とCaMgF2 層の転位密度を一層上げて、Siとの分
離をよりはっきりさせる。また、この際、第1のCaM
gF2 層と第2のCaMgF2 層界面にも転位が導入さ
れて、第2のCaMgF2 層の界面並行方向の格子定数
は、第1のCaMgF2 層の界面並行方向の格子定数よ
りも小さくなる。このような操作を何回か繰り返すこと
により、表面に、順次格子定数のより小さなCaMgF
2 層が形成される。
【0032】このようにして、結晶表面にGaNとほぼ
格子整合する、CaMgF2 層を形成し、その上にGa
N層を形成する。更にGaN層との間には、結晶成長中
と、成長後の温度差により、転位が発生し、GaN層
は、Si基板側のGaMgF2層の影響を強く受けず、
良質の結晶を成長することが可能となる。このような操
作を繰り返すので、Cax Mg1-x2 (0≦x≦1)
層の組成は、Siに対しても、GaNに対しても結晶成
長温度での格子整合条件を満たす組成を実現することが
可能となる。
【0033】本発明では、Si基板上にCaMgF層を
形成した後に、表面に窒素を含むガスを流しながら加熱
することでCaMgF層の表面を窒化して、更にCaM
gN層を形成しても良い。このような操作を行うと熱平
衡に近い条件下で、CaMgF層とMgCaN層の界面
が形成されるので、良質の界面が形成でき、その上に形
成するGay Inz Al1-y-z N(0≦y,z≦1)デ
バイスの能動層の結晶性を改善でき、必然的にデバイス
の特性を改善できる。
【0034】本発明では、Si基板上に所々に穴の開い
たCaMgF層又はCaMgN層が形成されており、穴
の部分では、Gay Inz Al1-y-z N(0≦y,z≦
1)層とSi基板が直接接触していても良い。この場合
には、導伝性のSi基板と導伝性のGay Inz Al
1-y-z N(0≦y,z≦1)を直接接合できるので、基
板とGar Ins Al1-r-s N(0≦r,s≦1)能動
層が電気的に通電できるようにできる。このため、通常
用いられるサファイア基板等の場合と異なり、電極を基
板側から取ることが可能となる。このため、半導体レー
ザ等のデバイスでは作成が大幅に簡略化できる。
【0035】Cax Mg1-x2 (0≦x≦1)層の穴
の部分の幅を、Gay Inz Al1-y-z N(0≦y,z
≦1)層内でMgが拡散する深さと略一致するよりも小
さくすることで、孔の部分は高濃度のp型の導電型とす
ることができ、SiとGaNの格子定数差に伴い欠陥が
誘起されてもp型とすることができる良好な通電性を得
ることができる。そして、これ以上大きな穴をあけても
結晶欠陥が多くなる一方Mgの濃度は上がらないので、
通電性は改善されない。
【0036】基板にSiではなく、SiCを用いた場合
には、GaNと格子定数が近く、熱膨張係数も近いの
で、より高品質の結晶成長が可能となる。それ故、Ca
x Mg1-x2 (0≦x≦1)層、Mgt Ca3-t
(0≦t≦3)層を用いた場合に極めて良好な、結晶成
長が可能となる。特に、六方晶(0001)SiC基板
上にCaF2 構造のCax Mg1-x2 (0≦x≦1)
を(111)方向に形成し、更に wurzeit構造の(00
01)Gay Inz Al1-y-z N(0≦y,z≦1)を
形成した場合には結晶の本来の形態として最も安定なの
で、特に良好な結晶成長が可能となる。この場合に、C
x Mg1-x2 (0≦x≦1)層は立方晶で、SiC
とGaNは六方晶なので、界面で転移が外部に逃げる効
率が大きく極めて有効に働く。また、SiCとCaNの
格子定数差が小さいので、Cax Mg1-x2 (0≦x
≦1)層、Mgt Ca3-t N(0≦t≦1)層も歪み量
が小さく、特にCax Mg1-x2 (0≦x≦1)層の
場合に組成変化がxにして0.34から0.2と小さい
ので内部歪みを小さくでき、高品質のGaNの成長が可
能となる。
【0037】本発明では、GaNやSi等の基板上にC
aMgF層又はCaMgN層が形成されており、CaM
gF層又はCaMgN層を挾んで少なくとも基板と反対
側に半導体層又は電極層が形成されている。ここで、各
層は略格子定数が一致しているので、各層をエピタキシ
ャル成長することができる。高品質のMgCaF層を成
長できるので、この層を絶縁膜として利用すると共に、
更にこの層の上に半導体層、電極材料等をエピタキシャ
ル成長して、再現性良くデバイスを作製することができ
る。また3次元的デバイスの作製が可能となる。
【0038】
【実施例】以下、本発明の実施例を図面を用いて説明す
る。 (実施例1)図1は、本発明の第1の実施例に係わる半
導体レーザの概略構成を示す断面図である。
【0039】本実施例では、pタイプの(111)Si
基板101上に分子線エピタキシャル法(以下、MBE
法と称する)によりSiのエピタキシャル成長を行った
後、MgF2 とCaF2 を原料として成長温度550℃
で(111)方向の厚さ50nmのMg0.4 Ca0.6
2 層102を形成した。その後、通常のリソグラフィ法
によりマスクをパターニングし、ドライエッチングによ
りMg0.4 Ca0.62 層102の一部に穴を開け、S
i基板101の方面を露出した。
【0040】次いで、GaN低温成長層103を形成
し、その後に有機金属化学気相成長法(以下、MOCV
D法と称する)により1100℃の高温で、wurze
it構造の(0001)方向のGaN高温成長層10
4、AlGaN光ガイド層105、GaN活性層10
6、AlGaNクラッド層107、GaN電極層108
を形成した。そしてこの後、n側電極としてAuSe電
極109を形成し、更にp側電極110を形成した。
【0041】このようにして形成した半導体レーザ素子
は、基板としてSi基板を用いているので、平坦性が高
く、サファイア基板上に形成したものと比べて、高品質
の結晶が成長できると共に、散乱ロスの少ない導波路を
形成することができた。さらに、MgCaF2 を形成し
ているので、Si上にGaNを直接形成した場合に比べ
て、成長層中への転移の侵入が少なく、高い発光効率を
得ることができた。
【0042】また、Mg0.4 Ca0.62 層102の孔中
に形成されたGaN103bについては、まわりのMg
0.4 Ca0.62 層102からp型の不純物が固層拡散
して供給されるので、高濃度のp型となり、Si基板と
GaNとの接合抵抗を数Ω以下と極めて小さくすること
ができた。端面はSi(111)基板と垂直な(01
1)方向で形成した。ドライエッチングで形成した場合
も、基板を(001)面に沿ってへき開した場合も、閾
値はほぼ同程度の値であった。 (実施例2)図2は、本発明の第2の実施例に係わる半
導体発光素子の概略構成を示す断面図である。
【0043】Si基板201の上に、MBE法によりM
32 とCa32 とN2 ガスを原料として成長温度
650℃で、Mgt Ca3-t2 (0≦t≦3)層20
2を成長した。N2 ガスはプラズマ化して導入した。さ
らに、GaとN2 ガスを原料として、GaNバッファ層
203を成長した。この後、AlGaNクラッド層20
4、光ガイド領域とAlGaNとGaNの量子井戸発光
領域よりなる活性層205、AlGaNクラッド層20
6層、GaInNコンタクト層208、厚さ30nmの
TiNのn側透明電極209を成長した。この後、p側
電極207を通常の蒸着方法により形成した。
【0044】ここで、GaNバッファ層203を650
℃以下の低温で成長し、MgCa層202の方面を覆っ
た後に、高温でAlGaNクラッド層204を形成し
た。このため、低温でしか安定できないMgCaNを高
品質なGaAlN等の成長に必要な高い温度まで、激し
い表面劣化を起こさずに昇温することができた。また、
高温の状態で、Si基板201とGaNバッファ層20
3の間に発生する転位は、MgCaN層202に集中的
に発生し、上下の層への侵入を低減できる。
【0045】この例では、MgCaN層202を平均で
約5nm成長し、この層を挾んで反対側にp電極、n電
極を形成した。ここで、MgCaN層202を20〜1
00nm程度成長するとより有効にこの層で転位を減少
できたが、素子抵抗が上昇した。素子抵抗低減のために
は、MgCaN層を5nm以下とするか、両極の電極を
基板と反対側の表面から取るようにすれば良い。基板に
平坦性の高いSiを用いているので、サファイア基板を
用いた場合と比べて、各界面の平坦性が高く基板側での
反射率を上げ、光の取り出し効率を上げることもでき
た。 (実施例3)図3は、本発明の第3の実施例に拘る半導
体レーザの概略構成を示す断面図である。
【0046】SiC基板301の上に、MgとCaとH
Fを用いて600℃でMg0.4 Ca0.62 層302を
形成し、更にMgとN2 を用いてMgCaN層303を
形成した。ここで、Caを意図的には導入しなかった
が、MgCaF層302からCaが拡散で進入した。H
F及びN2 はプラズマ化した状態で導入した。その上に
GaNクラッド層309をMBE装置内で形成した。そ
の後、MOCVD装置で成長温度1100〜1200℃
で、GaN電極コンタクト兼クラッド層310、AlG
aNクラッド層304、Ga(In)活性層305、A
lGaNクラッド層306、GaInN電極ンタクト層
311を形成した。
【0047】次いで、燐酸系のエッチング液を用い、電
極コンタクト兼クラッド層310、AlGaNクラッド
層304、GaInN活性層305、AlGaNクラッ
ド層306、電極コンタクト層311の一部をエッチン
グして除去した。その後、電極コンタクト層311上に
電極金属307を形成し、露出した電極コンタクト兼ク
ラッド層310上に電極308を形成した。
【0048】この実施例では、MgCaF層302の表
面をMgCaN層303で被い、更にその表面もGaN
層309で被ってから、ウェハを有機金属気相成長(M
OCVD)装置内の移動した。これにより、水分や酸
素、炭酸ガス等の空気中のガスにより変質しやすいMg
CaF層302やMgCaN層303の表面を空気に触
れさせることなく、ウェハをMOCVD装置内に導入で
きた。このため、基板の劣化なしに結晶成長ができ、M
OCVD法の特長である、高い成長温度で高品質のGa
NやAlGaNの成長が容易に行えるというメリットを
遺憾なく発揮できた。従って、MBE法でGaN層を設
けることなくMOCVD装置内にウェハを移動したとき
や、MBE法のみで作成した場合と比べて、レーザの特
性が遥かに優れていた。さらに、レーザの厚い層をMO
CVD装置内で高速に成長できたので、スループットに
も優れていた。
【0049】本実施例では、MgCaF層302やMg
CaN層303層の成長をMBE装置の中で行ったが、
MOCVD装置の中で行っても良い。その場合には、M
gやCaの原料としては、シクロペンタディエニル系等
の有機金属を用いればよい。また、窒素の原料として
は、N2 の他にアンモニア,その他窒素を含む有機化合
物を用いればよい。フッ素の原料としては、F2 ,H
F,CH3 F,その他有機化合物を用いればよい。これ
らの原料は必要に応じてプラズマ等で励起分解して用い
ればよい。このような方法で行うと、全ての結晶成長を
一貫してMOCVD装置の中で行えるので、大幅にスル
ープットを上げることができる。
【0050】このようにして作成されたた半導体レーザ
素子は、基板としてGaN層と性質の近いSiC基板を
用い、更に格子定数の差を緩和することができるMgC
aF層とMgCaN層を設けているので、極めて高品質
のGaN及びAlGaN層を成長することができ、活性
層中で欠陥密度の低い高性能のデバイスを得ることがで
きた。このため、活性層での発光効率は、同一構造のレ
ーザをサファイア基板上に形成した場合の数十%増しと
なり、pクラッド層のキャリア濃度は、容易に2×10
18cm-3程度の値を得ることができ、低閾値でのレーザ
発振が可能となった。
【0051】また、活性領域、pクラッド層中の転位密
度が低いので、不純物の拡散が殆ど起こらず、p型クラ
ッド層のキャリア濃度が下がってしまうということが起
こらなかった。このため、GaAs系のレーザと同程度
と従来のGaN系のレーザより遥かに優れた信頼性を示
した。また、GaNのレーザのために高温での動作が可
能であり、200℃以上での発振が可能であった。さら
に、Si基板上に形成しているので、基板の再現性がサ
ファイア基板と較べて高く、歩留まりが数十%向上し
た。
【0052】GaNバッファ層309形成後にMOCV
D装置で厚いGaNを成長し、この後に燐酸系のエッチ
ャントを用いてメカノケミカルの鏡面エッチングを行
い、更に再びMOCVD装置を用いて、GaN層31
0、AlGaN層304、GaInN層305、AlG
aN層306、GaInN層311を形成すると、平坦
なGaN上にデバイスとなる層の成長が行えるので、レ
ーザのしきい値が数十%低下した。 (実施例4)図4は、本発明の第4の実施例に係わる半
導体レーザの概略構成を示す断面図である。また、図5
にはこの時の結晶成長手順の説明図を示す。
【0053】Si基板401上に、温度T0 で数原子層
のCaMgF層に相当するCaとMgを供給した後に、
基板の温度を500〜700℃の温度T1 まで上げる。
このとき、Si基板401の表面に、MgCaSi層が
形成された。この温度で、第1の成長時間帯501にC
aとMgとFを供給し、厚さ20nmのCa0.97Mg
0.032 層402を成長した。
【0054】次いで、基板401の温度を250〜40
0℃の温度T0 に下げて、基板401とCa0.97Mg
0.032 層402の界面に欠陥を導入した。続いて、再
度温度T0 で数原子層のCaMgF層に相当するCaと
Mgを供給した後に、基板の温度を500〜700℃の
温度T1 まで上げた。この温度で、第2の成長時間帯5
02にCaとMgとFを供給し、厚さ20nmのCa
0.5 Mg0.52 層403を成長した。
【0055】次いで、基板401の温度を、250〜4
00℃の温度T0 に下げて、Ca0.97g0.032 層4
02とCa0.5 Mg0.52 層403の界面に欠陥を導
入した。続いて、再度温度T0 で数原子層のCaMgF
層に相当するCaとMgを供給した後に、基板の温度を
500〜600℃の温度T1 まで上げた。この温度で、
第3の成長時間帯503にCaとMgとFを供給し、厚
さ20nmのCa0.05Mg0.952 層404を成長し
た。
【0056】次いで、再び基板の温度を、250〜40
0℃の温度T0 に下げて、Ca0.5Mg0.52 層40
3とCa0.05Mg0.952 層404の界面に欠陥を導入
した。続いて、基板401の温度を600℃以上の温度
T2 に上げて、窒素ガスを導入して窒素処理504を行
い、Ca0.05Mg0.952 層404の表面を数nmをC
aMgN層に変えた。その後、再度温度をT0 まで下げ
て数原子層のCaMgF層に相当するCaとMgを供給
した後に、基板の温度を650℃程度の温度T3 まで上
げた。この温度で、第4の成長時間帯505にCaとM
gとNを供給し、厚さ20nmのCa0.15Mg2.852
層405を成長した。
【0057】次いで、一旦温度を下げて各界面での格子
定数差に伴う欠陥を界面へ逃がした後、成長温度を上げ
てGaN層406を形成した。次いで、リソグラフィ,
ドライエッチングにより、Ca0.97Mg0.032 層40
2、Ca0.5 Mg0.52 層403、Ca0.05Mg0.95
2 層404、Ca0.15Mg2.852 層405の一部に
Si基板401まで届く穴407bを開けた。この実施
例はMBEを用いたものであるが、MOCVD法ないし
CBE法を用いれば同様の構造を選択成長で行うことも
できる。この場合、穴407bに相当する部分にSiO
2 をマスクとして選択マスクとする。この場合、成長圧
力が低いほど選択性が増し、成長温度としては600〜
700℃で最も良好な選択性が得られた。
【0058】次いで、MOCVD法によりGaN埋込層
407、AlNバッファ層408、GaNバッファ層4
09、AlGaNクラッド層410、光ガイド領域と発
光領域からなる活性層411、AlGaNクラッド層4
12を形成した。続いて、SiO2 マスクを設けて、A
lGaNクラッド層410、活性層411、AlGaN
クラッド層412の一部をエッチングで除去してメサ構
造を形成した後、全体をAlGaNクラッド層412よ
りもAl組成の高いAlGaN層413で埋め込んだ。
その後、エッチングで、メサ構造上部のAlGaN層4
13を薄膜化することでメサ部への電流注入を促進し
た。このエッチング後、GaNコンタクト層414を形
成した。その後、電極金属415と416の蒸着した。
【0059】この実施例では、CaMgF層402〜4
04の組成が徐々に変わり各界面で格子歪みが緩和され
る。また、Ca0.15Mg0.852 層405はGaNより
も格子状数が大きいが、Ca0.05Mg0.952 層404
はGaNよりも格子状数が小さいので、この点でも格子
歪みを緩和する効果があった。また、基板側にAlN層
バッファ層408を導入したので、この層も基板から欠
陥がクラッド層410に入ることを低減する効果があっ
た。
【0060】また、メサ形成後に全体をAlGaN層4
13で埋込んだので、選択成長を行わないでも電流狭窄
構造を実現できた。なおここで、AlGaNクラッド層
412の上に選択成長マスクを設け、メサの側部をMg
CaFの選択成長で埋込み、その上部にAlGaN層を
形成しても良い。MgCaFはAlGaNと比べて屈折
率が小さくバンドギャップが大きいので活性層幅を通常
のAlGaN埋込よりも小さくでき、低閾値化を実現で
きた。
【0061】これらの効果により、極めて低閾値のレー
ザを実現することができた。特に、活性層幅は、略0.
2〜0.5μmの時に最も下がった。(100)基板上
に立方晶系のGaNを成長した場合には、(011)面
に沿って容易にへき開いができ、へき開により、レーザ
の共振器端面を得ることができた。このため、良好な共
振器構造を形成することができ、閾値は10mA以下と
なった。 (実施例5)図6は、本発明の第5の実施例に拘る電界
効果型トランジスタの概略構成を示す断面図である。
【0062】図中の601は(100)Si基板、60
2はCa0.95Mg0.052 層、603は厚さ1.2nm
のCa0.3 Mg0.4 Fと厚さ3nmのMgF2 層を5回
積層した超格子バッファ層、604はMgF2 層、60
5はMg32 層、606は低温成長のGaN/AlG
aN超格子層、607は高温成長のGaN層、608は
Si添加のキャリア濃度8×1018cm-3AlGaN電
子供給層、609は不純物を添加しない厚さ5nmのA
lGaNスペーサ層、610はGaN能動層、611は
厚さ7nmのAlGaNショットキー接合兼エッチング
ストップ層、612はGaNコンタクト層、613はS
iO2 絶縁層、614はAuSeよりなるソース電極、
615はAuよりなるショットキーゲート電極、616
はAuSeよりなるドレイン電極である。
【0063】本実施例においては、超格子バッファ層6
03を用いたことで、熱膨張係数の差によって生じたS
i基板601とCaMgF層602との間の転位及び、
CaMgF層602と超格子バッファ層603の界面に
生じた転位が能動層610側に広がることを抑制する効
果が顕著であった。また、低温成長のGaN/AlGa
N超格子層606を用いたことで、基板側からの転位が
能動層610側に広がることを抑制する効果が顕著であ
った。また、602から605の各層はMgを含有して
いるが、Mgが能動層610まで拡散すると、電子の移
動度が低下して素子性能が劣化する。超格子層606を
用いることでこのMgの拡散を抑制でき、電界効果トラ
ンジスタの増幅率が数十%改善された。
【0064】また本実施例では、ソース電極613及び
ドレイン電極616として、AuSeを用いた。AuG
e系の電極金属と較べると、GaN中に拡散するSeの
活性化飽和濃度がGeよりも数倍以上高いために、電極
抵抗が数分の1以下にでき、素子の大きさを小さくでき
ると共に、消費電力、動作速度の向上、高密度の集積化
が可能になった。 (実施例6)図7は、本発明の第6の実施例に係わる金
属−絶縁体−半導体構造を有する電界効果型トランジス
タを3次元的に集積化したデバイスの一部分を示す概略
構成断面図である。
【0065】図中の701はSi基板、702は第1の
トランジスタ領域のnタイプSiの高濃度ソース電極領
域、703は第1のトランジスタ領域のnタイプSiの
ソース電極領域、704は第1のトランジスタ領域のC
oNiSiSnソース電極、705は第1のトランジス
タ領域のnタイプSiの高濃度ドレイン電極領域、70
6は第1のトランジスタ領域のnタイプSiのドレイン
電極領域、707は第1のトランジスタ領域のCoNi
SiSnドレイン電極、708は第1のトランジスタ領
域のCa0.97Mg0.032 ゲート絶縁膜、709はCa
0.97Mg0.032 層間絶縁膜、710は第1のトランジ
スタ領域CoNiSiSnゲート電極兼第2のトランジ
スタ領域のドレイン電極である。
【0066】また、711はpタイプSi層、712は
第2のトランジスタ領域のCoNiSiSnソース電
極、713は第2のトランジスタ領域のnタイプSiの
ソース電極領域、714はpタイプSi領域、715は
第2のトランジスタ領域のnタイプSiの高濃度ソース
電極領域、716は第2のトランジスタ領域のnタイプ
Siのドレイン電極領域、717はpタイプSi領域、
718は第2のトランジスタ領域のnタイプSiの高濃
度ドレイン電極領域、719は第2のトランジスタ領域
のSi能動領域、720は第2のトランジスタ領域のC
0.97Mg0.032 ゲート絶縁膜、721は第1のトラ
ンジスタ領域のCoNiSiSnゲート電極兼他のトラ
ンジスタ領域との配線、722はCa0.97Mg0.032
層間絶縁膜である。
【0067】ここでは、このデバイスの一部を示した
が、本実施例のデバイス中では、ゲートの絶縁体にCa
0.97Mg0.032 を用い、電極にCoNiSiSnを用
いた電界コンデンサ、ゲート制御型pn接合デバイス、
コンプリメンタリ型の金属−絶縁体−半導体構造を有す
る電界効果型トランジスタを含んでも良い。この際、コ
ンプリメンタリ型の金属−絶縁体−半導体構造を有する
電界効果型トランジスタで、正孔をゲートで制御するト
ランジスタ部分については、ディプリション型を用いる
と作製が容易になる。
【0068】本実施例では、Si基板にほぼ格子整合す
るCa0.97Mg0.032 層を絶縁体に用い、電極CoN
iSiSnを用いたので、極めて容易に3次元集積化が
できた。但し、CaNgFとCoNiSiSnNiの組
成については、成長温度でSiとほぼ格子整合する組成
を適当に選べばどのような組成でも良かった。特に、こ
れらの材料の成長に当たっては、Siも含めてMBE法
を用いて、550〜800℃の間で積層することで良好
な特性のデバイスを得ることができた。
【0069】ここで、Siの代わりに wurzeit構造又
は、立方晶(111)GaNを用い、CoNiSiSn
の代わりにa軸c軸共に格子定数が wurzeit構造のGa
Nのほぼ2倍のCaMg2のような金属を(0001)
方向で用い、絶縁膜としてCa0.97Mg0.032 の代わ
りにCa0.2 Mg0.82 層又はAlGaNを用いた場
合には、GaNを能動層とする集積化デバイスを容易に
得ることができる。この場合も、CaMgF,CaMg
等の金属の組成は、適宜変えることができる。さらにこ
の場合には、Siと比較して高温で動作が可能な集積化
回路が可能となり、400℃でも動作が可能であった。
【0070】また、高温動作の可能なGaNで集積化を
行ったので、熱の放散不足による温度上昇の影響が少な
く、3次元的に能動領域の作製を行っても発熱のために
素子間の距離を遠くする必要が殆どないので、単位面積
当たりの集積度をSiデバイスと以上にすることができ
た。また、このため、配線金属を短くすることができ、
Siの3次元集積化で問題となる配線抵抗の上昇の問題
も回避することができた。この実施例では、GaNの基
板をSi基板上にCaMgF或いはMgCaNを用いな
がら形成すると、大面積基板が容易に得られるので、集
積化がより容易になる。
【0071】この他、Si基板上にCaMgF層を厚く
形成し、その上にSiのデバイスを形成すると、SOI
デバイスが得られる。この場合、基板の絶縁体とSiの
格子定数が略一致しているので、高品質のSi層を形成
することができ、高性能のSIOデバイスを得ることが
でき、集積化することも容易となる。 (実施例7)図9は、本発明の第7の実施例に係わる半
導体レーザの概略構成を示す断面図である。
【0072】まず、GaAs基板901上に、GaAs
バッファ層902、ZnSeバッファ層903、ZnS
Seバッファ層904、ZnMgSSeクラッド層90
5、ZnSSe光ガイド層906、ZnCdSe層量子
井戸活性層907、ZnSSe光ガイド層908、Zn
MgSSeクラッド層909を成長形成した。続いて、
ZnMgSSeクラッド層905の一部、ZnSSe光
ガイド層906、ZnCdSe層量子井戸活性層90
7、ZnSSe光ガイド層908、ZnMgSSeクラ
ッド層909を選択エッチングして、メサ構造を形成し
た。
【0073】次いで、Mg0.1 Sr0.89Ca0.012
め込み層910を形成した。さらに、MgCaSrF層
910の表面をメサ上部を除いてレジストで覆って、ド
ライエッチングで選択的に除去した。この際、ZnMg
SSe層909の表面はMgSrCaF層910からの
II族元素拡散を起こしているので、数百nm除去した。
この後、レジストを除去して、ZnMgSSe層クラッ
ド層911、ZnSSe層912、ZnSe層913、
ZnSe/ZnTe超格子層914、ZnTe層915
を積層し、その後n側電極917とp側電極916を蒸
着により形成した。
【0074】ここで、MgCaSrF2 のバンドギャッ
プは9eV以上あり、屈折率は略1.4とバンドギャッ
プはZnMgSSeよりも数eV以上大きく、屈折率も
少なくとも0.6以上小さい。このため、従来のZnM
gSSe等を用いて埋め込んだ場合と比べて、光閉じ込
め、電流閉じ込め共に劇的に改善され、活性層の幅が略
0.3μmの時に最も下がり、従来のZnMgSSeで
埋め込んだときの数分の1の数mAにまで下がった。
【0075】本実施例では、GaAs基板上に設けたC
dZnSeを活性層とする例を上げたが、組成を変えた
り材料を変えたりしても良いことは勿論である。種々の
半導体基板上に設けた埋め込み型の光半導体能動領域に
おいて、半導体の能動部分の周辺を半導体と略格子整合
するMgx Cay Srz Ba1-x-y-z2 (0≦x,
y,z≦1)或いはMga Cab Src Bad
1-a-b-c-dWF2 (0≦a,b,c,d≦1)単結晶で
埋め込んでいる半導体素子は全て本発明に該当する。組
成比は基板ないしクラッド層とする半導体の格子定数と
図10に基づいて決めれば良い。
【0076】例えば、InP基板上に設けたデバイスで
は、Sr0.89Ba0.112 とし、GaAs基板上に設け
たデバイスでは、Sr0.57Ca0.432 としても良く、
InAs基板上では、Sr0.48Ba0.52としても良い。
また、MgF2 は通常ルチル構造をとるが、CaF2
の混晶で、CaF2 構造をとらせるならば、Si基板上
ではCa0.97Mg0.032 としてもよく、GaN上では
Ca0.2 Mg0.82としても良い。
【0077】この他、立方晶の結晶で格子定数が0.4
2〜0.63nmの、GaAs,AlAs,InAs,
AlP,GaP,InP,GaN,AlN,InNの内
の一種或いは複数を含むIII 族化合物半導体、II−VI族
化合物半導体、C軸方向の1/2の立方晶相当部分を単
位格子と考えた時に、格子定数が0.42〜0.63n
mとなるI−III −VI族、II−IV−V族カルコパイライ
ト半導体等に対しても本技術は適用可能である。特に、
III −V族化合物半導体に用いたときには、II族元素の
拡散により埋め込み領域の周辺がp型の導伝型となるの
で、電気的に狭窄効果が強くなり、デバイスとしての向
上が実現できる。 (実施例8)図11に、本発明の第8の実施例に係わる
光集積化回路素子の一部分を示す斜視図である。これ
は、素子の一部分を抜き出し、さらに、面AB、面BC
に沿って断面を表示したものである。
【0078】図中の1101はInP基板、1102は
GaInAsP/GaInAsP歪量子井戸とGaIn
AsP光ガイド層からなる変調器の能動領域、1103
は変調器のInPクラッド層とGaInAsPコンタク
ト領域、1104はGaInAsP/GaInAsP歪
量子井戸とGaInAsP光ガイド層からなるレーザの
能動領域、1105はレーザのInPクラッド層とGa
InAsPコンタクト領域、1106はEr0.33Ba
0.672 よりなる導波路のコア領域、1107はSr
0.89Ba0.112 よりなる導波路のクラッド領域、11
08はSr0.89Ba0.112 よりなる埋め込み層、11
09はSr0.89Ba0.112 よりなる導波路のコア領
域、である。
【0079】ここで、導波路のコア領域1106が変調
機能動領域1102とレーザ能動領域1104の端面を
埋め込むように形成されており、導波路のコア領域11
06と変調機能動領域1102とレーザ能動領域110
4が、Sr0.89Ba0.112層1108により埋め込ま
れているので、光の導波効率が極めて高かった。また、
導波路のコアとしてEr0.33Ba0.672 層1106を
用いているので、吸収損失が、半導体導波路の場合と比
べて約4桁小さく、数cmのデバイスサイズの中では、
実効的に無視できる大きさであった。また、コア部とク
ラッド部との屈折率差が半導体導波路の場合と比べて、
1桁近く大きいので、本実施例中に示したような曲がり
導波路において、半導体導波路と比べて、曲率半径を数
分の1とすることができた。
【0080】また、希土類類元素の濃度とII族元素の組
成を変えて格子定数を基板ないしクラッド層と一致させ
ることで、導波路部分の屈折率吸収系数を設計でき、コ
ア部分をいくつかに分けて、組成を変えることで光閉じ
こめの割合についても設計が自由にできた。このため、
隣接する導波路との間で、カップリング素子等の設計も
行えた。
【0081】また本発明は、本実施例に限られるもので
はなく、幅広い変形が可能である。一つ或いは複数の光
能動領域を形成し、少なくとも一つ以上のその端面に接
触するように、基板の半導体に略格子整合する光導波路
のクラッド領域となるMgxCay Srz Ba1-x-y-z
2 (0≦x,y,z≦1)単結晶領域と光導波路のコ
ア部分となる基板の半導体に略格子整合するMga Ca
b Src Bad1-a-b-c-d2 (0≦a,b,c,d
≦1)単結晶領域が形成されていれば本発明に該当す
る。この時の基板の格子常数とMga Cab Src Ba
d1-a-b-c-d2 単結晶領域、Mga Cab Src
d1-a-b-c-d2 単結晶領域の格子常数の関係は、
Vegards 則を仮定して、図10に基づいて、概略決める
ことができる。但し、MgF2 の格子常数は、僅かな成
長条件の差で、0.42nmから0.48nmまで変わ
るので、特定の成長条件下でのMgF2 の格子常数をも
とにII族元素及び稀土類元素の組成を決める必要があ
る。
【0082】特に、Mga Cab Src Bad
1-a-b-c-d2 領域が半導体の能動領域と光結合できる
ように直接接触するように形成されていればなおよい。
ここで、Xは希土類金属であり、導波させたい光に対し
て適当にf軌道の内殻遷移に伴う吸収係数を持つような
種類の元素を選ぶ。
【0083】本発明によれば、光導波路部分での光吸収
は半導体素子にチップ上のスケールでは実効的にゼロと
なる。このため、従来のチップと比べて、能動領域間の
電気的、光学的相互作用が生じないように、遠くに離し
て設けることができる。またクラッド部分とコア部分を
それぞれ基板に格子整合する単結晶のMgx Cay Sr
z Ba1-x-y-z2 (0≦x,y,z≦1)とMga
b Src Bad1-a-b-c-d2 (0≦a,b,c,
d≦1)とで形成しているので、ガラス状態のものと比
べて、能動領域の近傍に形成する際に平坦化が行いやす
い。このため、正確にコアの位置、形状を形成すること
ができ、能動領域との間で高い光結合を実現しやすい。
【0084】また、希土類元素の弗化物の格子常数は、
図10に示すようにII族元素と同程度の値をとる。この
ため、コア材料をBa0.33Nd0.672 とすれば、In
p基板上で1.3μm帯等で特に有効な導波路となり、
Ba0.67Er0.332 とすれば1.55μm帯等で特に
有効な導波路となり、Ba0.56Sm0.442 とすれば
1.48μm帯等で特に有効な導波路となる。またSr
0.44Nd0.562 とすれば0.98μm帯等で特に有効
な導波路となる。 (実施例9)図12は、本発明の第9の実施例に係わる
半導体レーザの概略構成を示す断面図である。
【0085】図中の1201はInP基板及びクラッド
層、1202は厚さ0.3のGaInAsP光ガイド層
及び組成の異なるGaInAsPよりなる歪量子井戸活
性層、1203はBa0.11Sr0.892 埋込み層、12
04はInPクラッド層である。1205はGaInA
sコンタクト層、1206と1207は電極金属であ
る。
【0086】この素子の場合、埋め込み層1203の光
学的,電気的狭窄効果が大きく、埋め込み層1203の
厚さを薄くすることができ、メサエッチングの深さを
0.3μm程度と薄くすることができた。このため、活
性層の幅を極めて正確に決定することができ、再現性の
高いプロセスが得られ、歩留まりが従来の数十%増しに
なると共に、活性層の幅を0.5μm以下の狭い幅でも
正確に制御できるようになった。このレーザでは、最低
閾値は、2mA以下となった。従来の活性層の側方に空
隙を設けたものと較べての約1桁下の閾値を実現するこ
とができた。これは、この構造では活性側面が覆い尽く
されているので、へき開に伴い活性層側方でのチップに
欠陥構造が入り、チップの劣化がないことによるもので
ある。
【0087】本実施例では、半導体素子の活性領域の近
傍はメサ形成後に半絶縁性層が形成されており、抵抗率
が高く電流狭窄が有効に行われる。特に、II族元素をマ
トリックスとして含む材料で埋め込みを行っているの
で、III-V族化合物半導体に適用した際に、II族元素が
半導体層中に拡散して、埋め込み層近傍の半導体側がp
型化する。このため、界面での電子のリークを防ぐこと
ができ、電流狭窄効果が高かった。また、同一の格子常
数の半導体と比較して、屈折率が数十%から数倍小さく
なるので、光閉じ込めの効果が大幅に改善される。この
ため、小さな導波構造が物理的な可能になった。また、
本発明の半絶縁性層は単結晶であり、半導体層と格子常
数が略一致しているので、埋め込み層の上部にも半導体
層を形成することができる。このため、電流注入部分に
関しては、広い面積を取ることができる。
【0088】ここではいくつかのデバイスの例を挙げた
が、本発明はこれらのデバイスや構造に限られるもので
はない。第1に、上記実施例中の本発明に関連する技術
内容を適宜組み合わせて用いることができることは言う
までもない。また、基板の材料も必ずしもSiとSiC
のみでMgCaF層やMgCaN層が有効なわけではな
く、種々の基板上のAlGaInNの成長に適用可能で
ある。また、基板の面方位に関しても種々の変更が可能
である。特に、立方晶系のGaNとCaMgF或いはM
gCaNを用いる場合には、自由度が高く、Mgの高い
取り込みを実現できる(113)A面等任意の面方位上
での適用が可能である。wurzeit 構造のGaNを用いる
場合にも、適宜面方位を変えることができる。また、S
i基板は全てSiC基板と置き換えて考えることができ
る。
【0089】また、種々の電子,光デバイスに適用可能
であり、光デバイスとしては上記レーザや発光素子のほ
か、変調器,導波路と共に、受光素子や増幅器,スイッ
チ,検波器,或いはこれらを組合わせたデバイスにも適
用可能である。また、電子デバイスとしては、バイポー
ラートランジスタ等への適用も可能である。さらに、光
デバイスと電子デバイスとの集積化にも適用可能であ
る。
【0090】上記実施例内では、MgCaF層を主にS
i基板とGaNの界面に用いる例を挙げたが、Si或い
はAlGaInNを用いた種々のデバイス作製に当た
り、層間絶縁膜或いは電気的,光学的絶縁層として用い
ることができる。さらに、AlGaInNだけではな
く、AlGaInNAs系材料等に対しても適用可能で
ある。また、MgCaF層としては、MgF2 構造又は
ルチル構造をしており、少なくともBeF2 ,MgF
2 ,CaF2 ,SrF2 ,BaF2 ,XF2 ,XOF,
CdF2 ,ZnF2 ,MnF2 、またこれらの任意の組
み合わせを含む結晶であれば(Xは希土類元素)、本発
明の一部分となる。また、MgCaN層としては、Mg
32 と同じC−希土類構造をした少なくともBe,M
g,Ca,Sr,Ba,X,Cd,Zn,Mnの内の1
種或いは複数とN,P,Asの内の1種或いは複数を含
む(Xは希土類元素)結晶であれば、本発明の一部分と
なる。
【0091】また、窒化物としては、Ti2 N,BN,
CeN,CrN,DyN,ErN,EuN,GdN,L
uN,HoN,LaN,NdN,PrN,PuN,Sc
N,SmN,TbN,ThN,TiN,TmN,UN,
VN,YN,YbN,ZrN,GeLi53 ,Li5
SiN3 ,UN2 ,Li5 TiN3 ,LiMgN,Li
ZnN,Mn2 N,NbN,Cu3 N,Fe4 N,Fe
3 NiN,Fe3 PtN,Mn4 N,NiTiN,Ta
N,Th23 ,U23 ,SiN,Auとの化合物、
Cuとの化合物、Agとの化合物、これらの単結晶、多
結晶、アモルファスないしガラス状のもの、酸化物、S
iとの金属間化合物のうちの少なくとも一つあるいはこ
れらの組み合わせでも良い。
【0092】また、本発明を用いると、基板の格子常数
を大きく変えられるので、GaNではなくて、Gax
1-x N(0≦x<1)に格子整合するものを用意する
ことができる。この場合、レーザを作成すると、発振波
長を430〜650nmの間で自由に変えることができ
る。さらに、本発明のMgCaF層ないしMgCaN或
いはその両者を間に活性領域を挟みながら積層すれば、
複数の活性領域の一デバイス上に積層でき、しかも活性
領域の組成は広い範囲で変えられる。例えばこの構造を
発光デバイスに応用すれば、何色もの発光素子を積層で
き、3原色の表示デバイス等の作成が容易に行える。そ
の他、本発明の要旨を逸脱しない範囲で、種々の変形が
可能である。
【0093】
【発明の効果】以上のように本発明によれば、Si基板
或いはSiC基板上等に、格子常数,結晶構造差の大き
いAlGaN系材料を用いた半導体素子の実現が可能と
なる。さらに、表面平坦性に優れたSi基板を用いるこ
とで、再現性良くデバイスの作製が可能となる。また、
表面での乱反射の少ない良好な光の導波構造を有する光
素子の作製が可能となる。
【0094】また、MgCaF又はMgCaNを層間絶
縁膜に用いることで、等方的に電極材料と絶縁膜と半導
体層の積層が可能となり、プロセスが容易になり、従来
よりも高性能の素子を再現性良く均一に得られると共
に、従来と比べ素子設計の自由度が増し、3次元的な素
子を得ることが可能となる。
【0095】特に、チップサイズが大きいデバイスや、
チップ価格の安いデバイスでは、Siの大口径基板を使
用することで、製造コストが大幅に低減でき、とりわけ
その効果は絶大である。
【図面の簡単な説明】
【図1】第1の実施例に係わる半導体レーザの概略構成
を示す断面図。
【図2】第2の実施例に係わる半導体光素子の概略構成
を示す断面図。
【図3】第3の実施例に係わる半導体レーザの概略構成
を示す断面図。
【図4】第4の実施例に係わる半導体レーザの概略構成
を示す断面図。
【図5】第4の実施例に係わる半導体レーザの形成方法
を説明するための模式図。
【図6】第5の実施例に係わる電界効果型トランジスタ
の概略構成を示す断面図。
【図7】第6の実施例に係わる金属−絶縁体−半導体構
造の電界効果型トランジスタの3次元集積化素子の一部
分を示す概略構成断面図。
【図8】本発明におけるCaF2 構造のMgCaFと構
成元素のMg及びCa及びSr,Baのイオン半径の関
係を示す説明図。
【図9】第7の実施例に係わる半導体レーザの概略構成
を示す断面図。
【図10】本発明におけるCaF2 構造のMga Cab
Src Bad1-a-b-c-d2 (0≦a,b,c,d≦
1)単結晶とMgx Cay Srz Ba1-x-y-z2 (0
≦x,y,z≦1)単結晶の構成II族元素及び稀土類元
素のイオン半径と格子常数の関係を示す説明図。
【図11】第8の実施例に係わる光集積化回路素子の一
部分を示す斜視図。
【図12】第9の実施例に係わる半導体レーザの概略構
成を示す断面図。
【符号の説明】
101…Si基板 102…MgCaF層 103…GaN層 104…GaN層 105…AlGaN層 106…GaN層 107…AlGaN層 108…GaN層 109…AuSe電極 110…p側電極 103b…GaN 501…第1の成長時間帯 502…第2の成長時間帯 503…第3の成長時間帯 504…窒化処理 505…第4の成長時間帯 506…第5の成長時間帯

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】基板上にCax Mg1-x2 (0≦x≦
    1)層及びC−希土類構造のMgt Ca3-t2 (0≦
    t≦3)層の少なくとも一方を形成し、該Cax Mg
    1-x2層又は該Mgt Ca3-t2 層を挟み基板の反
    対側に少なくともGay Inz Al1-y-z N(0≦y,
    z≦1)層を形成したことを特徴とする半導体素子。
  2. 【請求項2】基板上にCax Mg1-x2 (0≦x≦
    1)層を形成する工程と、その後一度成長温度よりも基
    板温度を下げ、再度温度を上げて、前記Cax Mg1-x
    2 層の上にMg組成の異なるCax Mg1-x2 (0
    ≦x≦1)層を形成する工程とを含むことを特徴とする
    半導体素子の製造方法。
JP6118795A 1995-03-20 1995-03-20 半導体素子 Expired - Fee Related JP3332127B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6118795A JP3332127B2 (ja) 1995-03-20 1995-03-20 半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6118795A JP3332127B2 (ja) 1995-03-20 1995-03-20 半導体素子

Publications (2)

Publication Number Publication Date
JPH08264894A true JPH08264894A (ja) 1996-10-11
JP3332127B2 JP3332127B2 (ja) 2002-10-07

Family

ID=13163916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6118795A Expired - Fee Related JP3332127B2 (ja) 1995-03-20 1995-03-20 半導体素子

Country Status (1)

Country Link
JP (1) JP3332127B2 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6045626A (en) * 1997-07-11 2000-04-04 Tdk Corporation Substrate structures for electronic devices
JP2001111171A (ja) * 1999-09-29 2001-04-20 Xerox Corp 自己整合インデックスガイド型埋め込みヘテロ構造窒化物レーザ構造
WO2005038937A1 (en) * 2003-10-15 2005-04-28 Lg Innotek Co.,Ltd Nitride semiconductor light emitting device
JP2005228945A (ja) * 2004-02-13 2005-08-25 Tsuyama National College Of Technology 半導体基板上にモノリシック集積化された三波長半導体レーザアレイ装置
JP2008141187A (ja) * 2006-11-09 2008-06-19 Matsushita Electric Ind Co Ltd 窒化物半導体レーザ装置
US8395165B2 (en) 2011-07-08 2013-03-12 Bridelux, Inc. Laterally contacted blue LED with superlattice current spreading layer
US8564010B2 (en) 2011-08-04 2013-10-22 Toshiba Techno Center Inc. Distributed current blocking structures for light emitting diodes
JP2014507811A (ja) * 2011-03-23 2014-03-27 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 発光半導体部品
US8686430B2 (en) 2011-09-07 2014-04-01 Toshiba Techno Center Inc. Buffer layer for GaN-on-Si LED
JP2014107441A (ja) * 2012-11-28 2014-06-09 Fujitsu Ltd 太陽電池及びその製造方法
US8865565B2 (en) 2011-08-02 2014-10-21 Kabushiki Kaisha Toshiba LED having a low defect N-type layer that has grown on a silicon substrate
US8916906B2 (en) 2011-07-29 2014-12-23 Kabushiki Kaisha Toshiba Boron-containing buffer layer for growing gallium nitride on silicon
US9012939B2 (en) 2011-08-02 2015-04-21 Kabushiki Kaisha Toshiba N-type gallium-nitride layer having multiple conductive intervening layers
US9159869B2 (en) 2011-08-03 2015-10-13 Kabushiki Kaisha Toshiba LED on silicon substrate using zinc-sulfide as buffer layer
US9343641B2 (en) 2011-08-02 2016-05-17 Manutius Ip, Inc. Non-reactive barrier metal for eutectic bonding process
US9617656B2 (en) 2011-07-25 2017-04-11 Toshiba Corporation Nucleation of aluminum nitride on a silicon substrate using an ammonia preflow

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8698163B2 (en) 2011-09-29 2014-04-15 Toshiba Techno Center Inc. P-type doping layers for use with light emitting devices
US20130082274A1 (en) 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6045626A (en) * 1997-07-11 2000-04-04 Tdk Corporation Substrate structures for electronic devices
JP2001111171A (ja) * 1999-09-29 2001-04-20 Xerox Corp 自己整合インデックスガイド型埋め込みヘテロ構造窒化物レーザ構造
WO2005038937A1 (en) * 2003-10-15 2005-04-28 Lg Innotek Co.,Ltd Nitride semiconductor light emitting device
US7429756B2 (en) 2003-10-15 2008-09-30 Lg Innotek Co., Ltd. Nitride semiconductor light emitting device
JP2005228945A (ja) * 2004-02-13 2005-08-25 Tsuyama National College Of Technology 半導体基板上にモノリシック集積化された三波長半導体レーザアレイ装置
JP4604189B2 (ja) * 2004-02-13 2010-12-22 独立行政法人国立高等専門学校機構 半導体基板上にモノリシック集積化された三波長半導体レーザアレイ装置
JP2008141187A (ja) * 2006-11-09 2008-06-19 Matsushita Electric Ind Co Ltd 窒化物半導体レーザ装置
US9331243B2 (en) 2011-03-23 2016-05-03 Osram Opto Semiconductors Gmbh Producing a light-emitting semiconductor component by connecting first and second semiconductor bodies
JP2014507811A (ja) * 2011-03-23 2014-03-27 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 発光半導体部品
US9853186B2 (en) 2011-03-23 2017-12-26 Osram Opto Semiconductors Gmbh Producing a light-emitting semiconductor component by connecting first and second semiconductor bodies
US8395165B2 (en) 2011-07-08 2013-03-12 Bridelux, Inc. Laterally contacted blue LED with superlattice current spreading layer
US10174439B2 (en) 2011-07-25 2019-01-08 Samsung Electronics Co., Ltd. Nucleation of aluminum nitride on a silicon substrate using an ammonia preflow
US9617656B2 (en) 2011-07-25 2017-04-11 Toshiba Corporation Nucleation of aluminum nitride on a silicon substrate using an ammonia preflow
US8916906B2 (en) 2011-07-29 2014-12-23 Kabushiki Kaisha Toshiba Boron-containing buffer layer for growing gallium nitride on silicon
US8865565B2 (en) 2011-08-02 2014-10-21 Kabushiki Kaisha Toshiba LED having a low defect N-type layer that has grown on a silicon substrate
US9012939B2 (en) 2011-08-02 2015-04-21 Kabushiki Kaisha Toshiba N-type gallium-nitride layer having multiple conductive intervening layers
US9343641B2 (en) 2011-08-02 2016-05-17 Manutius Ip, Inc. Non-reactive barrier metal for eutectic bonding process
US9159869B2 (en) 2011-08-03 2015-10-13 Kabushiki Kaisha Toshiba LED on silicon substrate using zinc-sulfide as buffer layer
US9070833B2 (en) 2011-08-04 2015-06-30 Kabushiki Kaisha Toshiba Distributed current blocking structures for light emitting diodes
US8564010B2 (en) 2011-08-04 2013-10-22 Toshiba Techno Center Inc. Distributed current blocking structures for light emitting diodes
US8686430B2 (en) 2011-09-07 2014-04-01 Toshiba Techno Center Inc. Buffer layer for GaN-on-Si LED
JP2014107441A (ja) * 2012-11-28 2014-06-09 Fujitsu Ltd 太陽電池及びその製造方法

Also Published As

Publication number Publication date
JP3332127B2 (ja) 2002-10-07

Similar Documents

Publication Publication Date Title
JP3332127B2 (ja) 半導体素子
US5366927A (en) Method of fabricating epitaxially deposited ohmic contacts using group II-VI
US5838029A (en) GaN-type light emitting device formed on a silicon substrate
US5351255A (en) Inverted integrated heterostructure of group II-VI semiconductor materials including epitaxial ohmic contact and method of fabricating same
US20020014631A1 (en) Semiconductor light emitting device
US20040213309A9 (en) Nitride semiconductor layer structure and a nitride semiconductor laser incorporating a portion of same
US6531408B2 (en) Method for growing ZnO based oxide semiconductor layer and method for manufacturing semiconductor light emitting device using the same
EP1196971B1 (en) Nitride semiconductor layer structure and a nitride semiconductor laser incorporating a portion of same
JPH08116090A (ja) 半導体発光素子の製法
JPH1154794A (ja) 化合物半導体素子及びその製造方法
JP3259931B2 (ja) 半導体発光素子および半導体表示装置
JPH0828498B2 (ja) 半導体素子とその製造方法
JP2000150959A (ja) 窒化ガリウム系化合物半導体発光素子
US6583450B1 (en) II-VI semiconductor device with BeTe buffer layer
US6362016B1 (en) Semiconductor light emitting device
KR20040016724A (ko) 질화물 반도체 및 그 제조방법
JP4300004B2 (ja) 半導体発光素子
JP2000114599A (ja) 半導体発光素子
JP3192560B2 (ja) 半導体発光素子
JP2866527B2 (ja) 半導体発光装置及びその製造方法
JPH05243613A (ja) 発光素子およびその製造方法
JPH05347432A (ja) 半導体発光素子
JP2000261037A (ja) 半導体発光素子
JPH08116092A (ja) 半導体発光素子およびその製法
JP3005115B2 (ja) 半導体発光素子

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080726

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090726

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090726

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100726

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110726

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees