JPH08260143A - 磁性体薄膜の形成方法および半導体装置の製造方法 - Google Patents
磁性体薄膜の形成方法および半導体装置の製造方法Info
- Publication number
- JPH08260143A JPH08260143A JP6133295A JP6133295A JPH08260143A JP H08260143 A JPH08260143 A JP H08260143A JP 6133295 A JP6133295 A JP 6133295A JP 6133295 A JP6133295 A JP 6133295A JP H08260143 A JPH08260143 A JP H08260143A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- magnetic
- thickness
- semiconductor device
- magnetic material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】 磁性体薄膜の形成方法および半導体装置の製
造方法に関し、磁性体薄膜の膜厚を均一化し、接合のシ
ャロー化が進行しても、薄い接合を破壊することなく、
膜厚の均一なシリサイド層をＭＯＳトランジスタのソー
ス領域やドレイン領域に形成することができる手段を提
供する。 【構成】 透磁率の面内標準偏差が２０％以下のスパッ
タターゲット２を用い、回転式磁石１による磁場中でマ
グネトロン型スパッタリングを行って、ウェハ４の表面
に、均一な膜厚の磁性体（コバルト）薄膜５を形成す
る。また、このスパッタターゲットの平面方向の平均透
磁率を２５以下とし、または、その厚さを４．０ｍｍ以
下にすることによって放電領域内に充分な磁場を確保す
る。また、磁性体からなるスパッタターゲットを、キュ
リー温度近傍まで加熱し、急冷することによって透磁率
の面内標準偏差が２０％以下のスパッタターゲットを形
成することができる。
造方法に関し、磁性体薄膜の膜厚を均一化し、接合のシ
ャロー化が進行しても、薄い接合を破壊することなく、
膜厚の均一なシリサイド層をＭＯＳトランジスタのソー
ス領域やドレイン領域に形成することができる手段を提
供する。 【構成】 透磁率の面内標準偏差が２０％以下のスパッ
タターゲット２を用い、回転式磁石１による磁場中でマ
グネトロン型スパッタリングを行って、ウェハ４の表面
に、均一な膜厚の磁性体（コバルト）薄膜５を形成す
る。また、このスパッタターゲットの平面方向の平均透
磁率を２５以下とし、または、その厚さを４．０ｍｍ以
下にすることによって放電領域内に充分な磁場を確保す
る。また、磁性体からなるスパッタターゲットを、キュ
リー温度近傍まで加熱し、急冷することによって透磁率
の面内標準偏差が２０％以下のスパッタターゲットを形
成することができる。
Description
【０００１】
【産業上の利用分野】本発明は、スパッタリングによる
磁性体薄膜の形成方法および半導体装置の製造方法に関
するものである。近年、半導体集積回路装置の高集積化
に伴い、半導体集積回路装置を構成するトランジスタの
ソース領域やドレイン領域の接合を薄くすること（シャ
ロー化）が要求されている。この接合のシャロー化に対
応するためには、ソース領域やドレイン領域の接合の上
に形成するシリサイド層の厚さを均一化し薄くすること
が必要である。
磁性体薄膜の形成方法および半導体装置の製造方法に関
するものである。近年、半導体集積回路装置の高集積化
に伴い、半導体集積回路装置を構成するトランジスタの
ソース領域やドレイン領域の接合を薄くすること（シャ
ロー化）が要求されている。この接合のシャロー化に対
応するためには、ソース領域やドレイン領域の接合の上
に形成するシリサイド層の厚さを均一化し薄くすること
が必要である。
【０００２】
【従来の技術】従来の半導体集積回路装置やＭＯＳトラ
ンジスタにおいては、ソース領域やドレイン領域に接続
する電極の内部抵抗を下げるために、いわゆるシリサイ
ド層が用いられている。ところが、接合のシャロー化に
伴い、シリサイド層の薄膜化、均一化が要求されてきた
が、コバルト（Ｃｏ）ニッケル（Ｎｉ）等の磁性体薄膜
をマグネトロン型スパッタリングによって形成すると、
成膜した磁性体薄膜の膜厚が不均一になる傾向があっ
た。
ンジスタにおいては、ソース領域やドレイン領域に接続
する電極の内部抵抗を下げるために、いわゆるシリサイ
ド層が用いられている。ところが、接合のシャロー化に
伴い、シリサイド層の薄膜化、均一化が要求されてきた
が、コバルト（Ｃｏ）ニッケル（Ｎｉ）等の磁性体薄膜
をマグネトロン型スパッタリングによって形成すると、
成膜した磁性体薄膜の膜厚が不均一になる傾向があっ
た。
【０００３】
【発明が解決しようとする課題】このように膜厚が不均
一な磁性体薄膜をシリコンと反応させてシリサイド層を
形成すると、反応が不均一になって、その下の薄い接合
を破壊するといった問題を生じていた。
一な磁性体薄膜をシリコンと反応させてシリサイド層を
形成すると、反応が不均一になって、その下の薄い接合
を破壊するといった問題を生じていた。
【０００４】本発明は、この問題に鑑み、磁性体薄膜の
膜厚を均一化し、接合のシャロー化が進行しても、薄い
接合を破壊することなく、膜厚の均一なシリサイド層を
ＭＯＳトランジスタのソース領域やドレイン領域に形成
することができる手段を提供することを目的とする。ま
た、一般に、膜厚が均一な磁性体薄膜をマグネトロン型
スパッタリングによって形成する方法を提供することを
目的とする。
膜厚を均一化し、接合のシャロー化が進行しても、薄い
接合を破壊することなく、膜厚の均一なシリサイド層を
ＭＯＳトランジスタのソース領域やドレイン領域に形成
することができる手段を提供することを目的とする。ま
た、一般に、膜厚が均一な磁性体薄膜をマグネトロン型
スパッタリングによって形成する方法を提供することを
目的とする。
【０００５】
【課題を解決するための手段】本発明にかかるコバル
ト、ニッケル等の磁性体薄膜の形成方法においては、磁
性体薄膜をマグネトロン型スパッタリングによって形成
する際、透磁率の面内標準偏差が２０％以下のスパッタ
ターゲットを用いる工程を採用した。
ト、ニッケル等の磁性体薄膜の形成方法においては、磁
性体薄膜をマグネトロン型スパッタリングによって形成
する際、透磁率の面内標準偏差が２０％以下のスパッタ
ターゲットを用いる工程を採用した。
【０００６】また、本発明にかかる半導体装置の製造方
法においては、透磁率の面内標準偏差が２０％以下のス
パッタターゲットを用いて、マグネトロン型スパッタリ
ングにより、半導体基板上に磁性体薄膜を形成する工程
を採用した。この場合、半導体基板上に形成された不純
物拡散層上に、磁性体薄膜を形成することができる。
法においては、透磁率の面内標準偏差が２０％以下のス
パッタターゲットを用いて、マグネトロン型スパッタリ
ングにより、半導体基板上に磁性体薄膜を形成する工程
を採用した。この場合、半導体基板上に形成された不純
物拡散層上に、磁性体薄膜を形成することができる。
【０００７】また、この場合、透磁率の平均を２５以下
にし、あるいは、スパッタターゲットの厚さを４．０ｍ
ｍ以下にし、または、透磁率の平均を２５以下にし、か
つ、スパッタターゲットの厚さを４．０ｍｍ以下にして
放電領域内に必要な磁場を確保することができる。
にし、あるいは、スパッタターゲットの厚さを４．０ｍ
ｍ以下にし、または、透磁率の平均を２５以下にし、か
つ、スパッタターゲットの厚さを４．０ｍｍ以下にして
放電領域内に必要な磁場を確保することができる。
【０００８】この場合、堆積した磁性体薄膜の膜厚を１
５ｎｍ以下、あるいは、磁性体薄膜の膜厚のばらつき
を、６インチ以上のウェハ径において１ｎｍ以下にする
ことができる。また、この磁性体薄膜を、０．２μｍ以
下の接合を有するＭＯＳトランジスタのシリサイド形成
部に形成することができる。
５ｎｍ以下、あるいは、磁性体薄膜の膜厚のばらつき
を、６インチ以上のウェハ径において１ｎｍ以下にする
ことができる。また、この磁性体薄膜を、０．２μｍ以
下の接合を有するＭＯＳトランジスタのシリサイド形成
部に形成することができる。
【０００９】また、本発明にかかるスパッタターゲット
の製造方法においては、磁性体からなるスパッタターゲ
ットを、キューリ温度近傍まで加熱し、急冷することに
よって透磁率を均一化することができる。
の製造方法においては、磁性体からなるスパッタターゲ
ットを、キューリ温度近傍まで加熱し、急冷することに
よって透磁率を均一化することができる。
【００１０】
【作用】図１は、本発明の磁性体薄膜の形成方法の原理
説明図であり、（Ａ）はスパッタリング装置の概略説明
図、（Ｂ）は半導体装置の断面図である。この図におい
て、１は回転式磁石、２はスパッタターゲット、３はサ
セプタ、４はウェハ、５はコバルト薄膜、６はＬＯＣＯ
Ｓ酸化膜、７はゲート電極、８はソース領域、９はドレ
イン領域、１０はサイドウォールである。
説明図であり、（Ａ）はスパッタリング装置の概略説明
図、（Ｂ）は半導体装置の断面図である。この図におい
て、１は回転式磁石、２はスパッタターゲット、３はサ
セプタ、４はウェハ、５はコバルト薄膜、６はＬＯＣＯ
Ｓ酸化膜、７はゲート電極、８はソース領域、９はドレ
イン領域、１０はサイドウォールである。
【００１１】本発明の磁性体薄膜の形成に用いるスパッ
タリング装置は、図１（Ａ）に概略が示されているよう
に、回転式磁石１の下に−４００〜５００Ｖの電位に保
たれたコバルトからなるスパッタターゲット２が設けら
れ、その下にウェハ４を載置する接地電位のサセプタ３
が設けられている。
タリング装置は、図１（Ａ）に概略が示されているよう
に、回転式磁石１の下に−４００〜５００Ｖの電位に保
たれたコバルトからなるスパッタターゲット２が設けら
れ、その下にウェハ４を載置する接地電位のサセプタ３
が設けられている。
【００１２】このスパッタリング装置によってウェハ４
の上にコバルト薄膜５を形成する場合は、回転式磁石１
によってスパッタターゲット２を通してスパッタターゲ
ット２とウェハ４の間の放電領域に磁場を形成し、この
磁場によって電子やイオンを旋回させてＡｒ分子への衝
突確率を高くし、イオン化したＡｒ+ イオンをスパッタ
ターゲット２に衝突させて、コバルトからなるスパッタ
ターゲット２からスパッタされるコバルトをウェハ４の
上に堆積させる。
の上にコバルト薄膜５を形成する場合は、回転式磁石１
によってスパッタターゲット２を通してスパッタターゲ
ット２とウェハ４の間の放電領域に磁場を形成し、この
磁場によって電子やイオンを旋回させてＡｒ分子への衝
突確率を高くし、イオン化したＡｒ+ イオンをスパッタ
ターゲット２に衝突させて、コバルトからなるスパッタ
ターゲット２からスパッタされるコバルトをウェハ４の
上に堆積させる。
【００１３】この際、コバルトからなるスパッタターゲ
ット２の透磁率の面内分布が不均一であると、回転式磁
石１によって生じ、スパッタターゲット２を透過する磁
場が面内で不均一になり、その結果、Ａｒ+ イオンの濃
度が不均一になり、ウェハ４の上に堆積されるコバルト
薄膜５の膜厚が不均一になる。
ット２の透磁率の面内分布が不均一であると、回転式磁
石１によって生じ、スパッタターゲット２を透過する磁
場が面内で不均一になり、その結果、Ａｒ+ イオンの濃
度が不均一になり、ウェハ４の上に堆積されるコバルト
薄膜５の膜厚が不均一になる。
【００１４】これを、半導体装置の製造に用いる場合
は、例えば、図１（Ｂ）に示されているように、ウェハ
４の表面を選択的に酸化して閉ループ状のＬＯＣＯＳ酸
化膜６を形成し、このＬＯＣＯＳ酸化膜６で囲まれる素
子形成領域にゲート電極７を形成し、このゲート電極７
をマスクにして反対導電型の不純物をイオン注入して薄
いソース領域８とドレイン領域９を形成し、このゲート
電極７の側面にサイドウォール１０を形成し、その上に
図１（Ａ）によって説明したスパッタリングによってコ
バルト薄膜５を形成する。
は、例えば、図１（Ｂ）に示されているように、ウェハ
４の表面を選択的に酸化して閉ループ状のＬＯＣＯＳ酸
化膜６を形成し、このＬＯＣＯＳ酸化膜６で囲まれる素
子形成領域にゲート電極７を形成し、このゲート電極７
をマスクにして反対導電型の不純物をイオン注入して薄
いソース領域８とドレイン領域９を形成し、このゲート
電極７の側面にサイドウォール１０を形成し、その上に
図１（Ａ）によって説明したスパッタリングによってコ
バルト薄膜５を形成する。
【００１５】そして熱処理を加えることによって、コバ
ルト薄膜５とソース領域８とドレイン領域９のシリコン
と反応させてシリサイド化してソース領域８とドレイン
領域９に低抵抗のシリサイド層からなる電極を形成す
る。
ルト薄膜５とソース領域８とドレイン領域９のシリコン
と反応させてシリサイド化してソース領域８とドレイン
領域９に低抵抗のシリサイド層からなる電極を形成す
る。
【００１６】この際、ウェハ４の上に堆積されるコバル
ト薄膜５の膜厚が不均一であると、コバルト薄膜５とソ
ース領域８とドレイン領域９のシリコンを反応させてシ
リサイド化する工程において、薄いソース領域８とドレ
イン領域９を破壊し、あるいは特性を劣化させる恐れが
ある。
ト薄膜５の膜厚が不均一であると、コバルト薄膜５とソ
ース領域８とドレイン領域９のシリコンを反応させてシ
リサイド化する工程において、薄いソース領域８とドレ
イン領域９を破壊し、あるいは特性を劣化させる恐れが
ある。
【００１７】本発明のように、コバルト、ニッケル等の
磁性体薄膜をスパッタリングによって形成する際、スパ
ッタターゲットの透磁率の面内標準偏差を２０％以下に
限定することによって放電領域の磁場を均一化すること
ができ、あるいは、その透磁率の平均を２５以下にし、
あるいは、ターゲットの厚さを４．０ｍｍ以下にするこ
とによって、回転式磁石１によって生じる磁場がスパッ
タターゲットによって磁気シールドされて放電領域の磁
場が極端に弱められないようにして、高効率で磁性体薄
膜を形成することができる。
磁性体薄膜をスパッタリングによって形成する際、スパ
ッタターゲットの透磁率の面内標準偏差を２０％以下に
限定することによって放電領域の磁場を均一化すること
ができ、あるいは、その透磁率の平均を２５以下にし、
あるいは、ターゲットの厚さを４．０ｍｍ以下にするこ
とによって、回転式磁石１によって生じる磁場がスパッ
タターゲットによって磁気シールドされて放電領域の磁
場が極端に弱められないようにして、高効率で磁性体薄
膜を形成することができる。
【００１８】本発明の磁性体薄膜を形成方法によると、
堆積した磁気薄膜の膜厚を１５ｎｍ以下にすることがで
き、磁性体薄膜の膜厚のばらつきを６インチ以上の径の
ウェハにおいて１ｎｍ以下に抑えることができ、０．２
μｍ以下の浅い接合を有するトランジスタのソース領域
とドレイン領域に特性の良好なシリサイド層を形成する
ことができる。
堆積した磁気薄膜の膜厚を１５ｎｍ以下にすることがで
き、磁性体薄膜の膜厚のばらつきを６インチ以上の径の
ウェハにおいて１ｎｍ以下に抑えることができ、０．２
μｍ以下の浅い接合を有するトランジスタのソース領域
とドレイン領域に特性の良好なシリサイド層を形成する
ことができる。
【００１９】
【実施例】以下、本発明の実施例を説明する。図２は、
本発明の一実施例で用いるスパッタリング装置の説明図
である。この図において、 １１はチャンバー、１２は
Ａｒ導入口、１３は排気口、１４はコバルトターゲッ
ト、１５は偏心回転磁石、１６は絶縁部、１７はウェハ
である。
本発明の一実施例で用いるスパッタリング装置の説明図
である。この図において、 １１はチャンバー、１２は
Ａｒ導入口、１３は排気口、１４はコバルトターゲッ
ト、１５は偏心回転磁石、１６は絶縁部、１７はウェハ
である。
【００２０】この実施例のスパッタリング装置において
は、Ａｒ導入口１２と排気口１３を有するチャンバー１
１の一側壁を直径２９０ｍｍ、厚さ３ｍｍのコバルトタ
ーゲット１４で封止し、このチャンバー１１とコバルト
ターゲット１４の間を絶縁部１６によって絶縁し、この
コバルトターゲット１４の外に偏心回転磁石１５を設
け、このチャンバー１１内にコバルトターゲット１４に
対向させてコバルト薄膜を形成する６インチ径のウェハ
１７を配置している。
は、Ａｒ導入口１２と排気口１３を有するチャンバー１
１の一側壁を直径２９０ｍｍ、厚さ３ｍｍのコバルトタ
ーゲット１４で封止し、このチャンバー１１とコバルト
ターゲット１４の間を絶縁部１６によって絶縁し、この
コバルトターゲット１４の外に偏心回転磁石１５を設
け、このチャンバー１１内にコバルトターゲット１４に
対向させてコバルト薄膜を形成する６インチ径のウェハ
１７を配置している。
【００２１】このスパッタリング装置を用いてウェハ１
７の上にコバルト薄膜を形成するには、排気口１３から
チャンバー１１内を排気し、Ａｒ導入口１２からチャン
バー１１内の圧力が５ｍＴｏｒｒになるようにＡｒを導
入し、チャンバー１１を接地し、コバルトターゲット１
４に４５０Ｖの電位をかけ、電流０．３Ａ、スパッタパ
ワーを１３５Ｗとして、偏心回転磁石１５を回転させな
がらＤＣマグネトロンスパッタを行う。
７の上にコバルト薄膜を形成するには、排気口１３から
チャンバー１１内を排気し、Ａｒ導入口１２からチャン
バー１１内の圧力が５ｍＴｏｒｒになるようにＡｒを導
入し、チャンバー１１を接地し、コバルトターゲット１
４に４５０Ｖの電位をかけ、電流０．３Ａ、スパッタパ
ワーを１３５Ｗとして、偏心回転磁石１５を回転させな
がらＤＣマグネトロンスパッタを行う。
【００２２】図３は、本発明の一実施例の半導体製造工
程説明図であり、（Ａ）〜（Ｃ）は各工程を示してい
る。この図において、２１はシリコンウェハ、２２はＬ
ＯＣＯＳ酸化膜、２３はゲート電極、２４はソース領
域、２５はドレイン領域、２６はサイドウォール、２７
はＣｏ薄膜、２８はＴｉＮ薄膜、２９はシリサイド層で
ある。
程説明図であり、（Ａ）〜（Ｃ）は各工程を示してい
る。この図において、２１はシリコンウェハ、２２はＬ
ＯＣＯＳ酸化膜、２３はゲート電極、２４はソース領
域、２５はドレイン領域、２６はサイドウォール、２７
はＣｏ薄膜、２８はＴｉＮ薄膜、２９はシリサイド層で
ある。
【００２３】この工程説明図によって本発明の一実施例
の半導体製造方法を説明する。 第１工程（図３（Ａ）参照） シリコンウェハ２１の上面を選択的に酸化して閉ループ
状のＬＯＣＯＳ酸化膜２２を形成し、ＬＯＣＯＳ酸化膜
２２で囲まれた素子形成領域に膜厚１５００Åのポリシ
リコン膜を形成し、このポリシリコン膜をパターニング
することによってゲート電極２３を形成する。
の半導体製造方法を説明する。 第１工程（図３（Ａ）参照） シリコンウェハ２１の上面を選択的に酸化して閉ループ
状のＬＯＣＯＳ酸化膜２２を形成し、ＬＯＣＯＳ酸化膜
２２で囲まれた素子形成領域に膜厚１５００Åのポリシ
リコン膜を形成し、このポリシリコン膜をパターニング
することによってゲート電極２３を形成する。
【００２４】このゲート電極２３をマスクにして２５ｋ
ｅＶのエネルギーで、２×１０15／ｃｍ2 の濃度になる
ようにＡｓ+ をイオン注入し、９８０℃１０ｓｅｃの条
件で活性化することによってソース領域２４とドレイン
領域２５を形成する。その上の全面にＳｉＯ2 膜を形成
し、異方性のドライエッチングを行うことによって、こ
のゲート電極２３の側壁に膜厚１０００Åのサイドウォ
ール２６を形成する。
ｅＶのエネルギーで、２×１０15／ｃｍ2 の濃度になる
ようにＡｓ+ をイオン注入し、９８０℃１０ｓｅｃの条
件で活性化することによってソース領域２４とドレイン
領域２５を形成する。その上の全面にＳｉＯ2 膜を形成
し、異方性のドライエッチングを行うことによって、こ
のゲート電極２３の側壁に膜厚１０００Åのサイドウォ
ール２６を形成する。
【００２５】第２工程（図３（Ｂ）参照） その上の全面に、本発明スパッタリング方法によって膜
厚８０ÅのＣｏ薄膜２７を形成し、その上に膜厚５００
ÅのＴｉＮ薄膜２８を形成する。
厚８０ÅのＣｏ薄膜２７を形成し、その上に膜厚５００
ÅのＴｉＮ薄膜２８を形成する。
【００２６】第３工程（図３（Ｃ）参照） ５００℃の条件で第１アニールを行ってＣｏＳｉ化し、
未反応のＣｏ薄膜２７とＴｉＮ薄膜２８をＨ2 Ｏ2 ：Ｓ
2 Ｏ4 によってウォッシュアウトする。次いで、８００
℃のラピッドサーマルアニール（ＲＴＡ）による第２ア
ニールを行ってＣｏＳｉ2 化して低抵抗のコバルトシリ
サイド層とＴｉＮ薄膜２８からなるシリサイド層２９を
形成する。
未反応のＣｏ薄膜２７とＴｉＮ薄膜２８をＨ2 Ｏ2 ：Ｓ
2 Ｏ4 によってウォッシュアウトする。次いで、８００
℃のラピッドサーマルアニール（ＲＴＡ）による第２ア
ニールを行ってＣｏＳｉ2 化して低抵抗のコバルトシリ
サイド層とＴｉＮ薄膜２８からなるシリサイド層２９を
形成する。
【００２７】本発明のように透磁率の面内標準偏差が２
０％以下のスパッタターゲットを用いて磁性体薄膜をス
パッタリングすると、半導体装置のソース領域やドレイ
ン領域の上にシリサイドを形成するために必要なコバル
ト薄膜またはニッケル薄膜の膜厚のばらつきを１０％以
内に抑えることができる。シリサイドを形成するための
コバルト薄膜またはニッケル薄膜の膜厚のばらつきを１
０％以内に抑えると、接合が破壊される恐れが少なくな
る。
０％以下のスパッタターゲットを用いて磁性体薄膜をス
パッタリングすると、半導体装置のソース領域やドレイ
ン領域の上にシリサイドを形成するために必要なコバル
ト薄膜またはニッケル薄膜の膜厚のばらつきを１０％以
内に抑えることができる。シリサイドを形成するための
コバルト薄膜またはニッケル薄膜の膜厚のばらつきを１
０％以内に抑えると、接合が破壊される恐れが少なくな
る。
【００２８】また、ターゲット平面方向の透磁率の平均
を２５以下とし、あるいは、スパッタターゲットの厚さ
を４．０ｍｍ以下にすると、放電領域に必要な強さの磁
場を確保することができる。ターゲット平面方向の透磁
率の平均を２５以上とし、あるいは、スパッタターゲッ
トの厚さを４．０ｍｍ以上にすると、回転磁石によって
形成される磁場がスパッタターゲットによって磁気シー
ルドされるため、マグネトロンスパッタが有効に行われ
なくなる。
を２５以下とし、あるいは、スパッタターゲットの厚さ
を４．０ｍｍ以下にすると、放電領域に必要な強さの磁
場を確保することができる。ターゲット平面方向の透磁
率の平均を２５以上とし、あるいは、スパッタターゲッ
トの厚さを４．０ｍｍ以上にすると、回転磁石によって
形成される磁場がスパッタターゲットによって磁気シー
ルドされるため、マグネトロンスパッタが有効に行われ
なくなる。
【００２９】また、堆積したコバルト薄膜、ニッケル薄
膜等の磁性体薄膜の厚さを１５ｎｍ以下とすると、０．
２μｍ以下の接合を有するＭＯＳトランジスタのシリサ
イド形成部に接合を破壊することなく、シリサイド層を
形成することができる。本発明によると、磁性体薄膜の
膜厚のばらつきを、６インチ以上のウェハ径において１
ｎｍ以下にすることができる。また、磁性体からなるス
パッタターゲットを、キューリ温度近傍まで加熱し、急
冷することによって、透磁率の面内標準偏差が２０％以
下のスパッタターゲットを製造することができる。
膜等の磁性体薄膜の厚さを１５ｎｍ以下とすると、０．
２μｍ以下の接合を有するＭＯＳトランジスタのシリサ
イド形成部に接合を破壊することなく、シリサイド層を
形成することができる。本発明によると、磁性体薄膜の
膜厚のばらつきを、６インチ以上のウェハ径において１
ｎｍ以下にすることができる。また、磁性体からなるス
パッタターゲットを、キューリ温度近傍まで加熱し、急
冷することによって、透磁率の面内標準偏差が２０％以
下のスパッタターゲットを製造することができる。
【００３０】
【発明の効果】以上説明したように、本発明によると、
均一な膜厚の磁性体薄膜を形成することができ、この方
法を半導体装置の製造に適用するときは、浅い接合を有
するＭＯＳトランジスタに対しても、接合の上に膜厚が
均一な磁性体薄膜を形成し、シリコンと反応させること
によって膜厚が均一なシリサイド層を形成することが可
能になり、半導体装置の性能と信頼性の向上に寄与する
ところが大きい。
均一な膜厚の磁性体薄膜を形成することができ、この方
法を半導体装置の製造に適用するときは、浅い接合を有
するＭＯＳトランジスタに対しても、接合の上に膜厚が
均一な磁性体薄膜を形成し、シリコンと反応させること
によって膜厚が均一なシリサイド層を形成することが可
能になり、半導体装置の性能と信頼性の向上に寄与する
ところが大きい。
【図１】本発明の磁性体薄膜の形成方法の原理説明図で
あり、（Ａ）はスパッタリング装置の概略説明図、
（Ｂ）は半導体装置の断面図である。
あり、（Ａ）はスパッタリング装置の概略説明図、
（Ｂ）は半導体装置の断面図である。
【図２】本発明の一実施例で用いるスパッタリング装置
の説明図である。
の説明図である。
【図３】本発明の一実施例の半導体製造工程説明図であ
り、（Ａ）〜（Ｃ）は各工程を示している。
り、（Ａ）〜（Ｃ）は各工程を示している。
１ 回転式磁石 ２ スパッタターゲット ３ サセプタ ４ ウェハ ５ コバルト薄膜 ６ ＬＯＣＯＳ酸化膜 ７ ゲート電極 ８ ソース領域 ９ ドレイン領域 １０ サイドウォール １１ チャンバー １２ Ａｒ導入口 １３ 排気口 １４ コバルトターゲット １５ 偏心回転磁石 １６ 絶縁部 １７ ウェハ ２１ シリコンウェハ ２２ ＬＯＣＯＳ酸化膜 ２３ ゲート電極 ２４ ソース領域 ２５ ドレイン領域 ２６ サイドウォール ２７ Ｃｏ薄膜 ２８ ＴｉＮ薄膜 ２９ シリサイド層
Claims (6)
- 【請求項１】 磁性体薄膜をマグネトロン型スパッタリ
ングによって形成する際、透磁率の面内標準偏差が２０
％以下のスパッタターゲットを用いることを特徴とする
磁性体薄膜の形成方法。 - 【請求項２】 透磁率の面内標準偏差が２０％以下のス
パッタターゲットを用いて、マグネトロン型スパッタリ
ングにより、半導体基板上に磁性体薄膜を形成する工程
を有することを特徴とする半導体装置の製造方法。 - 【請求項３】 半導体基板上に形成された不純物拡散層
上に、磁性体薄膜を形成することを特徴とする請求項２
に記載された半導体装置の製造方法。 - 【請求項４】 ターゲット平面方向の透磁率の平均を２
５以下とすることを特徴とする請求項２または請求項３
に記載された半導体装置の製造方法。 - 【請求項５】 スパッタターゲットの厚さを４．０ｍｍ
以下とすることを特徴とする請求項２から請求項４まで
のいずれか１項に記載された半導体装置の製造方法。 - 【請求項６】 堆積した磁性体薄膜の厚さを１５ｎｍ以
下とすることを特徴とする請求項２から請求項４までの
いずれか１項にに記載された半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6133295A JPH08260143A (ja) | 1995-03-20 | 1995-03-20 | 磁性体薄膜の形成方法および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6133295A JPH08260143A (ja) | 1995-03-20 | 1995-03-20 | 磁性体薄膜の形成方法および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08260143A true JPH08260143A (ja) | 1996-10-08 |
Family
ID=13168085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6133295A Pending JPH08260143A (ja) | 1995-03-20 | 1995-03-20 | 磁性体薄膜の形成方法および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08260143A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100400288B1 (ko) * | 1996-12-31 | 2003-12-31 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 제조방법 |
| US20150197848A1 (en) * | 2012-07-04 | 2015-07-16 | Jx Nippon Mining & Metals Corporation | Sputtering Target |
| KR20150130552A (ko) * | 2013-03-27 | 2015-11-23 | 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 | 코발트 스퍼터링 타깃 및 그 제조 방법 |
-
1995
- 1995-03-20 JP JP6133295A patent/JPH08260143A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100400288B1 (ko) * | 1996-12-31 | 2003-12-31 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 제조방법 |
| US20150197848A1 (en) * | 2012-07-04 | 2015-07-16 | Jx Nippon Mining & Metals Corporation | Sputtering Target |
| KR20150130552A (ko) * | 2013-03-27 | 2015-11-23 | 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 | 코발트 스퍼터링 타깃 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6022805A (en) | Method of fabricating semiconductor device with a multi-layered interconnection structure having a low contact resistance | |
| KR0160365B1 (ko) | 자기 정합형 실리사이드(살리사이드) 구조의 cmos 트랜지스터 제조 방법 | |
| JPS61230362A (ja) | チタニウム珪化物ゲート電極および相互接続の製作方法 | |
| JPH0786559A (ja) | 半導体装置 | |
| US20090250756A1 (en) | N-type schottky barrier tunnel transistor and manufacturing method thereof | |
| US6855592B2 (en) | Method for manufacturing semiconductor device | |
| JPH04223341A (ja) | 半導体デバイスの製造方法及び金属ケイカ物層を自己整合的に形成する方法 | |
| JPH08260143A (ja) | 磁性体薄膜の形成方法および半導体装置の製造方法 | |
| US7528070B2 (en) | Sputtering apparatus and method for forming metal silicide layer using the same | |
| US20020192932A1 (en) | Salicide integration process | |
| JP3866874B2 (ja) | シリサイド化素子を形成する方法 | |
| JP4749654B2 (ja) | ニッケルシリサイドのブリッジを減じるためのシリコン酸化物ライナ | |
| JP2000196084A (ja) | 半導体素子のポリサイドゲ―ト電極形成方法 | |
| JP2003051459A (ja) | 半導体素子のシリサイド膜の形成方法 | |
| JPH11195620A (ja) | 半導体装置の製造方法及びスパッタ装置 | |
| WO2002065523A1 (en) | Gate electrode silicidation layer | |
| US20050170596A1 (en) | Semiconductor device and method for manufacturing the same | |
| JPS63299377A (ja) | 半導体装置の製造方法 | |
| JPH11186548A (ja) | 半導体装置及びその製造方法 | |
| KR100334866B1 (ko) | 반도체소자의트랜지스터형성방법 | |
| JPH0845877A (ja) | 半導体装置の製造方法 | |
| JP2000156356A (ja) | 半導体装置の製造方法 | |
| TW434711B (en) | Method for making silicide | |
| JP3352246B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004152825A (ja) | Ｍｉｓ型半導体装置の製造方法及び半導体製造装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20040226 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050215 |