JP4749654B2 - ニッケルシリサイドのブリッジを減じるためのシリコン酸化物ライナ - Google Patents
ニッケルシリサイドのブリッジを減じるためのシリコン酸化物ライナ Download PDFInfo
- Publication number
- JP4749654B2 JP4749654B2 JP2002533364A JP2002533364A JP4749654B2 JP 4749654 B2 JP4749654 B2 JP 4749654B2 JP 2002533364 A JP2002533364 A JP 2002533364A JP 2002533364 A JP2002533364 A JP 2002533364A JP 4749654 B2 JP4749654 B2 JP 4749654B2
- Authority
- JP
- Japan
- Prior art keywords
- nickel silicide
- gate electrode
- substrate
- silicon oxide
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910021334 nickel silicide Inorganic materials 0.000 title claims description 68
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 title claims description 39
- 229910052814 silicon oxide Inorganic materials 0.000 title claims description 31
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 claims description 75
- 125000006850 spacer group Chemical group 0.000 claims description 42
- 239000000758 substrate Substances 0.000 claims description 38
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 34
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 31
- 239000004065 semiconductor Substances 0.000 claims description 30
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 29
- 229910052759 nickel Inorganic materials 0.000 claims description 17
- 238000010438 heat treatment Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 3
- 229910000077 silane Inorganic materials 0.000 claims description 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims 3
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000000992 sputter etching Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【関連出願】
本願は、同時係属中の以下の米国特許出願、すなわち：２０００年１０月５日出願の連続番号第０９／６７９，３７２号、２０００年１０月５日出願の連続番号第０９／６７９，３７３号、２０００年１０月５日出願の連続番号第０９／６７９，３７４号、２０００年１０月５日出願の連続番号第０９／６７９，３７５号、および２０００年１０月５日出願の連続番号第０９／６７９，８８０号、に開示された主題と同様の主題を含む。
【０００２】
【技術分野】
この発明は、半導体装置の製造に関し、特定的には自己整合シリサイド（サリサイド）技術および結果として得られる半導体装置に関する。この発明は、深いサブミクロン領域の特徴を有する超大規模集積回路（ＵＬＳＩ）システムに特に適用可能である。
【０００３】
【背景技術】
集積回路のジオメトリが深いサブミクロン領域に進入していくにしたがって、半導体基板上に必要とされる信頼性を示す個々のデバイスを正確に形成することはますます難しくなってきている。高性能マイクロプロセッサの応用には、高速の半導体回路が必要である。半導体回路の速度は、配線システムの抵抗（Ｒ）および容量（Ｃ）に反比例して変化する。Ｒ×Ｃの積の値が高くなるほど、回路の動作速度はより制限される。微細化のためには、コンタクトが小さく断面が小さい、長い配線が必要である。したがって、設計規則を深いサブミクロン領域へと引続き減じるためには、配線経路に関連するＲおよびＣを減じねばならない。したがって、高密度かつ高性能のデバイスを製造するためには、抵抗性の低い配線経路が非常に重要である。
【０００４】
配線の抵抗性をポリシリコン単体が示す抵抗性よりも低くする、たとえば約１５〜３００ｏｈｍ／ｓｑより低い値に減じるための一般的な方法として、典型的にポリサイドと称されるドープされた多結晶シリコン層の上に、たとえば高融点金属シリサイド等の低抵抗材料からなる多層構造を形成する方法がある。このポリサイドゲート／配線構造は、有利なことに、多結晶シリコンの公知の作業機能および、多結晶シリコンとシリコン酸化物との非常に信頼性の高い界面を保持する。というのも、多結晶シリコンがゲート酸化物の上に直接配されるためである。
【０００５】
サリサイド技術においては、チタン、タングステンおよびコバルト等の種々の金属シリサイドが用いられてきた。しかし、サリサイド技術において、ニッケルは、他の金属と比べて特に利点が大きい。ニッケルは、ニッケルシリサイドにおいて必要とされる熱収支が低く、また、約２５０℃から約６００℃という比較的低温の単一の加熱ステップで形成することができ、それに付随する基板におけるシリコン消費も減じられ、したがって、超浅型ソース／ドレイン接合の形成が可能になる。
【０００６】
従来のサリサイド技術においては、金属の層がゲート電極上およびソース／ドレイン領域の露出面上に堆積され、加熱によりその金属を下層のシリコンと反応させて金属シリサイドを形成する。その後、反応しなかった金属は誘電体側壁スペーサから除去され、ゲート電極の上面上およびソース／ドレイン領域の上には金属シリサイドコンタクトが残る。サリサイド技術の実現において、シリコン窒化物側壁スペーサを用いることが有利であることもわかった。なぜなら、シリコン窒化物は非常にコンフォーマルであり、特にｐ型トランジスタについてデバイス性能を向上させるからである。シリコン窒化物スペーサはこのような処理の観点からは有利であるが、ゲート電極およびソース／ドレイン領域のニッケルシリサイド化を行なうときに、それらの間に、シリコン窒化物側壁スペーサの表面に沿って、不所望なニッケルシリサイドのブリッジングが形成されて短絡することのないようにすることは、非常に困難であることがわかった。
【０００７】
したがって、ニッケルシリサイド配線システムの実現にあたり、特にゲート電極上でシリコン窒化物側壁スペーサを用いる場合に、ゲート電極上のニッケルシリサイド層とソース／ドレイン領域上のニッケルシリサイド層との間にブリッジングが生じないようにすることのできる、サリサイド方法が必要である。
【０００８】
【発明の開示】
この発明の利点は、ゲート電極上および関連するソース／ドレイン領域上にニッケルシリサイドコンタクトを有し、それらの間には絶縁性側壁スペーサ、特定的にシリコン窒化物側壁スペーサに沿ってブリッジングが設けられることのない、半導体装置を製造する方法である。
【０００９】
この発明の別の利点は、ゲート電極上および関連するソース／ドレイン領域上にニッケルシリサイドコンタクトを有し、それらの間には絶縁性側壁スペーサ、特定的にシリコン窒化物側壁スペーサに沿ってブリッジングが設けられることのない、半導体装置である。
【００１０】
この発明のさらなる利点および他の特徴は、その一部が以下の説明に述べられ、また一部が以下を検討することにより当業者には明らかとなるか、この発明を実施することにより理解されるであろう。この発明の利点は、特に添付の請求の範囲に指摘するように実現しかつ得ることが可能である。
【００１１】
この発明に従えば、上述および他の利点は、その一部が以下のステップを含む半導体装置の製造方法によって達成される。すなわち、半導体基板の上面上に、ゲート絶縁層を介して、対向する側面を有するシリコンゲート電極を形成するステップと、該ゲート電極の対向する側面上におよび該ゲート電極の対向する側面に隣接する該半導体基板の上面上に、シリコン酸化物ライナを２００Åから６００Åの厚さで形成するステップと、該ゲート電極の対向する側面上に、該シリコン酸化物ライナを介して、シリコン窒化物側壁スペーサを形成するステップと、該ゲート電極上におよび該基板の露出面上に、ニッケルの層を堆積するステップと、加熱により該ニッケルの層を下層のシリコンと反応させて、該ゲート電極上にニッケルシリサイド層を、および該基板の露出面上に別のニッケルシリサイド層を形成するステップとを含む、方法である。該方法は、該ゲート電極の対向する側面上の該シリコン酸化物ライナが、前記加熱中に、該ゲート電極上に形成された該ニッケルシリサイドと該側壁スペーサの表面上に形成されたニッケルシリサイドの層との間のブリッジコンタクトを防止し、および／または、該基板の上面上の該シリコン酸化物ライナが、前記加熱中に、該基板の露出面上の該ニッケルシリサイドと該側壁スペーサの表面上に形成された前記ニッケルシリサイドとの間のブリッジコンタクトを防止することによって特徴付けられる。この発明の実施例は、該シリコン窒化物側壁スペーサを３００Åから７００Åの厚さで形成するステップを含み、該シリコン窒化物側壁スペーサ上に形成される該ニッケルシリサイド層は、３０Åから６０Åの厚さを有し、該シリコン酸化物ライナは二酸化シリコンである。この発明の実施例はさらに、該ニッケル層の堆積後にアルゴン内でスパッタエッチングを行なうことにより、約４００℃から約６００℃の温度でニッケルシリサイド層を形成するのに先立って汚染物質を除去するステップを含む。
【００１２】
この発明の別の局面は、以下を含む半導体装置である。すなわち、半導体基板の上面上にゲート絶縁層を介して配された、対向する側面および上面を有するゲート電極と、該ゲート電極の対向する側面上におよび該ゲート電極の対向する側面に隣接する該半導体基板の上面上に配された、約２００Åから約６００Åの厚さを有するシリコン酸化物ライナと、該酸化物ライナ上に配された、シリコン窒化物側壁スペーサと、該ゲート電極の上面上に配されたニッケルシリサイドの層と、各シリコン窒化物側壁スペーサに隣接する該基板表面上に配された、ニッケルシリサイドの層とを含む、半導体装置である。該半導体装置は、該ゲート電極の対向する側面上の該シリコン酸化物ライナが、前記加熱中に、該ゲート電極上に形成された該ニッケルシリサイドと該側壁スペーサの表面上に形成されたニッケルシリサイドの層との間のブリッジコンタクトを防止し、および／または、該基板の上面上の該シリコン酸化物ライナが、前記加熱中に、該基板の露出面上の該ニッケルシリサイドと該側壁スペーサの表面上に形成された前記ニッケルシリサイドとの間のブリッジコンタクトを防止することによって特徴付けられる。
【００１３】
この発明のさらなる利点は、当業者には、以下の詳細な説明から容易に明らかとなるであろう。詳細な説明中、この発明の実施例が、この発明を実施するために考えられるベストモードを単に例示する目的で説明される。理解されるように、この発明は他の異なる実施例が可能であり、そのいくつかの細部は種々の自明の観点で変更が可能であり、それらはすべて、この発明から離れることはない。したがって、図面および説明は性質上例示的であって、限定的であると見なされてはならない。
【００１４】
【発明を実施するためのモード】
この発明は、シリサイド化のための金属としてニッケルを用いて従来のサリサイド技術を実現する際に付随する問題に対処しそれらを解決するものである。デバイスのジオメトリが深いサブミクロン領域へと縮小されていくにつれて、ゲート電極上のニッケルシリサイド層と、関連するソース／ドレイン領域上のニッケルシリサイド層との間に、シリコン窒化物側壁スペーサの表面に沿って、ニッケルシリサイドのブリッジングが生じる。たとえば、図１を参照して、ゲート電極１１が基板１０上に、ゲート絶縁層１２を間に挟んで形成される。シリコン窒化物スペーサ１３は、ゲート電極１１の対向する側面上に形成される。基板１０には、浅いソース／ドレイン延長部１４およびソース／ドレイン領域１５が形成される。ニッケルの層が堆積され、加熱されて、ゲート電極１１の上面にはニッケルシリサイド層１６が形成され、関連するソース／ドレイン領域１５の上にはニッケルシリサイド層１７が形成される。しかしながら、典型的には約３０Åから約６０Åの厚さの薄いニッケルシリサイド層１８が、シリコン窒化物側壁スペーサ１３の露出面に沿って不所望に形成されてブリッジングを生じ、そのためにニッケルシリサイド層１６とニッケルシリサイド層１７とが短絡することがわかった。大量の実験および研究の結果、シリコン窒化物側壁スペーサ１３に沿ってニッケルシリサイド１８が形成される問題が、シリコン窒化物側壁スペーサ内のシリコンのダングリングボンドとニッケルとが反応して生じると仮定することができた。
【００１５】
この発明の実施例に従えば、シリコン窒化物側壁スペーサの形成に先立って、ゲート電極の側面上およびそのゲート電極の側面に隣接する半導体基板表面上に、酸化物ライナが形成される。この酸化物ライナの厚さは、シリコン窒化物側壁スペーサ上に形成されたニッケルシリサイド層を、ゲート電極上に形成されたニッケルシリサイド層および／または半導体基板表面上に形成されたニッケルシリサイド層からある間隔を置いて維持し、したがってそれらが接触することのないようにするのに十分な厚さとされる。したがって、シリコン酸化物ライナは、側壁スペーサ上のニッケルシリサイド層および／またはゲート電極上のニッケルシリサイド層および／または半導体基板上のニッケルシリサイド層の間でスペーサとして機能するのに十分な厚さで形成される。ここに開示された目的およびこの開示の手引きがあれば、特定的な状況におけるシリコン酸化物ライナの最適な厚さは容易に決定することができる。たとえば、シリコン酸化物ライナは約２００Åから約６００Åの厚さで形成すると好適であることがわかった。したがって、この発明の実施例においては、図１に参照番号１８で示されるような不所望のブリッジングを形成することなしに、ニッケルのシリサイド化が可能である。
【００１６】
この発明の一実施例を図２および図３に概略的に示す。図中、同じ参照番号は同じ特徴を示す。図２を参照して、ゲート電極２１、たとえばドープされた多結晶シリコンが、ゲート絶縁層２２を介して、半導体基板２０上に形成される。半導体基板２０はｎ型であってもｐ型であってもよい。ゲート絶縁層は典型的に二酸化シリコンであって、熱酸化または化学蒸着法（ＣＶＤ）によって約３０Åから約９０Åの厚さに形成される。この発明の実施例に従えば、たとえば約２００Åから約６００Åの厚さ（Ｔ）等の、比較的厚い酸化物ライナ２３が、ゲート電極２１の対向する側面上および基板２０の隣接する表面上に形成される。シリコン酸化物ライナ２３は、約５０ｓｃｃｍから約１００ｓｃｃｍの流量のシランと、約１，０００ｓｃｃｍから約４，０００ｓｃｃｍの流量のＮ2Ｏと、約１００ワットから約３００ワットのＲＦパワーと、約２．４Ｔｏｒｒから約３．２Ｔｏｒｒの圧力とを用いて、約３８０℃から約４２０℃、たとえば約４００℃の温度で、典型的には約２秒から約２０秒間で、プラズマ強化化学蒸着法（ＰＥＣＶＤ）によって形成することができる。シリコン酸化物ライナ２３は、ゲート電極２１がその側面からシリサイド化によって消費されるのを防ぐばかりでなく、シリコン窒化物側壁スペーサ上にその後形成される薄いニッケルシリサイド層が、ゲート電極２１の上面上のニッケルシリサイドコンタクト層に接触することおよび／または基板２０の上面上のニッケルシリサイドコンタクト層に接触することを防ぐことにより、シリコン窒化物側壁スペーサに沿ったニッケルシリサイドのブリッジングを防止する。
【００１７】
シリコン酸化物ライナ２３の形成後、シリコン窒化物側壁スペーサ２４が、コンフォーマル層の堆積および異方性エッチングによって形成される。シリコン窒化物側壁スペーサは、約２００ｓｃｃｍから約４００ｓｃｃｍ、たとえば約３７５ｓｃｃｍのシラン流量と、約２，０００ｓｃｃｍから約４，０００ｓｃｃｍ、たとえば約２，８００ｓｃｃｍの窒素流量と、約２，５００ｓｃｃｍから約４，０００ｓｃｃｍ、たとえば約３，０００ｓｃｃｍのアンモニア流量と、約２５０ワットから約４５０ワット、たとえば約３５０ワットの高周波ＲＦパワーと、約１００ワットから約２００ワット、たとえば約１４０ワットの低周波ＲＦパワーと、約１．６Ｔｏｒｒから約２．２Ｔｏｒｒ、たとえば約１．９Ｔｏｒｒの圧力とを用いて、約３８０℃から約４２０℃、たとえば約４００℃の温度で、ＰＥＣＶＤによって形成することができる。シリコン窒化物側壁スペーサは、典型的に、約３００Åから約７００Åの厚さを有する。
【００１８】
ニッケルの堆積に先立って、アルゴンスパッタエッチングを行なうことによって汚染物質を除去することが特に好適であることがわかった。スパッタエッチング技術は従来技術であるため、ここで詳細には述べない。このような技術は典型的に、誘導結合されたプラズマ源スパッタエッチチャンバにおいて実現され、そのチャンバ内では、ペデスタルが静電チャックを支持し、かつＲＦパワーを動力源とする陰極として機能する。チャンバ壁部は典型的にＲＦ陽極を形成する。静電引力がチャックによって生成されて、処理中、ウェハを静止位置に保持する。セラミックのチャック本体内に埋め込まれた１または複数の電極に対して電圧が印加され、ウェハおよび電極にそれぞれ、逆の極性の電荷を誘導する。逆の電荷はウェハをチャック支持面に対して引きつけ、それによりウェハを静電的に係止する。チャンバのふたの外面における付加的なコイルはＲＦパワーで付勢され、これは、ふたを通じてチャンバ内に誘導結合する。陽極と陰極との間に生成された電界は、コイルからの誘電結合されたパワーとともに、チャンバ内に導入された反応ガス、たとえばアルゴンをイオン化してプラズマを発生する。プラズマからのイオンがウェハに衝突してエッチングが行なわれる。
【００１９】
スパッタエッチングの後に、ニッケルの層が約１００Åから約３００Åの厚さ、たとえば約２００Åの厚さで堆積され、その後、高速熱アニーリングが約２５０℃から約６００℃、たとえば約４００℃から約６００℃の温度で行なわれる。この熱処理中に、図３に示されるニッケルシリサイド層３０がゲート電極２１上に形成され、一方、側壁スペーサ２４に隣接する基板の露出部分上に、ニッケルシリサイド層３１が形成される。ニッケルシリサイド層３０および３１は典型的に、約１００Åから約３００Å、たとえば約２００Åの厚さを有する。典型的に約３０Åから約６０Åの厚さを有するニッケルシリサイド層３２もまた、シリコン窒化物側壁スペーサ上に形成される。これは、恐らくは、ニッケルがシリコンのダングリングボンドと反応するためだと考えられる。しかしながら、この発明の実施例に従えば、シリコン酸化物ライナ２３が十分な厚さで形成されて、ニッケルシリサイド層３２がニッケルシリサイド層３０および／またはニッケルシリサイド層３１と接触するのを防ぐ。したがって、シリコン酸化物ライナ２３の「Ａ」部分および「Ａ′」部分は、ニッケルシリサイド層３２と３０との接触を防ぎ、シリコン酸化物ライナ２３の「Ｂ」部分および「Ｂ′」部分は、ニッケルシリサイド層３２とニッケルシリサイド層３１との接触を防ぐ。シリコン窒化物側壁スペーサ２４の表面上の反応しなかったニッケルは、ウェット処理技術等によって取除かれる。たとえば、硫酸と過酸化水素の混合物で処理されるが、ここで硫酸：過酸化水素の比は、約１：１２から約１：４、たとえば約１：２にされる。
【００２０】
したがって、この発明によれば、ニッケルサリサイド方法の実現が可能となる。その方法は、シリコン窒化物側壁スペーサを有利に利用し、ゲート電極とシリコン窒化物側壁スペースとの間に十分な厚さのシリコン酸化物ライナを設けることによって、ゲート電極の上面上に形成されたニッケルシリサイド層と、関連するソース／ドレイン領域上に形成されたニッケルシリサイド層との間にブリッジングが設けられないようにする。シリコン酸化物ライナは、側壁スペーサ上に形成されたニッケルシリサイドを、ゲート電極上のニッケルシリサイド層および／または基板表面上のニッケルシリサイド層から十分な距離に保つことにより、それらの間のブリッジングを防止する。この発明は、様々な種類の半導体装置のうち、どのような種類の半導体装置の製造にも適用可能である。この発明は特に、深いサブミクロン領域の設計特徴を有する高速回路速度の半導体装置の製造に適用可能である。
【００２１】
以上の詳細な説明において、この発明がその具体的な実施例を参照して説明されたが、それらに対しては、請求の範囲に述べられるこの発明のより広範な精神および範囲から離れることなく、種々の修正および変更を加えることができることは明らかであろう。したがって、明細書および図面は例示のためのものであって限定的なものと考えられてはならない。この発明が他の様々な組合せおよび環境を用いて使用できること、および、ここに記載される発明の概念の範囲内で変更または修正が可能であることが理解される。
【図面の簡単な説明】
【図１】 従来のやり方に付随する、問題の多いニッケルシリサイドブリッジングを概略的に示す図である。
【図２】 この発明の一実施例に従った連続的な段階の１つを概略的に示す図であって、図中、図３と同じ特徴が同じ参照番号で示される図である。
【図３】 この発明の一実施例に従った連続的な段階の１つを概略的に示す図であって、図中、図２と同じ特徴が同じ参照番号で示される図である。
【関連出願】
本願は、同時係属中の以下の米国特許出願、すなわち：２０００年１０月５日出願の連続番号第０９／６７９，３７２号、２０００年１０月５日出願の連続番号第０９／６７９，３７３号、２０００年１０月５日出願の連続番号第０９／６７９，３７４号、２０００年１０月５日出願の連続番号第０９／６７９，３７５号、および２０００年１０月５日出願の連続番号第０９／６７９，８８０号、に開示された主題と同様の主題を含む。
【０００２】
【技術分野】
この発明は、半導体装置の製造に関し、特定的には自己整合シリサイド（サリサイド）技術および結果として得られる半導体装置に関する。この発明は、深いサブミクロン領域の特徴を有する超大規模集積回路（ＵＬＳＩ）システムに特に適用可能である。
【０００３】
【背景技術】
集積回路のジオメトリが深いサブミクロン領域に進入していくにしたがって、半導体基板上に必要とされる信頼性を示す個々のデバイスを正確に形成することはますます難しくなってきている。高性能マイクロプロセッサの応用には、高速の半導体回路が必要である。半導体回路の速度は、配線システムの抵抗（Ｒ）および容量（Ｃ）に反比例して変化する。Ｒ×Ｃの積の値が高くなるほど、回路の動作速度はより制限される。微細化のためには、コンタクトが小さく断面が小さい、長い配線が必要である。したがって、設計規則を深いサブミクロン領域へと引続き減じるためには、配線経路に関連するＲおよびＣを減じねばならない。したがって、高密度かつ高性能のデバイスを製造するためには、抵抗性の低い配線経路が非常に重要である。
【０００４】
配線の抵抗性をポリシリコン単体が示す抵抗性よりも低くする、たとえば約１５〜３００ｏｈｍ／ｓｑより低い値に減じるための一般的な方法として、典型的にポリサイドと称されるドープされた多結晶シリコン層の上に、たとえば高融点金属シリサイド等の低抵抗材料からなる多層構造を形成する方法がある。このポリサイドゲート／配線構造は、有利なことに、多結晶シリコンの公知の作業機能および、多結晶シリコンとシリコン酸化物との非常に信頼性の高い界面を保持する。というのも、多結晶シリコンがゲート酸化物の上に直接配されるためである。
【０００５】
サリサイド技術においては、チタン、タングステンおよびコバルト等の種々の金属シリサイドが用いられてきた。しかし、サリサイド技術において、ニッケルは、他の金属と比べて特に利点が大きい。ニッケルは、ニッケルシリサイドにおいて必要とされる熱収支が低く、また、約２５０℃から約６００℃という比較的低温の単一の加熱ステップで形成することができ、それに付随する基板におけるシリコン消費も減じられ、したがって、超浅型ソース／ドレイン接合の形成が可能になる。
【０００６】
従来のサリサイド技術においては、金属の層がゲート電極上およびソース／ドレイン領域の露出面上に堆積され、加熱によりその金属を下層のシリコンと反応させて金属シリサイドを形成する。その後、反応しなかった金属は誘電体側壁スペーサから除去され、ゲート電極の上面上およびソース／ドレイン領域の上には金属シリサイドコンタクトが残る。サリサイド技術の実現において、シリコン窒化物側壁スペーサを用いることが有利であることもわかった。なぜなら、シリコン窒化物は非常にコンフォーマルであり、特にｐ型トランジスタについてデバイス性能を向上させるからである。シリコン窒化物スペーサはこのような処理の観点からは有利であるが、ゲート電極およびソース／ドレイン領域のニッケルシリサイド化を行なうときに、それらの間に、シリコン窒化物側壁スペーサの表面に沿って、不所望なニッケルシリサイドのブリッジングが形成されて短絡することのないようにすることは、非常に困難であることがわかった。
【０００７】
したがって、ニッケルシリサイド配線システムの実現にあたり、特にゲート電極上でシリコン窒化物側壁スペーサを用いる場合に、ゲート電極上のニッケルシリサイド層とソース／ドレイン領域上のニッケルシリサイド層との間にブリッジングが生じないようにすることのできる、サリサイド方法が必要である。
【０００８】
【発明の開示】
この発明の利点は、ゲート電極上および関連するソース／ドレイン領域上にニッケルシリサイドコンタクトを有し、それらの間には絶縁性側壁スペーサ、特定的にシリコン窒化物側壁スペーサに沿ってブリッジングが設けられることのない、半導体装置を製造する方法である。
【０００９】
この発明の別の利点は、ゲート電極上および関連するソース／ドレイン領域上にニッケルシリサイドコンタクトを有し、それらの間には絶縁性側壁スペーサ、特定的にシリコン窒化物側壁スペーサに沿ってブリッジングが設けられることのない、半導体装置である。
【００１０】
この発明のさらなる利点および他の特徴は、その一部が以下の説明に述べられ、また一部が以下を検討することにより当業者には明らかとなるか、この発明を実施することにより理解されるであろう。この発明の利点は、特に添付の請求の範囲に指摘するように実現しかつ得ることが可能である。
【００１１】
この発明に従えば、上述および他の利点は、その一部が以下のステップを含む半導体装置の製造方法によって達成される。すなわち、半導体基板の上面上に、ゲート絶縁層を介して、対向する側面を有するシリコンゲート電極を形成するステップと、該ゲート電極の対向する側面上におよび該ゲート電極の対向する側面に隣接する該半導体基板の上面上に、シリコン酸化物ライナを２００Åから６００Åの厚さで形成するステップと、該ゲート電極の対向する側面上に、該シリコン酸化物ライナを介して、シリコン窒化物側壁スペーサを形成するステップと、該ゲート電極上におよび該基板の露出面上に、ニッケルの層を堆積するステップと、加熱により該ニッケルの層を下層のシリコンと反応させて、該ゲート電極上にニッケルシリサイド層を、および該基板の露出面上に別のニッケルシリサイド層を形成するステップとを含む、方法である。該方法は、該ゲート電極の対向する側面上の該シリコン酸化物ライナが、前記加熱中に、該ゲート電極上に形成された該ニッケルシリサイドと該側壁スペーサの表面上に形成されたニッケルシリサイドの層との間のブリッジコンタクトを防止し、および／または、該基板の上面上の該シリコン酸化物ライナが、前記加熱中に、該基板の露出面上の該ニッケルシリサイドと該側壁スペーサの表面上に形成された前記ニッケルシリサイドとの間のブリッジコンタクトを防止することによって特徴付けられる。この発明の実施例は、該シリコン窒化物側壁スペーサを３００Åから７００Åの厚さで形成するステップを含み、該シリコン窒化物側壁スペーサ上に形成される該ニッケルシリサイド層は、３０Åから６０Åの厚さを有し、該シリコン酸化物ライナは二酸化シリコンである。この発明の実施例はさらに、該ニッケル層の堆積後にアルゴン内でスパッタエッチングを行なうことにより、約４００℃から約６００℃の温度でニッケルシリサイド層を形成するのに先立って汚染物質を除去するステップを含む。
【００１２】
この発明の別の局面は、以下を含む半導体装置である。すなわち、半導体基板の上面上にゲート絶縁層を介して配された、対向する側面および上面を有するゲート電極と、該ゲート電極の対向する側面上におよび該ゲート電極の対向する側面に隣接する該半導体基板の上面上に配された、約２００Åから約６００Åの厚さを有するシリコン酸化物ライナと、該酸化物ライナ上に配された、シリコン窒化物側壁スペーサと、該ゲート電極の上面上に配されたニッケルシリサイドの層と、各シリコン窒化物側壁スペーサに隣接する該基板表面上に配された、ニッケルシリサイドの層とを含む、半導体装置である。該半導体装置は、該ゲート電極の対向する側面上の該シリコン酸化物ライナが、前記加熱中に、該ゲート電極上に形成された該ニッケルシリサイドと該側壁スペーサの表面上に形成されたニッケルシリサイドの層との間のブリッジコンタクトを防止し、および／または、該基板の上面上の該シリコン酸化物ライナが、前記加熱中に、該基板の露出面上の該ニッケルシリサイドと該側壁スペーサの表面上に形成された前記ニッケルシリサイドとの間のブリッジコンタクトを防止することによって特徴付けられる。
【００１３】
この発明のさらなる利点は、当業者には、以下の詳細な説明から容易に明らかとなるであろう。詳細な説明中、この発明の実施例が、この発明を実施するために考えられるベストモードを単に例示する目的で説明される。理解されるように、この発明は他の異なる実施例が可能であり、そのいくつかの細部は種々の自明の観点で変更が可能であり、それらはすべて、この発明から離れることはない。したがって、図面および説明は性質上例示的であって、限定的であると見なされてはならない。
【００１４】
【発明を実施するためのモード】
この発明は、シリサイド化のための金属としてニッケルを用いて従来のサリサイド技術を実現する際に付随する問題に対処しそれらを解決するものである。デバイスのジオメトリが深いサブミクロン領域へと縮小されていくにつれて、ゲート電極上のニッケルシリサイド層と、関連するソース／ドレイン領域上のニッケルシリサイド層との間に、シリコン窒化物側壁スペーサの表面に沿って、ニッケルシリサイドのブリッジングが生じる。たとえば、図１を参照して、ゲート電極１１が基板１０上に、ゲート絶縁層１２を間に挟んで形成される。シリコン窒化物スペーサ１３は、ゲート電極１１の対向する側面上に形成される。基板１０には、浅いソース／ドレイン延長部１４およびソース／ドレイン領域１５が形成される。ニッケルの層が堆積され、加熱されて、ゲート電極１１の上面にはニッケルシリサイド層１６が形成され、関連するソース／ドレイン領域１５の上にはニッケルシリサイド層１７が形成される。しかしながら、典型的には約３０Åから約６０Åの厚さの薄いニッケルシリサイド層１８が、シリコン窒化物側壁スペーサ１３の露出面に沿って不所望に形成されてブリッジングを生じ、そのためにニッケルシリサイド層１６とニッケルシリサイド層１７とが短絡することがわかった。大量の実験および研究の結果、シリコン窒化物側壁スペーサ１３に沿ってニッケルシリサイド１８が形成される問題が、シリコン窒化物側壁スペーサ内のシリコンのダングリングボンドとニッケルとが反応して生じると仮定することができた。
【００１５】
この発明の実施例に従えば、シリコン窒化物側壁スペーサの形成に先立って、ゲート電極の側面上およびそのゲート電極の側面に隣接する半導体基板表面上に、酸化物ライナが形成される。この酸化物ライナの厚さは、シリコン窒化物側壁スペーサ上に形成されたニッケルシリサイド層を、ゲート電極上に形成されたニッケルシリサイド層および／または半導体基板表面上に形成されたニッケルシリサイド層からある間隔を置いて維持し、したがってそれらが接触することのないようにするのに十分な厚さとされる。したがって、シリコン酸化物ライナは、側壁スペーサ上のニッケルシリサイド層および／またはゲート電極上のニッケルシリサイド層および／または半導体基板上のニッケルシリサイド層の間でスペーサとして機能するのに十分な厚さで形成される。ここに開示された目的およびこの開示の手引きがあれば、特定的な状況におけるシリコン酸化物ライナの最適な厚さは容易に決定することができる。たとえば、シリコン酸化物ライナは約２００Åから約６００Åの厚さで形成すると好適であることがわかった。したがって、この発明の実施例においては、図１に参照番号１８で示されるような不所望のブリッジングを形成することなしに、ニッケルのシリサイド化が可能である。
【００１６】
この発明の一実施例を図２および図３に概略的に示す。図中、同じ参照番号は同じ特徴を示す。図２を参照して、ゲート電極２１、たとえばドープされた多結晶シリコンが、ゲート絶縁層２２を介して、半導体基板２０上に形成される。半導体基板２０はｎ型であってもｐ型であってもよい。ゲート絶縁層は典型的に二酸化シリコンであって、熱酸化または化学蒸着法（ＣＶＤ）によって約３０Åから約９０Åの厚さに形成される。この発明の実施例に従えば、たとえば約２００Åから約６００Åの厚さ（Ｔ）等の、比較的厚い酸化物ライナ２３が、ゲート電極２１の対向する側面上および基板２０の隣接する表面上に形成される。シリコン酸化物ライナ２３は、約５０ｓｃｃｍから約１００ｓｃｃｍの流量のシランと、約１，０００ｓｃｃｍから約４，０００ｓｃｃｍの流量のＮ2Ｏと、約１００ワットから約３００ワットのＲＦパワーと、約２．４Ｔｏｒｒから約３．２Ｔｏｒｒの圧力とを用いて、約３８０℃から約４２０℃、たとえば約４００℃の温度で、典型的には約２秒から約２０秒間で、プラズマ強化化学蒸着法（ＰＥＣＶＤ）によって形成することができる。シリコン酸化物ライナ２３は、ゲート電極２１がその側面からシリサイド化によって消費されるのを防ぐばかりでなく、シリコン窒化物側壁スペーサ上にその後形成される薄いニッケルシリサイド層が、ゲート電極２１の上面上のニッケルシリサイドコンタクト層に接触することおよび／または基板２０の上面上のニッケルシリサイドコンタクト層に接触することを防ぐことにより、シリコン窒化物側壁スペーサに沿ったニッケルシリサイドのブリッジングを防止する。
【００１７】
シリコン酸化物ライナ２３の形成後、シリコン窒化物側壁スペーサ２４が、コンフォーマル層の堆積および異方性エッチングによって形成される。シリコン窒化物側壁スペーサは、約２００ｓｃｃｍから約４００ｓｃｃｍ、たとえば約３７５ｓｃｃｍのシラン流量と、約２，０００ｓｃｃｍから約４，０００ｓｃｃｍ、たとえば約２，８００ｓｃｃｍの窒素流量と、約２，５００ｓｃｃｍから約４，０００ｓｃｃｍ、たとえば約３，０００ｓｃｃｍのアンモニア流量と、約２５０ワットから約４５０ワット、たとえば約３５０ワットの高周波ＲＦパワーと、約１００ワットから約２００ワット、たとえば約１４０ワットの低周波ＲＦパワーと、約１．６Ｔｏｒｒから約２．２Ｔｏｒｒ、たとえば約１．９Ｔｏｒｒの圧力とを用いて、約３８０℃から約４２０℃、たとえば約４００℃の温度で、ＰＥＣＶＤによって形成することができる。シリコン窒化物側壁スペーサは、典型的に、約３００Åから約７００Åの厚さを有する。
【００１８】
ニッケルの堆積に先立って、アルゴンスパッタエッチングを行なうことによって汚染物質を除去することが特に好適であることがわかった。スパッタエッチング技術は従来技術であるため、ここで詳細には述べない。このような技術は典型的に、誘導結合されたプラズマ源スパッタエッチチャンバにおいて実現され、そのチャンバ内では、ペデスタルが静電チャックを支持し、かつＲＦパワーを動力源とする陰極として機能する。チャンバ壁部は典型的にＲＦ陽極を形成する。静電引力がチャックによって生成されて、処理中、ウェハを静止位置に保持する。セラミックのチャック本体内に埋め込まれた１または複数の電極に対して電圧が印加され、ウェハおよび電極にそれぞれ、逆の極性の電荷を誘導する。逆の電荷はウェハをチャック支持面に対して引きつけ、それによりウェハを静電的に係止する。チャンバのふたの外面における付加的なコイルはＲＦパワーで付勢され、これは、ふたを通じてチャンバ内に誘導結合する。陽極と陰極との間に生成された電界は、コイルからの誘電結合されたパワーとともに、チャンバ内に導入された反応ガス、たとえばアルゴンをイオン化してプラズマを発生する。プラズマからのイオンがウェハに衝突してエッチングが行なわれる。
【００１９】
スパッタエッチングの後に、ニッケルの層が約１００Åから約３００Åの厚さ、たとえば約２００Åの厚さで堆積され、その後、高速熱アニーリングが約２５０℃から約６００℃、たとえば約４００℃から約６００℃の温度で行なわれる。この熱処理中に、図３に示されるニッケルシリサイド層３０がゲート電極２１上に形成され、一方、側壁スペーサ２４に隣接する基板の露出部分上に、ニッケルシリサイド層３１が形成される。ニッケルシリサイド層３０および３１は典型的に、約１００Åから約３００Å、たとえば約２００Åの厚さを有する。典型的に約３０Åから約６０Åの厚さを有するニッケルシリサイド層３２もまた、シリコン窒化物側壁スペーサ上に形成される。これは、恐らくは、ニッケルがシリコンのダングリングボンドと反応するためだと考えられる。しかしながら、この発明の実施例に従えば、シリコン酸化物ライナ２３が十分な厚さで形成されて、ニッケルシリサイド層３２がニッケルシリサイド層３０および／またはニッケルシリサイド層３１と接触するのを防ぐ。したがって、シリコン酸化物ライナ２３の「Ａ」部分および「Ａ′」部分は、ニッケルシリサイド層３２と３０との接触を防ぎ、シリコン酸化物ライナ２３の「Ｂ」部分および「Ｂ′」部分は、ニッケルシリサイド層３２とニッケルシリサイド層３１との接触を防ぐ。シリコン窒化物側壁スペーサ２４の表面上の反応しなかったニッケルは、ウェット処理技術等によって取除かれる。たとえば、硫酸と過酸化水素の混合物で処理されるが、ここで硫酸：過酸化水素の比は、約１：１２から約１：４、たとえば約１：２にされる。
【００２０】
したがって、この発明によれば、ニッケルサリサイド方法の実現が可能となる。その方法は、シリコン窒化物側壁スペーサを有利に利用し、ゲート電極とシリコン窒化物側壁スペースとの間に十分な厚さのシリコン酸化物ライナを設けることによって、ゲート電極の上面上に形成されたニッケルシリサイド層と、関連するソース／ドレイン領域上に形成されたニッケルシリサイド層との間にブリッジングが設けられないようにする。シリコン酸化物ライナは、側壁スペーサ上に形成されたニッケルシリサイドを、ゲート電極上のニッケルシリサイド層および／または基板表面上のニッケルシリサイド層から十分な距離に保つことにより、それらの間のブリッジングを防止する。この発明は、様々な種類の半導体装置のうち、どのような種類の半導体装置の製造にも適用可能である。この発明は特に、深いサブミクロン領域の設計特徴を有する高速回路速度の半導体装置の製造に適用可能である。
【００２１】
以上の詳細な説明において、この発明がその具体的な実施例を参照して説明されたが、それらに対しては、請求の範囲に述べられるこの発明のより広範な精神および範囲から離れることなく、種々の修正および変更を加えることができることは明らかであろう。したがって、明細書および図面は例示のためのものであって限定的なものと考えられてはならない。この発明が他の様々な組合せおよび環境を用いて使用できること、および、ここに記載される発明の概念の範囲内で変更または修正が可能であることが理解される。
【図面の簡単な説明】
【図１】 従来のやり方に付随する、問題の多いニッケルシリサイドブリッジングを概略的に示す図である。
【図２】 この発明の一実施例に従った連続的な段階の１つを概略的に示す図であって、図中、図３と同じ特徴が同じ参照番号で示される図である。
【図３】 この発明の一実施例に従った連続的な段階の１つを概略的に示す図であって、図中、図２と同じ特徴が同じ参照番号で示される図である。
Claims (6)
- 半導体装置の製造方法であって、
半導体基板（２０）の上面上に、ゲート絶縁層（２２）を介して、対向する側面を有するシリコンゲート電極（２１）を形成するステップと、
該ゲート電極（２１）の対向する側面上に、および該ゲート電極（２１）の対向する側面に隣接する該半導体基板（２０）の上面上に、シリコン酸化物ライナ（２３）を２００Åから６００Åの厚さで形成するステップと、
該ゲート電極（２１）の対向する側面上に、該シリコン酸化物ライナ（２３）を介して、シリコン窒化物側壁スペーサ（２４）を３００Åから７００Åの厚さで形成するステップと、
該ゲート電極（２１）上に、および該基板（２０）の露出面上に、ニッケルの層を堆積するステップと、
加熱により該ニッケルの層を下層のシリコンと反応させて、該ゲート電極（２１）上にニッケルシリサイド層（３０）を、および該基板（２０）の露出面上にニッケルシリサイド層（３１）を形成するステップとを含み、
該ゲート電極（２１）の対向する側面上の該シリコン酸化物ライナ（２３）が、前記加熱中に、該ゲート電極（２１）上に形成された該ニッケルシリサイド（３０）と該側壁スペーサ（２４）の表面上に形成された３０Åから６０Åの厚さを有するニッケルシリサイドの層（３２）との間のブリッジコンタクトを防止し、および／または、該基板（２０）の上面上の該シリコン酸化物ライナ（２３）が、前記加熱中に、該基板（２０）の露出面上の該ニッケルシリサイド（３１）と該側壁スペーサ（２４）の表面上に形成された前記ニッケルシリサイド（３２）との間のブリッジコンタクトを防止することを特徴とする、方法。 - 該シリコン酸化物ライナ（２３）は二酸化シリコンである、請求項１に記載の方法。
- 該酸化物ライナ（２３）を２秒から２０秒間堆積するステップと、
該シリコン酸化物ライナ（２３）を
５０ｓｃｃｍから１００ｓｃｃｍのシラン流量と、
１，０００ｓｃｃｍから４，０００ｓｃｃｍの窒素酸化物流量と、
１００ワットから３００ワットのＲＦパワーと、
２．４Ｔｏｒｒから３．２Ｔｏｒｒの圧力と、
３８０℃から４２０℃の温度とで、
プラズマ強化化学蒸着法により形成するステップとをさらに含む、請求項１に記載の方法。 - ４００℃から６００℃の温度で加熱して該ニッケルシリサイド層（３０）、（３１）および（３２）を形成するステップを含む、請求項１に記載の方法。
- 半導体基板（２０）の上面上に、ゲート絶縁層（２２）を介して配された、対向する側面および上面を有するゲート電極（２１）と、
該ゲート電極（２１）の対向する側面上および該ゲート電極（２１）の対向する側面に隣接する該半導体基板（２０）の上面上に配された、３００Åから６００Åの厚さを有するシリコン酸化物ライナ（２３）と、
該酸化物ライナ（２３）の上に配された、３００Åから７００Åの厚さを有するシリコン窒化物側壁スペーサ（２４）と、
該ゲート電極（２１）の上面上に配された、ニッケルシリサイドの層（３０）と、
各シリコン窒化物側壁スペーサ（２４）に隣接する該基板表面上に配された、ニッケルシリサイドの層（３１）とを含み、
該ゲート電極（２１）の対向する側面上の該シリコン酸化物ライナ（２３）が、前記加熱中に、該ゲート電極（２１）上に形成された該ニッケルシリサイド（３０）と該側壁スペーサ（２４）の表面上に形成された３０Åから６０Åの厚さを有するニッケルシリサイドの層（３２）との間のブリッジコンタクトを防止し、および／または、該基板（２０）の上面上の該シリコン酸化物ライナ（２３）が、前記加熱中に、該基板（２０）の露出面上の該ニッケルシリサイド（３１）と該側壁スペーサ（２４）の表面上に形成された前記ニッケルシリサイド（３２）との間のブリッジコンタクトを防止することを特徴とする、半導体装置。 - 該シリコン酸化物ライナ（２３）は二酸化シリコンである、請求項５に記載の半導体装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/679,871 US6548403B1 (en) | 2000-10-05 | 2000-10-05 | Silicon oxide liner for reduced nickel silicide bridging |
| US09/679,871 | 2000-10-05 | ||
| PCT/US2001/030930 WO2002029882A1 (en) | 2000-10-05 | 2001-10-02 | Silicon oxide liner for reduced nickel silicide bridging |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004511103A JP2004511103A (ja) | 2004-04-08 |
| JP4749654B2 true JP4749654B2 (ja) | 2011-08-17 |
Family
ID=24728711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002533364A Expired - Lifetime JP4749654B2 (ja) | 2000-10-05 | 2001-10-02 | ニッケルシリサイドのブリッジを減じるためのシリコン酸化物ライナ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6548403B1 (ja) |
| EP (1) | EP1327261A1 (ja) |
| JP (1) | JP4749654B2 (ja) |
| AU (1) | AU2001296532A1 (ja) |
| TW (1) | TW507325B (ja) |
| WO (1) | WO2002029882A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3464429B2 (ja) * | 2000-02-22 | 2003-11-10 | 沖電気工業株式会社 | 半導体電子デバイスの構造及び製造方法 |
| US6689687B1 (en) * | 2001-02-02 | 2004-02-10 | Advanced Micro Devices, Inc. | Two-step process for nickel deposition |
| KR100567879B1 (ko) * | 2003-12-12 | 2006-04-04 | 동부아남반도체 주식회사 | 살리사이드를 갖는 반도체 소자 제조 방법 |
| JP2007188956A (ja) * | 2006-01-11 | 2007-07-26 | Nec Electronics Corp | 半導体装置の製造方法 |
| US20090261406A1 (en) * | 2008-04-17 | 2009-10-22 | Suh Youseok | Use of silicon-rich nitride in a flash memory device |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05218410A (ja) * | 1992-01-31 | 1993-08-27 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2830762B2 (ja) * | 1995-01-30 | 1998-12-02 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH10275782A (ja) * | 1997-03-28 | 1998-10-13 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体集積回路装置 |
| US5783479A (en) * | 1997-06-23 | 1998-07-21 | National Science Council | Structure and method for manufacturing improved FETs having T-shaped gates |
| US5851890A (en) | 1997-08-28 | 1998-12-22 | Lsi Logic Corporation | Process for forming integrated circuit structure with metal silicide contacts using notched sidewall spacer on gate electrode |
| JPH11111975A (ja) * | 1997-09-30 | 1999-04-23 | Nec Corp | 半導体装置及びその製造方法 |
| US6087234A (en) | 1997-12-19 | 2000-07-11 | Texas Instruments - Acer Incorporated | Method of forming a self-aligned silicide MOSFET with an extended ultra-shallow S/D junction |
| US6171959B1 (en) * | 1998-01-20 | 2001-01-09 | Motorola, Inc. | Method for making a semiconductor device |
| US6303523B2 (en) * | 1998-02-11 | 2001-10-16 | Applied Materials, Inc. | Plasma processes for depositing low dielectric constant films |
| US6063680A (en) | 1998-02-19 | 2000-05-16 | Texas Instruments - Acer Incorporated | MOSFETS with a recessed self-aligned silicide contact and an extended source/drain junction |
| US6074922A (en) | 1998-03-13 | 2000-06-13 | Taiwan Semiconductor Manufacturing Company | Enhanced structure for salicide MOSFET |
| US5930617A (en) | 1998-03-25 | 1999-07-27 | Texas Instruments-Acer Incorporated | Method of forming deep sub-micron CMOS transistors with self-aligned silicided contact and extended S/D junction |
| US6235598B1 (en) * | 1998-11-13 | 2001-05-22 | Intel Corporation | Method of using thick first spacers to improve salicide resistance on polysilicon gates |
| JP2000196071A (ja) * | 1998-12-25 | 2000-07-14 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
| US6117737A (en) | 1999-02-08 | 2000-09-12 | Taiwan Semiconductor Manufacturing Company | Reduction of a hot carrier effect by an additional furnace anneal increasing transient enhanced diffusion for devices comprised with low temperature spacers |
| US6184132B1 (en) * | 1999-08-03 | 2001-02-06 | International Business Machines Corporation | Integrated cobalt silicide process for semiconductor devices |
| US6483154B1 (en) * | 2000-10-05 | 2002-11-19 | Advanced Micro Devices, Inc. | Nitrogen oxide plasma treatment for reduced nickel silicide bridging |
| US6383880B1 (en) * | 2000-10-05 | 2002-05-07 | Advanced Micro Devices, Inc. | NH3/N2-plasma treatment for reduced nickel silicide bridging |
| US6465349B1 (en) * | 2000-10-05 | 2002-10-15 | Advanced Micro Devices, Ins. | Nitrogen-plasma treatment for reduced nickel silicide bridging |
| US6387767B1 (en) * | 2001-02-13 | 2002-05-14 | Advanced Micro Devices, Inc. | Nitrogen-rich silicon nitride sidewall spacer deposition |
| US6432805B1 (en) * | 2001-02-15 | 2002-08-13 | Advanced Micro Devices, Inc. | Co-deposition of nitrogen and metal for metal silicide formation |
-
2000
- 2000-10-05 US US09/679,871 patent/US6548403B1/en not_active Expired - Lifetime
-
2001
- 2001-10-02 WO PCT/US2001/030930 patent/WO2002029882A1/en not_active Application Discontinuation
- 2001-10-02 AU AU2001296532A patent/AU2001296532A1/en not_active Abandoned
- 2001-10-02 EP EP01977411A patent/EP1327261A1/en not_active Withdrawn
- 2001-10-02 JP JP2002533364A patent/JP4749654B2/ja not_active Expired - Lifetime
- 2001-10-04 TW TW090124477A patent/TW507325B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6548403B1 (en) | 2003-04-15 |
| AU2001296532A1 (en) | 2002-04-15 |
| WO2002029882A1 (en) | 2002-04-11 |
| EP1327261A1 (en) | 2003-07-16 |
| TW507325B (en) | 2002-10-21 |
| JP2004511103A (ja) | 2004-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6713392B1 (en) | Nitrogen oxide plasma treatment for reduced nickel silicide bridging | |
| US6967160B1 (en) | Method of manufacturing semiconductor device having nickel silicide with reduced interface roughness | |
| US5736455A (en) | Method for passivating the sidewalls of a tungsten word line | |
| US6022805A (en) | Method of fabricating semiconductor device with a multi-layered interconnection structure having a low contact resistance | |
| JPH11233451A (ja) | 安定した低抵抗のポリ・メタル・ゲート電極を製造するためのｃｖｄに基くプロセス | |
| US6521529B1 (en) | HDP treatment for reduced nickel silicide bridging | |
| TWI717554B (zh) | 使用pvd釕的方法與裝置 | |
| US6602754B1 (en) | Nitrogen implant into nitride spacer to reduce nickel silicide formation on spacer | |
| US6465349B1 (en) | Nitrogen-plasma treatment for reduced nickel silicide bridging | |
| US6432817B1 (en) | Tungsten silicide barrier for nickel silicidation of a gate electrode | |
| US6432805B1 (en) | Co-deposition of nitrogen and metal for metal silicide formation | |
| US6383880B1 (en) | NH3/N2-plasma treatment for reduced nickel silicide bridging | |
| US6545370B1 (en) | Composite silicon nitride sidewall spacers for reduced nickel silicide bridging | |
| JP4749654B2 (ja) | ニッケルシリサイドのブリッジを減じるためのシリコン酸化物ライナ | |
| US6372644B1 (en) | Hydrogen passivated silicon nitride spacers for reduced nickel silicide bridging | |
| JP3646718B2 (ja) | 半導体装置の製造方法 | |
| JP4856297B2 (ja) | 半導体装置の製造方法 | |
| US20020111021A1 (en) | Ozone oxide as a mediating layer in nickel silicide formation | |
| US6627504B1 (en) | Stacked double sidewall spacer oxide over nitride | |
| US6387767B1 (en) | Nitrogen-rich silicon nitride sidewall spacer deposition | |
| US7312150B2 (en) | Method of forming cobalt disilicide layer and method of manufacturing semiconductor device using the same | |
| US6372673B1 (en) | Silicon-starved nitride spacer deposition | |
| JPH10270381A (ja) | 半導体装置の製造方法 | |
| US6730587B1 (en) | Titanium barrier for nickel silicidation of a gate electrode | |
| US6541866B1 (en) | Cobalt barrier for nickel silicidation of a gate electrode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040928 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090413 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090520 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090619 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110518 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4749654 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |