JPH08255875A - 半導体集積回路の作製方法 - Google Patents

半導体集積回路の作製方法

Info

Publication number
JPH08255875A
JPH08255875A JP2327196A JP2327196A JPH08255875A JP H08255875 A JPH08255875 A JP H08255875A JP 2327196 A JP2327196 A JP 2327196A JP 2327196 A JP2327196 A JP 2327196A JP H08255875 A JPH08255875 A JP H08255875A
Authority
JP
Japan
Prior art keywords
thickness
film
silicon oxide
mask
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2327196A
Other languages
English (en)
Other versions
JP3270674B2 (ja
Inventor
Kouyuu Chiyou
宏勇 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2327196A priority Critical patent/JP3270674B2/ja
Publication of JPH08255875A publication Critical patent/JPH08255875A/ja
Application granted granted Critical
Publication of JP3270674B2 publication Critical patent/JP3270674B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Ink Jet (AREA)

Abstract

(57)【要約】 【目的】 アクティブマトリクス回路等の半導体集積回
路において、コンタクトホールとキャパシタの形成方法
を提供する。 【構成】 層間絶縁物を酸化珪素膜108と、窒化珪素
膜109とから成る、エッチング特性の異なる多層構造
とする。下層の酸化珪素膜108をエッチングストッパ
ーにして、第1のマスクを用いることにより、上層の窒
化珪素膜109のみがエッチングされる。次に、第2の
マスクを用いることにより、開口部110、111で露
出している酸化珪素膜のみがエッチングされて、コンタ
クトホール113、114が形成される。更に、酸化珪
素膜108が残存している開口部112には、下層配線
107と画素電極115を電極とし、酸化珪素膜108
を誘電体とするキャパシタ119が形成される。

Description

【発明の詳細な説明】
【0001】
【発明の利用分野】本発明は、半導体集積回路における
コンタクトホールおよびキャパシタの効果的な形成方法
に関するものである。
【0002】
【従来の技術】半導体集積回路においては、多層配線構
造が用いられ、配線間の接続のためのコンタクトホール
や、キャパシタ(コンデンサ)のごとき素子を形成する
必要がある。多層配線構造を得るためには、通常、層間
絶縁物を形成し、配線間の絶縁・容量の低減を図ってい
る。配線間の接続が必要な箇所では層間絶縁物にコンタ
クトホールが形成される。キャパシタの形成に際して
は、誘電体として、層間絶縁物そのものを用いることも
ある。
【0003】しかしながら、層間絶縁物が配線間の絶縁
および容量の低減を目的としているために、これをその
ままキャパシタの誘電体に用いると、キャパシタの面積
が非常に大きなものとなり、回路設計上、ロスが大きく
なってしまう。
【0004】
【発明が解決しようとする課題】層間絶縁物を薄くする
と、同じ面積でもキャパシタの容量を大きくすることが
できる。従来の多層配線構造においては、コンタクトホ
ールを形成する部分では、層間絶縁物を全て除去し、他
方キャパシタを形成する部分では、層間絶縁物を適度に
(キャパシタを形成するに最適な厚さにまで)エッチン
グすることが必要であるため、実際に量産プロセスに適
用することは不可能である。
【0005】特に、キャパシタとして有効に動作させる
ためには、誘電体として使用する部分の厚さは、初期の
層間絶縁物の厚さの1/5〜1/50まで薄くすること
が必要である。例えば、キャパシタの容量を、通常の配
線の交差部分の容量の1000倍とする場合には、キャ
パシタの部分も通常の配線の交差部分も同じ厚さの層間
絶縁物を用いたとすると、キャパシタの面積が配線の交
差部分の1000倍も必要である。
【0006】これに対して、キャパシタの部分の厚さを
1/10にすると、キャパシタの面積は交差部分の面積
の100倍で十分であり、素子の集積化において有効で
ある。しかしながら、層間絶縁物の厚さの90%をエッ
チングして、10%のみを残すというような微妙な制御
を或る広がりを有する面積の中でおこなうことは実質的
に不可能である。
【0007】本発明の目的は、上述の目的を解消して、
層間絶縁物を選択的に、かつ正確にエッチングして、コ
ンタクトホール、及び容量の大きなキャパシタを形成す
ることにある。
【0008】
【課題を解決するための手段】本発明は層間絶縁物を上
層と下層というドライエッチング特性の異なる少なくと
も2つ以上の材料より構成される多層構造とし、上層の
ドライエッチングに際して、下層の材料をエッチングス
トッパーとして用いることにより、下層の厚さを精密に
制御することを可能とせしめるものである。この際、第
1のマスクを用いることにより、上層は特定の領域を選
択的にエッチングできる。
【0009】かようにして特定の部分の上層をエッチン
グして、除去した後に、コンタクトホールを形成する部
分については、さらに、第2のマスクを用いて、下層の
層間絶縁物を選択的にエッチングする。このときのエッ
チング工程は、ドライエッチングでもウェットエッチン
グでもよい。一方、キャパシタを形成する部分において
は下層はエッチングされないようにマスクで被覆する。
下層のエッチング条件において、上層が十分にエッチン
グされない場合には、第2のマスクは、第1のマスクに
よってエッチングされた部分以外の部分を露出させても
よい。
【0010】特に、本発明において、層間絶縁物は上層
が窒化珪素を主成分とする材料、下層が酸化珪素を主成
分とする材料によって構成された2層構造とすると、ド
ライエッチング特性が大きく異なるため有利である。
【0011】また、上記の構成において、第2のマスク
はITO(インディウム錫酸化物)等の透明導電材料と
してもよい。例えば、アクティブマトリクス型液晶ディ
スプレーのTFTアレーにおける画素電極を第2のマス
クとして用いることも可能であり、その場合には、実施
例において詳述するようにフォトリソグラフィーの工程
を削減することができる。
【0012】
【作用】本発明によれば、キャパシタの誘電体の厚さは
下層層間絶縁物の厚さによって決定され、上層のエッチ
ング工程において、下層がエッチングストッパーとして
機能するため、キャパシターの誘電体の厚さは広い面積
にわたって均等にできる。更に、層間絶縁物の下層の厚
さを層間絶縁物全体の厚さの1/5〜1/50とすれ
ば、キャパシタの誘電体の厚さが十分に薄くできるの
で、キャパシタの面積の低減の上で効果がある。ただ
し、上層と下層で誘電率の異なる材料を使用する場合に
は、その効果を考慮しなければならない。以下に実施例
を示し、さらに詳細に本発明を説明する。
【0013】
【実施例】
〔実施例1〕図1に本実施例を示す。本実施例は液晶表
示装置に用いられるアクティブマトリクス回路のTFT
アレーの1画素の作製工程を示す。まず、基板101上
に下地酸化膜として酸化珪素膜102を1000〜50
00Å、例えば、4000Åの厚さに成膜する。
【0014】次に厚さ100〜1500Å、例えば、8
00Åのアモルファスもしくは結晶性の島状シリコン領
域を形成し、さらに、厚さ1200Åの酸化珪素によっ
てゲイト絶縁膜104を成膜する。
【0015】次に、燐を適量混入させて、導電性を良く
した多結晶シリコン膜を3000Åの厚さに減圧CVD
法で成膜し、これをエッチングして、ゲイト電極10
6、下層配線105、107を形成する。その後、イオ
ンドーピング法によって、島状シリコン領域に、ゲイト
電極106をマスクとして自己整合的に不純物(ここで
は燐)を注入し、不純物領域103を形成する。もちろ
ん、ゲイト電極106を形成する前に不純物領域103
を形成してもよい。(図1(A))
【0016】その後、プラズマCVD法により酸化珪素
膜108を200〜1000Å、例えば、500Åの膜
厚で成膜する。引き続き、プラズマCVD法により窒化
珪素膜109を2000〜10000Å、例えば、50
00Åの膜厚で成膜する。このようにして、酸化珪素膜
108、窒化珪素膜109から成る2層の層間絶縁物が
形成される。(図1(B))
【0017】そして、第1のマスクを用いて、公知のフ
ォトレジスト法によってパターンを形成し、層間絶縁物
のうち、上層の窒化珪素膜109をドライエッチング法
によりエッチングする。エッチング条件を最適化するこ
とにより、下層の酸化珪素膜108をエッチングストッ
パーとして用いることができる。このようにして、開孔
部110、111および112が形成される。(図1
(C))
【0018】その後、再び、フォトリソグラフィー法に
よって、開孔パターンを形成する。この際には第2のマ
スクを用いて、開孔部110、111の内側にさらに開
孔パターンを形成する。他方、開孔部112には開孔パ
ターンを形成しない。そして、緩衝フッ酸を用いてエッ
チングをおこない、酸化珪素から成るゲイト絶縁膜10
4、酸化珪素膜108をそれぞれエッチングして、コン
タクトホール113、114を形成する。この際には、
等方的なウェットエッチング法を用いるため、図1
(D)に示すように、コンタクトホール113(11
4)の大きさは先の開孔部110(111)よりも小さ
くすることが必要である。(図1(D))
【0019】その後、厚さ1000ÅのITO膜によっ
て、画素電極115を形成する。その後、アルミニウム
膜を5000Åの厚さにスパッタリング法によって成膜
し、これをエッチングして、上層の金属配線・電極11
6、117を形成する。
【0020】コンタクトホール113、114では、上
層の金属配線116、117とTFTの不純物領域10
3が接続される。また、開孔部112では、層間絶縁物
のうち、下層の酸化珪素膜108を誘電体として、IT
O膜から成る画素電極115と下層配線107との間に
キャパシタ119(アクティブマトリクス回路のTFT
アレー内の保持容量(補助容量ともいう)に相当する)
が形成される。
【0021】一方、下層配線(アクティブマトリクス回
路のゲイトバスラインに相当する)105上を上層配線
116(アクティブマトリクス回路のソースバスライン
に相当する)が横断する部分118においては、厚さ5
00Åの酸化珪素膜108に加えて、厚さ5000Åの
窒化珪素膜109が存在するため、これら2層の膜が絶
縁体として機能して、十分な絶縁性を得ることができ
る。(図1(E))
【0022】本実施例では、キャパシタ119の上部電
極をITO膜から成る画素電極115によって構成した
が、上層配線117を下層配線107上にまで延長させ
て、上部電極としてもよいことは自明である。また、本
実施例では、上層金属配線117を形成する前に、画素
電極115を形成したが、上層金属配線117を形成し
た後に、画素電極115を形成することもできる。
【0023】〔実施例2〕図2に本実施例を示す。本実
施例も液晶表示装置に用いられるアクティブマトリクス
回路の作製工程を示す。まず、実施例1と同様に、基板
201上に下地膜202と島状のシリコン領域を形成
し、酸化珪素から成る厚さ1200Åのゲイト絶縁膜2
04を形成する。さらに、スカンジウムを0.3重量%
混入させたアルミニウム膜を5000Åの厚さにスパッ
タ法で成膜し、これをエッチングして、ゲイト電極20
6、アルミニウムの下層配線205、207をそれぞれ
形成する。
【0024】本実施例では、特開平5−267667に
示されるように、陽極酸化法によって、このゲイト電極
206、アルミニウム配線205、207を陽極とし
て、電解溶液中で陽極酸化を行い、緻密な陽極酸化物層
を形成する。陽極酸化物層はゲイト電極206、アルミ
ニウム配線205、207の周囲に1000Åの厚さに
形成する。そして、島状シリコン領域には、自己整合的
もしくは非自己整合的に不純物領域203を形成する。
(図2(A))
【0025】その後、実施例1と同様に、層間絶縁物と
して、プラズマCVD法によって、厚さ300Åの酸化
珪素膜208、厚さ4700Åの窒化珪素膜209を連
続的に成膜する。そして、第1のマスクを用いて、ドラ
イエッチング法によって窒化珪素膜209に開孔部21
0、211、212を形成する。ここで、実施例1と同
様に酸化珪素膜208はエッチングストッパーとして機
能する。(図2(B))
【0026】そして、厚さ500ÅのITO膜によって
画素電極213を形成する。この結果、画素電極213
と下層配線207を両電極とし、陽極酸化物と酸化珪素
膜208を誘電体とするキャパシタ219が形成され
る。(図2(C))
【0027】その後、公知のRIE法による異方性ドラ
イエッチングによって、酸化珪素のゲイト絶縁膜20
4、酸化珪素膜208をそれぞれエッチングする。図2
(C)から明らかなように、酸化珪素膜208の露出さ
れている部分は開孔部210、211のみであり、この
開口部210、211の酸化珪素膜208がエッチング
される。他方、開孔部212はITO膜から成る画素電
極213によって被覆されているのでエッチングされな
い。
【0028】すなわち、本実施例では、画素電極213
(あるいはこれを形成するために用いたマスク)が本発
明の第2のマスクとして機能する。また、エッチングは
異方性を有して、基板に垂直な方向に選択的に進行す
る。このようにして、コンタクトホール214、215
を形成する。(図2(D))
【0029】その後、アルミニウム膜を4000Åの厚
さにスパッタリング法によって成膜し、これをエッチン
グして、上層配線・電極216、217を形成する。領
域218において、上層配線216は下層配線215と
交差するが、厚さ300Åの酸化珪素膜208と厚さ4
700Åの窒化珪素膜209によって構成された層間絶
縁物に加え、厚さ1000Åの陽極酸化物が存在してい
るたため、上層配線216と下層配線215とを十分に
上下間で絶縁することできる。また、キャパシタ219
においては、誘電体の厚さは十分に薄く、キャパシタの
面積を低減させる上で効果的であった。(図2(E))
【0030】〔実施例3〕図3に本実施例を示す。本実
施例も液晶表示装置に用いられるアクティブマトリクス
回路のTFTアレーの1画素の作製工程を示す。まず、
基板301上に下地酸化膜として酸化珪素膜302を2
000Åの厚さに成膜する。
【0031】次に厚さ500Åのアモルファスシリコン
膜を堆積し、これにエキシマーレーザー光を照射して結
晶性のシリコン膜とする。そして、これをエッチングし
て、島状シリコン領域を形成し、さらに、厚さ1200
Åの酸化珪素によってゲイト絶縁膜304を成膜する。
【0032】次に、燐を適量混入させて、導電性を良く
した多結晶シリコン膜を3000Åの厚さに減圧CVD
法で成膜し、これをエッチングして、ゲイト電極30
6、下層配線305を形成する。その後、イオンドーピ
ング法によって、島状シリコン領域に、ゲイト電極30
6をマスクとして自己整合的に不純物(ここでは燐)を
注入し、不純物領域303を形成する。さらに、プラズ
マCVD法により第1の層間絶縁物として、酸化珪素膜
307を2000〜8000Å、例えば、5000Åの
膜厚で成膜する。(図3(A))
【0033】その後、第1の層間絶縁物である酸化珪素
膜307にコンタクトホールを形成し、スパッタ法によ
って厚さ4000Åのアルミニウム膜を堆積する。そし
て、これをエッチングして、上層配線308、309、
310を形成する。(図3(B))
【0034】次に、プラズマCVD法によって、厚さ1
000Åの酸化珪素膜311と厚さ5000Åの窒化珪
素膜312を連続的に堆積する。酸化珪素膜311と窒
化珪素膜312は第2の層間絶縁物となる。(図3
(C))
【0035】そして、第1のマスクを用いて、公知のフ
ォトレジスト法によってパターンを形成し、第2の層間
絶縁物のうち、上層の窒化珪素膜312をドライエッチ
ング法によりエッチングする。下層の酸化珪素膜311
はエッチングストッパーとして用いる。このようにし
て、開孔部313および314を形成する。(図3
(D))
【0036】その後、再び、フォトリソグラフィー法に
よって、開孔パターンを形成する。この際には第2のマ
スクを用いて、開孔部313の内側にさらに開孔パター
ンを形成する。他方、開孔部314には開孔パターンを
形成しない。そして、ドライエッチング法によって、酸
化珪素のエッチングをおこない、開孔部313において
露出されている酸化珪素膜311をエッチングして、コ
ンタクトホールを形成する。
【0037】その後、厚さ1000ÅのITO膜をスパ
ッタ法によって成膜し、これをエッチングして、上層配
線309に接続する画素電極315を形成する。これに
より、開孔部313では、上層の金属配線(TFTのド
レイン電極)309と画素電極315が接続される。更
に、開孔部314では、第2の層間絶縁物のうち、下層
の酸化珪素膜311を誘電体として、上部のITO膜3
15と上層配線310との間にキャパシタ317(アク
ティブマトリクス回路のTFTアレー内の保持容量に相
当する)が形成される。
【0038】なお、下層配線305(アクティブマトリ
クス回路のゲイトバスラインに相当する)上を上層配線
308(アクティブマトリクス回路のソースバスライン
に相当する)が横断する部分316においては、厚さ5
000Åの酸化珪素膜(第1の層間絶縁物)307が絶
縁体として機能しているため、十分な絶縁性を得ること
ができる。(図3(E))
【0039】〔実施例4〕図4に本実施例を示す。本実
施例も液晶表示装置に用いられるアクティブマトリクス
回路の作製工程を示す。
【0040】実施例1と同様に、基板401上に下地膜
として酸化珪素膜402と島状のシリコン領域403を
形成し、酸化珪素膜404を厚さ1200Åに形成す
る。さらに、スカンジウムを0.3重量%混入させたア
ルミニウム膜を5000Åの厚さにスパッタ法で成膜す
る。フォトレジストのマスクを形成して、アルミニウム
膜をエッチングして、ゲイト電極405、アルミニウム
の下層配線406、407をそれぞれ形成する。
【0041】次に、フォトレジストのマスクを残したま
ま、ゲイト電極405のみを陽極酸化して、多孔質の陽
極酸化物408をゲイト電極405の側面に4000Å
の厚さに形成する。次に、フォトレジストのマスクを剥
離して、ゲイト電極405、下層配線406、407を
それぞれ電解溶液中で陽極酸化して、緻密な陽極酸化物
層409を1000Åの厚さに形成する。(図4
(A))
【0042】陽極酸化物の作り分けは使用する電解溶液
を変えればよく、多孔質の陽極酸化物408を形成する
場合には、クエン酸、シュウ酸、クロム酸又は硫酸を3
〜20%含有した酸性溶液を使用する。他方、緻密な陽
極酸化物層409を形成する場合には、酒石酸、ほう
酸、又は硝酸が3〜10%含有されたエチレングリコー
ル溶液を、PHを7程度に調整した溶液を使用する。
【0043】ゲイト電極405、下層配線406、40
7及びその周囲の陽極酸化層をマスクにして、酸化珪素
膜をエッチングして、ゲイト絶縁膜410を形成する。
そして、多孔質の陽極酸化物408を除去して、ゲイト
電極405、陽極酸化物層409、およびゲイト絶縁膜
410をマスクにして、イオンドーピング法によって、
島状シリコン領域403に不純物(燐)を注入する。こ
の際に、ゲイト絶縁膜410は半透過なマスクとして機
能するため、島状シリコン領域403には、自己整合的
に、低濃度不純物領域(所謂、LDD)411、高濃度
不純物領域412が形成される。その後、プラズマCV
D法によって、酸化珪素膜413を300Åの厚さに、
窒化珪素膜414を4700Åの厚さに連続的に成膜し
て、第1の層間絶縁膜を形成する。(図4(B))
【0044】そして、第1のマスクを用いて、ドライエ
ッチング法によって窒化珪素膜414に開孔部415、
416、417を形成する。この際に、酸化珪素膜41
3はエッチングストッパーとして機能する。(図4
(C))
【0045】そして、ITO膜を厚さ500Åに成膜し
て、パターニングして画素電極418を形成する。この
結果、画素電極418と下層配線407を両電極とし、
陽極酸化物層409と酸化珪素膜413を誘電体とする
キャパシタ419が形成される。(図4(D))
【0046】その後、公知のRIE法による異方性ドラ
イエッチングにより、酸化珪素膜413をエッチングし
て、コンタクトホール420、421を形成する。図4
(D)に示すように酸化珪素膜413が露出している部
分は開孔部415、416のみであり、開孔部417は
ITO膜から成る画素電極418によって被覆されてい
るので、開孔部417はエッチングされない。すなわ
ち、本実施例では、画素電極418(あるいはこれを形
成するために用いたマスク)が、本発明の第2のマスク
として機能して、開孔部415、416において、露出
されている酸化珪素膜413のみがエッチングされて、
コンタクトホール420、421が形成される。なお、
エッチングは異方性を有して、基板に垂直な方向に選択
的に進行する。(図4(E))
【0047】その後、アルミニウム膜を4000Åの厚
さにスパッタリング法によって成膜し、これをエッチン
グして、上層配線・電極422・423を形成する。上
層配線422は領域424において下層配線406と交
差するが、厚さ300Åの酸化珪素膜413と厚さ47
00Åの窒化珪素膜414によって構成された層間絶縁
物に加え、厚さ1000Åの陽極酸化物層409が存在
しているため、上層配線422と下層配線406とを上
下間で絶縁することができる。更に、キャパシタ419
においては、誘電体の厚さは十分に薄く、キャパシタの
面積を低減させるのに効果的である。(図4(F))
【0048】また、本実施例のTFTはLDD構造とし
たため、オフ電流特性を良好にすることができるので、
液晶表示装置の画素マトリクスに配置されるTFTとし
て好適である。
【0049】〔実施例5〕図5に本実施例を示す。本実
施例も液晶表示装置に用いられるアクティブマトリクス
回路の作製工程を示す。実施例4ではLDD構造を得る
ために、ゲイト電極の周囲に緻密な陽極酸化物を形成す
るようにしたが、本実施例では、緻密な陽極酸化物を形
成しないで、LDD構造を形成するようにしている。
【0050】図5(A)に示すように、ガラス基板50
1上に、下地膜として厚さ2000Åの酸化珪素膜50
2、厚さ500Å島状シリコン領域503を形成する。
更に、プラズマCVD法によって厚さ1000Åに酸化
珪素膜504を堆積する。
【0051】次に、スパッタ法によって、スカンジウム
を0.3重量%混入させたアルミニウム膜を5000Å
の厚さに堆積する。このアルミニウム膜は後にゲイト電
極505、下層配線506になるものである。このアル
ミニウム膜を電解液中で陽極酸化して、表面に緻密な陽
極酸化膜507を100Å程度の厚さに形成する。この
場合には、電解液には、酒石酸、ほう酸、又は硝酸が3
〜10%含有されたエチレングリコール溶液を、PHを
7程度に調整した溶液を使用する。緻密な陽極酸化膜5
07の厚さはアルミニウム膜に印加する電圧で制御する
ことができる。緻密な陽極酸化膜507は、レジストの
密着度を高める作用を有する。
【0052】そして、フォトレジストのマスク508を
形成して、このマスク508を利用して、アルミニウム
膜をエッチングして、ゲイト電極505、下層配線50
6を形成する。そして電解溶液中でゲイト電極505の
みに電圧を印加して、陽極酸化する。電解溶液には、ク
エン酸、シュウ酸、クロム酸又は硫酸を3〜20%含有
した酸性溶液を使用する。この状態では、ゲイト電極6
07の表面にフォトレジストのマスク508と、緻密な
陽極酸化膜507とが存在するために、ゲイト電極50
5の側面のみに多孔質の陽極酸化物509が形成され
る。(図5(A))
【0053】この多孔質の陽極酸化物509の成長距離
は、ゲイト電極505に電流を流す時間で制御すること
ができ、この成長距離により低濃度不純物領域の長さが
決定される。本実施例では、多孔質の陽極酸化物509
を4000Åの長さに成長させる。
【0054】次に、フォトレジストのマスク508を使
用して、酸化珪素膜504をエッチングして、ゲイト絶
縁膜510を形成し、図5(B)に示すように、フォト
レジストのマスク508、多孔質の陽極酸化物509、
緻密な陽極酸化膜507を順次に除去して、ゲイト電極
505、下層配線506を露出させる。
【0055】この際に、フォトレジストのマスク508
は専用の剥離液により除去する。また、緻密な陽極酸化
膜608は極めて薄いため、選択的に除去することが可
能であり、緻密な陽極酸化膜507はバッファーフッ酸
により除去する。多孔質の陽極酸化物509は、燐酸、
酢酸及び硝酸を混合した混酸を用いて、エッチングす
る。多孔質の陽極酸化物610は容易に除去できるた
め、ゲイト電極607がエッチングされることがない。
【0056】次に、ゲイト電極505、ゲイト絶縁膜5
10をマスクにして、イオンドーピング法によって、島
状シリコン領域503に不純物を注入する。この際、ド
ーズ量、加速度等の条件を適宜に設定して、ゲイト絶縁
膜510は半透過なマスクとして機能させることによ
り、ゲイト絶縁膜510の直下には低濃度不純物領域5
11が形成され、ゲイト絶縁膜510に覆われていない
領域は、高濃度不純物領域512が形成される。そし
て、プラズマCVD法により第1の層間絶縁物として、
酸化珪素膜513を2000〜8000Å、例えば、5
000Åの膜厚で成膜する。(図5(B))
【0057】その後、酸化珪素膜513にコンタクトホ
ールを形成し、スパッタ法によって厚さ4000Åのア
ルミニウム膜を堆積して、エッチングして、上層配線5
14、515、516を形成する。(図5(C)
【0058】次に、第2の層間絶縁物として、プラズマ
CVD法によって、厚さ1000Åの酸化珪素膜517
と厚さ5000Åの窒化珪素膜518を連続的に堆積す
る。そして、第1のマスクを用いて、公知のフォトレジ
スト法によってパターンを形成し、第2の層間絶縁物の
うち、上層の窒化珪素膜518をドライエッチング法に
よりエッチングして、開孔部519および520をそれ
ぞれ形成する。この際に、下層の酸化珪素膜517はエ
ッチングストッパーとして機能する。(図5(D))
【0059】その後、再び、フォトリソグラフィー法に
よって、開孔パターンを形成する。この際には第2のマ
スクを用い、開孔部519の内側にさらに開孔パターン
を形成する。一方、開孔部520には、開孔パターンを
形成しなかった。そして、ドライエッチング法によっ
て、開孔部519の酸化珪素膜517をエッチングし
て、コンタクトホールを形成する。(図5(E))
【0060】その後、厚さ1000ÅのITO膜をスパ
ッタ法によって成膜し、これをエッチングして、上層配
線515に接続する画素電極521を形成する。この結
果、開孔部519では、上層の金属配線515(TFT
のドレイン電極)と画素電極521が接続される。他
方、開孔部520では、第2の層間絶縁物のうち、下層
の酸化珪素膜517を誘電体として、上部のITO膜か
ら成る画素電極521と上層配線516との間にキャパ
シタ522(アクティブマトリクス回路のTFTアレー
内の保持容量に相当する)が形成される。
【0061】また、下層配線506(アクティブマトリ
クス回路のゲイトバスラインに相当する)上を上層配線
514(アクティブマトリクス回路のソースバスライン
に相当する)が横断する部分523においては、厚さ5
000Åの酸化珪素膜(第1の層間絶縁物)513が絶
縁体として機能するため、下層配線506と上層配線5
14とを上下間で絶縁させることができる。(図5
(F))
【0062】本実施例の薄膜トランジスタは、チャネル
形成領域とドレイン領域となる高濃度不純物領域512
間に、低濃度不純物領域511を配置する構成としたた
め、チャネル形成領域とドレイン領域の間に高電圧が印
加されることを防ぐことができ、オフ電流を小さくする
ことができる。
【0063】
【発明の効果】本発明は、層間絶縁膜を層毎にエッチン
グ特性の異なる多層構造としたため、層間絶縁物にコン
タクトホールを形成すると共に、キャパシタをも形成す
ることが可能となる。特に、キャパシタの容量を増大さ
せる点で、本発明は効果的であり、集積回路に新たな付
加価値を付与することができる。このように、本発明は
工業上有益である。
【図面の簡単な説明】
【図1】 実施例1におけるTFTの作製工程を示す。
【図2】 実施例2におけるTFTの作製工程を示す。
【図3】 実施例3におけるTFTの作製工程を示す。
【図4】 実施例4におけるTFTの作製工程を示す。
【図5】 実施例5におけるTFTの作製工程を示す。
【符号の説明】
101・・・・・基板 102・・・・・下地膜 103・・・・・不純物領域(ソース/ドレイン) 104・・・・・ゲイト絶縁膜 105、107・下層配線 106・・・・・ゲイト電極 108・・・・・下層の層間絶縁物(酸化珪素) 109・・・・・上層の層間絶縁物(窒化珪素) 110〜112・開孔部 113〜114・コンタクトホール 115・・・・・画素電極 116、117・上層配線 118・・・・・上下配線交差部 119・・・・・キャパシタ部

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 ドライエッチング特性の異なる少なくと
    も2層の構造を有する層間絶縁物を形成する工程と、 第1のマスクを用いて、前記層間絶縁物の下層をエッチ
    ングストッパーとして、上層をエッチングする工程と、 該工程によって露出された下層の層間絶縁物の少なくと
    も1部を第2のマスクを用いて覆い、下層の層間絶縁物
    を選択的にエッチングする工程と、 上記工程によって形成された上層および下層の層間絶縁
    物がエッチングされた部分をコンタクトホールに用い、
    上層の層間絶縁物のみがエッチングされた部分をキャパ
    シタに用いて回路を構成する工程と、 を有することを特徴とする半導体集積回路の作製方法。
  2. 【請求項2】 請求項1において、前記層間絶縁物は、
    上層が窒化珪素を主成分とする材料により構成され、下
    層が酸化珪素を主成分とする材料によって構成された2
    層構造であることを特徴とする半導体集積回路の作製方
    法。
  3. 【請求項3】 請求項1において、前記第2のマスク
    は、透明導電材料であることを特徴とする半導体集積回
    路の作製方法。
  4. 【請求項4】 請求項1において、前記層間絶縁物の下
    層の厚さは、前記層間絶縁物全体の厚さの1/5〜1/
    50であることを特徴とする半導体集積回路の作製方
    法。
JP2327196A 1995-01-17 1996-01-17 半導体集積回路の作製方法 Expired - Lifetime JP3270674B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2327196A JP3270674B2 (ja) 1995-01-17 1996-01-17 半導体集積回路の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2225695 1995-01-17
JP7-22256 1995-01-17
JP2327196A JP3270674B2 (ja) 1995-01-17 1996-01-17 半導体集積回路の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP21690498A Division JP3380471B2 (ja) 1995-01-17 1998-07-31 半導体集積回路の作製方法

Publications (2)

Publication Number Publication Date
JPH08255875A true JPH08255875A (ja) 1996-10-01
JP3270674B2 JP3270674B2 (ja) 2002-04-02

Family

ID=26359430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2327196A Expired - Lifetime JP3270674B2 (ja) 1995-01-17 1996-01-17 半導体集積回路の作製方法

Country Status (1)

Country Link
JP (1) JP3270674B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5997757A (en) * 1995-05-29 1999-12-07 Sony Corporation Method of forming connection hole
JP2001071503A (ja) * 1999-08-27 2001-03-21 Hewlett Packard Co <Hp> インクジェットのプリントヘッドを備えるプリント装置およびその製造方法、並びにプリント方法
JP2003188386A (ja) * 2001-12-20 2003-07-04 Sony Corp 半導体装置およびその製造方法
WO2006028195A1 (en) * 2004-09-09 2006-03-16 Semiconductor Energy Laboratory Co., Ltd. Wireless chip
KR100885022B1 (ko) * 2002-03-07 2009-02-20 삼성전자주식회사 접촉부를 지닌 반도체 소자 및 그 제조 방법과 표시장치용 박막 트랜지스터 표시판 및 그 제조 방법
JP2009099965A (ja) * 2007-09-27 2009-05-07 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US7972964B2 (en) 2002-03-07 2011-07-05 Samsung Electronics Co., Ltd. Semiconductor device with contact structure and manufacturing method thereof
JP2012080110A (ja) * 2011-11-18 2012-04-19 Semiconductor Energy Lab Co Ltd 半導体装置
WO2012124690A1 (ja) * 2011-03-15 2012-09-20 シャープ株式会社 アクティブマトリクス基板およびアクティブマトリクス基板の製造方法
JP2013190820A (ja) * 2008-03-31 2013-09-26 Semiconductor Energy Lab Co Ltd 表示装置
WO2019064411A1 (ja) * 2017-09-28 2019-04-04 シャープ株式会社 電極コンタクト構造、表示制御ドライバ、および表示デバイス

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7989275B2 (en) * 2008-03-10 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5997757A (en) * 1995-05-29 1999-12-07 Sony Corporation Method of forming connection hole
JP2001071503A (ja) * 1999-08-27 2001-03-21 Hewlett Packard Co <Hp> インクジェットのプリントヘッドを備えるプリント装置およびその製造方法、並びにプリント方法
JP2003188386A (ja) * 2001-12-20 2003-07-04 Sony Corp 半導体装置およびその製造方法
KR100885022B1 (ko) * 2002-03-07 2009-02-20 삼성전자주식회사 접촉부를 지닌 반도체 소자 및 그 제조 방법과 표시장치용 박막 트랜지스터 표시판 및 그 제조 방법
US7972964B2 (en) 2002-03-07 2011-07-05 Samsung Electronics Co., Ltd. Semiconductor device with contact structure and manufacturing method thereof
US8441099B2 (en) 2004-09-09 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Wireless chip
WO2006028195A1 (en) * 2004-09-09 2006-03-16 Semiconductor Energy Laboratory Co., Ltd. Wireless chip
US7808090B2 (en) 2004-09-09 2010-10-05 Semiconductor Energy Laboratory Co., Ltd. Wireless chip
US8765535B2 (en) 2007-09-27 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a capacitor having a yttrium oxide layer
JP2009099965A (ja) * 2007-09-27 2009-05-07 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2013190820A (ja) * 2008-03-31 2013-09-26 Semiconductor Energy Lab Co Ltd 表示装置
WO2012124690A1 (ja) * 2011-03-15 2012-09-20 シャープ株式会社 アクティブマトリクス基板およびアクティブマトリクス基板の製造方法
JP2012080110A (ja) * 2011-11-18 2012-04-19 Semiconductor Energy Lab Co Ltd 半導体装置
WO2019064411A1 (ja) * 2017-09-28 2019-04-04 シャープ株式会社 電極コンタクト構造、表示制御ドライバ、および表示デバイス
CN111133566A (zh) * 2017-09-28 2020-05-08 夏普株式会社 电极接触结构、显示控制驱动器及显示器件
US11289563B2 (en) 2017-09-28 2022-03-29 Sharp Kabushiki Kaisha Electrode contact structure, display control driver, and display device
CN111133566B (zh) * 2017-09-28 2024-03-26 夏普株式会社 电极接触结构、显示控制驱动器及显示器件

Also Published As

Publication number Publication date
JP3270674B2 (ja) 2002-04-02

Similar Documents

Publication Publication Date Title
JP3380471B2 (ja) 半導体集積回路の作製方法
US5874745A (en) Thin film transistor with carbonaceous gate dielectric
US6337234B2 (en) Method of fabricating a buried bus coplanar thin film transistor
US5742363A (en) Liquid crystal display and method for fabricating the same in which the gate electrode is formed from two layers having differing widths
US6198132B1 (en) Thin-film device with annular shaped insulation on its gate electrode
JP4272272B2 (ja) 配線用組成物、この組成物を用いた金属配線およびその製造方法、この配線を用いた表示装置およびその製造方法
US6275275B1 (en) Thin film transistor and fabricating method thereof an insulating layer having a pattern not being in contact with source or drain electrode
JP3270674B2 (ja) 半導体集積回路の作製方法
JPH09283518A (ja) 半導体装置およびその作製方法
JPH07202210A (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
US5849604A (en) Method of manufacturing a semiconductor device
CN112002636A (zh) 阵列基板、其制备方法以及显示面板
US5831284A (en) Liquid crystal display unit having a capacitor and method of manufacturing same
JPH08250743A (ja) 半導体装置の作製方法
JP3452981B2 (ja) 半導体集積回路およびその作製方法
JPH1048664A (ja) 液晶表示装置及びその製造方法
JPH07321329A (ja) 薄膜トランジスタの製造方法および液晶表示装置
JP3260975B2 (ja) 半導体装置の作製方法
KR100301359B1 (ko) 액정 표시 장치의 제조 방법
JPH10135467A (ja) 薄膜トランジスタおよびその製造方法
KR100476049B1 (ko) 액정표시소자의 스토리지 커패시터 제조방법
JPH09181323A (ja) アクティブマトリクス表示装置の作製方法
JPH0527261A (ja) アクテイブマトリクス基板の製造方法
JPH09199474A (ja) 半導体装置の作製方法
JPH08160465A (ja) 表示素子の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080118

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090118

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090118

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100118

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100118

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100118

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120118

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120118

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130118

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130118

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140118

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term