JPH08252373A - 遊技機制御用マイクロコンピュータのセキュリティシステム - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 合格プログラム以外の不正プログラムにより
遊技機制御用マイクロコンピュータを動作ささせる不都
合を防止する。 【解決手段】 試験工程の結果プログラムが一定の基準
に合格している場合にのみ該プログラムに対して所定の
セキュリティ情報を付与する工程と、該付与されたセキ
ュリティ情報をリードオンリーメモリに書き込む工程
と、遊技機に搭載されたマイクロコンピュータに前記セ
キュリティ情報を手掛かりに前記装着されたリードオン
リーメモリに記憶されているプログラムが試験に合格し
た適正なものか否かを判定させる工程とからなり、前記
工程においてマイクロコンピュータが適正と判断した場
合にのみ遊技機を稼働させるように構成した遊技機制御
用マイクロコンピュータのセキュリティシステム。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、パチンコ遊技機や
アレンジ式パチンコ遊技機あるいはスロットマシーン等
で代表される遊技機を制御するためのマイクロコンピュ
ータのセキュリティシステムに関する。

【０００２】

【従来の技術】従来、遊技機を制御するためのマイクロ
コンピュータのプログラムは、開発製造会社がプログラ
ムを開発してマイクロコンピュータのリードオンリーメ
モリ（ＲＯＭ）に記憶させた後その開発プログラムが一
定の基準に合格するか否かを決めるための第三者機関に
よる試験を受ける。そして第三者機関の試験に合格した
合格プログラムが記憶されたリードオンリーメモリを有
するマイクロコンピュータのみが遊技機に搭載されて遊
技場に搬入され、遊技場においては一定の基準に合格し
た健全な遊技が行なうことのできる遊技機のみが設置さ
れることになる。

【０００３】

【発明が解決しようとする課題】しかし、遊技場に出荷
される遊技機が一定の基準に合格した健全な遊技のでき
る遊技機のみであったとしても、遊技場に搬入された遊
技機に関し、合格プログラム以外の不正プログラムを作
りその不正プログラムにより中央処理装置を動作させる
不正改造が行なえる場合があり、そのような不正改造が
行なわれた場合には、せっかく第三者機関が試験を行な
ったとしても実際の遊技場において一定の基準に適合し
ない動作をする遊技機が出回る不都合が生ずる欠点があ
った。

【０００４】本発明は、係る実情に鑑み、合格プログラ
ム以外の不正に改造されたプログラムによる遊技機の制
御を極力防止することを目的とする。

【０００５】

【課題を解決するための手段】本発明に係る遊技機制御
用マイクロコンピュータのセキュリティシステムは、遊
技機を制御するためのマイクロコンピュータの中央処理
装置のプログラムを開発し該プログラムをリードオンリ
ーメモリに記憶する工程と、該開発したプログラムが一
定の基準に合格しているか否かを試験する工程と、該試
験に合格したプログラムが記憶されたリードオンリーメ
モリを有するマイクロコンピュータが搭載された遊技機
を設置する遊技場において使用する工程とからなるシス
テムにおいて、前記試験工程の結果プログラムが一定の
基準に合格している場合にのみ該プログラムに対して所
定のセキュリティ情報を付与する工程と、該付与された
セキュリティ情報をリードオンリーメモリに書き込む工
程と、前記遊技機に搭載されたマイクロコンピュータに
前記セキュリティ情報を手掛かりに前記装着されたリー
ドオンリーメモリに記憶されているプログラムが試験に
合格した適正なものか否かを判定させる工程とからな
り、前記工程においてマイクロコンピュータが適正と判
断した場合にのみ遊技機を稼働させるように構成したこ
とを特徴とする。

【０００６】

【作用】本発明によれば、開発製造会社により開発され
た遊技機を制御するための開発プログラムがマイクロコ
ンピュータのリードオンリーメモリに記憶される。そし
て前記リードオンリーメモリに記憶されている前記開発
プログラムが一定の基準に合格するか否かを決める試験
が試験機関により行われる。そして、その第三者機関の
試験に合格した合格プログラムに対して所定のセキュリ
ティ情報が付与される、当該セキュリティ情報はリード
オンリーメモリに書き込まれる。一方前記マイクロコン
ピュータには前記セキュリティ情報を手掛かりにリード
オンリーメモリに記憶されているプログラムが試験に合
格した適正なものか否かを判定するプログラムが組み込
まれている。その結果当該制御プログラムが記憶された
リードオンリーメモリを有するマイクロコンピュータが
搭載された遊技機が遊技場に搬入され場合において、当
該遊技機が作動した時に前記マイクロコンピュータに含
まれている適否判定手段の働きにより、そのマイクロコ
ンピュータに装着されたリードオンリーメモリに記憶さ
れているプログラムが前記第三者機関の試験に合格した
適正なものであるか否かの判定が行なわれる。その結
果、マイクロコンピュータがプログラムが適正のもので
あると判定した場合にのみ遊技機を稼働させるように構
成されているために、不正なプログラムが組み込まれた
遊技機は稼働できない。

【０００７】

【実施例】次に、本発明の実施例を図面に基づいて詳細
に説明する。

【０００８】図１は、本発明に係る遊技機制御用マイク
ロコンピュータのセキュリティシステムを示す全体シス
テムブロック図である。

【０００９】本発明に用いられるマイクロコンピュータ
のチップは半導体チップメーカ１により製造される。半
導体チップメーカ１は、マイクロコンピュータにおける
ＭＰＵ，ＲＡＭ，入出力ポート（Ｉ／Ｏポート）をワン
チップ化した半導体チップを製造する。この半導体チッ
プメーカ１により製造されるチップは、後に詳しく説明
するが、量産用チップ２３ａと開発用チップ２３ｂとが
ある。量産用チップ２３ａとは、この量産用チップ２３
ａに接続されたＲＯＭに記憶されているプログラムが後
述する第三者試験機関１１による試験に合格した適正な
ものであるか否かを判定する判定機能を有するものであ
る。開発用チップ２３ｂは、前述した判定機能を有しな
いチップであり、判定機能を有しない点を除いては量産
用チップ２３ａと同じものである。

【００１０】半導体チップメーカ１からチップ流通会社
２に入荷されたチップのうち量産用チップ２３ａは量産
用チップ流通部門２８によって流通されチップ流通管理
機関３に搬入される。一方、開発用チップ２３ｂの方
は、チップ流通会社２の開発用チップ流通部門２９によ
って流通されてチップ流通管理機関３に搬入される。な
おこのチップ流通会社２は、完全な民営の会社でもよ
く、また国が出資して作った公共の企業団体であっても
よい。チップ流通管理機関３は、チップが適正に流通し
ているか否かを管理して所定の遊技機メーカ等にチップ
の流通を斡旋するための機関である。このチップ流通管
理機関３を省いてチップ流通会社２から遊技機メーカー
に直接チップを搬入してもよい。

【００１１】チップ流通管理機関３に搬入された量産用
チップ２３ａと開発用チップ２３ｂとは、それぞれ遊技
機メーカ４の量産部門６と開発部門５とに搬入される。
遊技機メーカ４の開発部門５では、図示７に示すように
搬入された開発用チップ２３ｂを用いてプログラムを開
発し、製品開発を行なう。そして開発した開発プログラ
ムが記憶された申請マスターＲＯＭ１０ａを搭載して申
請用遊技機を作成するとともに、申請用の書類を作成
し、それら申請マスターＲＯＭ１０ａが搭載された申請
用遊技機・作成書類９等からなる申請用提出物８を第三
者試験機関１１に申請する。

【００１２】第三者試験機関１１は、たとえば警察等の
公的な監督機関の依託機関等で構成されている。この第
三者試験機関１１には、試験業務部門１２と鑑定業務部
門１３とがあり、試験業務部門１２に前記試験用提出物
８が搬入され、図示１４に示すようにその試験申請を受
付ける。試験業務部門１２では、その受付けた試験用提
出物８を図示１５に示すように試験し、図示１６で示す
ようにその試験結果の合否の判定を行なう。そして不合
格と判定された場合には図示１７に示すように遊技機メ
ーカにその申請用提出物８を差戻して不合格である旨の
通知を行なう。一方、各都道府県の警察等で構成された
管轄監督機関２５も申請用遊技機について検定を行い、
第三者試験機関１１により合格と判断されかつ管轄監督
機関２５により適性と判断された場合には図示１８で示
すようにセキュリティコードを発行して量産用マスター
ＲＯＭ１０ｂに記憶させる作業を行なう。この第三者試
験機関１１と管轄監督機関２５とにより、前記リードオ
ンリーメモリ（ＲＯＭ）に記憶されている前記開発プロ
クラムが一定の基準に合格するか否かを試験する第三者
機関が構成されている。前記セキュリティコードとは、
第三者機関により合格と判断されて市場に出回った遊技
機に搭載されたＲＯＭに記憶されているプログラムが前
記第三者機関の試験に合格した適正なものであるか否か
を判定するために用いられるセキュリティ情報である。

【００１３】このセキュリティコードは、例えば合格し
たプログラムのプロクラムデータを所定の変換フォーマ
ットに従って変換されたものをセキュリティコードとす
る方法が考えられる。この場合において、プログラムデ
ータすべてをセキュリティコード作成の基準としてもよ
いし、プログラムデータのうち、特に重要な部分（例え
ば大当り確率や可変入賞球装置の開放時間などのデータ
部分）をセキュリテイーコード作成の基準としてもよ
い。このセキュリテイーコードは、管轄監督機関２５の
検定結果を待つことなく第三者試験機関が試験に合格し
たと判断した時点で発行するようにしてもよい。

【００１４】第三者試験機関１１の試験業務部門１２等
の機関によってセキュリティコードが付加された量産用
マスターＲＯＭ１０ｂは、遊技機メーカ４の量産部門６
に搬入され、その量産用マスターＲＯＭ１０ｂに記憶さ
れている記憶情報を図示１９に示すようにコピーする。
そしてコピーされて量産用マスターＲＯＭ１０ｂの記憶
情報が記憶されたＲＯＭを基板２２に実装する。さら
に、チップ流通管理機関３から搬入されてきた量産用チ
ップを図示２０に示すように基板２２に実装する。この
基板２２に実装された実装チップ２３と実装ＲＯＭ１０
ｃとにより、遊技機を制御するためのマイクロコンピュ
ータが構成される。基板２２にチップ２３とＲＯＭ１０
ｃとを実装した後に、電源を投入した段階で、実装ＲＯ
Ｍ１０ｃの記憶情報に含まれている前記セキュリティコ
ードが後述するように実装チップ２３の方に記憶され
る。このように、量産用チップ２３ａからなる実装チッ
プ２３は、基板２２に装着されて一番最初に接続された
ＲＯＭ１０ｃに記憶されているセキュリティコードのみ
を記憶する機能を有する。そしてこの記憶したセキュリ
ティコードに基づいて実装ＲＯＭ１０ｃに記憶されてい
るプログラムが第三者機関の試験を合格した適正なもの
であるか否かの判定が行なわれるのであり、一旦ＲＯＭ
を実装した後そのＲＯＭに記憶されているプログラムを
改ざんしたり、また実装ＲＯＭ１０ｃを不正に作られた
プログラムが記憶されたＲＯＭに交換した場合には、実
装チップ２３に記憶されている前記セキュリティコード
とＲＯＭに記憶されているセキュリティコードとが食違
って整合性を失うために、プログラムが不正に改造され
たことを判定することが可能となる。このプログラムお
よびセキュリティコードのＲＯＭへのコピーおよび基板
への実装作業を遊技機メーカ４に行なわせる代わりに、
量産用マスターＲＯＭ１０ｂをチップ流通会社２に搬入
してそのチップ流通会社２でＲＯＭコピーとＲＯＭの基
板への実装作業を行ない、その後基板を遊技機メーカ４
に搬入するようにしてもよい。この遊技機メーカ４によ
り、遊技機を制御するためのマイクロコンピュータの中
央処理装置を動作させるためのプログラムを開発して該
開発プログラムを前記マイクロコンピュータのリードオ
ンリーメモリに記憶させる開発製造会社が構成されてい
る。なおこの開発製造会社は、遊技機メーカに限らず、
その遊技機メーカの下請けであるプログラム開発製造会
社で構成してもよい。

【００１５】前述したように、量産用チップ２３ａに
は、接続されたＲＯＭに記憶されているプログラムを改
造等して最初のプログラムと異なったものにした場合に
はプログラムが不正に改造された旨の判定を行なってマ
イクロコンピュータが通常の状態では動作しないように
する機能を有しているために、この量産用チップ２３ａ
を用いて前述した開発部門５による開発を行なった場合
には、ＲＯＭに記憶されているプログラムのデバッグ等
を行なってプログラムを変更する度に不適性である旨の
判定が行なわれてマイクロコンピュータが正常に動作し
なくなる不都合が生じる。しかし、前述したように開発
用チップ２３ｂは前記セキュリティチェック機能を有し
ないため、前記デバッグ等を行なったとしてもマイクロ
コンピュータが通常状態で動作し、プログラム開発に好
都合となる利点を有する。また、量産用チップ２３ａの
方のパッケージをたとえばプラスチックとし開発用チッ
プ２３ｂの方のパッケージをたとえばセラミックで構成
し、チップの外観から量産用チップ２３ａと開発用チッ
プ２３ｂとの区別ができるようにしている。

【００１６】チップとＲＯＭが実装された基板が組付け
られた遊技機２１は、遊技場２４に搬入される。遊技場
２４では、搬入されてきた遊技機２１を複数台設置して
遊技者による遊技が可能な状態にする。

【００１７】管轄監督機関２５は、遊技場２４に設置さ
れた遊技機２１を抜打ち的に検査して図示２６で示すよ
うに動作がおかしいと思われる遊技機のＲＯＭの照合処
理を行なう。そしてＲＯＭの照合を行なったにもかかわ
らず適否を決めがたいものについて、第三者試験機関１
１の鑑定業務部門１３に鑑定依頼を行なう。たとえば、
実装チップ２３と実装ＲＯＭ１０ｃとの両者を不正に作
られた別のものに取替えた場合には、前述したセキュリ
ティチェックが行われることなく改造プログラムに従っ
て遊技機が動作することになるのであり、そのような場
合に鑑定業務部門１３に鑑定依頼を行なうのである。

【００１８】鑑定業務部門１３では、鑑定依頼された実
装チップ２３と実装ＲＯＭ１０ｃとが搭載された基板２
２を検査して図示３３で示すように遊技機検証・照合を
行なう。この遊技機検証・照合３３は、基板２２に実装
されたＲＯＭ１０ｃを取去ってその代わりに適正なプロ
グラムが記憶されている量産用マスターＲＯＭ１０ｂを
実装して実装チップ２３が正常に動作するか否かの検証
・照合を行なう。その結果、図示２８に示すように鑑定
作業・書類の作成を行ない、管轄監督機関２５に鑑定結
果を報告する。前述した申請マスタＲＯＭ１０ａ，量産
用マスタＲＯＭ１０ｂ，実装ＲＯＭ１０ｃは、たとえば
ＥＰＲＯＭで構成されている。

【００１９】図２は、量産用チップが基板に実装された
状態の実装チップおよびそれに接続される各種装置や回
路を示すブロック図である。

【００２０】この実装チップ２３は、制御動作を所定の
手順で実行することのできる中央処理装置すなわちＣＰ
Ｕ４０と、必要なデータの書込みおよび呼出しができる
ＲＡＭ４１と、入力信号を受けてＣＰＵ４０に入力デー
タを与えるとともにＣＰＵ４０からの出力データを受け
て外部に出力するＩ／Ｏポート４４等がワンチップ化さ
れて構成されている。実装チップ２３に設けられている
クロック発生回路４６には、外部に設けられた水晶発振
子４５からの水晶振動信号が入力される。この水晶発振
子４５からの水晶振動信号は動作クロックの２倍の振動
数のものである。なお、水晶発振子４５に変えてセラミ
ックを発振子としたセラミック発振子による振動信号を
クロック発生回路４６に入力してもよい。クロック発生
回路４６からのクロック信号が入力されたプログラマブ
ルクロック分周回路４７は、入力されたクロック信号を
分周して所定のクロック信号をサウンドジェネレータ４
８や可変表示装置表示駆動用ＩＣ４９に出力する。この
サウンドジェネレータ４８は遊技機に設けられたスピー
カに音発生用の制御信号を出力するものである。

【００２１】プログラマブル割込要求タイマ０（５
０），１（５１）は、１６ｂｉｔのプログラマブルカウ
ンタタイマで構成されており、フリー・ランニング・カ
ウンタ，コンペア・レジスタ（２組）を内蔵している。
このプログラマブル割込要求タイマ０（５０），１（５
１）は、主要機能として、インターバル・タイマ機能，
イベント・カウント機能，ワンショット出力機能，ＰＷ
Ｍ（パルス幅変調）出力機能を有するばかりでなく、パ
ルス幅測定機能と時間差測定機能とを有する。このパル
ス幅測定機能とは、たとえば遊技機に設けられた始動入
賞スイッチや１０カウント検出スイッチの検出信号の波
形長さを測定する機能であり、時間差測定機能とは、前
述した各種のスイッチからの検出信号があった後次回の
検出信号があるまでの時間を測定する機能である。この
パルス幅測定機能と時間差測定機能とは、プログラマブ
ル割込要求タイマ０（５０），１（５１）のカウンタの
クロックソースを外部入力に選択した場合に達成可能と
なる。またカウンタのクロックソースとしては、クロッ
クを選択してリフレッシュカウンタとして利用すること
もでき、また、他方のプログラマブル割込要求タイマか
らの出力をクロックソースに選択して３２ｂｉｔのカウ
ントとして使用することもできる。これらのクロックソ
ースを選択する方法としては、プログラム内部で選択す
るやり方を採用する。つまり、ある番地にレジスタがあ
り、ここに所定の数字を書込み、その書込まれた数字の
種類によってクロックソースを選択するようにする。

【００２２】このプログラマブル割込要求タイマ０（５
０），１（５１）は、カウンタ出力およびコンペア出力
により割込みの設定が可能であり、また、割込みを、ユ
ーザリセット，マスカブル割込み，ノンマスカブル割込
みのいずれかの例外処理にルーティング設定できる。さ
らに、プリスケーラの働きにより、タイマのクロック単
位時間を任意に設定できるとともに、コンペア・レジス
タ（２組）の値を任意に設定できる。このプログラマブ
ル割込要求タイマ０（５０），１（５１）からの出力信
号がリセット／割込みコントローラ５２に入力される。

【００２３】このリセット／割込みコントローラ５２
は、システムリセット機能とユーザリセット機能とを有
する。システムリセットとは、Ｉ／Ｏポート４４を含む
実装チップ２３全体を初期化して電源立上げ状態からの
リスタートを行なうことである。一方ユーザリセットと
は、ＣＰＵ４０のみをリセットして実装チップ２３のウ
ォームリスタートを行なうことである。このユーザリセ
ットは、たとえば２ｍｓｅｃ毎に１回行なわれて割込み
処理が可能となる。このリセット／割込みコントローラ
５２には、割込み要求信号発生回路５４から、システム
リセット信号、ウォームリスタートを行なうためのユー
ザリセット信号，ノンマスカブル割込み要求信号，マス
カブル割込み要求信号が入力され、リセット／割込みコ
ントローラ５２から割込み要求信号発生回路５４に対し
システムリセット出力信号が出力される。このリセット
／割込みコントローラ５２に入力されるシステムリセッ
ト信号は、ロウアクティブでレベル入力となっている。
つまり、入力される信号がハイレベルからロウレベルに
切替わったときにリセットされるようになっている。リ
セット／割込みコントローラ５２に入力されるユーザリ
セット信号も同様にロウアクティブでレベル入力となっ
ている。なお、この割込み要求信号発生回路５４は設け
ない場合もある。

【００２４】実装チップ２３にはアドレス・デコード回
路５７とデータ出力時間調整回路５８とが設けられてい
る。このアドレス・デコード回路５７に対し、外部Ｉ／
Ｏ６７と外部ＲＯＭ１０ｃとが接続されており、このア
ドレス・デコード回路５７は、外部入出力マップエリア
と外部ＲＯＭエリアとをメモリ（物理アドレス）上の空
間へ設定するアドレス・デコード（チップセレクト信号
生成）機能を有している。この外部入出力マップエリア
は外部入出力マップエリア・サイズを２５６Ｂ〜２ＫＢ
まで設定できるとともに、８分割したエリア毎にチップ
セレクト信号（６本）を割当てることができる。また、
外部ＲＯＭエリアは、外部ＲＯＭ１０ｃのチップセレク
ト信号を生成する。データ出力時間調整回路５８は、低
速の入出力機器とのインターフェイスを行なうために、
マシンサイクルを延ばすウエイト機能を提供する。設定
により、最大４マシンサイクル分のウエイト・ステート
が可能となる。このアドレス・デコード回路５７からの
出力信号はＩ／Ｏポート４４にも入力され、出力された
アドレスに応じてＩ／Ｏポート４４のｂｉｔを指定して
入出力ポートを特定できるように構成されている。

【００２５】Ｉ／Ｏポート４４は、８ｂｉｔ（ポートＡ
用）および４ｂｉｔ（ポートＢ用）の周辺機器インター
フェイスポート（ＰＩＰ）を、各１ポート有する。これ
らのポート端子は、汎用入出力ポート機能のほかに、外
部入出力のチップセレクト端子およびハンドシェイク端
子（１ポート分）とを兼ねている。図４に示すように、
ａ，ｂ，ｃの３つのモードを有し、その３つのモードの
いずれを選択するかの選択命令が外部ＲＯＭ１０ｃから
ＣＰＵ４０を介してＩ／Ｏポート４４に与えられる。そ
して、ｃのモードが選択された場合には、ｂｉｔ単位で
入出力設定のできる８ｂｉｔの汎用入出力ポートと６ｂ
ｉｔのチップセレクト機能が提供される。ハンドシェイ
ク機能を持たせたい場合にはａまたはｂのモードを選択
する。すると、Ｂｙｔｅ単位で入出力設定のできる８ｂ
ｉｔ汎用入出力ポートが提供される。ただしポートＡ用
のハンドシェイク用端子として２端子（Ｐ８，Ｐ９）が
設定され、このハンドシェイク端子Ｐ８，Ｐ９は、タイ
ミング信号とリード，ライト信号が入出力される。この
ハンドシェイク用端子は割込み設定が可能である。さら
に、ハンドシェイク用端子の割込みをマスカブル割込み
の例外処理にルーティング設定できる。また、モードａ
を選択した場合には、Ｐ１０〜Ｐ１３の端子がチップセ
レクト信号ポートとなり、モードｂを選択した場合に
は、Ｐ１０〜Ｐ１３の端子はポートＢのためのハンドシ
ェイク機能なしのＰＩＰとなる。

【００２６】このＩ／Ｏポート４４に対し遊技機の各種
駆動回路５５と各種スイッチ回路５６とが接続されてい
る。そして、Ｉ／Ｏポート４４を介して各種スイッチ回
路５６からの信号がＣＰＵ４０に与えられ、Ｉ／Ｏポー
ト４４を介してＣＰＵ４０からの制御信号が各種駆動回
路５５に与えられる。

【００２７】実装チップ２３に設けられたウォッチドッ
クタイマ６０は、ノイズや電源電圧の低下等の原因によ
る誤動作（暴走）を検出して正常な状態に戻す機能を提
供するものである。このウォッチドックタイマ６０から
の信号がシステムチェック回路６１とリセット／割込み
コントローラ５２とに与えられる。このウォッチドック
タイマ６０は、タイマのリセットタイミングが最大許容
リセット・インターバル・タイム以上になったときにウ
ォッチ・ドック・タイマ信号が出力されるように構成さ
れている。この最大許容リセット・インターバル・タイ
ムは遊技機メーカ４が所望の時間に設定することができ
る。さらにこのウォッチドックタイマ６０は、８ｂｉｔ
プリスケーラの働きにより、タイマのクロック単位時間
が設定できる。このウォッチドックタイマ信号の出力
を、ユーザリセット，マスカブル割込み，ノンマスカブ
ル割込みのいずれかの例外処理にルーティング設定でき
る。なおシステムチェック回路６１は設けない場合もあ
る。

【００２８】実装チップ２３に設けられた外部バスイン
ターフェイス４３にはアドレスバス端子（１６端子）と
データバス端子（８端子）とが接続されており、アドレ
スバス信号とデータバス信号とがそれぞれ出力される。
また外部バスインターフェイス４３からは、データバス
がリードサイクルであることを示す信号，データバスが
ライトサイクルであることを示す信号，メモリ空間への
アクセスであることを示す信号，オペコードフェッチサ
イクル実行中であることを示す信号が出力される。これ
らの出力信号は、プログラム開発の際にワンチップマイ
クロコンピュータＩＣＥ用アダプタボート５９（図５参
照）に出力される。このワンチップマイクロコンピュー
タＩＣＥ用アダプボード５９には、セキュリティチェッ
ク回路６２からモニタ装置６０への出力端子を除くこの
実装チップ２３の入出力端子の全てが接続される。ま
た、アドレスバス端子からのアドレスバス信号とデータ
バス端子からのデータバス信号とはそれぞれ外部Ｉ／Ｏ
ポート６７，外部ＲＯＭ１０ｃにも出力される。

【００２９】図中６９は大容量のコンデンサであり、Ｒ
ＡＭ４１の電源をバックアップするためのものである。
なおこのコンデンサ６９を設けない場合もある。このＲ
ＡＭ４１は、セキュリティチェック回路６２からのバン
ク切替え信号によりバンク切替えが可能に構成されてい
る。このことを図３に基づいて説明する。

【００３０】図３は、メモリマップを示す説明図であ
る。図３に示すように、アドレス００００から７ＦＦＦ
までが外部ＲＯＭ１０ｃに割振られたアドレスであり、
８０００から８１ＦＦまでがＲＡＭ４１に割振られたア
ドレスであり、Ｆ０００からＦ７ＦＦまでが外部Ｉ／Ｏ
６７に割振られたアドレスであり、ＦＦ００からＦＦＦ
Ｆまでが内部Ｉ／Ｏ４４に割振られたアドレスである。
そして、ＲＡＭ４１は、アドレス８０００から８１ＦＦ
までの同じアドレスに２５６／５１２Ｂ（コンデンサ６
９によるバックアップが可能）と２５６Ｂとの２つの領
域を有している。そして、後述する一般ユーザモードの
場合には２５６／５１２Ｂのワーキングエリアが用いら
れ、後述するユーザテストモードの場合にはバンク切替
えが行なわれて２５６Ｂの方のワーキングエリアが用い
られる。なお、２５６／５１２Ｂの内、２５６の方がパ
チンコ遊技機用であり５１２の方がスロットマシーン用
である。

【００３１】実装チップ２３に設けられているセキュリ
ティチェック回路６２は、ＣＰＵ６３，ＲＯＭ６４，Ｒ
ＡＭ６５を有し、ＲＯＭ６４には後述する図５に示すプ
ログラムが記憶されている。

【００３２】また、そのプログラムを図５に基づいて説
明する。電源が投入され、システムリセットがされてス
テップＳ（以下単にＳという）１により、セキュリティ
チェック回路６２にセキュリティコードが書込まれてい
るか否かの判断が行なわれる。実装チップ２３が実装さ
れている基板２２と同一基盤にＲＯＭ１０ｃが実装され
て始めて電源が投入された段階では、セキュリティチェ
ック回路にセキュリティコードがまだ書込まれていない
ためにＳ２に進む。Ｓ２では、外部ＲＯＭ１０ｃに書き
込まれているセキュリティコードと外部ＲＯＭ１０ｃの
プログラムデータとの整合性をチェックする処理が行な
われる。この外部ＲＯＭ１０ｃに書込まれているセキュ
リティコードとは、図１で説明したように、第三者試験
機関や管轄監督機関２５によって合格と見なされた開発
プログラムに付加されるセキュリティコードであり、た
とえば外部ＲＯＭ１０ｃのプログラムデータを一定の変
換フォーマットに従って変換したコードである。そして
その変換フォーマットが既にセキュリティチェック回路
６２のＲＯＭ６４に記憶されており、その記憶された変
換フォーマットに従って外部ＲＯＭ１０ｃに書込まれて
いるセキュリティコードとプログラムデータとの整合性
をチェックするのである。なお、前記変換フォーマット
を前もってセキュリティチェック回路６２のＲＯＭ６４
に書込む代わりに、第三者試験機関等によって合格と判
断されたＲＯＭ１０ｂにその変換フォーマットを書込ん
でおいてもよい。その場合には、その変換フォーマット
とセキュリティコードとに基づいて、セキュリティチェ
ック回路６２がＲＯＭに書込まれているセキュリティコ
ードとプログラムデータとの整合性をチェックすること
になる。次に、Ｓ３に進み、チェックの結果適正である
か否かの判断がなされ、適正である場合にはＳ４に進
み、セキュリティチェック回路６２にセキュリティコー
ドを書込む処理がなされた後にＳ７に進む。なお、この
場合においてＲＯＭのプログラムデータをそのままセキ
ュリティデータとしてセキュリティチェック回路に書込
むようにしてもよい。Ｓ７では、ＣＰＵ４０を時間制限
なしで能動化して通常の遊技機制御が行なわれる一般ユ
ーザモードにする処理が行なわれる。この場合において
も、システム暴走等があった場合にはシステムリセット
が行なわれて再度Ｓ１以降の処理が行なわれる。なお、
本実施例では、実装チップ２３が実装されている基板２
２と同一基板にＲＯＭ１０ｃが実装されて初めて電源が
投入された時にセキュリティチェック回路６２にセキュ
リティコードを書込むようにしたが、遊技機メーカー４
が第三者試験機関１１から量産用マスタＲＯＭ１０ｂに
対応するセキュリティコードが書込まれた量産用マスタ
チップを受けとり、それを量産用チップ２３ａにコピー
して基板２２に実装するようにしてもよい。また、専用
のセキュリティコード書込装置によって実装チップ２３
（量産用チップ２３ａ）にセキュリティコードを書込む
ようにしてもよい。

【００３３】一方、電源が投入されてシステムリセット
が行なわれてセキュリティチェック回路に既にセキュリ
ティコードが書込まれている場合にはＳ１によりＹＥＳ
の判断がなされてＳ５に進み、ＲＯＭ１０ｃのセキュリ
ティコードとセキュリティチェック回路に既に書込まれ
ているセキュリティコードとの整合性のチェックを行な
う。なお、Ｓ１においてＹＥＳの判断がなされた場合に
もＳ２およびＳ３と同様の判断を行い、ＲＯＭのセキュ
リティコードのプログラムデータとの整合性が適正な場
合にのみＳ５に進むようにしてもよい。次にＳ６に進
み、そのチェックの結果適正であったか否かの判断が行
なわれ、適正であった場合にはＳ７に進むが、適正でな
かった場合にはＳ８に進み、ＣＰＵ４０を一定時間（た
とえば６０秒間）に限り能動化する処理が行なわれてユ
ーザテストモードに移行する。そして一定時間が経過し
た場合またはシステム暴走等があった場合には再度シス
テムリセットが行なわれてＳ１以降の処理が行なわれ
る。このＳ５により、前記合格プログラムが記憶されて
いるリードオンリーメモリが装着された状態で所定のセ
キュリティ情報が記憶されており、そのセキュリティ情
報を手掛かりに前記装着されたリードオンリーメモリに
記憶されているプログラムが前記第三者機関の試験に合
格した適正なものか否かを判定する適否判定手段が構成
されている。一方、Ｓ３，Ｓ６によるチェックの結果適
正である旨の判断が行なわれた場合には、前述したよう
にＲＯＭ４１が２５６／５１２Ｂのワーキングエリアを
使用することになり、一方Ｓ３，Ｓ６によるチェックの
結果不適正である旨の判断が行なわれた場合にはセキュ
リティチェック回路６２からＲＡＭ４１に対し図２で示
すようにバンク切替え信号が出力され、ＲＡＭ４１が２
５６Ｂの方のワーキングエリアに切替えられる。そし
て、Ｓ８による制限時間（たとえば６０秒間）内に限っ
てＣＰＵが能動化された場合には、その制限時間内にお
けるマイクロコンピュータの動作はＲＡＭ４１の２５６
Ｂの方のワーキングエリアで行なわれることになる。こ
のチェックの結果不適正であった場合にも所定時間（た
とえば６０秒間）に限りＣＰＵ４０を能動化する理由の
１つは、たとえば図１に示す２１で示した遊技機の遊技
場２４への出荷前に再度基板チェックや遊技盤に設けら
れている可変表示装置等の制御のチェックを行なう場合
があり、その場合には既に基板２２に実装されている実
装ＲＯＭ１０ｃを一端引抜き他のチェック用のプログラ
ムが記憶されたＲＯＭを差込んでチェックを行なうため
であり、合格プログラムとは異なったプログラムが記憶
されたＲＯＭを実装したとしても所定時間（たとえば６
０秒間）だけはマイクロコンピュータが動作して前述し
たチェックが行なえるようにするためである。また、他
の理由は、遊技機制御用のプログラム開発会社がプログ
ラムを作成して第三者試験機関１１の試験を受けて合格
した後その合格プロクラムが記憶されたＲＯＭ１０ｃと
チップ２３とを基板２２に実装して遊技機メーカー４に
出荷する前に基板チェックを行う場合があるためであ
る。この場合の基板チェックは、たとえば大当り時の可
変入賞球装置の開成期間を通常より短くする等のように
制御時間を短縮させたテスト用のプログラムが組込まれ
たテスト用ＲＯＭを合格ＲＯＭの代わりに基板２２に装
着して短い制限時間（たとえば６０秒間）内で迅速に入
出力のテストが行えるようにする。そのようなユーザテ
ストモードの場合に、ＲＡＭ４１のワーキングエリアを
２５６Ｂの方に切替える理由は、仮に一般ユーザモード
とユーザテストモードとのワーキングエリアを同一にし
た場合にはプログラム改造用のプログラムが記憶された
ＲＯＭを不正に基板２２に差込み、制限時間（たとえば
６０秒間）だけそのプログラム改造用のプログラムに従
ってマイクロコンピュータを動作させてＲＡＭ４１を介
して記憶されている種々の定数等を書替えてしまい、後
に合格プログラムが記憶された外部ＲＯＭ１０ｃを基板
２２に実装したとしても既に定数等が書替えられている
ためにマイクロコンピュータが不正に動作してしまう不
都合が生ずるのであり、そのような不都合を生じさせな
いためにユーザテストモードの場合には一般ユーザモー
ドとは異なったワーキングエリアで動作させるようにす
るためである。

【００３４】さらに、図５に示すＳ１〜Ｓ３またはＳ
１，Ｓ５，Ｓ６のセキュリティチェックに要する時間は
たとえば３〜５秒程度に設定されている。このような３
〜５秒程度の比較的長い時間になるように構成した理由
は、合格プログラム以外の不正に改造されたプログラム
が記憶されたＲＯＭを基板２２に実装した場合に制限時
間が経過する毎に前記３〜５秒程度のセキュリティチェ
ックを行なってその間ＣＰＵが動作できない状態にし、
３〜５秒程度の長い期間に渡ってＣＰＵの動作が停止し
て遊技機をあえて正常に動作しないように構成し、不正
改造されたプログラムでは遊技に支障が生ずるようにす
るためである。なお、Ｓ８において制限時間（たとえば
６０秒間）が経過した場合には次に電源が投入されるま
でＣＰＵを能動化しないようにしてもよい。この３〜５
秒程度のセキュリティチェック処理時間や前記制限時間
（たとえば６０秒間）は、水晶発振子４５の発信周波数
が高くなれば時間が短くなり発信周波数が低くなれば時
間が長くなる。図２に示すようにセキュリティチェック
回路６２にモニタ装置６０を接続した場合には、チップ
の今現在のモードが一般ユーザモードかユーザテストモ
ードかの判定が可能となる。なお、図中６６，６８はデ
ータバスである。

【００３５】開発用チップ２３ｂの場合には、図２に示
したセキュリティチェック回路６２が存在しない以外は
すべて量産用チップ２３ａのものと同様である。なお、
開発用チップ２３ｂにもセキュリティチェック回路６２
を設け、セキュリティチェックを行なうためのプログラ
ムをＲＯＭ６４に記憶させないようにしてもよい。

【００３６】この量産用チップ２３ａや開発用チップ２
３ｂは、いわゆるＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ
ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕ
ｔ）であり、パチンコ遊技機やスロットマシーン専用の
チップである。また遊技機メーカ４を限定するチップで
あってもよい。

【００３７】図６は、遊技機メーカーの開発部門におい
て開発用チップを用いてプログラム開発を行なう場合の
マイクロコンピュータ開発システムの一部を示すブロッ
ク図である。

【００３８】図中８０はＣＰＵ用ＩＣＥであり市販品で
ある。ＩＣＥ（ｉｎ−ｃｉｒｃｕｉｔ ｅｍｕｌａｔｏ
ｒ）とは、ＭＤＳ（ｍｉｃｒｏｃｏｍｐｕｔｅｒ ｄｅ
ｖｅｌｏｐｍｅｎｔ ｓｙｓｔｅｍ）のもとでマイクロ
コンピュータシステムのハードウェアのエミュレートを
行なうものである。このＣＰＵ用ＩＣＥ８０は、ワンチ
ップ化される以前の遊技機制御用マイクロコンピュータ
のためのＩＣＥであり、この市販品である従来から一般
的なＣＰＵ用ＩＣＥ８０を有効利用してマイクロコンピ
ュータのプログラム開発を行なうためには、ワンチップ
マイクロコンピュータＩＣＥ用アダプタボード５９が必
要となる。このワンチップマイクロコンピュータＩＣＥ
用アダプタボード５９は、図１に示したチップ流通会社
２が発売している。ＣＰＵ用ＩＣＥ８０のＣＰＵプロー
ブ８１とワンチップマイクロコンピュータＩＣＥ用アダ
プタボード５９のＣＰＵソケット８４とを接続し、さら
にワンチップマイクロコンピュータＩＣＥ用アダプタボ
ード５９のワンチップマイクロコンピュータ用プローブ
８２と製品開発用ボード８３のワンチップマイクロコン
ピュータ用ソケット８４とを続した状態でマイクロコン
ピュータのプログラム開発が可能となる。なお１０は開
発用チップ２３ｂに接続されるＲＯＭである。

【００３９】

【発明の効果】本発明のシステムは、遊技場に搬入され
た遊技機に関し、合格プログラム以外の不正プログラム
により中央処理装置を動作させる不正改造が行なわれた
場合には、適否判定手段により適正でないことが判定さ
れるために、不正プログラムによる遊技機の制御を防止
しやすくなる。

【図面の簡単な説明】

【図１】本発明に係る遊技機制御用マイクロコンピュー
タのセキュリティシステムの概略を示すシステムブロッ
ク図である。

【図２】本発明に使用される遊技機制御用マイクロコン
ピュータを構成する実装チップおよびそれに接続される
周辺機器の回路を示すブロック図である。

【図３】本発明に用いられる遊技機制御用マイクロコン
ピュータのメモリマップを示す説明図である。

【図４】Ｉ／Ｏポートのモードに対応した機能を説明す
るための説明図である。

【図５】遊技機制御用マイクロコンピュータのセキュリ
ティチェック回路に設けられているＲＯＭに記憶されて
いるプログラムを示すフローチャートである。

【図６】遊技機制御用マイクロコンピュータの開発シス
テムの一部を示すブロック図である。

【符号の説明】

２１ 遊技機の一例のパチンコ遊技機 ２３ 実装チップ １０ｃ 実装ＲＯＭ ４ 開発製造会社の一例の遊技機メーカー １１ 第三者試験機関 ２５ 管轄監督機関 ２４ 遊技場

Claims (1)

【特許請求の範囲】
1. 【請求項１】 遊技機を制御するためのマイクロコンピ
   ュータの中央処理装置のプログラムを開発し該プログラ
   ムをリードオンリーメモリに記憶する工程と、該開発し
   たプログラムが一定の基準に合格しているか否かを試験
   する工程と、該試験に合格したプログラムが記憶された
   リードオンリーメモリを有するマイクロコンピュータが
   搭載された遊技機を設置する遊技場において使用する工
   程とからなるシステムにおいて、 前記試験工程の結果プログラムが一定の基準に合格して
   いる場合にのみ該プログラムに対して所定のセキュリテ
   ィ情報を付与する工程と、 該付与されたセキュリティ情報をリードオンリーメモリ
   に書き込む工程と、前記遊技機に搭載されたマイクロコ
   ンピュータに前記セキュリティ情報を手掛かりに前記装
   着されたリードオンリーメモリに記憶されているプログ
   ラムが試験に合格した適正なものか否かを判定させる工
   程とからなり、 前記工程においてマイクロコンピュータが適正と判断し
   た場合にのみ遊技機を稼働させるように構成したことを
   特徴とする遊技機制御用マイクロコンピュータのセキュ
   リティシステム。