JPH08251516A - ピクセルセルアレイ - Google Patents

ピクセルセルアレイ

Info

Publication number
JPH08251516A
JPH08251516A JP7338881A JP33888195A JPH08251516A JP H08251516 A JPH08251516 A JP H08251516A JP 7338881 A JP7338881 A JP 7338881A JP 33888195 A JP33888195 A JP 33888195A JP H08251516 A JPH08251516 A JP H08251516A
Authority
JP
Japan
Prior art keywords
pixel
pixel cell
cell
image conversion
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7338881A
Other languages
English (en)
Other versions
JP3819464B2 (ja
Inventor
David K Biegelsen
ケイ．ビーゲルセン デービッド
Warren B Jackson
ビー．ジャクソン ワレン
Robert A Street
エイ．ストリート ロバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of JPH08251516A publication Critical patent/JPH08251516A/ja
Application granted granted Critical
Publication of JP3819464B2 publication Critical patent/JP3819464B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction

Abstract

(57)【要約】 【課題】 ピクセル画像変換素子及びアナログメモリ素
子をピクセルセルに組み込む。 【解決手段】 不揮発性アナログメモリ素子３６はピク
セル画像変換素子３２及びコントローラ３４と共にピク
セルセルに組み込まれる。そのような一体化ピクセルセ
ルはピクセルの光学的表示と該ピクセルの電子形態のデ
ータ表示との関係を制御するために使用される情報を記
憶する機能を有する。記憶された情報は、光学的表示と
データ表示の間のピクセルセル変換伝達関数を調節する
コントローラに与えられることが好ましい。次に、光学
的或いは電子的な入力信号が所望のピクセルセル応答を
引き出すように与えられると、記憶された情報はピクセ
ルの伝達関数をセットする。記憶された情報はフィード
バックを使用して決定されることが好ましい。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ピクセルセルを有
する画像変換デバイスに関する。更に詳細には、本発明
は電気的に修正可能な不揮発性アナログメモリが組み込
まれたピクセル変換デバイスを含むピクセルセル及びそ
のようなピクセルセルから成るアレイに関する。
【０００２】
【従来の技術】個々の変換素子から成るアレイを使用す
る多くのタイプの画像変換デバイスがある。それらのデ
バイスは、画像スキャナ、カメラ、人工網膜、プリンタ
及びディスプレイを含む。画像変換デバイスは普通ピク
セルに基づいて設計される。本明細書において画像がピ
クセル全体の複合状態によって表されるという観点か
ら、ピクセルは画像の基本的なビルディングブロックで
ある。画像は光学的表示（光学信号に基づいて直接的又
は間接的に感知されることができる）及び電子信号に基
づいたデータ表示（例えば、デジタル又はアナログのい
ずれかの形態の電圧、電流又は電荷）の両方を有するた
め、ピクセルは光学的に又は電子的に表示されることが
できる。
【０００３】ピクセルに基づいて設計される画像変換デ
バイスにおいて、普通、各ピクセルは、画像変換素子を
含むそれぞれのピクセルセルに対応する。そのような変
換素子はピクセルの光学的形態とデータ形態間のピクセ
ル画像情報を変換する。例えば、光ダイオードは吸収フ
ォトン毎に特定数の電子正孔分離対を形成し、液晶充填
コンデンサはコンデンサプレート上の電荷に対応する量
だけ入射光を変調する。現在利用可能な多くのタイプの
画像変換素子があるが、より一般的なものは発光ダイオ
ード、光ダイオード、液晶ディスプレイ素子、電界放出
チップ、蛍光体、及び光トランジスタである。いくつか
のピクセルセルは画像変換素子に加えて他のエレクトロ
ニクスを含んでもよい。例えば、液晶ディスプレイ素子
のアレイは多数の（数百万の）ピクセルセルを有し、該
ピクセルセルの各々は液晶ライトバルブから構成される
画像変換素子及びアクティブマトリックスのアドレスを
容易にする関連トランジスタスイッチの両方を含む。別
の例は、数千の又は数百万のピクセルセルを含む画像ス
キャナであり、該ピクセルセルの各々は、感光素子例え
ば光ダイオードから成る画像変換素子及び光ダイオード
の出力を制御する関連トランジスタスイッチを含む。
【０００４】大部分の広域画像変換アレイはリアルタイ
ムで動作する。多くの画像を表すために要求される多量
の光学的及び／又は電子的データのため、又、該データ
を有益な方法で処理するために要求される速度のため、
幾つかの画像変換デバイスは各ピクセルセル内に電子メ
モリを組み込むことによって利益を得ることができる。
メモリに基づいたピクセルセルは特定なタイプの画像処
理動作を簡略化する。そのような動作は、幾つかの例を
挙げると、ピクセル較正、動作検出及び補償、適応フィ
ルタリング及びデータ圧縮及び圧縮解除を含む。更に、
メモリを伴ったピクセルセルは、ピクセル毎の高価な相
互接続ラインの数を減少させることができ、特定な画像
処理アルゴリズムによって要求される情報の交換を容易
にする。
【０００５】しかしながら、従来技術の不足ではメモリ
を伴うピクセルセルは、少なくとも広域ピクセルベース
の画像変換装置では使用されなかった。普通、全ての特
別機能はピクセルセルの外にあるエレクトロニクスで実
施された。例えば、画像スキャナにおいて、ピクセルセ
ル画像変換素子のゲイン及びオフセットのあらゆるばら
つき及び照射源におけるあらゆる不均一は、普通、外部
（非ピクセルセルベースの）電子回路を使用して画像が
デジタル形態に変換された後補正された。典型的な外部
電子補正回路は、ルックアップテーブル及びデジタルメ
モリデバイスを含む。そのような外部電子補正回路はコ
スト及びスキャナの複雑性を増加させ、処理がパラレル
ではなくシリアルで行われなければならないため、重大
なインターフェース問題を起こす。
【０００６】従来技術の画像処理技術と対抗するため
に、内部即ち組み込まれたメモリを有するピクセルセル
は多数の要求を満たさなければならない。第１に、メモ
リは、ピクセルセル領域のほとんどがピクセルセル画像
変換素子で占められる程十分にコンパクトでなければな
らない。第２に、電力消費が低くなければならない。第
３に、ピクセルメモリ情報が絶えずリフレッシュされる
必要が無いように、又、電力が切られても消えないよう
にメモリは不揮発性でなければならない。第４に、メモ
リはきちんと画定されたメモリ状態（メモリへの所与の
入力が確実にメモリからの既知の出力になる）でなけれ
ばならない。第５に、メモリの状態がピクセルセルの画
像伝達関数に影響を与えなければならない。ピクセルセ
ル画像伝達関数は、ピクセルセルの入力及び出力が光学
的データ又は電子データのどちらであっても該ピクセル
セルの入力及び出力間の関係であるように画定される。
【０００７】アナログメモリは上記の要求を大体満たす
ことができるため、該メモリを広域画像変換デバイスに
おいて使用されるピクセルセルに組み込むことが非常に
望ましい。しかしながら、少なくとも部分的にはアナロ
グ素子の製造における素子間のばらつきの問題及びメモ
リの揮発性の問題によってピクセルセルアナログメモリ
は従来技術において使用されていなかった。従って、こ
れらの問題を防ぐ方法と連結した、組み込まれた不揮発
性アナログメモリを有するピクセルセルが有益である。
【０００８】
【発明が解決しようとする課題】本発明の目的は、ピク
セル画像変換素子及びアナログメモリ素子をピクセルセ
ルに組み込むことである。
【０００９】本発明の別の目的は、ループフィードバッ
クを使用してセット可能なアナログメモリ素子が組み込
まれる単純なピクセルセルを実施することである。
【００１０】本発明のまた別の目的は、画像変換アレイ
のピクセルセルに組み込まれるセット可能な不揮発性ア
ナログメモリ機能を提供することである。
【００１１】本発明の更に別の目的は、メモリの状態が
画像変換処理に影響を与える手段を提供することであ
る。
【００１２】
【課題を解決するための手段】本発明の原理に従うと、
不揮発性アナログメモリ素子はピクセル画像変換素子及
びコントローラと共にピクセルセルに組み込まれる。そ
のような一体化ピクセルセルはピクセルの光学的表示と
該ピクセルの電子形態のデータ表示との関係を制御する
ために使用される情報を記憶する機能を有する。記憶さ
れた情報は、光学的表示とデータ表示の間のピクセルセ
ル変換伝達関数を調節するコントローラに与えられるこ
とが好ましい。次に、光学的或いは電子的な入力信号が
所望のピクセルセル応答を引き出すように与えられる
と、記憶された情報はピクセルの伝達関数をセットす
る。記憶された情報はフィードバックを使用して決定さ
れることが好ましい。
【００１３】本発明の請求項１の態様では、ピクセルセ
ルアレイであって、該アレイの少なくとも一つのピクセ
ルセルは、ピクセルの画像情報表示と前記ピクセルの電
子表示の間の変換のための画像変換素子を有し、アナロ
グ制御情報を記憶するためのアナログメモリ素子を有
し、データ情報の転送のためのデータ情報ラインを有
し、前記画像変換素子、前記アナログメモリ素子、及び
前記データ情報ラインと機能的に接続するコントローラ
を有し、前記コントローラは前記記憶されたアナログ制
御情報に基づいて前記電子表示及びデータ情報間を変換
する、ことを含む。
【００１４】
【発明の実施の形態】本発明は、連続的に変化する、セ
ット可能な他のタイプの不揮発性アナログメモリ素子
（例えば、電圧セット可能フィラメント抵抗デバイス、
フローティングゲートデバイス及びＦＥＴチャネルとゲ
ート誘電体の間の制御された電荷移動に基づいた種々の
デバイス）が使用されてもよいが、トランジスタと、強
誘電層又は電荷蓄積誘電層のいずれかとから成る一体化
されたトランジスタに基づいたアナログメモリ素子が好
ましい。
【００１５】本発明の他の態様は、以下の記述を読み進
め、図面を参照することによって明らかになるであろ
う。
【００１６】図面において同一番号は同一要素を示すこ
とに注目されたい。更に、以下のテキストは図面に関す
る方向を示す用語（例えば、右、左、頂部及び底部、下
部）を含む。これらの方向を示す用語は本発明の理解を
助けるためのもので、本発明を制限するものではない。
【００１７】図１は、画像スキャナで頻繁に使用される
タイプの典型的な従来技術のピクセルセル８の簡略化し
た概略的な記述を示している。セルは光ダイオード１０
とコンデンサ１２によって表される画像変換素子及びパ
ストランジスタ１４と増幅器１６から成るサポートエレ
クトロニクスを有する。動作において、外部照射１８は
光ダイオード１０で電子正孔対を誘導し、該電子正孔対
は電圧ライン２０に印加される逆バイアス電界によって
分離される。コンデンサ１２によって例示される光ダイ
オードのキャパシタンスは、電荷Ｑ（Ｉ）に帯電され、
電荷は照射１８に線形比例する。外部回路（図示せず）
はライン２２に周期的にゲート選択信号を与える。該信
号によってトランジスタ１４はコンデンサ１２に蓄積さ
れた電荷を増幅器１６に送出する。該増幅器は与えられ
た電荷又は印加された電圧を読み取り、次にライン２４
に電流を出力する。電荷は、ゲート選択信号が作動され
る時間の長さ及び照射１８に依存する。
【００１８】セル８がアレイで使用される際、個々のセ
ルはアクティブマトリックスを多重化することによって
シーケンシャルにアクセスされることが好ましい。アク
ティブマトリックスの多重化の際、所与の一つのピクセ
ルセルを選択するためには少なくとも二本のスイッチ可
能なラインが要求される。これは、ライン２２及び増幅
器１６への多重化された入力を使用して実行されること
が好ましく、該入力は複数のセルに分割される。
【００１９】従来技術のピクセルセル８には重大な問題
がある。多くのセル８が同じ基体上に製造される場合で
も、個々のセルの応答が異なる。更に、照射１８はセル
毎に変化する。従って、同じ公称照射１８に対して個々
のセルはライン２４に異なる電流を出力する。ピクセル
セルの応答のばらつきは、セル構成要素の特性を変化さ
せることによって補償されるが、一度製造されたこれら
の構成要素の特性は、変化させにくい。
【００２０】従来技術のピクセルセル８及び従来技術の
ピクセルセル一般に対する幾つかの問題の発明的な解決
は、アナログメモリ素子をピクセルセルに組み込むこと
である。組み込みの好適な構成が図２に示されている。
図２は、画像変換素子３２、コントローラ３４及びアナ
ログメモリ素子３６から構成されるピクセルセル３０の
ブロック図を示している。画像変換素子３２は外部画像
情報経路３８と接続し、コントローラ３４は外部データ
情報ライン４０と接続し、アナログメモリ素子３６は外
部メモリ情報ライン４２と接続する。画像情報経路３８
は外部環境にある画像情報と画像変換素子との間の光学
的リンクである。データ情報ライン４０及びメモリ情報
ライン４２は残りの画像変換デバイス（即ち、コントロ
ーラ３４及びアナログメモリ素子３６）とピクセルセル
との間の電気的リンクである。更に、ピクセルセル３０
は画像変換素子３２及びコントローラ３４を相互接続す
る内部電子情報ライン４４を有する。画像変換素子、コ
ントローラ及びアナログメモリ素子は離散的ブロックと
して述べられるが、これらは離散的素子である必要は無
いことに注目すべきである。
【００２１】ピクセルセル３０は（スキャナのように）
画像情報を受け取りデータ情報を出力することもできる
し、（ディスプレイのように）画像情報を出力してデー
タ情報を受け取ることもできることが理解される。しか
しピクセルセル３０の基本的な動作を理解するために、
ピクセルセル３０は画像情報をデータ表示に変換する
（ピクセルセルを使用してデータ情報を画像情報に変換
することに類似している）と仮定する。画像情報は画像
情報経路３８を介して画像変換素子３２に与えられる。
画像変換素子は電子情報ライン４４上で画像情報を電子
表示に変換する。電子表示及びアナログメモリ素子３６
に記憶されたメモリ情報はコントローラ３４に与えられ
る。コントローラはメモリ情報を使用して伝達関数を調
節し、調節された伝達関数に従って電子表示をデータ表
示に変換する。伝達関数が正しくない場合は、データ表
示が正しくなるようにメモリ情報ライン４２で新しいメ
モリ情報がアナログメモリ素子に与えられる。
【００２２】図２はピクセルセル３０の好適な構成をブ
ロック図で示しており、図３は本発明の原理に従ったピ
クセルセル５０の構造的な実施の形態を示している。ピ
クセルセル５０は、パストランジスタ（ピクセル出力ス
イッチ）及び不揮発性アナログメモリ素子としての両動
作を行う調節可能しきい値トランジスタ５２（以下に詳
細に述べられる）を含む。ピクセルセル８と５０（図１
及び図３）を比較すると、ピクセルセル８及び５０の違
いの一つは、ピクセルセル５０では調節可能しきい値ト
ランジスタ５２がピクセルセル８のトランジスタ１４の
代わりになっていることが分かる。ピクセルセル間の別
の違いは、ピクセルセル５０はライン５６と接続するゲ
ート及びライン５８と接続するソースを有するトランジ
スタ５４を含むことである。トランジスタ５４及びライ
ン５６と５８の目的は以下に説明される。
【００２３】ピクセルセル５０の動作を十分に理解する
ためには最初に調節可能しきい値トランジスタ５２を理
解することが要求される。
【００２４】調節可能しきい値トランジスタ５２は多数
の異なる実施の形態を有するが、好適なものは図４に示
されたアモルファスシリコン強誘電トランジスタ６０で
ある。
【００２５】強誘電トランジスタ６０はアモルファスシ
リコン活性領域６２を有する。強誘電トランジスタ６０
の構成は、基体６５上の底部ゲート電極６４から始ま
る。該電極の上は強誘電層６６であり、該強誘電層は強
誘電物質から構成され、好ましくは１０００Å〜２００
０Åの厚みのＰＺＴ（リードジルコネートチタネート）
又はカリウムニトレートの層である。強誘電層の上は分
離層６８である。アモルファスシリコン活性領域に対す
る好適な分離層は、窒化シリコン（Ｓｉ3 Ｎ4 ）の薄い
（およそ５０Å）層である。次にアモルファスシリコン
活性領域６２はプラズマＣＶＤのような公知の任意の低
温蒸着技術を使用して分離層の上に付着される。ドープ
されていないアモルファスシリコンを使用すると優れた
結果が得られる。
【００２６】アモルファスシリコン活性領域が配置され
ると、ソース接点及びドレイン接点がセルフアラインマ
スク処理を使用して活性領域上に形成される。十分にド
ープされた領域７２及び金属接点７４からなるソース接
点はアモルファスシリコン活性領域６２の一方の端に配
置される。該領域の他方の端は十分にドープされた領域
７６及び金属接点７８からなるドレイン接点である。非
強誘電性の誘電層８０はソース接点とドレイン接点との
間の活性領域の上にある。ソース及びドレインリードワ
イヤ（図示せず）は金属接点と接続し、パッシベーショ
ン層８２は誘電層８０の上及びソース接点とドレイン接
点の上に配置される。
【００２７】ピクセルセル５０の動作は、調節可能しき
い値トランジスタ５２が実際は強誘電トランジスタ６０
（図４に詳細が示される）であると仮定して説明され
る。以下は図３及び４を参照して述べられる。調節可能
しきい値トランジスタ６０は、ゲート電極６４及び金属
接点７４と７８との間に印加された比較的高いゲート電
圧パルス（例えば、１０〜２０ボルトの大きさで１〜１
０マイクロ秒の継続時間）によって強誘電層６６の分極
が第１方向（正の電圧パルス）か逆の方向（負の電圧パ
ルス）のいずれかに変化するという特性を有する。分極
の量は多くのファクタ（因子）に依存し、該ファクタは
使用される強誘電体材料、強誘電体及び分離層の厚み、
パルスの数、パルスの大きさ、パルス長及び先行する分
極の状態に依存する。重要なのは、強誘電層の分極が調
節可能しきい値トランジスタ５２を介した所与のゲート
電圧での電流フローに影響を与えることである。
【００２８】図３の調節可能しきい値トランジスタ５２
を介した所与のゲート電圧での電流フローに対する強誘
電層の分極の効果は、図５を参照して説明される。高電
圧パルスがゲートに印加されなければ、調節可能しきい
値トランジスタ５２は曲線９０に従うｌｏｇＩsd対Ｖ
gate特性を有する。しかしながら、多数の負の高電圧パ
ルスがゲートに印加されると、調節可能しきい値トラン
ジスタ５２は曲線９４のｌｏｇＩsd対Ｖgate特性に従
う。同様に多数の正の高電圧パルスがゲートに印加され
ると、調節可能しきい値トランジスタ５２は曲線９２の
ｌｏｇＩsd対Ｖgate特性に従う。
【００２９】図３に戻って更にアナログメモリ素子に記
憶された情報がセットされることを仮定する。所与の強
度の照射１８がフォトダイオード１０に放射され、光生
成電流がフローする。同時に、イネーブル信号がライン
５６に与えられ、読み出し電圧がライン５８に与えられ
る。イネーブル信号がトランジスタ５４をオンにする
と、読み出し電圧が調節可能トランジスタ５２のゲート
に印加されて、該トランジスタをオンにする。これによ
って光生成電流がライン２４に信号を出力する増幅器１
６に印加される。ライン２４の出力は外部回路によって
感知され、予め決められた参照値と比較される。増幅器
１６の出力が予め決められた参照値と異なると、読み出
し電圧がライン５８から除去されて適切な分極の高電圧
パルスがラインに印加される（分極は、増幅器の出力が
増加されるか減少されるかに基づく）。これらの高電圧
パルスは強誘電層６６の分極を変化させ、従って調節可
能しきい値トランジスタ５２のｌｏｇＩsd対Ｖgate特性
も変化させる。適切な数及び適切な強度のパルスをライ
ン５８に印加することによって、所与の照射でのライン
２４の所望の出力は、所与の読み出し電圧を用いて得ら
れる。
【００３０】アナログメモリ素子に情報をセットするプ
ロセスは図６及び７のブロック図を参照するとより理解
される。図６は画像−データ変換器を示しており、図７
はデータ−画像変換器を示している。図６を参照する
と、既知の強度の画像情報、例えば、固定光源から白色
紙に反射された白色光が画像変換素子１００に与えられ
る。画像変換素子は画像情報を電子表示に変換してコン
トローラ１０２に与える。コントローラはコンパレータ
１０４（セルの一部である必要は無い）に与えられる出
力を形成する。又、所望の情報もコンパレータに与えら
れる。コンパレータはメモリ修正ユニット１０６に送ら
れる誤差信号を生成する。メモリ修正ユニットは誤差信
号をアナログメモリ素子１０８への入力に適切な量（例
えば、所与の大きさ及び継続時間のパルス）に変換す
る。アナログメモリ素子１０８は記憶されたパラメータ
（例えば、分極）を変化させ、その記憶されたパラメー
タに基づいてコントローラ１０２の伝達関数を修正す
る。誤差信号も応答して変化する。誤差信号が特定のレ
ベルより下に減少すると、正しい情報がアナログメモリ
素子１０８に記憶されとみなされる。メモリ素子は上記
動作の代わりに変換素子１００を修正することができ、
類似の効果を得ることができることに注目すべきであ
る。
【００３１】データ−画像変換器においてアナログメモ
リ素子に記憶された情報をセットすることと画像−デー
タ変換器においてアナログメモリ素子に情報をセットす
ることは類似している。図７を参照すると、例えばコン
ピュータからの入力データはコントローラ１１０に与え
られる。コントローラは画像変換素子１１２、例えば画
像情報のピクセルを生成する液晶ディスプレイ素子に与
えられる出力を生成する。画像情報はコンパレータ１１
４（固有の変換素子を含んでもよい）によって感知さ
れ、該コンパレータは所望の画像情報も受け取る。コン
パレータはメモリ修正ユニット１１６へ送出される誤差
信号を生成する。メモリ修正ユニットは誤差信号をアナ
ログメモリ素子１１８への入力に適切な量（例えば、所
与の大きさ及び継続時間のパルス）に変換する。アナロ
グメモリ素子１１８は記憶されたパラメータ（例えば、
分極）を変化させ、その記憶されたパラメータに基づい
てコントローラ１１０の伝達関数を修正する。画像変換
素子１１２に与えられる電子表示は誤差信号も変化させ
る。誤差信号があるレベルより下に減少すると、正しい
情報がアナログメモリ素子１１８に記憶されたとみなさ
れる。又、メモリ素子は上記動作の代わりに変換素子１
００を修正することが可能であり、類似の効果を得るこ
ともできる。
【００３２】アナログメモリ素子に記憶された情報が適
切にセットされた後、図３のセル５０の出力は所与の照
射に対する予め決められた参照値に対して較正される。
較正中、トランジスタ５４及びライン５６はライン５８
を共用するあらゆる任意のピクセルセルを分離する。所
与のゲートライン５８に対応する全ての素子は、当該素
子以外の全てをディスエーブル（低）にセットし、当該
素子のライン５６をイネーブル（高）電圧とすることを
各素子で行うことによってメモリをシーケンシャルにプ
ログラム可能である。
【００３３】例示された本発明のピクセルセルでは、調
節可能しきい値トランジスタ５２の抵抗値（Ｒ）は、フ
ルオン照射によって（キャパシタンスＣを有する）コン
デンサ１２に光誘導された電荷Ｑ（Ｉ）がセル間のばら
つきを補償するための時間内に放電するように調節され
る。これを行うために、調節可能しきい値トランジスタ
のしきい値電圧ＶT は、電荷をトランジスタのチャネル
−誘電体インタフェースの付近に誘導することによって
修正される。ＶT のシフトによって、チャネルのオン抵
抗Ｒが変化する。Ｑ（Ｉ）がコンデンサ１２から放電さ
れた時の固定した読み出し時間τに実際に移動した電荷
の量は以下の式によって表される。
【００３４】 Ｑout ＝Ｑ（Ｉ）〔１−ｅｘｐ（−ＲＣ／τ）〕
【００３５】上記に述べられたように、抵抗Ｒは調節可
能しきい値トランジスタのゲートをパルス処理すること
によって修正される。デバイスを較正するためにかかる
時間はデバイス自体に依存する。例えば、各ピクセルを
較正するために平均５パルスが要求され、２次元アレイ
全体に１００万個のピクセルがあるならば、該アレイは
約１０秒でリセットされる。ＲＣ＝τであれば、６３％
の電荷が読み出される。Ｒが１／２に減少（２倍に増
加）されると、３９％（８６％）の電荷が同じ間隔で読
み出される。
【００３６】較正の後、アレイの動作はセンサモードに
戻る。各セルは、光誘導電荷の内の固定割合が読み出さ
れる固定した時間にサンプリングされる。この特徴を実
施するためにはもう一つの付加的なステップが必要であ
る。電荷Ｑ（Ｉ）は読み出しの後ゼロに放電されないた
め、標準的な読み出しパルスに続いてＱの残りをＣから
ダンプするためのより高電圧な放電パルスが印加され、
この期間中の電荷は増幅器１６の出力で無視される。
【００３７】前述したように、調節可能しきい値トラン
ジスタ５２は多数の実施の形態を有する。別の実施の形
態（図４の強誘電トランジスタ６０を除く）は図８に示
されるアモルファスシリコントランジスタ１２０であ
る。強誘電ゲートトランジスタ６０における強誘電層６
６の代わりに、トランジスタ１２０は窒化シリコン誘電
層１２２を有する。図示されるように、トランジスタ１
２０は基体６５の上にゲート電極６４を有する。電極の
上は分離層６８であり、好ましくは二酸化シリコンの層
である。分離層の上は窒化シリコン誘電層１２２であ
る。窒化シリコン層は５０Å〜２００Åの厚みであるこ
とが好ましい。アモルファスシリコン活性領域６２は窒
化シリコン層の上に付着され、ソース接点及びドレイン
接点が活性領域の上に付着される。同様に、誘電層７０
はソース接点及びドレイン接点の間の活性領域の上に配
置され、リードワイヤ（図示せず）がパターン形成さ
れ、パッシベーション層７７が誘電層７０の上及びソー
スとドレインの接点／リードの上に配置される。
【００３８】調節可能しきい値トランジスタ１２０は、
ゲート６４及び金属接点７４と７８の間に印加される高
ゲート電圧パルス（例えば、３０〜５０ボルトの大きさ
で１〜１００マイクロ秒の継続時間）によって、窒化シ
リコン誘電体内及び活性領域／窒化シリコン誘電体イン
タフェースの付近で電荷注入及び電荷蓄積が行われると
いう特徴を有する。注入された電荷の極性はパルスの極
性に依存し、量はパルスの大きさ及び継続時間に依存す
る。注入電荷は調節可能しきい値トランジスタを介した
所与のゲート電圧での電流フローに影響を与える。
【００３９】再度図３を参照すると、セル５０はライン
５６を含む。ラインはコンデンサ１２の電荷が増幅器１
６に与えられる前に印加電圧を有さなければならない。
従って、セル５０は三本のライン２０、５６及び５８の
入力を要求する。多数のピクセルセルを使用し、特にそ
のようなセルの２次元アレイのためのデバイスでは、セ
ル毎に三本のラインを相互接続することは困難である。
しかしながら、図９はライン２０及び５８の二つの入力
しか必要としない代替的セル１３０を示している。図３
及び９から明らかであるように、セル５０とセル１３０
の違いは、セル１３０ではセル５０のライン５６が直接
ライン２０に接続されていることである。アレイで使用
されるとライン２０の電圧は他の同等ライン２０とは独
立して変化する。
【００４０】セル１３０を較正するために、照射１８が
光ダイオード１０に放射され動作電圧がライン２０に印
加される。この動作電圧は光ダイオード１０にバイアス
印加されるだけでなくトランジスタ５４をイネーブルに
もするため、ライン５８に印加されたゲート選択電圧は
調節可能しきい値トランジスタ５２を通過する。ゲート
選択電圧がライン５８に印加されると、調節可能しきい
値トランジスタがオンになり、コンデンサ１２に保存さ
れた電荷を増幅器１６へ送出する。次に増幅器の出力が
外部回路によって感知され、予め決められた参照値と比
較される。増幅器の出力が予め決められた参照値でない
場合、調節可能しきい値トランジスタ５２のしきい値を
調節するように適切な極性の（極性は、増幅器の出力が
減少されるか増加されるかに基づく）高電圧パルスがラ
イン５８に印加される。増幅器の出力と予め決められた
値を比較するプロセスは、ゲートオン電圧がライン５８
に印加されて所望の出力が得られるまで続く。
【００４１】上記に述べられたように、本発明に従った
ピクセルセルはアレイ、例えば行及び列に編成される。
例えば、図１０はアレイの異なる列にあると仮定される
二つのピクセルセル２３０ａ及び２３０ｂから成るアレ
イ２００を示している。便宜上各セルの構成要素はラベ
ルａ及びｂを伴って示される。セルは、一行にある全て
のセルに接続していると仮定される一つの増幅器１６を
共用することに注目されたい。
【００４２】増幅器１６からの出力を生成させるため
に、動作電圧がライン２０に印加される。次に、二つの
セルのうちどちらによって信号が出力されるかを選択す
るために、読み出し電圧がライン５８ａに印加されて光
ダイオード１０ａからの光誘導電流を読み出しか又はラ
イン５８ｂに印加されて光ダイオード１０ｂからの光誘
導電流を読み出す。
【００４３】図面及び上記の記述が本発明を例示するが
これらは例示にすぎないことが理解されるであろう。当
該技術者は、本発明の原理内の例示された実施の形態の
多数の修正及び適合を理解する。従って、本発明は特許
請求の範囲のみに制限されるものである。
【図面の簡単な説明】
【図１】典型的な従来技術のピクセルセルを概略的に例
示した図である。
【図２】一体化されたアナログメモリを有するピクセル
セルの構造を例示した図である。
【図３】本発明の原理に従った第１実施の形態のピクセ
ルセルを概略的に例示した図である。
【図４】強誘電層を使用する調節可能しきい値トランジ
スタの実施の形態の断面図である。
【図５】トランジスタが図４に従う際の図３の調節可能
しきい値トランジスタのソースドレイン電流対ゲート電
圧の特性を示したグラフである。
【図６】画像−データ変換プロセスで使用されるアナロ
グメモリ素子に記憶された情報のセットを理解するため
に有益なブロック図である。
【図７】データ−画像変換プロセスで使用されるアナロ
グメモリ素子に記憶された情報のセットを理解するため
に有益なブロック図である。
【図８】調節可能しきい値トランジスタの別の実施の形
態の断面図である。
【図９】本発明に従ったピクセルセルの第２実施の形態
を概略的に示した図であり、第１実施の形態のゲートラ
インが直接電圧ラインに接続されている。
【図１０】図９に従ったピクセルセルを使用した二つの
ピクセルセルアレイを概略的に例示した図である。
【符号の説明】
８、３０、５０、１３０、２３０ａ，２３０ｂ ピク
セルセル ３２、１００、１１２ 画像変換素子 ３６、１０８、１１８ アナログメモリ ３４、１０２、１１０ コントローラ ３８、４０、４２、４４ ライン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ワレン ビー．ジャクソン アメリカ合衆国 94116−1407 カリフォ ルニア州 サンフランシスコ カステナダ アヴェニュー 160 (72)発明者 ロバート エイ．ストリート アメリカ合衆国 94306 カリフォルニア 州 パロ アルト サンタ クララ ラパ ラ アヴェニュー 894

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 ピクセルセルアレイであって、該アレイ
    の少なくとも一つのピクセルセルは、 ピクセルの画像情報表示と前記ピクセルの電子表示の間
    の変換のための画像変換素子を有し、 アナログ制御情報を記憶するためのアナログメモリ素子
    を有し、 データ情報の転送のためのデータ情報ラインを有し、 前記画像変換素子、前記アナログメモリ素子、及び前記
    データ情報ラインと機能的に接続するコントローラを有
    し、前記コントローラは前記記憶されたアナログ制御情
    報に基づいて前記電子表示及びデータ情報間を変換す
    る、 ピクセルセルアレイ。
JP33888195A 1995-01-03 1995-12-26 ピクセルセルアレイ Expired - Lifetime JP3819464B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/368,134 US5808676A (en) 1995-01-03 1995-01-03 Pixel cells having integrated analog memories and arrays thereof
US368134 1995-01-03

Publications (2)

Publication Number Publication Date
JPH08251516A true JPH08251516A (ja) 1996-09-27
JP3819464B2 JP3819464B2 (ja) 2006-09-06

Family

ID=23449984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33888195A Expired - Lifetime JP3819464B2 (ja) 1995-01-03 1995-12-26 ピクセルセルアレイ

Country Status (2)

Country Link
US (2) US5808676A (ja)
JP (1) JP3819464B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006211663A (ja) * 2005-01-24 2006-08-10 Korea Advanced Inst Of Science & Technology 広いダイナミックレンジを有するｃｍｏｓイメージセンサの単位画素とそれを含むｃｍｏｓイメージセンサ

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471515A (en) 1994-01-28 1995-11-28 California Institute Of Technology Active pixel sensor with intra-pixel charge transfer
US6456326B2 (en) 1994-01-28 2002-09-24 California Institute Of Technology Single chip camera device having double sampling operation
USRE42918E1 (en) 1994-01-28 2011-11-15 California Institute Of Technology Single substrate camera device with CMOS image sensor
US5808676A (en) * 1995-01-03 1998-09-15 Xerox Corporation Pixel cells having integrated analog memories and arrays thereof
JP4036896B2 (ja) 1995-12-01 2008-01-23 キネティック リミテッド イメージングシステム
JPH11109891A (ja) * 1997-09-29 1999-04-23 Fuji Photo Film Co Ltd ２次元アクティブマトリクス型光変調素子並びに２次元アクティブマトリクス型発光素子
JPH11261944A (ja) * 1998-01-26 1999-09-24 Newcore Technol Inc 画像撮影装置
US6636191B2 (en) 2000-02-22 2003-10-21 Eastman Kodak Company Emissive display with improved persistence
KR20030041974A (ko) * 2000-08-24 2003-05-27 코바 테크놀로지스, 인크. 단일 트랜지스터 희토류 망가나이트 강유전성 비휘발성메모리 셀
US20020164850A1 (en) 2001-03-02 2002-11-07 Gnadinger Alfred P. Single transistor rare earth manganite ferroelectric nonvolatile memory cell
JP4040261B2 (ja) * 2001-03-22 2008-01-30 富士フイルム株式会社 固体撮像装置とその駆動方法
US6795117B2 (en) 2001-11-06 2004-09-21 Candela Microsystems, Inc. CMOS image sensor with noise cancellation
US7233350B2 (en) * 2002-01-05 2007-06-19 Candela Microsystems, Inc. Image sensor with interleaved image output
US8054357B2 (en) 2001-11-06 2011-11-08 Candela Microsystems, Inc. Image sensor with time overlapping image output
DE10156627A1 (de) * 2001-11-17 2003-05-28 Philips Corp Intellectual Pty Anordnung mit elektrischen Elementen
US20030193594A1 (en) * 2002-04-16 2003-10-16 Tay Hiok Nam Image sensor with processor controlled integration time
US6812509B2 (en) 2002-06-28 2004-11-02 Palo Alto Research Center Inc. Organic ferroelectric memory cells
US7091530B1 (en) 2002-07-03 2006-08-15 Massachusetts Institute Of Technology High-speed, high-sensitivity charge-coupled device with independent pixel control of charge collection and storage
US6825517B2 (en) 2002-08-28 2004-11-30 Cova Technologies, Inc. Ferroelectric transistor with enhanced data retention
US6714435B1 (en) * 2002-09-19 2004-03-30 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US6888736B2 (en) 2002-09-19 2005-05-03 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US6744087B2 (en) * 2002-09-27 2004-06-01 International Business Machines Corporation Non-volatile memory using ferroelectric gate field-effect transistors
US7015960B2 (en) * 2003-03-18 2006-03-21 Candela Microsystems, Inc. Image sensor that uses a temperature sensor to compensate for dark current
US7369167B2 (en) * 2003-06-02 2008-05-06 Micron Technology, Inc. Photo diode ID for CMOS imagers
US6972995B1 (en) * 2004-04-09 2005-12-06 Eastman Kodak Company Imaging cell with a non-volatile memory that provides a long integration period and method of operating the imaging cell
US20070152133A1 (en) * 2005-12-30 2007-07-05 Motorola, Inc. Image sensor array with ferroelectric elements and method therefor
US20080237682A1 (en) * 2007-03-26 2008-10-02 Kuo-Ching Chiang Semiconductor memory with conductive carbon
EP2860720A1 (en) * 2013-10-10 2015-04-15 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Electro-optical unit for a picture element that can be programmed by electromagnetic radiation
KR102197480B1 (ko) * 2014-09-29 2020-12-31 에스케이하이닉스 주식회사 이미지 센서 및 그 구동방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3832700A (en) * 1973-04-24 1974-08-27 Westinghouse Electric Corp Ferroelectric memory device
FR2433868A1 (fr) * 1978-08-17 1980-03-14 Hitachi Ltd Dispositif de formation d'image a semi-conducteur
US5196912A (en) * 1988-10-28 1993-03-23 Casio Computer Co., Ltd. Thin film transistor having memory function and method for using thin film transistor as memory element
JP2678062B2 (ja) * 1989-06-14 1997-11-17 キヤノン株式会社 光電変換装置
JP3117138B2 (ja) * 1989-09-13 2000-12-11 オリンパス光学工業株式会社 電子スチルカメラとその撮像記録素子
US5327272A (en) * 1991-03-27 1994-07-05 Canon Kabushiki Kaisha Optical modulation element
JP3075614B2 (ja) * 1991-11-27 2000-08-14 ティーディーケイ株式会社 不揮発性メモリセル
US5355165A (en) * 1992-08-06 1994-10-11 Princeton Scientific Instruments, Inc. Very high frame rate CCD imager
US5808676A (en) * 1995-01-03 1998-09-15 Xerox Corporation Pixel cells having integrated analog memories and arrays thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006211663A (ja) * 2005-01-24 2006-08-10 Korea Advanced Inst Of Science & Technology 広いダイナミックレンジを有するｃｍｏｓイメージセンサの単位画素とそれを含むｃｍｏｓイメージセンサ
JP4611215B2 (ja) * 2005-01-24 2011-01-12 コリア アドバンスド インスティチュート オブ サイエンス アンド テクノロジィ 広いダイナミックレンジを有するｃｍｏｓイメージセンサの単位画素とそれを含むｃｍｏｓイメージセンサ

Also Published As

Publication number Publication date
US5953061A (en) 1999-09-14
JP3819464B2 (ja) 2006-09-06
US5808676A (en) 1998-09-15

Similar Documents

Publication Publication Date Title
JPH08251516A (ja) ピクセルセルアレイ
US5463420A (en) Photoelectric conversion system
JP3251964B2 (ja) 光検知・表示駆動装置
EP2050269B1 (en) Combined image sensor and display device
JP5085566B2 (ja) イメージセンサおよびディスプレイ
EP0905788A2 (en) MOS type image sensing device
USRE45094E1 (en) Method of operating a CMOS APS pixel sensor
CA1324210C (en) Balanced drive photosensitive pixel and method of operating the same
EP1115245B1 (en) Solid state imaging device and driving method thereof
US4589027A (en) Solid state image sensor
US5003565A (en) Charge skimming solid-state image array circuit and method including individual photosensor compensation
EP2648404B1 (en) Floating diffusion pre-charge
US5304803A (en) Infrared imaging array
EP0449588B1 (en) A method of driving a thin film transistor type optical sensor and the drive unit
KR100448986B1 (ko) 단일 트랜지스터형 이미지 셀
JP2741703B2 (ja) 光電変換装置
US7173228B2 (en) Image sensor device comprising protection against overflow
JP2512723B2 (ja) 光電変換装置
US6542190B1 (en) Image sensor with function of electronic shutter
US6677997B1 (en) Amplifying solid-state imaging device, and method for driving the same
CN115442546B (zh) 具有电荷泄放功能的帧转移ccd及其控制方法
US5883614A (en) Reflection type display utilizing charge coupled devices
EP1353499A1 (en) Electronic selector device for electro-optical sensors
JP2777162B2 (ja) 固体撮像装置の駆動方法
EP1697997A1 (fr) Ecran d'affichage d'images et procede de pilotage de cet ecran

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040518

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040817

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050607

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050905

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060615

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130623

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term