JP3819464B2 - ピクセルセルアレイ - Google Patents
ピクセルセルアレイ Download PDFInfo
- Publication number
- JP3819464B2 JP3819464B2 JP33888195A JP33888195A JP3819464B2 JP 3819464 B2 JP3819464 B2 JP 3819464B2 JP 33888195 A JP33888195 A JP 33888195A JP 33888195 A JP33888195 A JP 33888195A JP 3819464 B2 JP3819464 B2 JP 3819464B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- transistor
- image
- pixel cell
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims description 61
- 238000006243 chemical reaction Methods 0.000 claims description 48
- 230000006870 function Effects 0.000 claims description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 11
- 238000012546 transfer Methods 0.000 claims description 11
- 230000009466 transformation Effects 0.000 claims 1
- 210000004027 cell Anatomy 0.000 description 93
- 238000005286 illumination Methods 0.000 description 10
- 230000010287 polarization Effects 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 238000012937 correction Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000012545 processing Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- FGIUAXJPYTZDNR-UHFFFAOYSA-N potassium nitrate Chemical compound [K+].[O-][N+]([O-])=O FGIUAXJPYTZDNR-UHFFFAOYSA-N 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000036755 cellular response Effects 0.000 description 1
- 210000003850 cellular structure Anatomy 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000013144 data compression Methods 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 235000010333 potassium nitrate Nutrition 0.000 description 1
- 239000004323 potassium nitrate Substances 0.000 description 1
- 210000001525 retina Anatomy 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
- H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Thin Film Transistor (AREA)
Description
【発明の属する技術分野】
本発明は、ピクセルセルを有する画像変換デバイスに関する。更に詳細には、本発明は電気的に修正可能な不揮発性アナログメモリが組み込まれたピクセル変換デバイスを含むピクセルセル及びそのようなピクセルセルから成るアレイに関する。
【0002】
【従来の技術】
個々の変換素子から成るアレイを使用する多くのタイプの画像変換デバイスがある。それらのデバイスは、画像スキャナ、カメラ、人工網膜、プリンタ及びディスプレイを含む。画像変換デバイスは普通ピクセルに基づいて設計される。本明細書において画像がピクセル全体の複合状態によって表されるという観点から、ピクセルは画像の基本的なビルディングブロックである。画像は光学的表示(光学信号に基づいて直接的又は間接的に感知されることができる)及び電子信号に基づいたデータ表示(例えば、デジタル又はアナログのいずれかの形態の電圧、電流又は電荷)の両方を有するため、ピクセルは光学的に又は電子的に表示されることができる。
【0003】
ピクセルに基づいて設計される画像変換デバイスにおいて、普通、各ピクセルは、画像変換素子を含むそれぞれのピクセルセルに対応する。そのような変換素子はピクセルの光学的形態とデータ形態間のピクセル画像情報を変換する。例えば、光ダイオードは吸収フォトン毎に特定数の電子正孔分離対を形成し、液晶充填コンデンサはコンデンサプレート上の電荷に対応する量だけ入射光を変調する。現在利用可能な多くのタイプの画像変換素子があるが、より一般的なものは発光ダイオード、光ダイオード、液晶ディスプレイ素子、電界放出チップ、蛍光体、及び光トランジスタである。いくつかのピクセルセルは画像変換素子に加えて他のエレクトロニクスを含んでもよい。例えば、液晶ディスプレイ素子のアレイは多数の(数百万の)ピクセルセルを有し、該ピクセルセルの各々は液晶ライトバルブから構成される画像変換素子及びアクティブマトリックスのアドレスを容易にする関連トランジスタスイッチの両方を含む。別の例は、数千の又は数百万のピクセルセルを含む画像スキャナであり、該ピクセルセルの各々は、感光素子例えば光ダイオードから成る画像変換素子及び光ダイオードの出力を制御する関連トランジスタスイッチを含む。
【0004】
大部分の広域画像変換アレイはリアルタイムで動作する。多くの画像を表すために要求される多量の光学的及び/又は電子的データのため、又、該データを有益な方法で処理するために要求される速度のため、幾つかの画像変換デバイスは各ピクセルセル内に電子メモリを組み込むことによって利益を得ることができる。メモリに基づいたピクセルセルは特定なタイプの画像処理動作を簡略化する。そのような動作は、幾つかの例を挙げると、ピクセル較正、動作検出及び補償、適応フィルタリング及びデータ圧縮及び圧縮解除を含む。更に、メモリを伴ったピクセルセルは、ピクセル毎の高価な相互接続ラインの数を減少させることができ、特定な画像処理アルゴリズムによって要求される情報の交換を容易にする。
【0005】
しかしながら、従来技術の不足ではメモリを伴うピクセルセルは、少なくとも広域ピクセルベースの画像変換装置では使用されなかった。普通、全ての特別機能はピクセルセルの外にあるエレクトロニクスで実施された。例えば、画像スキャナにおいて、ピクセルセル画像変換素子のゲイン及びオフセットのあらゆるばらつき及び照射源におけるあらゆる不均一は、普通、外部(非ピクセルセルベースの)電子回路を使用して画像がデジタル形態に変換された後補正された。典型的な外部電子補正回路は、ルックアップテーブル及びデジタルメモリデバイスを含む。そのような外部電子補正回路はコスト及びスキャナの複雑性を増加させ、処理がパラレルではなくシリアルで行われなければならないため、重大なインターフェース問題を起こす。
【0006】
従来技術の画像処理技術と対抗するために、内部の即ち組み込まれたメモリを有するピクセルセルは多数の要求を満たさなければならない。第1に、メモリは、ピクセルセル領域のほとんどがピクセルセル画像変換素子で占められる程十分にコンパクトでなければならない。第2に、電力消費が低くなければならない。第3に、ピクセルメモリ情報が絶えずリフレッシュされる必要が無いように、又、電力が切られても消えないようにメモリは不揮発性でなければならない。第4に、メモリはきちんと画定されたメモリ状態(メモリへの所与の入力が確実にメモリからの既知の出力になる)でなければならない。第5に、メモリの状態がピクセルセルの画像伝達関数に影響を与えなければならない。ピクセルセル画像伝達関数は、ピクセルセルの入力及び出力が光学的データ又は電子データのどちらであっても該ピクセルセルの入力と出力の間の関係として定義される。
【0007】
アナログメモリは上記の要求を大体満たすことができるため、該メモリを広域画像変換デバイスにおいて使用されるピクセルセルに組み込むことが非常に望ましい。しかしながら、少なくとも部分的にはアナログ素子の製造における素子間のばらつきの問題及びメモリの揮発性の問題によってピクセルセルアナログメモリは従来技術において使用されていなかった。従って、これらの問題を防ぐ方法と連結した、組み込まれた不揮発性アナログメモリを有するピクセルセルが有益である。
【0008】
【発明が解決しようとする課題】
本発明の目的は、ピクセル画像変換素子及びアナログメモリ素子をピクセルセルに組み込むことである。
【0009】
本発明の別の目的は、ループフィードバックを使用してセット可能なアナログメモリ素子が組み込まれる単純なピクセルセルを実施することである。
【0010】
本発明のまた別の目的は、画像変換アレイのピクセルセルに組み込まれるセット可能な不揮発性アナログメモリ機能を提供することである。
【0011】
本発明の更に別の目的は、メモリの状態が画像変換処理に影響を与える手段を提供することである。
【0012】
【課題を解決するための手段】
本発明の原理に従うと、不揮発性アナログメモリ素子はピクセル画像変換素子及びコントローラと共にピクセルセルに組み込まれる。そのような一体化ピクセルセルはピクセルの光学的表示と該ピクセルの電子形態のデータ表示との関係を制御するために使用される情報を記憶する機能を有する。記憶された情報は、光学的表示とデータ表示の間のピクセルセル変換伝達関数を調節するコントローラに与えられることが好ましい。次に、光学的或いは電子的な入力信号が所望のピクセルセル応答を引き出すように与えられると、記憶された情報はピクセルの伝達関数をセットする。記憶された情報はフィードバックを使用して決定されることが好ましい。
【0013】
本発明の請求項1の態様では、ピクセルセルアレイであって、該アレイの少なくとも一つのピクセルセルは、ピクセルの画像情報表示と前記ピクセルの電子表示の間の変換のための画像変換素子を有し、アナログ制御情報を記憶するためのアナログメモリ素子を有し、データ情報の転送のためのデータ情報ラインを有し、前記画像変換素子、前記アナログメモリ素子、及び前記データ情報ラインと機能的に接続するコントローラを有し、前記コントローラは前記記憶されたアナログ制御情報に基づいて前記電子表示及びデータ情報間を変換する、ことを含む。
【0014】
【発明の実施の形態】
本発明は、連続的に変化する、セット可能な他のタイプの不揮発性アナログメモリ素子(例えば、電圧セット可能フィラメント抵抗デバイス、フローティングゲートデバイス及びFETチャネルとゲート誘電体の間の制御された電荷移動に基づいた種々のデバイス)が使用されてもよいが、トランジスタと、強誘電層又は電荷蓄積誘電層のいずれかとから成る一体化されたトランジスタに基づいたアナログメモリ素子が好ましい。
【0015】
本発明の他の態様は、以下の記述を読み進め、図面を参照することによって明らかになるであろう。
【0016】
図面において同一番号は同一要素を示すことに注目されたい。更に、以下のテキストは図面に関する方向を示す用語(例えば、右、左、頂部及び底部、下部)を含む。これらの方向を示す用語は本発明の理解を助けるためのもので、本発明を制限するものではない。
【0017】
図1は、画像スキャナで頻繁に使用されるタイプの典型的な従来技術のピクセルセル8の簡略化した概略的な記述を示している。セルは光ダイオード10とコンデンサ12によって表される画像変換素子及びパストランジスタ14と増幅器16から成るサポートエレクトロニクスを有する。動作において、外部照射18は光ダイオード10で電子正孔対を誘導し、該電子正孔対は電圧ライン20に印加される逆バイアス電界によって分離される。コンデンサ12によって例示される光ダイオードのキャパシタンスは、電荷Q(I)に帯電され、電荷は照射18に線形比例する。外部回路(図示せず)はライン22に周期的にゲート選択信号を与える。該信号によってトランジスタ14はコンデンサ12に蓄積された電荷を増幅器16に送出する。該増幅器は与えられた電荷又は印加された電圧を読み取り、次にライン24に電流を出力する。電荷は、ゲート選択信号が作動される時間の長さ及び照射18に依存する。
【0018】
セル8がアレイで使用される際、個々のセルはアクティブマトリックスを多重化することによってシーケンシャルにアクセスされることが好ましい。アクティブマトリックスの多重化の際、所与の一つのピクセルセルを選択するためには少なくとも二本のスイッチ可能なラインが要求される。これは、ライン22及び増幅器16への多重化された入力を使用して実行されることが好ましく、該入力は複数のセルに分割される。
【0019】
従来技術のピクセルセル8には重大な問題がある。多くのセル8が同じ基体上に製造される場合でも、個々のセルの応答が異なる。更に、照射18はセル毎に変化する。従って、同じ公称照射18に対して個々のセルはライン24に異なる電流を出力する。ピクセルセルの応答のばらつきは、セル構成要素の特性を変化させることによって補償されるが、一度製造されたこれらの構成要素の特性は、変化させにくい。
【0020】
従来技術のピクセルセル8及び従来技術のピクセルセル一般に対する幾つかの問題の発明的な解決は、アナログメモリ素子をピクセルセルに組み込むことである。組み込みの好適な構成が図2に示されている。図2は、画像変換素子32、コントローラ34及びアナログメモリ素子36から構成されるピクセルセル30のブロック図を示している。画像変換素子32は外部画像情報経路38と接続し、コントローラ34は外部データ情報ライン40と接続し、アナログメモリ素子36は外部メモリ情報ライン42と接続する。画像情報経路38は画像情報と画像変換素子との間の光学的通路である。データ情報ライン40及びメモリ情報ライン42は、画像変換デバイスとピクセルセルとの間の電気的通路である。更に、ピクセルセル30は画像変換素子32及びコントローラ34を相互接続する内部電子情報ライン44を有する。画像変換素子、コントローラ及びアナログメモリ素子は離散的ブロックとして述べられるが、これらは離散的素子である必要は無いことに注目すべきである。
【0021】
ピクセルセル30は(スキャナのように)画像情報を受け取りデータ情報を出力することもできるし、(ディスプレイのように)画像情報を出力してデータ情報を受け取ることもできることが理解される。しかしピクセルセル30の基本的な動作を理解するために、ピクセルセル30は画像情報をデータ表示に変換する(ピクセルセルを使用してデータ情報を画像情報に変換することに類似している)と仮定する。画像情報は画像情報経路38を介して画像変換素子32に与えられる。画像変換素子は電子情報ライン44上で画像情報を電子表示に変換する。電子表示及びアナログメモリ素子36に記憶されたメモリ情報はコントローラ34に与えられる。コントローラはメモリ情報を使用して伝達関数を調節し、調節された伝達関数に従って電子表示をデータ表示に変換する。伝達関数が正しくない場合は、データ表示が正しくなるようにメモリ情報ライン42で新しいメモリ情報がアナログメモリ素子に与えられる。なお、本明細書における「電子表示」という用語は、ピクセルにおける電荷または電圧のような電気的量と、同じピクセルにおける画像強度のような光学的量との関連を意味するものとして用いられている。
【0022】
図2はピクセルセル30の好適な構成をブロック図で示しており、図3は本発明の原理に従ったピクセルセル50の構造的な実施の形態を示している。ピクセルセル50は、パストランジスタ(ピクセル出力スイッチ)及び不揮発性アナログメモリ素子としての両動作を行う調節可能しきい値トランジスタ52(以下に詳細に述べられる)を含む。ピクセルセル8と50(図1及び図3)を比較すると、ピクセルセル8及び50の違いの一つは、ピクセルセル50では調節可能しきい値トランジスタ52がピクセルセル8のトランジスタ14の代わりになっていることが分かる。ピクセルセル間の別の違いは、ピクセルセル50はライン56と接続するゲート及びライン58と接続するソースを有するトランジスタ54を含むことである。トランジスタ54及びライン56と58の目的は以下に説明される。
【0023】
ピクセルセル50の動作を十分に理解するためには最初に調節可能しきい値トランジスタ52を理解することが要求される。
【0024】
調節可能しきい値トランジスタ52は多数の異なる実施の形態を有するが、好適なものは図4に示されたアモルファスシリコン強誘電トランジスタ60である。
【0025】
強誘電トランジスタ60はアモルファスシリコン活性領域62を有する。強誘電トランジスタ60の構成は、基体65上の底部ゲート電極64から始まる。該電極の上は強誘電層66であり、該強誘電層は強誘電物質から構成され、好ましくは1000Å〜2000Åの厚みのPZT(リードジルコネートチタネート)又はカリウムニトレートの層である。強誘電層の上は分離層68である。アモルファスシリコン活性領域に対する好適な分離層は、窒化シリコン(Si3 N4 )の薄い(およそ50Å)層である。次にアモルファスシリコン活性領域62はプラズマCVDのような公知の任意の低温蒸着技術を使用して分離層の上に付着される。ドープされていないアモルファスシリコンを使用すると優れた結果が得られる。
【0026】
アモルファスシリコン活性領域が配置されると、ソース接点及びドレイン接点がセルフアラインマスク処理を使用して活性領域上に形成される。十分にドープされた領域72及び金属接点74からなるソース接点はアモルファスシリコン活性領域62の一方の端に配置される。該領域の他方の端は十分にドープされた領域76及び金属接点78からなるドレイン接点である。非強誘電性の誘電層80はソース接点とドレイン接点との間の活性領域の上にある。ソース及びドレインリードワイヤ(図示せず)は金属接点と接続し、パッシベーション層82は誘電層80の上及びソース接点とドレイン接点の上に配置される。
【0027】
ピクセルセル50の動作は、調節可能しきい値トランジスタ52が実際は強誘電トランジスタ60(図4に詳細が示される)であると仮定して説明される。以下は図3及び4を参照して述べられる。調節可能しきい値トランジスタ60は、ゲート電極64及び金属接点74と78との間に印加された比較的高いゲート電圧パルス(例えば、10〜20ボルトの大きさで1〜10マイクロ秒の継続時間)によって強誘電層66の分極が第1方向(正の電圧パルス)か逆の方向(負の電圧パルス)のいずれかに変化するという特性を有する。分極の量は多くのファクタ(因子)に依存し、該ファクタは使用される強誘電体材料、強誘電体及び分離層の厚み、パルスの数、パルスの大きさ、パルス長及び先行する分極の状態に依存する。重要なのは、強誘電層の分極が調節可能しきい値トランジスタ52を介した所与のゲート電圧での電流フローに影響を与えることである。
【0028】
図3の調節可能しきい値トランジスタ52を介した所与のゲート電圧での電流フローに対する強誘電層の分極の効果は、図5を参照して説明される。高電圧パルスがゲートに印加されなければ、調節可能しきい値トランジスタ52は曲線90に従うlogIsd対Vgate特性を有する。しかしながら、多数の負の高電圧パルスがゲートに印加されると、調節可能しきい値トランジスタ52は曲線94のlogIsd対Vgate特性に従う。同様に多数の正の高電圧パルスがゲートに印加されると、調節可能しきい値トランジスタ52は曲線92のlogIsd対Vgate特性に従う。
【0029】
図3に戻って更にアナログメモリ素子に記憶された情報がセットされることを仮定する。所与の強度の照射18がフォトダイオード10に放射され、光生成電流がフローする。同時に、イネーブル信号がライン56に与えられ、読み出し電圧がライン58に与えられる。イネーブル信号がトランジスタ54をオンにすると、読み出し電圧が調節可能トランジスタ52のゲートに印加されて、該トランジスタをオンにする。これによって光生成電流がライン24に信号を出力する増幅器16に印加される。ライン24の出力は外部回路によって感知され、予め決められた参照値と比較される。増幅器16の出力が予め決められた参照値と異なると、読み出し電圧がライン58から除去されて適切な分極の高電圧パルスがラインに印加される(分極は、増幅器の出力が増加されるか減少されるかに基づく)。これらの高電圧パルスは強誘電層66の分極を変化させ、従って調節可能しきい値トランジスタ52のlogIsd対Vgate特性も変化させる。適切な数及び適切な強度のパルスをライン58に印加することによって、所与の照射でのライン24の所望の出力は、所与の読み出し電圧を用いて得られる。
【0030】
アナログメモリ素子に情報をセットするプロセスは図6及び7のブロック図を参照するとより理解される。図6は画像−データ変換器を示しており、図7はデータ−画像変換器を示している。図6を参照すると、既知の強度の画像情報、例えば、固定光源から白色紙に反射された白色光が画像変換素子100に与えられる。画像変換素子は画像情報を電子表示に変換してコントローラ102に与える。コントローラはコンパレータ104(セルの一部である必要は無い)に与えられる出力を形成する。又、所望の情報もコンパレータに与えられる。コンパレータはメモリ修正ユニット106に送られる誤差信号を生成する。メモリ修正ユニットは誤差信号をアナログメモリ素子108への入力に適切な量(例えば、所与の大きさ及び継続時間のパルス)に変換する。アナログメモリ素子108は記憶されたパラメータ(例えば、分極)を変化させ、その記憶されたパラメータに基づいてコントローラ102の伝達関数を修正する。誤差信号も応答して変化する。誤差信号が特定のレベルより下に減少すると、正しい情報がアナログメモリ素子108に記憶されとみなされる。メモリ素子は上記動作の代わりに変換素子100を修正することができ、類似の効果を得ることができることに注目すべきである。
【0031】
データ−画像変換器においてアナログメモリ素子に記憶された情報をセットすることと画像−データ変換器においてアナログメモリ素子に情報をセットすることは類似している。図7を参照すると、例えばコンピュータからの入力データはコントローラ110に与えられる。コントローラは画像変換素子112、例えば画像情報のピクセルを生成する液晶ディスプレイ素子に与えられる出力を生成する。画像情報はコンパレータ114(固有の変換素子を含んでもよい)によって感知され、該コンパレータは所望の画像情報も受け取る。コンパレータはメモリ修正ユニット116へ送出される誤差信号を生成する。メモリ修正ユニットは誤差信号をアナログメモリ素子118への入力に適切な量(例えば、所与の大きさ及び継続時間のパルス)に変換する。アナログメモリ素子118は記憶されたパラメータ(例えば、分極)を変化させ、その記憶されたパラメータに基づいてコントローラ110の伝達関数を修正する。画像変換素子112に与えられる電子表示は誤差信号も変化させる。誤差信号があるレベルより下に減少すると、正しい情報がアナログメモリ素子118に記憶されたとみなされる。又、メモリ素子は上記動作の代わりに変換素子100を修正することが可能であり、類似の効果を得ることもできる。
【0032】
アナログメモリ素子に記憶された情報が適切にセットされた後、図3のセル50の出力は所与の照射に対する予め決められた参照値に対して較正される。較正中、トランジスタ54及びライン56はライン58を共用するあらゆる任意のピクセルセルを分離する。所与のゲートライン58に対応する全ての素子は、当該素子以外の全てをディスエーブル(低)にセットし、当該素子のライン56をイネーブル(高)電圧とすることを各素子で行うことによってメモリをシーケンシャルにプログラム可能である。
【0033】
例示された本発明のピクセルセルでは、調節可能しきい値トランジスタ52の抵抗値(R)は、フルオン照射(各ピクセルにおける最大照射強度)によって(キャパシタンスCを有する)コンデンサ12に光誘導された電荷Q(I)がセル間のばらつきを補償するための時間内に放電するように調節される。これを行うために、調節可能しきい値トランジスタのしきい値電圧VT が、トランジスタのチャネルと誘電体との接合部の近傍に電荷を誘起することによって修正される。VT のシフトによって、チャネルのオン抵抗Rが変化する。Q(I)がコンデンサ12から放電された時の固定した読み出し時間τに実際に移動した電荷の量は以下の式によって表される。
【0034】
Qout =Q(I)〔1−exp(−RC/τ)〕
【0035】
上記に述べられたように、抵抗Rは調節可能しきい値トランジスタのゲートをパルス処理することによって修正される。デバイスを較正するためにかかる時間はデバイス自体に依存する。例えば、各ピクセルを較正するために平均5パルスが要求され、2次元アレイ全体に100万個のピクセルがあるならば、該アレイは約10秒でリセットされる。RC=τであれば、63%の電荷が読み出される。Rが1/2に減少(2倍に増加)されると、39%(86%)の電荷が同じ間隔で読み出される。
【0036】
較正の後、アレイの動作はセンサモードに戻る。各セルは、光誘起電荷が一定の割合だけ読み出される一定の時間の間にサンプリングされる。この特徴を実施するためにはもう一つの付加的なステップが必要である。電荷Q(I)は読み出しの後ゼロに放電されないため、標準的な読み出しパルスに続いてQの残りをCからダンプするためのより高電圧な放電パルスが印加され、この期間中の電荷は増幅器16の出力で無視される。
【0037】
前述したように、調節可能しきい値トランジスタ52は多数の実施の形態を有する。別の実施の形態(図4の強誘電トランジスタ60を除く)は図8に示されるアモルファスシリコントランジスタ120である。強誘電ゲートトランジスタ60における強誘電層66の代わりに、トランジスタ120は窒化シリコン誘電層122を有する。図示されるように、トランジスタ120は基体65の上にゲート電極64を有する。電極の上は分離層68であり、好ましくは二酸化シリコンの層である。分離層の上は窒化シリコン誘電層122である。窒化シリコン層は50Å〜200Åの厚みであることが好ましい。アモルファスシリコン活性領域62は窒化シリコン層の上に付着され、ソース接点及びドレイン接点が活性領域の上に付着される。同様に、誘電層70はソース接点及びドレイン接点の間の活性領域の上に配置され、リードワイヤ(図示せず)がパターン形成され、パッシベーション層77が誘電層70の上及びソースとドレインの接点/リードの上に配置される。
【0038】
調節可能しきい値トランジスタ120は、ゲート64及び金属接点74と78の間に印加される高ゲート電圧パルス(例えば、30〜50ボルトの大きさで1〜100マイクロ秒の継続時間)によって、窒化シリコン誘電体内及び活性領域/窒化シリコン誘電体インタフェースの付近で電荷注入及び電荷蓄積が行われるという特徴を有する。注入された電荷の極性はパルスの極性に依存し、量はパルスの大きさ及び継続時間に依存する。注入電荷は調節可能しきい値トランジスタを介した所与のゲート電圧での電流フローに影響を与える。
【0039】
再度図3を参照すると、セル50はライン56を含む。ラインはコンデンサ12の電荷が増幅器16に与えられる前に印加電圧を有さなければならない。従って、セル50は三本のライン20、56及び58の入力を要求する。多数のピクセルセルを使用し、特にそのようなセルの2次元アレイのためのデバイスでは、セル毎に三本のラインを相互接続することは困難である。しかしながら、図9はライン20及び58の二つの入力しか必要としない代替的セル130を示している。図3及び9から明らかであるように、セル50とセル130の違いは、セル130ではセル50のライン56が直接ライン20に接続されていることである。アレイで使用されるとライン20の電圧は他の同等ライン20とは独立して変化する。
【0040】
セル130を較正するために、照射18が光ダイオード10に放射され動作電圧がライン20に印加される。この動作電圧は光ダイオード10にバイアス印加されるだけでなくトランジスタ54をイネーブルにもするため、ライン58に印加されたゲート選択電圧は調節可能しきい値トランジスタ52を通過する。ゲート選択電圧がライン58に印加されると、調節可能しきい値トランジスタがオンになり、コンデンサ12に保存された電荷を増幅器16へ送出する。次に増幅器の出力が外部回路によって感知され、予め決められた参照値と比較される。増幅器の出力が予め決められた参照値でない場合、調節可能しきい値トランジスタ52のしきい値を調節するように適切な極性の(極性は、増幅器の出力が減少されるか増加されるかに基づく)高電圧パルスがライン58に印加される。増幅器の出力と予め決められた値を比較するプロセスは、ゲートオン電圧がライン58に印加されて所望の出力が得られるまで続く。
【0041】
上記に述べられたように、本発明に従ったピクセルセルはアレイ、例えば行及び列に編成される。例えば、図10はアレイの異なる列にあると仮定される二つのピクセルセル230a及び230bから成るアレイ200を示している。便宜上各セルの構成要素はラベルa及びbを伴って示される。セルは、一行にある全てのセルに接続していると仮定される一つの増幅器16を共用することに注目されたい。
【0042】
増幅器16からの出力を生成させるために、動作電圧がライン20に印加される。次に、二つのセルのうちどちらによって信号が出力されるかを選択するために、読み出し電圧がライン58aに印加されて光ダイオード10aからの光誘導電流を読み出しか又はライン58bに印加されて光ダイオード10bからの光誘導電流を読み出す。
【0043】
図面及び上記の記述が本発明を例示するがこれらは例示にすぎないことが理解されるであろう。当該技術者は、本発明の原理内の例示された実施の形態の多数の修正及び適合を理解する。従って、本発明は特許請求の範囲のみに制限されるものである。
【図面の簡単な説明】
【図1】典型的な従来技術のピクセルセルを概略的に例示した図である。
【図2】一体化されたアナログメモリを有するピクセルセルの構造を例示した図である。
【図3】本発明の原理に従った第1実施の形態のピクセルセルを概略的に例示した図である。
【図4】強誘電層を使用する調節可能しきい値トランジスタの実施の形態の断面図である。
【図5】トランジスタが図4に従う際の図3の調節可能しきい値トランジスタのソースドレイン電流対ゲート電圧の特性を示したグラフである。
【図6】画像−データ変換プロセスで使用されるアナログメモリ素子に記憶された情報のセットを理解するために有益なブロック図である。
【図7】データ−画像変換プロセスで使用されるアナログメモリ素子に記憶された情報のセットを理解するために有益なブロック図である。
【図8】調節可能しきい値トランジスタの別の実施の形態の断面図である。
【図9】本発明に従ったピクセルセルの第2実施の形態を概略的に示した図であり、第1実施の形態のゲートラインが直接電圧ラインに接続されている。
【図10】図9に従ったピクセルセルを使用した二つのピクセルセルアレイを概略的に例示した図である。
【符号の説明】
8、30、50、130、230a,230b ピクセルセル
32、100、112 画像変換素子
36、108、118 アナログメモリ
34、102、110 コントローラ
38、40、42、44 ライン
Claims (2)
- ピクセルアレイであって、各ピクセルが、
前記ピクセルに関連した信号の画像情報表示と前記信号の電子表示の間の変換のための画像変換素子を有し、
強誘電トランジスタ又はアモルファスシリコントランジスタよりなり、アナログ制御情報を記憶しているピクセル内アナログメモリ要素を有し、
デジタル電子回路よりなり、前記ピクセル内アナログメモリから受け取られた前記アナログ制御情報に基づいて前記電子表示と前記信号のデータ情報表示との間の変換を行い、前記画像変換素子、前記アナログメモリ要素、及び前記データ情報表示を転送するためのデータ情報ラインと機能的に接続するコントローラを有し、
前記コントローラの出力信号が基準値と比較されて誤差信号を生成し、前記電子表示と前記信号のデータ情報表示との間の変換を表す前記コントローラの伝達関数を制御する前記アナログ制御情報は、前記出力信号が前記基準値の所定の許容範囲内となるまで、前記誤差信号に基づいて調節される、ピクセルアレイ。 - 前記コントローラが強誘電トランジスタ又はアモルファスシリコントランジスタよりなる、請求項1に記載のピクセルアレイ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/368,134 US5808676A (en) | 1995-01-03 | 1995-01-03 | Pixel cells having integrated analog memories and arrays thereof |
US368134 | 1995-01-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08251516A JPH08251516A (ja) | 1996-09-27 |
JP3819464B2 true JP3819464B2 (ja) | 2006-09-06 |
Family
ID=23449984
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33888195A Expired - Lifetime JP3819464B2 (ja) | 1995-01-03 | 1995-12-26 | ピクセルセルアレイ |
Country Status (2)
Country | Link |
---|---|
US (2) | US5808676A (ja) |
JP (1) | JP3819464B2 (ja) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5471515A (en) | 1994-01-28 | 1995-11-28 | California Institute Of Technology | Active pixel sensor with intra-pixel charge transfer |
US6570617B2 (en) | 1994-01-28 | 2003-05-27 | California Institute Of Technology | CMOS active pixel sensor type imaging system on a chip |
USRE42918E1 (en) | 1994-01-28 | 2011-11-15 | California Institute Of Technology | Single substrate camera device with CMOS image sensor |
US5808676A (en) * | 1995-01-03 | 1998-09-15 | Xerox Corporation | Pixel cells having integrated analog memories and arrays thereof |
US6683645B1 (en) | 1995-12-01 | 2004-01-27 | Qinetiq Limited | Imaging system with low sensitivity to variation in scene illumination |
JPH11109891A (ja) * | 1997-09-29 | 1999-04-23 | Fuji Photo Film Co Ltd | 2次元アクティブマトリクス型光変調素子並びに2次元アクティブマトリクス型発光素子 |
JPH11261944A (ja) * | 1998-01-26 | 1999-09-24 | Newcore Technol Inc | 画像撮影装置 |
US6636191B2 (en) | 2000-02-22 | 2003-10-21 | Eastman Kodak Company | Emissive display with improved persistence |
US7030435B2 (en) * | 2000-08-24 | 2006-04-18 | Cova Technologies, Inc. | Single transistor rare earth manganite ferroelectric nonvolatile memory cell |
WO2002071477A1 (en) | 2001-03-02 | 2002-09-12 | Cova Technologies Incorporated | Single transistor rare earth manganite ferroelectric nonvolatile memory cell |
JP4040261B2 (ja) * | 2001-03-22 | 2008-01-30 | 富士フイルム株式会社 | 固体撮像装置とその駆動方法 |
US7233350B2 (en) * | 2002-01-05 | 2007-06-19 | Candela Microsystems, Inc. | Image sensor with interleaved image output |
US6795117B2 (en) | 2001-11-06 | 2004-09-21 | Candela Microsystems, Inc. | CMOS image sensor with noise cancellation |
US8054357B2 (en) | 2001-11-06 | 2011-11-08 | Candela Microsystems, Inc. | Image sensor with time overlapping image output |
DE10156627A1 (de) * | 2001-11-17 | 2003-05-28 | Philips Corp Intellectual Pty | Anordnung mit elektrischen Elementen |
US20030193594A1 (en) * | 2002-04-16 | 2003-10-16 | Tay Hiok Nam | Image sensor with processor controlled integration time |
US6812509B2 (en) | 2002-06-28 | 2004-11-02 | Palo Alto Research Center Inc. | Organic ferroelectric memory cells |
US7091530B1 (en) | 2002-07-03 | 2006-08-15 | Massachusetts Institute Of Technology | High-speed, high-sensitivity charge-coupled device with independent pixel control of charge collection and storage |
US6825517B2 (en) | 2002-08-28 | 2004-11-30 | Cova Technologies, Inc. | Ferroelectric transistor with enhanced data retention |
US6714435B1 (en) | 2002-09-19 | 2004-03-30 | Cova Technologies, Inc. | Ferroelectric transistor for storing two data bits |
US6888736B2 (en) | 2002-09-19 | 2005-05-03 | Cova Technologies, Inc. | Ferroelectric transistor for storing two data bits |
US6744087B2 (en) * | 2002-09-27 | 2004-06-01 | International Business Machines Corporation | Non-volatile memory using ferroelectric gate field-effect transistors |
US7015960B2 (en) * | 2003-03-18 | 2006-03-21 | Candela Microsystems, Inc. | Image sensor that uses a temperature sensor to compensate for dark current |
US7369167B2 (en) * | 2003-06-02 | 2008-05-06 | Micron Technology, Inc. | Photo diode ID for CMOS imagers |
US6972995B1 (en) * | 2004-04-09 | 2005-12-06 | Eastman Kodak Company | Imaging cell with a non-volatile memory that provides a long integration period and method of operating the imaging cell |
KR100597651B1 (ko) * | 2005-01-24 | 2006-07-05 | 한국과학기술원 | 이미지 센서, 실제 이미지를 전기적 신호로 바꾸는 장치 및 그 방법 |
US20070152133A1 (en) * | 2005-12-30 | 2007-07-05 | Motorola, Inc. | Image sensor array with ferroelectric elements and method therefor |
US20080237682A1 (en) * | 2007-03-26 | 2008-10-02 | Kuo-Ching Chiang | Semiconductor memory with conductive carbon |
EP2860720A1 (en) * | 2013-10-10 | 2015-04-15 | Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO | Electro-optical unit for a picture element that can be programmed by electromagnetic radiation |
KR102197480B1 (ko) * | 2014-09-29 | 2020-12-31 | 에스케이하이닉스 주식회사 | 이미지 센서 및 그 구동방법 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3832700A (en) * | 1973-04-24 | 1974-08-27 | Westinghouse Electric Corp | Ferroelectric memory device |
FR2433868A1 (fr) * | 1978-08-17 | 1980-03-14 | Hitachi Ltd | Dispositif de formation d'image a semi-conducteur |
US5196912A (en) * | 1988-10-28 | 1993-03-23 | Casio Computer Co., Ltd. | Thin film transistor having memory function and method for using thin film transistor as memory element |
JP2678062B2 (ja) * | 1989-06-14 | 1997-11-17 | キヤノン株式会社 | 光電変換装置 |
JP3117138B2 (ja) * | 1989-09-13 | 2000-12-11 | オリンパス光学工業株式会社 | 電子スチルカメラとその撮像記録素子 |
US5327272A (en) * | 1991-03-27 | 1994-07-05 | Canon Kabushiki Kaisha | Optical modulation element |
JP3075614B2 (ja) * | 1991-11-27 | 2000-08-14 | ティーディーケイ株式会社 | 不揮発性メモリセル |
US5355165A (en) * | 1992-08-06 | 1994-10-11 | Princeton Scientific Instruments, Inc. | Very high frame rate CCD imager |
US5808676A (en) * | 1995-01-03 | 1998-09-15 | Xerox Corporation | Pixel cells having integrated analog memories and arrays thereof |
-
1995
- 1995-01-03 US US08/368,134 patent/US5808676A/en not_active Expired - Lifetime
- 1995-12-26 JP JP33888195A patent/JP3819464B2/ja not_active Expired - Lifetime
-
1998
- 1998-05-08 US US09/075,149 patent/US5953061A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5808676A (en) | 1998-09-15 |
US5953061A (en) | 1999-09-14 |
JPH08251516A (ja) | 1996-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3819464B2 (ja) | ピクセルセルアレイ | |
US6977685B1 (en) | Single-chip imager system with programmable dynamic range | |
US6600471B2 (en) | Precise MOS imager transfer function control for expanded dynamic range imaging | |
US6946637B2 (en) | Image sensing device using MOS type image sensing elements | |
TWI335076B (en) | Physical quantity detecting device and imaging apparatus | |
US8054356B2 (en) | Image pickup apparatus having a charge storage section and charge sweeping section | |
USRE45094E1 (en) | Method of operating a CMOS APS pixel sensor | |
US20070109437A1 (en) | Solid state image sensing device | |
US5399889A (en) | Image sensor providing output image signal with reduced offset | |
EP1919192B1 (en) | Method and apparatus for kTC noise canceling in a linear CMOS image sensor | |
US5307169A (en) | Solid-state imaging device using high relative dielectric constant material as insulating film | |
GB2329959A (en) | Active pixel sensor with electronic shutter | |
US5502488A (en) | Solid-state imaging device having a low impedance structure | |
WO2007078960A2 (en) | Image sensor array with ferroelectric element and method therefor | |
US7095005B2 (en) | Image reading device for reversing polarity of stored charge in capacitor | |
JP2897106B2 (ja) | 固体撮像装置 | |
EP0449588B1 (en) | A method of driving a thin film transistor type optical sensor and the drive unit | |
US6798452B1 (en) | Amplifying solid-state imaging device, method for driving the same and physical quantity distribution sensing semiconductor device | |
JP2741703B2 (ja) | 光電変換装置 | |
US7646048B2 (en) | CMOS image sensor | |
US6677997B1 (en) | Amplifying solid-state imaging device, and method for driving the same | |
JP2512723B2 (ja) | 光電変換装置 | |
US6542190B1 (en) | Image sensor with function of electronic shutter | |
US6545712B1 (en) | Photogate image sensor with fat zero injection on a middle node of an associated transfer circuit | |
EP1697997A1 (fr) | Ecran d'affichage d'images et procede de pilotage de cet ecran |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040817 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040820 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050905 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050908 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060516 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060615 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130623 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |