JPH08251215A - ポート・アドレス変換装置 - Google Patents

Abstract

(57)【要約】 【課題】 それぞれがステーションを接続する複数のポ
ートを持つハブを含むシリアル・ネットワークにおい
て、ポーリング・サイクルで明らかになったステーショ
ンのリストをポートに関連づけ、ステーション数がアク
ティブ・ポート数に等しくない場合には曖昧さを検出し
て解消するメカニズムを提供すること。 【解決手段】 このメカニズムは、ハブ・プロセッサの
制御下の入力バッファと出力バッファの組合わせを使用
してハブに接続されたステーションのリストを作成す
る。ステーション数がアクティブ・ハブ・ポート数に等
しくないとき、複製アドレスのＭＡＣフレームを１ポー
トに転送するように上流のバッファが設定され、単一の
転送かまたは複数のシングル・ポート転送の曖昧さを解
消するために下流バッファの内容が用いられる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般的にはシリア
ル通信ネットワークに関し、特に、ステーションをネッ
トワークに接続するポートを備えたハブと、ステーショ
ンとその接続先のポートの関連性を定める効率的で低コ
ストのメカニズムを採用したシリアル通信ネットワーク
に関する。

【０００２】

【従来の技術】トークン・リング等、多くのシリアル・
ネットワークは多くのポートすなわちアクセス・ポイン
トを備える。一般にこのようなアクセス・ポイントの多
くは占有されない。またステーションはあるアクセス・
ポートから別のアクセス・ポートへ頻繁に移動する。障
害が起こるとどのステーションに障害があったか、或い
は２つのアクティブ・ステーション間に障害があるかど
うかが、ビーコン・フレームにより明らかになる。米国
特許第４５０７７７７号に述べられている方式（Next A
ctive Upstream NeighborまたはNeighbor Notificatio
n）は、ネットワークのどのポイントでも、シリアル・
ネットワーク上の全ての上流ステーションの物理的順序
を判定する機能を与える。

【０００３】米国特許第５２３５２２７号に述べられて
いるように、ネットワーク上のハブに接続されたステー
ションのシーケンシャル・アドレスをアクティブ・ポー
トに関連づけ、よってネットワーク・トポロジを与える
ことは可能である。米国特許第５３１９６３３号は２つ
以上のステーションが１つのポートに接続されて接続の
曖昧さが生じる特殊な例を挙げている。これら２つの特
許は問題に対して充分適切な技術的ソリューションを与
えている。

【０００４】

【発明が解決しようとする課題】本発明は、従来技術の
ソリューションのコストと複雑さを大幅に減らす試みか
ら生まれたものである。従来技術では、２つ以上のステ
ーションがハブ・ポートに接続されている場合に関連性
を示して曖昧さを解消するために、複数の（少なくとも
２つの）非常に高価なリング・アダプタが用いられる。
各アダプタは各種の集積回路の他にマイクロプロセッサ
を含む。これらアダプタはその通信先のハブ・マイクロ
プロセッサに追加される。

【０００５】

【課題を解決するための手段】本発明は、アクティブ・
ステーションのリストと、それらの接続先のハブ上のポ
ートとの関連性を示すハブ・プロセッサを含むネットワ
ーク・ハブで使用するメカニズムに関し、ネットワーク
上の第１アクティブ・ハブ・ポートの上流に接続され、
ネットワーク上の信号を受信するようにされ、所定信号
が受信されたときハブ・プロセッサに割込みをかける第
１入力バッファ手段、最後のアクティブ・ハブ・ポート
の下流に接続され、ネットワーク上の信号を受信するよ
うにされ、所定信号が受信されたときハブ・プロセッサ
に割込みをかける第２入力バッファ手段、割込みをかけ
られたとき上記第１、第２の入力バッファ手段の内容を
読み、上記所定信号のうち選択された信号を転送するス
テーションのシーケンシャル・リストを維持して、リス
ト上のステーション数とハブ側のアクティブ・ポート数
を比較し、アクティブ・ポート数がステーション・リス
ト上のステーション数と同じでない場合にはステーショ
ンとポートの関連性の曖昧さを解消するルーチンを実行
する、ハブ・プロセッサ側のプログラミング手段を含
む。

【０００６】本発明はまた、上述のようにポーリング・
シーケンスで認識されたステーション数がハブ側のアク
ティブ・ポート数と異なる場合にステーションとポート
の関連性の曖昧さを解消する、シリアル・ネットワーク
・ハブに使用するメカニズムに関し、曖昧さに関わるポ
ートの上流に接続され、ハブ・プロセッサから所定メッ
セージを受信し、ハブ・プロセッサの制御下でメッセー
ジを転送する出力バッファ手段、曖昧さに関わるポート
の下流に接続され、その入力に送られたメッセージ信号
を受信し、所定メッセージが受信されたときハブ・プロ
セッサに割込みをかける入力バッファ手段、及び割込み
をかけられたとき選択された１つの下流ポートに転送す
るために選択されたメッセージを出力バッファにロード
し、入力バッファの内容を読み、内容を調べて曖昧さを
解消するプロセッサ内のプログラミング手段を含む。

【０００７】

【発明の実施の形態】図１で入力バッファ１０は、第１
ハブ・ポートＰ１の上流のシリアル・リングに接続され
る。リング上のシリアル・データ信号は入力バッファ１
０にシフト入力される。バッファ１０は対象のＭＡＣ
（メディア・アクセス制御）フレームを格納するのに充
分な数の信号要素を格納する。入力バッファ１０のパラ
レル出力はデコーダ１１とハブ・プロセッサＩ／Ｏバス
１２に接続される。

【０００８】アクティブ・ステーション（ＳＴＡ）１３
がハブ・ポートＰ１乃至Ｐｎの１つに接続されると、そ
のポートはシリアル・リング回路に追加される。図では
ポートＰ２だけがバイパスされているが、これはここに
接続されるアクティブ・ステーション１３がないからで
ある。もう１つの入力バッファ１４は最後のポートＰｎ
の下流のリングに接続される。これは入力バッファ１０
と同様であり、そのパラレル出力はデコーダ１５とハブ
・プロセッサＩ／Ｏバス１２に接続される。

【０００９】ＩＥＥＥ ８０２．５のトークン・リング
規格は、特にNeighbor NotificationのＭＡＣフレーム
を定義している。これはリング・モニタによって開始さ
れるリング・ポーリング・サイクルの間にリング上の全
てのステーションによって順に発行される。このＭＡＣ
フレームは、特に発行側ステーションのアドレス、ブロ
ードキャスト・アドレス及び転送側ステーションによっ
てリセット状態で発行されるアドレス認識ビットを含
む。フレームを受信した下流の１番最初のステーション
がアドレス認識ビットをセットする。Neighbor Notific
ationフレームが入力バッファ１０で検出されると、デ
コーダ１１はハブ・プロセッサに割込みをかけ、プロセ
ッサは入力バッファ１１の内容を読む。

【００１０】Neighbor Notificationフレームのアドレ
ス認識ビットがリセット状態にあるとき、ハブ・プロセ
ッサはそれが入力バッファ１４から次に受信するNeighb
or Notificationフレームが、１番最初のアクティブ・
ポートに接続された１番最初のステーションのアドレス
をソース・アドレス・フィールドに格納していることを
知る。入力バッファ１４で受信されたNeighbor Notific
ationフレーム内の後続のソース・アドレスはそれぞれ
ハブのポートに接続されたステーションのシーケンシャ
ル・リストを与える。このリストは入力バッファ１４か
らのNeighbor Notificationフレームにリセットされた
アドレス認識ビットがあると閉じられる。送信側と入力
バッファ１４の間のハブ・ポートに接続されたステーシ
ョンがなかったからである。

【００１１】この時点でハブ・プロセッサは、ステーシ
ョンのシーケンシャル・リスト上のステーション数を合
計し、これをアクティブ・ポートの合計と比較する。そ
れらが等しい場合、ステーションのシーケンシャル・リ
ストとアクティブ・ポートのリストのシンプルな関連性
から、レポート側のステーションとそれらが接続された
ポートが確実に識別される。レポート側ステーション数
がアクティブ・ポート数に等しくない場合には曖昧さが
ある。リングに接続されたステーションにはリング・ポ
ーリング・プロセスに参加しないものがある（他の事は
全て等しい）ので、アクティブ・ポート数はレポート側
ステーション数を上回り、そのため曖昧さが生じる。同
様に図２のように、あるポートにステーションが２つ以
上接続されている場合、レポート側ステーション数はア
クティブ・ポート数を上回り、この場合も解消すべき曖
昧さが生じる。

【００１２】ステーションのリストがコンパイルされて
曖昧さが検出されると、図３に示した回路が、曖昧さを
解消するために必要な全てのデータを作成する。この回
路はこれと同じ情報を得るために用いられる従来の回路
に比べて信頼性が高く、コストも大幅に少ない。曖昧さ
はほとんどの場合、２、３のポートにまで減らすことが
できる。ポーリング・サイクルは頻繁に繰返され、サイ
クル間でリングに加わり或いはリングから抜けるステー
ション数は限られるからである。従って図３では、３つ
のアクティブ・ポートＰｉ、Ｐｉ−２、Ｐｉ＋１と非ア
クティブ・ポートＰｉ−１、Ｐ１、Ｐｎを示している。
図でポートＰｉ−２だけを追加された形で示している。
アクティブ・ポートＰｉ、Ｐｉ＋１及び非アクティブ・
ポートＰｉ−１、Ｐ１、Ｐｎはバイパスされ、シリアル
回路に接続されていない形に示している。

【００１３】出力バッファ３０はハブ・プロセッサＩ／
Ｏバス１２によってハブ・プロセッサに接続される。プ
ロセッサは対応するＭＡＣフレームをバッファ３０にロ
ードできる。アイドル・ジェネレータ３１と出力バッフ
ァ３０は、それぞれハブ・プロセッサと制御ライン３
４、３５の対によりスイッチ３２を介してリングに選択
的に接続できる。クロック・ソース３６はクロック信号
をジェネレータ３１と出力バッファ３０に供給する。

【００１４】下流では入力バッファ３７がリングに接続
され、リング上のシリアル信号を受信、バッファリング
する。バッファからのパラレル出力はハブ・プロセッサ
Ｉ／Ｏバス及びデコーダ３８に接続される。デコーダは
入力バッファ３７で所定のＭＡＣフレームが受信された
ことを検出すると、ハブＩ／Ｏバスを通してハブ・プロ
セッサに割込みをかける。

【００１５】動作時、ハブ・プロセッサはＭＡＣフレー
ム（複製アドレス・テスト）を出力バッファ３０にロー
ドする。Ｐｉ−２を除くそのポートを全て遮断する。ア
イドル・ジェネレータ３１をスイッチ３２を通してリン
グに接続する。アイドル文字が転送されてポートＰｉ−
２に接続されたステーションとの同期がとられると、ス
イッチ３２と出力バッファ３０を動作させて出力バッフ
ァ３０にロードされたＭＡＣフレームを送る。転送され
たＭＡＣフレームはポートＰｉ−２に接続されたステー
ションに向かう。アドレスされたステーションがポート
に接続されていればアドレス認識ビットがセットされ
る。このプロセスは曖昧さが解消されるまでアドレスと
ポートを対象に繰返される。

【００１６】図４に示した流れ図に曖昧さを解消するテ
スト手続きを示している。最初のステップ４０はあるパ
ラメータを設定する。上述の通り、ほとんどの場合、曖
昧さを解消するために全てのポートを見ていく必要はな
い。大抵、先のポーリング・リストをもとにして曖昧さ
に関わるポート数を限定することは可能である。従っ
て、テストする最初と最後のポートが定まる。例えば１
日が始まったばかりのリングではポート全て（Ｐ１乃至
Ｐｎ）が関わり得る。そこでテスト・ポートは最初のポ
ートにセットされる。一致（found）は偽に等しくセッ
トされる。アイドル送信、全ポート削除及びバッファ・
セットが開始される。４１ではこれらのステップの後に
テスト・ポート（４０で定義）の追加が続く。ロック時
間を待ってから複製アドレス・テスト・フレームを転送
する。

【００１７】複製アドレス・テスト・フレームが４２
（入力バッファ３７）で受信された場合、アドレス認識
ビット（ＡＲＩ）が調べられる（４３）。セットされて
いる場合、一致は真にセットされ、一致ポートはテスト
・ポートにセットされる（４４）。次にポート全てが接
続され（４５）、プログラムは終了する。アドレス認識
ビットがセットされていない場合、テスト・ポートは削
除され、次に追加されたポートまたはアクティブ・ポー
トに等しくセットされる（４６）。新しいテスト・ポー
トが最初と最後のポートの間にある場合（４７）プログ
ラムは４１にループ・バックする。範囲外なら全ポート
が接続されてプログラムは終了する。

【００１８】受信されたＭＡＣフレームがパージ・フレ
ームだった場合（４８）、これは、そのポートに接続さ
れたステーションが複製アドレス・フレームには応答し
ないアクティブ・モニタであることを示す。その場合、
一致は真にセットされ、一致ポートはテスト・ポートに
等しくなる。次にプログラムは上述のステップ４６に進
む。

【００１９】上述のＭＡＣフレームが入力バッファ３７
に現われるのを妨げる要因がいくつか考えられる。最も
一般的なのは転送の遅れとエラー状態の２つである。以
下に示すステップはこれらに対応するだけでなく、その
状態を引起こした他の事項にも対応する。

【００２０】どのＭＡＣフレームも受信されなかった場
合には、タイマがセットされているかどうかチェックさ
れる。セットされていない場合はセットされ（５１）そ
の終了がチェックされる（５２）。終了していない場合
にはプログラムは同じパスをループ・バックする。タイ
マが終了した場合、一致は偽に等しくセットされ（５
３）、プログラムは先に述べたブロック４６に分岐す
る。

【００２１】まとめとして、本発明の構成に関して以下
の事項を開示する。

【００２２】（１）ステーションをネットワークに接続
する複数のポートと、アクティブ・ポートのリストを作
成し、それらが接続されたハブ上のステーションとの関
連性を示す、入力／出力バスを持つハブ・プロセッサ
と、を含むシリアル・ネットワーク・ハブに使用する装
置であって、上記ネットワーク上の第１アクティブ・ハ
ブ・ポートの上流に接続され、上記ネットワーク上の信
号を受信するようにされ、所定信号が受信されたときに
上記入力／出力バスを通して上記ハブ・プロセッサに割
込みをかける第１入力バッファ手段と、最後のアクティ
ブ・ハブ・ポートの下流に接続され、上記ネットワーク
上の信号を受信するようにされ、所定信号が受信された
とき上記入力／出力バスを通して上記ハブ・プロセッサ
に割込みをかける第２入力バッファ手段と、割込みがか
けられたとき、上記第１、第２の入力バッファ手段の内
容を読み、上記所定の信号のうち選択された信号を転送
するステーションのシーケンシャル・リストを維持し
て、上記リスト上のステーション数と上記ハブ側のアク
ティブ・ポート数を比較し、上記アクティブ・ポート数
が上記ステーションのリスト上のステーション数と同じ
でない場合にはステーションとポートの関連性の曖昧さ
を解消するルーチンを実行する、上記ハブ・プロセッサ
側の手段と、を含む、装置。 （２）上記所定信号はメディア・アクセス制御のネイバ
通知フレームである上記（１）記載の装置。 （３）ステーションをネットワークに接続する複数のポ
ートと、ポーリング・シーケンスで認識されたステーシ
ョン数がシリアル・ネットワーク・ハブ側のアクティブ
・ポート数と異なる場合にステーションとポートの関連
性の曖昧さを解消する、入力／出力バスを持つハブ・プ
ロセッサと、を含む上記ハブに用いられる装置であっ
て、上記ポートの上流に接続され、上記ハブ・プロセッ
サから所定メッセージを受信し、上記ハブ・プロセッサ
の制御下で上記メッセージを転送する出力バッファ手段
と、上記ポートの下流に接続され、その入力に送られる
メッセージ信号を受信し、所定メッセージが受信された
場合には上記ハブ・プロセッサに割込みをかける入力バ
ッファ手段と、割込みがかけられたとき、選択された１
つの下流ポートに転送するために選択されたメッセージ
を上記出力バッファにロードし、上記入力バッファの内
容を読み、上記内容を調べて上記曖昧さを解消する手段
と、を含む、装置。 （４）上記ハブ・プロセッサの制御下で上記出力バッフ
ァ手段から転送されるメッセージは、複数のアイドル文
字とこれに続くメディア・アクセス制御フレームの複製
アドレス・テストである、上記（３）記載の装置。 （５）上記出力バッファ手段は、上記入力／出力バスを
介して上記ハブ・プロセッサからメッセージ信号を受信
するバッファと、アイドル文字ジェネレータと、上記ア
イドル文字ジェネレータと上記出力バッファを上記シリ
アル・ネットワークに順次接続する、上記ハブ・プロセ
ッサの制御下のスイッチング手段と、を含む、上記
（３）または（４）記載の装置。

【図面の簡単な説明】

【図１】複数のネットワーク・ハブ・ポートと、ハブ・
ポートに接続されたステーションのリストを作成するた
めにハブ・プロセッサと共に使用するメカニズムのブロ
ック図である。

【図２】ステーションとポートの関連性が曖昧になる、
１つのポートへの２つのステーションの接続を示すブロ
ック図である。

【図３】ステーションとポートの関連性の曖昧さを解消
するためハブ・プロセッサと共に用いられるメカニズム
を示すブロック図である。

【図４】ハブ・プロセッサに置かれる曖昧さ解消プログ
ラムの動作を示す流れ図である。

【符号の説明】

１０、１４、３７ 入力バッファ １１、１５、３８ デコーダ １２ ハブ・プロセッサＩ／Ｏバス １３ アクティブ・ステーション（ＳＴＡ） ３０ 出力バッファ ３１ アイドル・ジェネレータ ３２ スイッチ ３４ ハブ・プロセッサ ３５ 制御ライン ３６ クロック・ソース

───────────────────────────────────────────────────── フロントページの続き (72)発明者 アンソニー・ディ・ウォルカー アメリカ合衆国27712、ノース・カロライ ナ州ラウグモント、セイシャル・ウェイ 5704 (72)発明者 ジェイ・リー・スミス アメリカ合衆国27613、ノース・カロライ ナ州ローリー、モーガンス・ウェイ 8501 (72)発明者 ケネス・トーマス・ウィルソン アメリカ合衆国27603、ノース・カロライ ナ州ローリー、ライブリー・ウェイ 2801 (72)発明者 デビッド・エマニュエル・バートリニ アメリカ合衆国01570、マサチューセッツ 州ダドレイ、ラムショーン・ロード 141 −エフ

Claims (5)

【特許請求の範囲】
1. 【請求項１】ステーションをネットワークに接続する複
   数のポートと、アクティブ・ポートのリストを作成し、
   それらが接続されたハブ上のステーションとの関連性を
   示す、入力／出力バスを持つハブ・プロセッサと、を含
   むシリアル・ネットワーク・ハブに使用する装置であっ
   て、 上記ネットワーク上の第１アクティブ・ハブ・ポートの
   上流に接続され、上記ネットワーク上の信号を受信する
   ようにされ、所定信号が受信されたときに上記入力／出
   力バスを通して上記ハブ・プロセッサに割込みをかける
   第１入力バッファ手段と、 最後のアクティブ・ハブ・ポートの下流に接続され、上
   記ネットワーク上の信号を受信するようにされ、所定信
   号が受信されたとき上記入力／出力バスを通して上記ハ
   ブ・プロセッサに割込みをかける第２入力バッファ手段
   と、 割込みがかけられたとき、上記第１、第２の入力バッフ
   ァ手段の内容を読み、上記所定の信号のうち選択された
   信号を転送するステーションのシーケンシャル・リスト
   を維持して、上記リスト上のステーション数と上記ハブ
   側のアクティブ・ポート数を比較し、上記アクティブ・
   ポート数が上記ステーションのリスト上のステーション
   数と同じでない場合にはステーションとポートの関連性
   の曖昧さを解消するルーチンを実行する、上記ハブ・プ
   ロセッサ側の手段と、 を含む、装置。
2. 【請求項２】上記所定信号はメディア・アクセス制御の
   ネイバ通知フレームである請求項１記載の装置。
3. 【請求項３】ステーションをネットワークに接続する複
   数のポートと、ポーリング・シーケンスで認識されたス
   テーション数がシリアル・ネットワーク・ハブ側のアク
   ティブ・ポート数と異なる場合にステーションとポート
   の関連性の曖昧さを解消する、入力／出力バスを持つハ
   ブ・プロセッサと、を含む上記ハブに用いられる装置で
   あって、 上記ポートの上流に接続され、上記ハブ・プロセッサか
   ら所定メッセージを受信し、上記ハブ・プロセッサの制
   御下で上記メッセージを転送する出力バッファ手段と、 上記ポートの下流に接続され、その入力に送られるメッ
   セージ信号を受信し、所定メッセージが受信された場合
   には上記ハブ・プロセッサに割込みをかける入力バッフ
   ァ手段と、 割込みがかけられたとき、選択された１つの下流ポート
   に転送するために選択されたメッセージを上記出力バッ
   ファにロードし、上記入力バッファの内容を読み、上記
   内容を調べて上記曖昧さを解消する手段と、 を含む、装置。
4. 【請求項４】上記ハブ・プロセッサの制御下で上記出力
   バッファ手段から転送されるメッセージは、複数のアイ
   ドル文字とこれに続くメディア・アクセス制御フレーム
   の複製アドレス・テストである、請求項３記載の装置。
5. 【請求項５】上記出力バッファ手段は、 上記入力／出力バスを介して上記ハブ・プロセッサから
   メッセージ信号を受信するバッファと、 アイドル文字ジェネレータと、 上記アイドル文字ジェネレータと上記出力バッファを上
   記シリアル・ネットワークに順次接続する、上記ハブ・
   プロセッサの制御下のスイッチング手段と、 を含む、請求項３または４記載の装置。