JPH08250524A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH08250524A
JPH08250524A JP7055299A JP5529995A JPH08250524A JP H08250524 A JPH08250524 A JP H08250524A JP 7055299 A JP7055299 A JP 7055299A JP 5529995 A JP5529995 A JP 5529995A JP H08250524 A JPH08250524 A JP H08250524A
Authority
JP
Japan
Prior art keywords
semiconductor element
lead frame
semiconductor device
adhesive tape
fixed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7055299A
Other languages
English (en)
Other versions
JP3821865B2 (ja
Inventor
Toshiyuki Takahashi
敏幸 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Akita Electronics Systems Co Ltd
Original Assignee
Hitachi Ltd
Akita Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Akita Electronics Co Ltd filed Critical Hitachi Ltd
Priority to JP05529995A priority Critical patent/JP3821865B2/ja
Publication of JPH08250524A publication Critical patent/JPH08250524A/ja
Application granted granted Critical
Publication of JP3821865B2 publication Critical patent/JP3821865B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 半導体装置の厚さを薄くすること。 【構成】 リードフレームの所定位置に半導体素子を着
脱可能な接着テープで固定し、その固定された半導体素
子とリードフレームとをワイヤで電気的に接続し、前記
接着テープで固定されていない側の半導体素子とリード
フレームの一部をポッティング樹脂で封止し、その封止
後に前記接着テープを取り除く。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、薄型を要する半導体装
置の製造方法に関し、特に、ワイヤボンディングを用い
た半導体装置の製造方法に適用して有効な技術に関する
ものである。
【０００２】
【従来の技術】従来におけるワイヤボンディングを用い
た半導体装置の製造は、リードフレームに設けられたダ
イ（アイランド）に接着剤や接着テープで半導体素子を
固定し、半導体素子とリードフレームのインナーリード
とをワイヤで電気的に接続して、半導体素子とインナー
リードとを樹脂で封止することによって行われていた。
【０００３】これは、工業調査会発行（１９８６年６月
１初版）の最新サーフェイス・マウント・テクノロジー
の１５９〜１６１ページに開示されている。
【０００４】
【発明が解決しようとする課題】本発明者は、上記従来
技術を検討した結果、以下の問題点を見いだした。
【０００５】従来のワイヤーボンディングを用いた半導
体装置の製造方法では、半導体素子の固定部であるダイ
と固定用の接着剤や接着テープの厚さが半導体装置の厚
さの一部となり、薄型にするが困難であるという問題点
があった。
【０００６】また、半導体素子の電極パット面とリード
フレームのインナーリードのボンディングパット面では
段差ができることにより、チップ周辺部とショートを考
慮に入れると、ボンディングワイヤのループが高くなる
ため、いっそう薄型化が困難であった。
【０００７】本発明の目的は、半導体装置の厚さを薄く
することが可能な技術を提供することにある。
【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１０】リードフレームの所定位置に半導体素子を
着脱可能な接着テープで固定し、その固定された半導体
素子とリードフレームとをワイヤで電気的に接続し、前
記接着テープで固定されていない側の半導体素子とリー
ドフレームの一部をポッティング樹脂で封止し、その封
止後に前記接着テープを取り除く。
【００１１】
【作用】上述した手段によれば、リードフレームの所定
位置に半導体素子を着脱可能な接着テープで固定し、そ
の固定された半導体素子とリードフレームとをワイヤで
電気的に接続し、前記接着テープで固定されていない側
の半導体素子とリードフレームの一部をポッティング樹
脂で封止し、その封止後に前記接着テープを取り除くこ
とにより、半導体素子の固定部であるダイ及びその接着
剤や接着テープを用いる必要がなくなるので、半導体装
置の厚さを薄くすることが可能となる。
【００１２】また、半導体素子の固定部であるダイ及び
その固定用接着剤や接着テープを用いる必要がなくなる
ことにより、半導体素子の電極パット面とリードフレー
ムのインナーリードのボンディングパット面では段差が
小さくなり、低ループのワイヤボンディングができるの
で、半導体装置の厚さを薄くすることが可能となる。
【００１３】以下、本発明の構成について、実施例とと
もに説明する。
【００１４】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
【００１５】
【実施例】図１は、本発明の一実施例である半導体装置
の製造方法を説明するための図である。なお、本実施例
の製造方法を簡単に説明するため、全ての図面は、半導
体装置を中央付近で切った断面図を用い、説明する上で
必要ないものは省略している。
【００１６】図１において、１はリード（フレーム枠を
除いてある）、２は接着テープ、３は半導体素子、４は
ワイヤ、５は樹脂をそれぞれ示す。
【００１７】本実施例の半導体装置の製造は、まず、図
１（ａ）に示すように、半導体素子搭載するダイの無い
リードフレーム１を用意し、図２（ｂ）に示すように、
リードフレーム１に接着テープ２を貼り付け、続いて、
図１（ｃ）に示すように、リードフレーム１の所定位置
にダイシングされた半導体素子３を接着する。
【００１８】この接着テープ２は、粘着テープならその
まま、粘着性の無いものなら接着剤を使用して付ける。
【００１９】また、半導体装置の信頼性の向上のため
に、接着テープ２の貼り付けは、半導体素子の裏面全体
に行なわず、半導体素子裏面の中心部のみを接着し、か
つ、リードフレームもインナリードの部分だけ接着しな
いようにし、後述する樹脂封止の行程で樹脂が半導体素
子、インナリードに回り込めるようにしてもよい。
【００２０】次に、図１（ｄ）に示すように、半導体素
子３の電極パット部とリードフレーム１のボンディング
パット部を金線等のワイヤー４を使い、ワイヤーボンデ
ィングで接続し、図１（ｅ）に示すように、ポッティン
グ等の方法で製品の保護を必要とする部分を樹脂５で封
止する。これにより半導体素子３とリードフレーム１を
固定する。
【００２１】そして、図１（ｆ）に示すように、半導体
素子３とリードフレーム１を固定していた接着テープ２
を取り除き、樹脂流れ止めのダムバーを除去し、リード
フレームの切断除去を施し、図１（ｇ）に示す半導体装
置を得る。
【００２２】また、例えば、図８に示すように、リード
フレーム１のボンディングパッド部が平らになるように
コイニング等で段差をつけることにより、ワイヤボンデ
ィングの接着性が向上し、かつ、その段差部分がポッテ
ィングの樹脂のストッパーの役目を果たし、流動性の高
い樹脂を用いて封止することができるので、半導体装置
の厚さをより薄くコントロールできる。
【００２３】最後に、図１（ｈ）に示すように、必要に
応じてリードフレーム１のアウタリードを折り曲げる。
【００２４】次に、図１（ｆ）に示した接着テープ２の
取り除き行程を具体的に挙げ、以下に説明する。
【００２５】図２、図３は、本実施例の半導体装置の製
造方法における接着テープ取り除き行程の具体的手段を
説明するための図である。
【００２６】図２、図３において、１０は突き上げ針、
１１はリードフレームの枠押さえ、１２はテープはぎ取
り金型をそれぞれ示す。
【００２７】本実施例の接着テープ取り除き行程の第一
の手段は、図２に示すように、接着テープ２の下から複
数の針１０を用いて半導体素子とリードフレーム１を突
き上げ、取り除くものである。
【００２８】第二の手段は、図３（ａ）に示すように、
リードフレーム１の端を枠押さえ１１で押さえておき、
リードフレーム１の穴あき部分からテープはぎ取り金型
１２で接着テープ２を押し出すことによって取り除くも
のである。
【００２９】上述したいずれかの手段を用いることによ
り、容易に接着テープ２の取り除くことができる。な
お、接着テープ取り除き手段は、これに限定されない。
【００３０】次に、本実施例の製造方法の応用について
図４を用いて説明する。
【００３１】まず、リードの長さが短いリードフレーム
と長いリードフレームとでそれぞれ上述した製造方法を
用いて半導体装置の製造を行い、図４（ａ）に示すよう
に、それぞれのリードを折り曲げ、リード整形形状の長
短を組み合わせることることにより半導体装置の積層化
が可能となる。
【００３２】また、図１（ｈ）に示したリードの折り曲
げ行程で、リードを反対方向に折り曲げることにより、
図４（ｂ）に示すようなリバース曲げタイプの半導体装
置を製造することができる。
【００３３】さらに、リバース曲げタイプの半導体装置
において、パワーを要するものは、本実施例のリードの
折り曲げ行程の後に、図４（ｃ）に示すように、半導体
素子及びリードフレームの一部に絶縁された両面テープ
２１を介在させ、放熱板２２を貼り付ける行程を設ける
ことにより、効率よく熱を逃がすことが可能な半導体装
置を製造できる。
【００３４】図５は、本実施例の製造方法で製造された
半導体装置における各部分の厚さを示した図であり、図
５（ａ）が単体のものであり、図５（ｂ）が二つの単体
を重ねた積層タイプのものである。
【００３５】図５（ａ）に示すように、本実施例の製造
方法で製造された半導体装置における各部分の厚さは、
金線ループの高さが０．２ｍｍ、ループ上の樹脂厚が
０．１ｍｍ、半導体素子の厚さが０．２８ｍｍ、リード
フレームの厚さが０．１７±０．０５ｍｍ、リードを折
り曲げないときの半導体装置全体の厚さが０．５８ｍｍ
である。
【００３６】これにより、従来の方法で製造された半導
体装置にあったダイと半導体素子固定用テープがなくな
り、全体の厚さが薄くなっていることがわかり、さら
に、金線のループの高さ、樹脂の厚さも薄くなっている
こともわかる。
【００３７】また、図５（ｂ）に示すように、二つの単
体を重ねた積層タイプの半導体装置全体の厚さは、１．
１６〜１．９ｍｍである。
【００３８】したがって、上述したように本実施例で
は、リードフレームの所定位置に半導体素子を着脱可能
な接着テープで固定し、その固定された半導体素子とリ
ードフレームとをワイヤで電気的に接続し、前記接着テ
ープで固定されていない側の半導体素子とリードフレー
ムの一部をポッティング樹脂で封止し、その封止後に前
記接着テープを取り除くことにより、半導体素子の固定
部であるダイ及びその固定用の接着剤や接着テープを用
いる必要がなくなるので、半導体装置の厚さを薄くする
ことが可能となる。
【００３９】また、半導体素子の固定部であるダイ及び
その接着剤や接着テープを用いる必要がなくなることに
より、半導体素子の電極パット面とリードフレームのイ
ンナーリードのボンディングパット面では段差が小さく
なり、低ループのワイヤボンディングができるので、半
導体装置の厚さを薄くすることが可能となる。
【００４０】以上、本発明の一実施例として、リードを
有する半導体装置の製造方法について説明してきたが、
本発明は、これに限定されず、プリント基板に半導体素
子を直接搭載するＣＯＢ型（Chip On Board)、Ｐ／Ｂ−
ＬＣＣ(Print Board Leadless Chip Carrier)型半導体
装置の製造にも同様に応用可能であり、ここではＣＯＢ
型半導体装置を例に挙げて以下に説明する。
【００４１】図６は、本発明の他の実施例であるＣＯＢ
型半導体装置の製造方法を説明するための図である。
【００４２】図６において、３０はプリント基板を示
す。
【００４３】本実施例のＣＯＢ型半導体装置の製造は、
まず、図６（ａ）に示すように、プリント基板３０に半
導体素子３が入る大きさのスルーホールを形成し、図６
（ｂ）に示すように、素子が形成されていない裏面に接
着テープ２を貼り付け、続いて、図６（ｃ）に示すよう
に、プリント基板３０の所定位置にダイシングされた半
導体素子３を接着する。
【００４４】次に、図６（ｄ）に示すように、半導体素
子３の電極パット部とプリント基板３０のボンディング
パット部を金線等のワイヤー４を使い、ワイヤーボンデ
ィングで接続し、図６（ｅ）に示すように、ポッティン
グ等の方法で製品の保護を必要とする部分を樹脂５で封
止する。これにより半導体素子３とプリント基板３０を
固定する。
【００４５】そして、図６（ｆ）に示すように、半導体
素子３とプリント基板３０を固定していた接着テープ２
を取り除き、図１（ｇ）に示す半導体装置を得る。
【００４６】なお、接着テープ２のはぎ取りは、図２に
示したものと同様に、接着テープ２の下から複数の針１
０を用いて半導体素子３とプリント基板３０を突き上
げ、取り除くものを用いる。
【００４７】また、Ｐ／Ｂ−ＬＣＣ型半導体装置の製造
もＣＯＢ型半導体装置と同じ製造行程である。
【００４８】このように、前述のリードを有する半導体
装置の場合と同様な行程を行うことにより、ＣＯＢ型、
Ｐ／Ｂ−ＬＣＣ型半導体装置でも薄型化が可能となる。
【００４９】次に、上述した本実施例の方法で製造した
半導体装置を積層する場合について図７を用いて説明す
る。
【００５０】まず、図６（ａ）、図６（ｂ）に示したス
ルーホール付きプリント基板３０に接着テープ２を貼り
付け行程を、スルーホール付きプリント基板３０の代わ
りに、図７（ａ）に示すように、スルーホール付きの段
差があるプリント基板（以下、ザグリ基板と記す）３０
ａと、接着テープ２の代わりに、ザグリ基板３０ａの段
差と嵌合する形状の段差を有する段差接着テープ２ａと
を用いて行い、以下、上述同様に製造していくと、図７
（ｂ）に示す半導体装置が得られる。
【００５１】この図７（ｂ）に示したザグリ基板を有す
る半導体装置と図６（ｇ）に示したザグリ基板を有しな
い半導体装置を組み合わせることにより、図７（ｃ）に
示すように、ＣＯＢ型、Ｐ／Ｂ−ＬＣＣ型の半導体装置
でも積層化できる。
【００５２】次に、上述してきた各半導体装置を金型を
用いて製造する方法について説明する。
【００５３】図９は、本実施例の金型を用いた半導体装
置の製造方法を説明するための図である。
【００５４】本実施例の金型を用いた半導体装置の製造
方法は、まず、図９（ａ）に示すように、仮固定治具３
５に接着剤３６を塗布しておき、図９（ｂ）に示すよう
に、リードフレーム１を用意し、図９（ｃ）に示すよう
に、リードフレーム１を仮固定治具３５に固定する。
【００５５】そして、図９（ｄ）に示すように、半導体
素子３を仮固定治具３５に固定し、図９（ｅ）に示すよ
うに、リードフレーム１と半導体素子３をワイヤ４でボ
ンディングする。
【００５６】その後、図９（ｆ）に示すように、金型の
上型４０、４１下型で用いて、図９（ｇ）に示すよう
に、樹脂５で封止し、図９（ｈ）に示すように、金型４
０、４１を取り外す。
【００５７】その後、図９（ｉ）に示すように、仮固定
治具３５と接着剤３６を取り除き、図９（ｊ）に示すよ
うに、アウタリードを曲げる。
【００５８】なお、ここでは、リードを有する半導体装
置について説明したが、ＣＯＢ型、Ｐ／Ｂ−ＬＣＣ型の
半導体装置の製造も同様に行うことができる。
【００５９】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
【００６０】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００６１】１．半導体装置の厚さを薄くすることが可
能となる。
【００６２】２．接着テープの取り除きを容易にする。
【図面の簡単な説明】
【図１】本発明の一実施例である半導体装置の製造方法
を説明するための図である。
【図２】本実施例の半導体装置の製造方法におけるテー
プ取り除き行程の具体的手段を説明するための図であ
る。
【図３】本実施例の半導体装置の製造方法におけるテー
プ取り除き行程の具体的手段を説明するための図であ
る。
【図４】本実施例の製造方法の応用について説明するた
めの図である。
【図５】本実施例の製造方法で製造された半導体装置に
おける各部分の厚さを示した図である。
【図６】本発明の他の実施例であるＣＯＢ型、Ｐ／Ｂ−
ＬＣＣ型の半導体装置の製造方法を説明するための図で
ある。
【図７】本実施例の方法で製造した半導体装置を積層す
る場合について説明するための図である。
【図８】本実施例の製造方法の応用について説明するた
めの図である。
【図９】本実施例の金型を用いた半導体装置の製造方法
を説明するための図である。
【符号の説明】
１…リード（フレーム枠を除いてある）、２、２ａ…接
着テープ、３…半導体素子、４…ワイヤ、５…樹脂、１
０…突き上げ針、１１…リードフレームの枠押さえ、１
２…テープはぎ取り金型、３０、３０ａ…プリント基
板、３５…仮固定治具、３６…接着剤、４０…金型の上
型、４０…金型の下型。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 リードフレームの所定位置に半導体素子
    を着脱可能な接着テープで固定し、その固定された半導
    体素子とリードフレームとをワイヤで電気的に接続し、
    前記接着テープで固定されていない側の半導体素子とリ
    ードフレームの一部をポッティング樹脂で封止し、その
    封止後に前記接着テープを取り除くことを特徴とする半
    導体装置の製造方法。
  2. 【請求項２】 前記請求項１に記載の半導体装置の製造
    方法において、 前記接着テープを取り除いた後、その接着テープが接続
    されていた側の半導体素子及びリードフレームの一部に
    絶縁された両面テープを介在させ、放熱板を貼り付けた
    ことを特徴とする半導体装置の製造方法。
  3. 【請求項３】 前記請求項１に記載の半導体装置の製造
    方法において、 前記接着テープの取り除き行程は、前記接着テープの両
    端を固定し、所定の間隔で並んだ複数本の針を用いて接
    着テープが貼り付けられた側から半導体素子及びリード
    フレームを突き出して前記接着テープを剥離することを
    特徴とする半導体装置の製造方法。
  4. 【請求項４】 リードフレームの所定位置に半導体素子
    を着脱可能な接着剤を塗った仮固定治具で固定し、その
    固定された半導体素子とリードフレームとをワイヤで電
    気的に接続し、前記仮固定治具で固定されていない側の
    半導体素子とリードフレームの一部を金型を用いて樹脂
    封止し、その封止後に前記仮固定治具を取り除くことを
    特徴とする半導体装置の製造方法。
  5. 【請求項５】 半導体素子をプリント基板に搭載したＣ
    ＯＢ型の半導体装置の製造方法において、 前記プリント基板の半導体素子搭載位置に半導体素子が
    入る大きさのスルーホールを穿ち、前記プリント基板の
    スルーホール内の所定位置に半導体素子を着脱可能な接
    着テープで固定し、その固定された半導体素子とプリン
    ト基板とをワイヤで電気的に接続し、前記接着テープで
    固定されていない側の半導体素子とプリント基板の一部
    をポッティング樹脂で封止し、その封止後に前記接着テ
    ープを取り除くことを特徴とする半導体装置の製造方
    法。
  6. 【請求項６】 半導体素子をプリント基板に搭載したＣ
    ＯＢ型の半導体装置の製造方法において、 前記プリント基板の半導体素子搭載位置に半導体素子が
    入る大きさのスルーホールを穿ち、前記プリント基板の
    スルーホール内の所定位置に半導体素子を着脱可能な接
    着剤を塗った仮固定治具で固定し、その固定された半導
    体素子とプリント基板とをワイヤで電気的に接続し、前
    記仮固定治具で固定されていない側の半導体素子とプリ
    ント基板の一部を金型を用いて樹脂封止し、その封止後
    に前記仮固定治具を取り除くことを特徴とする半導体装
    置の製造方法。
JP05529995A 1995-03-15 1995-03-15 半導体装置の製造方法 Expired - Fee Related JP3821865B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05529995A JP3821865B2 (ja) 1995-03-15 1995-03-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05529995A JP3821865B2 (ja) 1995-03-15 1995-03-15 半導体装置の製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2003329371A Division JP2004007013A (ja) 2003-09-22 2003-09-22 半導体装置の製造方法
JP2004009253A Division JP3831380B2 (ja) 2004-01-16 2004-01-16 半導体装置

Publications (2)

Publication Number Publication Date
JPH08250524A true JPH08250524A (ja) 1996-09-27
JP3821865B2 JP3821865B2 (ja) 2006-09-13

Family

ID=12994703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05529995A Expired - Fee Related JP3821865B2 (ja) 1995-03-15 1995-03-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3821865B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008299840A (ja) * 2007-05-31 2008-12-11 Jdc Tech Co Ltd 液晶表示部を有するスマートディスプレイカードの製造方法
JP2009277906A (ja) * 2008-05-15 2009-11-26 Denso Corp モールドパッケージの製造方法
CN108563076A (zh) * 2018-01-24 2018-09-21 广东欧珀移动通信有限公司 电子设备及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008299840A (ja) * 2007-05-31 2008-12-11 Jdc Tech Co Ltd 液晶表示部を有するスマートディスプレイカードの製造方法
JP2009277906A (ja) * 2008-05-15 2009-11-26 Denso Corp モールドパッケージの製造方法
CN108563076A (zh) * 2018-01-24 2018-09-21 广东欧珀移动通信有限公司 电子设备及其制造方法

Also Published As

Publication number Publication date
JP3821865B2 (ja) 2006-09-13

Similar Documents

Publication Publication Date Title
JP3704304B2 (ja) リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
TWI337387B (en) Leadframe for leadless package, package structure and manufacturing method using the same
KR20030019165A (ko) 리드 프레임 및 그 제조 방법과 그 리드 프레임을 사용한반도체 장치의 제조 방법
US8389334B2 (en) Foil-based method for packaging intergrated circuits
JP3837215B2 (ja) 個別半導体装置およびその製造方法
JP4159348B2 (ja) 回路装置の製造方法
JPH08250524A (ja) 半導体装置の製造方法
JP2002033345A (ja) 樹脂封止型半導体装置の製造方法
JP2682200B2 (ja) 半導体装置
JPH11260989A (ja) 樹脂封止型半導体装置及びその製造方法
JP4066050B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP4317665B2 (ja) 樹脂封止型半導体装置の製造方法
JP2004007013A (ja) 半導体装置の製造方法
JP3831380B2 (ja) 半導体装置
JPH07201928A (ja) フィルムキャリア及び半導体装置
JP2551349B2 (ja) 樹脂封止型半導体装置
JP2516708B2 (ja) 複合リ―ドフレ―ム
JP2006216993A (ja) 樹脂封止型半導体装置
JP2516707B2 (ja) 複合リ―ドフレ―ム
JP3583403B2 (ja) Ｌｏｃ用リードフレーム及びその製造方法
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JPH01231333A (ja) 半導体装置の製造方法
JP4311294B2 (ja) 電子装置およびその製造方法
JP2003174136A (ja) 樹脂モールド半導体装置
JPS6336551A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040116

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040323

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040604

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060518

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060621

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090630

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110630

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120630

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120630

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130630

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees