JPH08248442A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JPH08248442A
JPH08248442A JP5229795A JP5229795A JPH08248442A JP H08248442 A JPH08248442 A JP H08248442A JP 5229795 A JP5229795 A JP 5229795A JP 5229795 A JP5229795 A JP 5229795A JP H08248442 A JPH08248442 A JP H08248442A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
layer
metal
cu
conductive layer
zr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5229795A
Other languages
Japanese (ja)
Inventor
Mitsushi Ikeda
Toshiya Kiyota
光志 池田
敏也 清田
Original Assignee
Toshiba Corp
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PURPOSE: To obtain low resistance, high chemical resistance in the succeeding processes and to obtain good adhesion property on a glass substrate which requires low temp. treatment by forming a conductive layer with addition of specified metal and a nitride layer of a second metal to constitute a wiring layer.
CONSTITUTION: At least the wiring layer consists of a metal layer essentially comprising at least one kind of first metal selected from Cu, Al, Ag, Au, Pt with addition of at least one kind of second metal selected from Ti, Zr, Hf, Al, Ta, Si, B, and a second metal nitride layer which covers the surface of the metal layer. Namely, for example, the gate electrode wire 17a consists of a Cu-Zr alloy conductive layer 20a and a ZrN nitride layer 21a which covers the conductive layer 20a. The ZrN layer 21a is also formed between the conductive layer 20a and a substrate 12. Similarly, the storage capacitor line 19 consists of a Cu-Zr alloy conductive layer 20b and a ZrN insulating layer 21b which covers the conductive layer 20b. Further, the address line is patterned at one time.
COPYRIGHT: (C)1996,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は液晶表示装置、とくに基板上に配置される配線層や電極層に関する。 The present invention relates to a liquid crystal display device, a wiring layer or an electrode layer which in particular is arranged on the substrate.

【0002】 [0002]

【従来の技術】非結晶質シリコン(a−Si)膜を用いた薄膜トランジスタ(TFT)をスイッチング素子として設けたアクティブマトリクス型液晶表示装置は、安価な非結晶質のガラス基板を用いて低温成膜ができるa− Active matrix liquid crystal display device provided as a switching element a thin film transistor (TFT) using BACKGROUND ART amorphous silicon (a-Si) film, low-temperature film-forming using a glass substrate of an inexpensive amorphous it is a-
Si膜を用いてTFTアレイを構成することにより、大面積、高精細、高画質かつ安価なパネルディスプレイ(フラット型テレビジョン)を実現できる。 By configuring the TFT array using a Si film can realize a large area, high definition, high quality and inexpensive panel display (flat type television).

【0003】ところで、この種のアクティブマトリクス型液晶表示装置を高精細化、大面積化し、かつ画素の開口率を上げるためには、TFTのソース、ドレインに接続するデータ線やTFTのゲートに接続するアドレス線等の電極配線を薄く、細く、かつ長くすることが必要不可欠である。 Meanwhile, high definition active matrix liquid crystal display device of this type, a large area, and in order to increase the aperture ratio of the pixel is connected to a gate of the data line and the TFT connected source of TFT, the drain thin electrode wire address lines such that, thin, and it is essential to long.

【0004】しかもパルス信号の波形歪みをなくすためには、配線抵抗を十分に低くしなければならないため、 [0004] Moreover, since in order to eliminate the waveform distortion of the pulse signal, which must be sufficiently low wiring resistance,
配線用材料の抵抗率が小さくなければならない。 The resistivity of the wiring material must be small. しかも例えばゲート線をガラス基板上に形成し、この上に絶縁膜やa−Si膜を重ねてTFTを構成する逆スタガー形のTFT構造を採用する場合、アドレス線やTFTのゲートになるゲート電極線は、その後のプロセスに用いられるエッチングなどの薬品処理に耐えられる材料であることも要求される。 Moreover to form for example a gate line on a glass substrate, when adopting the TFT structure of the inverted staggered type constituting the TFT overlapping the insulating film and the a-Si film on the gate becomes a gate address line and TFT electrodes lines are also required to be a material that can withstand chemical treatment such as etching used for subsequent processing.

【0005】従来このような要素を満たすアドレス線やゲート電極配線材料として、Ta,Ti,Crなどの各種金属膜、およびそれらの元素を含む合金膜が用いられているが、さらに大面積化,高精細化を図るためにはより低抵抗で加工性がよく、しかも各種薬品処理工程で耐性が優れた材料が望まれている。 Conventionally as such an address line satisfies an element or gate electrode wiring material, Ta, Ti, various metal films such as Cr, and although the alloy film containing these elements are used, further a large area, to achieve high definition good workability at a lower resistance, yet the material resistance and excellent in various chemical treatment step is desired.

【0006】配線の抵抗率は12インチ以下の640× [0006] 640 × of resistivity of less than 12 inches wiring
480画素のグラフィックアレイに対しては205μΩ 480 205Myuomega for pixel graphics array
cm以下、15インチ以下の1028×768画素のグラフィックアレイに対しては15μΩcm以下、20インチ以下の1280×1028画素の大型グラフィックアレイに対しては10μΩcm以下が必要である。 cm or less, for a 1028 × 768 pixels graphics array below 15 inches 15μΩcm less, for the following 1280 × 1028 pixels large graphics array of 20 inches is required less 10 .mu..OMEGA.cm. そこで、より低抵抗な配線材料として、例えばAl,Cuなどの金属が考えられるが、例えばAl,Cuでアドレス線や蓄積容量線を形成した場合、後工程におけるIT Therefore, the lower resistance wiring material, such as Al, when a metal such as Cu is conceivable, for example, Al, to form the address lines and the storage capacitance line in Cu, IT in a later step
O,Al,SiOx、SiNx用エッチング溶液に対する耐性がないために断線が発生する等の問題がある。 O, Al, SiOx, there are problems such as disconnection occurs because not resistant against SiNx for the etching solution. このため図4に示すように基板1上のAl配線膜2の表面を耐酸性の良いTa,Cr層3で被覆した配線が使用されているが、このような配線を用いると金属膜の形成工程およびパターニング、エッチングの工程がそれぞれ1 Therefore good the surface of the Al wiring film 2 on the substrate 1 as shown in FIG. 4 acid resistance Ta, the wiring coated with Cr layer 3 is used, the formation of the metal film when using such wire step and patterning step of etching each 1
回ずつ増えコストの増大という問題を発生する。 To generate the problem of increased cost of increments of times. また, Also,
Alの表面を陽極酸化して保護した配線も使用されているが、Alを陽極酸化するために配線をショートする必要があるなど配線パターンの自由度が制限されまた陽極酸化の際に配線のコンタクト部の酸化を防ぐためにレジスト等のマスクが必要であることからマスク工程が増加してコストが増大するという問題があった。 Although the surface of the Al have been used wiring protected by anodizing, contact wires when the degree of freedom is limited also anodized wiring pattern such as is necessary to short-circuit the wires to anodizing Al cost disadvantageously increases mask process since in order to prevent oxidation of the parts is required a mask of a resist or the like is increased.

【0007】また、データ線などのソース,ドレイン電極配線を基板面に設けるスタガー型のTFT構造の場合には、ソース,ドレイン電極材料に同様な特性が要求されることになり、さらに同じ様な問題がTFT駆動でない液晶表示素子の場合にも存在する。 [0007] The source of such data lines, when the drain electrode wiring of a TFT structure of staggered provided on the substrate surface, the source, will be similar characteristics to the drain electrode material is required, such further same as problem exists in the case of the liquid crystal display device is not a TFT drive.

【0008】 [0008]

【発明が解決しようとする課題】上記問配線の低抵抗化として上記Al,Cuの他、Ag、Au、Ptの低抵抗配線材料が考えられるが、Al,Cuは非常に耐酸性, Addition to the above Al, Cu as the low resistance of the interrogation wiring INVENTION SUMMARY is], Ag, Au, but low resistance wiring material of Pt conceivable, Al, Cu is very acid resistance,
耐アルカリ性が弱く、SiO等の酸化膜で被覆しても後工程の各種薬品処理によって絶縁膜のピンホール等を通して薬品による配線材料の腐食によって断線を引き起こしてしまう。 Alkali resistance is weak, thereby causing disconnection due to corrosion of the wiring material by chemical through pinholes of the insulating film by coating with various chemical treatment in a subsequent step even if an oxide film such as SiO. 又、Cu、Ag、Au,Ptは基板への被膜の付着性が弱く剥離しやすい。 Further, Cu, Ag, Au, Pt is adhesion is weak easily peeling of the coating to the substrate. 又、Au,PtはSi Moreover, Au, Pt is Si
O,SiN等の絶縁膜をその上に形成した場合、密着性が悪いために絶縁膜が剥がれやすいと言う問題が発生する。 O, when formed thereon an insulating film such as SiN, problems occur called easy peeling an insulating film for adhesion is poor.

【0009】本発明はこのような事情に対処して、低抵抗かつ後工程での各種薬品処理に対する耐性を持つ配線材料、および構成が容易で基板への被着性がよく、信頼性の高い配線層や電極層をもつ液晶表示装置の提供を目的とする。 [0009] The present invention addresses such circumstances, wiring material having a resistance to various chemicals treatment with low resistance and post-process, and configuration deposition of the easy substrate well, reliable and an object thereof is to provide a liquid crystal display device having a wiring layer or an electrode layer.

【0010】 [0010]

【課題を解決するための手段】本発明は、一対の基板と、これら基板間に挟持される液晶層と、前記基板の前記液晶層側の表面に形成される電極および前記電極に電気的に接続され前記基板の表面に配設される配線層とを具備する液晶表示装置において、少なくとも前記配線層がCu、Al、Ag、Au、Ptから選ばれた少なくとも一種の第1の金属を主体にし、Ti、Zr、Hf、A The present invention SUMMARY OF THE INVENTION comprises a pair of substrates, and a liquid crystal layer sandwiched between the substrates, electrically to the electrode and the electrode is formed on the surface of the liquid crystal layer side of the substrate in the liquid crystal display device including a wiring layer disposed connected to the surface of the substrate, at least the wiring layer is Cu, Al, Ag, Au, the first metal at least one selected from Pt mainly , Ti, Zr, Hf, A
l、Ta、Si、Bから選ばれた少なくとも一種の第2 l, Ta, Si, second at least one selected from B
の金属を添加してなる金属層と、この金属層の表面を被覆する、前記第2の金属の窒化物層とを有することを特徴とする液晶表示装置を得るものである。 A metal layer formed by adding a metal, coating the surface of the metal layer, thereby obtaining a liquid crystal display device characterized by having a second metal nitride layer.

【0011】 [0011]

【作用】本発明の配線材料は、低抵抗率の配線材料である、Al,Au,Cu,Pt,Ag等に耐酸性が良くN [Action] wiring material of the present invention is a wiring material having low resistivity, Al, Au, Cu, Pt, good acid resistance such as Ag N
と反応しやすいTi,Zr,Hf,Al等を添加し表面に耐食性が良く付着力の強いTiN,ZrN,HfNを形成することにより低抵抗で耐食性,付着力の良い配線材料が実現できる。 The reaction was easy to Ti, Zr, Hf, strong TiN corrosion resistance is good adhesion to the addition to the surface of Al or the like, ZrN, corrosion resistance low resistance by forming a HfN, good wiring material adherent can be realized with.

【0012】本発明によれば、Al,Au,Cu,Pt According to the present invention, Al, Au, Cu, Pt
およびこれら金属を主とした合金表面に高耐薬品層を形成させることにより、低抵抗であり、かつ耐薬品処理特性においても優れた配線材料を提供できる。 And by forming a high chemical layer consisting mainly of alloy surfaces of these metals are low-resistance, and can provide an excellent wiring material even in chemical processing characteristics. これらの金属配線をアドレスラインとして用いることにより、欠陥の少ない大面積,高精細,高画質の液晶ディスプレイ(液晶表示装置)が実現できる。 By using these metal wire as an address line, a large area with few defects, a high-definition, high-quality liquid crystal display (liquid crystal display) can be realized.

【0013】本発明の配線材料は、低抵抗性かつ後工程の耐各種薬品処理特性を満足する配線構造として低抵抗率の配線材料である、Al,Au,Cu,Pt,Agの第1の金属に、耐酸性が良く窒素と反応しやすいTi, [0013] wiring material of the present invention is a wiring material having a low resistivity as a wiring structure which satisfies a 耐各 species chemical treatment characteristics of low resistivity and after step, Al, Au, Cu, Pt, first of Ag the metal tends to react acid resistance and good nitrogen Ti,
Zr,Hf,Al等の易窒化金属を添加しNH 3 ,メチルヒドラジン等の窒化性ガス中で熱処理とすることによりAl,Au,Cu,Pt,Agと第2の金属の合金からなる導電層の表面にTiN,ZrN,HfN,AlN Zr, Hf, NH 3 was added easily metal nitride such as Al, conductive layer made of Al, Au, Cu, Pt, Ag and the second metal alloy by a heat treatment in a nitriding gas such as methylhydrazine TiN on the surface of, ZrN, HfN, AlN
等を形成する。 Or the like to form a. TiN等の窒化物は耐酸性が強く、基板との付着力も強いためエッチャントにより腐食され断線を発生することがなく、内部は低抵抗のCu,Alであるため全体として低抵抗で耐食性の良い配線材料が実現できる。 Nitrides such as TiN have strong acid resistance, adhesion to the substrate even without generating a breakage is corroded by the strong for the etchant, internal good corrosion resistance with low resistance as a whole because it is a low-resistance Cu, Al wiring material can be realized. また内部のAl,Au,Cu,Pt,Ag等にも耐食性及び耐熱性の良いTi,Zr,Hfを添加しているため、もし表面の窒化物が破れても内部のエッチングを防止することができる。 The interior of Al, Au, Cu, Pt, good corrosion resistance and heat resistance such as Ag Ti, Zr, since the addition of Hf, it is possible to prevent the interior of the etching be torn nitride surface if it can.

【0014】さらに、本発明に係る配線材料について詳述する。 Furthermore, it described in detail wiring material according to the present invention. ガラス基板上にそれぞれAl,Cu,Au,A Respectively on a glass substrate Al, Cu, Au, A
g,AlにTi,Zr,Hfを1〜10at%(原子%)添加した合金膜をそれぞれスパッタ装置により成膜した。 g, was deposited Ti, Zr, Hf and 1~10At% (atomic%) respectively by sputtering device an alloy film added to Al. それぞれの膜は、製膜後、またはアニール後において電気抵抗率はそれぞれ抵抗率が10μΩcm以下と従来から用いられているMo−Taの約45μΩcm等に対して、低抵抗配線材料として十分に低い値を得た。 Each film, after the film or each electrical resistivity resistivity after annealing versus about 45μΩcm etc. Mo-Ta that have been used following the conventional 10 .mu..OMEGA.cm, sufficiently low as a low-resistance wiring material It was obtained.

【0015】これらの合金膜を燐酸系Alエッチング液と希HF,ITOエッチャント(HCl,HNO 3 ,H [0015] These alloy films of phosphoric acid Al etchant and dilute HF, ITO etchant (HCl, HNO 3, H
2 Oの混合液)に浸してエッチングさせた。 Were etched by immersion in 2 O mixture). Ti,Z Ti, Z
r,Hf等の耐酸性金属が1at%以上添加されておれば耐酸性に問題が無いことがわかった。 r, acid-resistant metal of Hf etc. It has been found that there is no problem in acid resistance if I is added over 1 at.%. 抵抗率はTi, The resistivity Ti,
Zr,Hfの添加量とともに増大し、10%以下であれば抵抗率の増大は3倍以下であり大型高精細TFTスイッチング型液晶表示装置のアドレス線として使用できるが、好ましくは5at%を使用した方が抵抗率が低い。 Zr, it increased with the added amount of Hf, but the increase in the resistivity not more than 10% can be used as an address line of large high-definition TFT switching type liquid crystal display device is 3 times or less, preferably using 5at% it is a low resistivity.

【0016】このように、Ti、Zr、Hfを1at% [0016] In this way, Ti, Zr, and Hf 1at%
以上残すことによりITOエッチャントに対する耐酸性が十分強くなり、断線の欠陥がほぼ零になった。 Acid resistance is sufficiently strong for the ITO etchant by leaving more defects disconnection has become substantially zero.

【0017】また、液晶表示装置ではガラス等の耐熱性の弱い基板を用いるために窒化処理温度は450℃以下でなければならない。 Further, nitriding treatment temperature in order to use a substrate having low heat resistance such as glass in the liquid crystal display device must be 450 ° C. or less. このためには、N 2ガスを用いると反応温度が800℃程度であり高過ぎる。 For this purpose, the reaction temperature and using N 2 gas is too much high at about 800 ° C.. これに対し、NH 3 ,メチルヒドラジン等を用いることにより熱処理温度を450℃以下に低くできた。 In contrast, NH 3, could lower the temperature of the heat treatment to 450 ° C. or less by using methyl hydrazine. Ti、Zr、H Ti, Zr, H
fは窒化物の生成エンタルピー△HfがTiNが−8 Enthalpy of formation of the f nitride △ Hf is TiN is -8
0.8kcal/mol、ZrNが−87.2、HfN 0.8kcal / mol, ZrN is -87.2, HfN
が−89.3と小さいため低温化が可能である。 There are possible low temperature smaller and -89.3.

【0018】AlNの生成エンタルピーは−74.8k [0018] The enthalpy of formation of AlN is -74.8k
cal/molと少し大きいが、実用上は使用できる。 A little big and cal / mol, but the practice can be used.
また、NH 3 ,メチルヒドラジンをプラズマ中で分解することにより300℃以下に窒化温度を低温化できた。 Further, NH 3, could be low temperature nitriding temperature 300 ° C. or less by decomposing methyl hydrazine in a plasma.

【0019】またCu、AgやAl等の低融点で低抵抗な金属との合金化により、TiN、ZrNやAlNの形成温度を低温化できた。 [0019] Cu, an alloy of a low-resistance metal with a low melting point such as Ag or Al, could be low temperature TiN, the formation temperature of ZrN or AlN. Cu、Ag、Alのそれぞれの添加量は1〜10at%が窒化温度,抵抗率より良好であった。 Cu, Ag, each addition amount of Al is 1~10At% was better than the nitriding temperature, the resistivity.

【0020】熱処理条件は金属の組み合わせにより適宜選択すれば良く、250〜450℃の間で選択すれば良い。 The heat treatment conditions may be suitably selected by the combination of the metal may be selected between 250 to 450 ° C.. これにより内部のZr,Ti,Hfの量を制御でき1〜5%の間で制御すれば低抵抗で耐食性,付着力の良い配線が実現できた。 Thereby the interior of Zr, Ti, corrosion control them if a low resistance between 1-5% can control the amount of Hf, good wiring adherent can be realized. グラフィックアレイ(VGA)用のためには1〜10at%以下が好ましく、これより大きなVGAのためには1〜5at%、1080×102 Preferably less 1~10At% in order for the graphics array (VGA), than this due to the large VGA is 1~5at%, 1080 × 102
8画素のスーパーエクステンドグラフィックアレイ(S 8 pixel super extended graphics array (S
XGA)用としては0.5〜3at%が抵抗率の点から好ましい。 From the viewpoint 0.5~3At% of resistivity for the XGA).

【0021】窒化ガスとしてはメチルヒドラジン(CH [0021] As the nitriding gas methylhydrazine (CH
3 NHNH 2 )に限らず、ヒドラジン(NH 2 3 NHNH 2) in the present invention is not limited, hydrazine (NH 2 N
2 ),エチルアニリン(C 25 NHC 25 ),N H 2), ethylaniline (C 2 H 5 NHC 2 H 5), N
3等の他のガスを用いても良い。 It may use other gases H 3, and the like. またNH 3またはメチルヒドラジンガスをプラズマ中で分解して熱処理することによりZrN形成温度を250〜300℃まで低温化できた。 Also it could be low temperature to 250 to 300 ° C. The ZrN formation temperature by a heat treatment to decompose the NH 3 or methyl hydrazine gas in plasma. このように気相から窒化することにより、基板界面にも窒化膜が形成されるため基板界面部の耐酸性も向上し、また付着力も向上した。 By nitriding Thus from the gas phase, also improves acid resistance of the substrate surface portion for the nitride film is also formed on the substrate interface, also was improved adhesion. このためプラズマやイオン注入により表面のみ窒化した場合よりも更に耐酸性が良く、歩留まりが向上した。 Therefore better acid resistance than when nitrided only surface by plasma or ion implantation, and increased yield.

【0022】以上において、Ti、Zr、Hfの量を5 [0022] In the above, Ti, Zr, the amount of Hf 5
〜10at%に増加すれば表面を窒化しなくても耐酸性,付着力は十分良いため使用可能であるが、抵抗率が高くなるため表面を窒化し内部のTi,Zr,Hfの量を減らして抵抗率を下げた方が大型高精細には好適である。 ~10At% acid resistance without nitriding the surface if increased, but adhesion can be used for good enough to reduce nitriding the surface because resistivity is high inside the Ti, Zr, the amount of Hf If you lower the resistivity of Te is suitable for large-scale high-definition.

【0023】窒化させる金属としては窒化物の生成エンタルピー△Hfが小さい方が良く、−60kcal/m Examples of the metal to be nitrided is better enthalpy nitride △ Hf is small, -60kcal / m
ol以下の物が良く、Al(−74.8)、Ti(−8 ol following things well, Al (-74.8), Ti (-8
0.8)、Zr(−87.2)、Hf(−89.3)やTa、Si、B、Sc、Th(−93.5)があり、上述のTi,Zr、Hf、Al以外にTa,Si,Bを用いることができる。 0.8), Zr (-87.2), Hf (-89.3) and Ta, Si, B, Sc, there is Th (-93.5), the above-mentioned Ti, Zr, Hf, besides Al ta, it can be used Si, the B.

【0024】窒化はゲート絶縁膜堆積前に形成し、成膜装置の基板加熱時に行うことにより工程の増加無しに実行でき、コストは増加しない。 The nitride is formed before the gate insulating film is deposited, can be executed without increase in the number of steps by carrying out at the time of substrate heating in the film formation apparatus, the cost does not increase.

【0025】本発明において、配線層の主体となる第1 [0025] In the present invention, first the main wiring layer 1
の金属にAlを用いた場合、易窒化金属である第2の金属にAlを選ぶと、結果として第1と第2の金属が同じAlになる。 When using a metal Al, choose the Al into the second metal is a metal easy nitride, resulting in the first and second metal are the same Al. しかしながら、Al配線をAlNで覆う構成によって所期の低抵抗率を維持しつつ、耐薬品性、被着性の良好な配線層やこれと同時に形成する電極層を得ることができる。 However, an Al wiring while maintaining the desired low resistivity by structure covered with AlN, it is possible to obtain chemical resistance, an electrode layer formed simultaneously and good wiring layer deposition property At the.

【0026】第1の金属が耐酸性の低いCu,Alの場合、第2の金属群としてTi,Zr,Hfの窒化性の強い易窒化金属とAu,Pd,Cr,Ge,Ag,Sm等の希土類などの耐酸性が強く易窒化金属よりも窒化性の小さい耐酸性金属をともに添加し、窒化処理時にTi, The lower first metal acid resistance Cu, if the Al, Ti as the second metal group, Zr, strong easy metal nitride nitriding of Hf and Au, Pd, Cr, Ge, Ag, Sm, etc. Ti the small acid-resistant metal acid resistance of nitriding than strongly easy metal nitride, such as rare earth both added, during nitriding,
Zr,Hf等の窒化性の強い易窒化金属を表面で完全に反応させ、内部には耐酸性の強い耐酸性金属を残し、プロセスマージンを大きくすることもできる。 Zr, completely reacted strongly easy metal nitride nitriding of Hf such surface, the interior, leaving a strong acid-resistant metal having acid resistance, it is also possible to increase the process margin. 合金の抵抗率は添加金属の量により変化するため易窒化金属のみを添加する場合、易窒化金属の窒化の度合により内部に残る添加金属の量が変化し抵抗率がバラ付くことがあるのを防止し、製造マージンを大きくすることができる。 If the resistivity of the alloy is the addition of only a metal easy-nitride for changing the amount of the additive metal, easy amount of additive metal remains inside the degree of nitriding nitriding of metal is changed resistivity that there may stick Rose preventing, it is possible to increase the manufacturing margin.

【0027】さらに、易窒化金属と耐酸性金属の選択法としてはTi,Zr,Hf,Sc,Siのような窒化性の強い金属の中より2種類選択し、例えばZrのように同群のうち窒化性の一番大きな金属を窒化し、Tiのように少し窒化性の弱い金属を耐酸性向上用の金属として選択することもできる。 Furthermore, the selection method of the metal easy-nitride and acid-resistant metal Ti, Zr, Hf, Sc, 2 kinds selected from among strong metals nitriding such as Si, for example, the same groups as Zr out nitriding the largest metal nitriding, weak metal bit of nitriding as Ti may be selected as the metal for acid resistance improvement.

【0028】本発明における配線材料は逆スタガー形のTFTに限るものではなく、エッチングスットパー/逆スタガー形、バックチャネル/逆スタガー形、スタガー形TFTにおいても差し支えない。 The wiring material according to the present invention is not limited to the inverted staggered type TFT, etching slip Topa / inverted stagger type, back channel / inverted stagger type, no problem even in the staggered form TFT. 又、ゲート線に限らず信号線等に用いても良い。 Further, it may be used in the signal line or the like is not limited to the gate line. また、TFTの半導体膜はa−Si膜に限ったものではなく、ポリシリコン膜であっても何等差し支えない。 Further, the semiconductor film of the TFT is not limited to a-Si film, anything such as no problem even polysilicon film.

【0029】 [0029]

【実施例】以下本発明の実施例を図面を参照して説明する。 Example will be described with reference to the drawings the following examples the present invention.

【0030】(実施例1)図1乃至図3は本実施例をT [0030] (Example 1) FIGS. 1 to 3 in this embodiment T
FTスイッチングを用いたアクティブマトリクス型液晶表示装置に適用して示すものである。 It illustrates applied to an active matrix type liquid crystal display device using a FT switching. 図1に示すように、液晶表示装置10は、一方の面にITO(インジウム錫酸化物)膜の透明共通電極13を形成したガラスの観察側基板11と、一方の面にITO膜の透明画素電極14を形成した対向基板12とを、各電極側の面を対面させて配置する。 As shown in FIG. 1, the liquid crystal display device 10, a transparent pixel of one of ITO (indium tin oxide) on the surface and the observation-side substrate 11 of the glass to form a transparent common electrode 13 of the film, ITO film on one surface and a counter substrate 12 formed with the electrodes 14, arranged so as to face the surface of each electrode.

【0031】両基板11、12は基板間隙剤を介して数μmの間隙をおいて配置されて周縁を封着され、この間隙に液晶層15が充填されて基板により挟持される。 The two substrates 11, 12 are spaced a gap of several μm through the substrate gap agent is sealed peripheral edge, the liquid crystal layer 15 is sandwiched by the substrate is filled in the gap.

【0032】画素電極14のある対向基板12はマトリクス基板と称され、図3に示す回路と平面的に等価な2 The counter substrate 12 with a pixel electrode 14 is referred to as a matrix substrate, the circuit in a plane equivalent 2 shown in FIG. 3
次面配列で画素電極14、TFTスイッチング素子16 Pixel electrodes 14 in the next plane array, TFT switching elements 16
およびアドレス線(ゲート線)17、データ線18、蓄積容量線19が配置される。 And address lines (gate lines) 17, data lines 18, the storage capacitor line 19 are arranged.

【0033】すなわち、画面表示の行方向に延長されたn本のアドレス線17と列方向に延長されたm本のデータ線18とがマトリクス状に配置され、さらに各アドレス線に平行に蓄積容量線19が配置される。 [0033] That is, the m data lines 18 which extend in a column direction and n number of address lines 17 which extend in the row direction of the screen display are arranged in a matrix, further parallel to the storage capacitor in each address line line 19 is disposed.

【0034】アドレス線とデータ線が囲む領域単位にT [0034] T in the area unit address lines and data lines surround
FTスイッチング素子16と画素電極14が形成され、 FT switching element 16 and the pixel electrode 14 is formed,
TFT16はアドレス線17とデータ線18に領域単位の交差部で電気的に接続される。 TFT16 are electrically connected at the intersection of area unit to the address line 17 and data line 18. すなわち、TFTのドレイン電極がデータ線18に、ソース電極が画素電極1 That is, the drain electrode is the data line 18 of the TFT, the source electrode is a pixel electrode 1
4に、ゲート電極がアドレス線17に接続される。 4, a gate electrode coupled to the address line 17. 、なお、図において、符号15aは領域単位の液晶層部分すなわち領域単位で画素電極14と共通電極13に挟まれた液晶層部分であり、各1画素を形成する。 , Note that in the figure, reference numeral 15a denotes a liquid crystal layer portion sandwiched between the pixel electrode 14 to the common electrode 13 in the liquid crystal layer portion or region unit area basis, to form a respective pixel.

【0035】図2はガラス基板12上のTFTスイッチング素子16、アドレス線から一体的に延長されたゲート電極線17a、蓄積容量線19の配置断面を拡大して示すもので、ゲート電極線17aはCuとZrの合金からなる導電層20aとこれを被覆するZrN窒化層21 [0035] Figure 2 shows an enlarged TFT switching elements 16 on the glass substrate 12, integrally extended gate electrode line 17a from the address line, the arrangement cross-section of the storage capacitor line 19, the gate electrode line 17a is ZrN nitride layer 21 covering the conductive layers 20a and this made of an alloy of Cu and Zr
aからなる。 Consisting of a. ZrN層21aは導電層20aと基板12 ZrN layer 21a is a conductive layer 20a and the substrate 12
間にも介在する。 Also interposed between.

【0036】同様に蓄積容量線19は、CuとZrの合金からなる導電層20bとこれを被覆するZrN絶縁層21bからなる。 [0036] Similarly the storage capacitor line 19 is composed of ZrN insulating layer 21b that covers this conductive layer 20b made of an alloy of Cu and Zr. 図2に図示しないがアドレス線17も同時にパターン形成する。 Although not shown in Figure 2 the address line 17 is also patterned at the same time.

【0037】これら電極層17a、配線層17、19を形成した基板上に、絶縁膜22が堆積され、その上面のTFT領域に(a−Si)層16aが形成され、さらに、ドレイン電極層16bおよびソース電極層16cが形成される。 [0037] These electrode layers 17a, on a substrate formed with wiring layers 17 and 19, the insulating film 22 is deposited, the TFT region of the upper surface (a-Si) layer 16a is formed, further, the drain electrode layer 16b and a source electrode layer 16c is formed. 一方、蓄積容量線19上の画素領域にIT On the other hand, IT in the pixel area on the storage capacitor line 19
Oからなる画素電極14が形成され、ソース電極層16 Pixel electrode 14 made of O is formed, a source electrode layer 16
cと電気的に接続される。 c and is electrically connected. ドレイン電極層16bは図2 Drain electrode layer 16b is 2
では示しないが、データ線に電気的に接続される。 In no shown, but is electrically connected to the data line.

【0038】この構成のアドレス線17、ゲート電極線17aおよび蓄積容量線19の製法をさらに説明する。 The address lines 17 of this configuration, further illustrating the method of the gate electrode line 17a and the storage capacitor lines 19.

【0039】まず、ガラス基板12上にCuとZrを同時にスパッタし,Zr10at%(原子%)のCuZr Firstly, simultaneously sputtered Cu and Zr on the glass substrate 12, Zr10at% (atomic%) CuZr
合金膜を3000A(オングストローム)堆積させ、燐酸系溶液によりエッチングを行って、線幅20μmのアドレス線17、線幅12μmのゲート電極線17aおよび線幅35μmの蓄積容量線19のCuZr合金層パターンを形成した。 Alloy film is a 3000A (angstrom) deposited and etched by phosphoric acid solutions, the address lines 17 of the line width of 20 [mu] m, a CuZr alloy layer pattern of the storage capacitor line 19 of the gate electrode line 17a and line width 35μm line width 12μm the formed.

【0040】次に、メチルヒドラジン雰囲気中で400 Next, in methyl hydrazine atmosphere 400
℃で熱処理し、パターン中のZrを窒化し表面にZrN Heat-treated at ° C., ZrN on the surface by nitriding the Zr in the pattern
の窒化層21a、21bを形成した。 Nitride layer 21a of, to form 21b. すなわち、この熱処理によりCuZr合金層のZrが表面に拡散して窒化してZrNの窒化層21a、21bになり内部のCuZ That is, the nitride layer 21a of ZrN Zr of CuZr alloy layer by the heat treatment by nitriding and diffuse to the surface, of the inner become 21b cuz
r導電層20a、20b中のZrの密度は減少し2at r conductive layer 20a, the density of Zr in 20b was reduced 2at
%になった。 %Became. 窒化層21a、21bは導電層と基板12 Nitride layer 21a, 21b conductive layer and the substrate 12
間にも形成された。 Also it has been formed between. 導電層表面の窒化層の膜厚は100 The film thickness of the nitride layer of the conductive layer surface 100
0Aであった。 It was 0A.

【0041】次にプラズマCVD法により絶縁膜22として3000AのSiOx22a、500AのSiNx [0041] Then the 3000A by a plasma CVD method as the insulating film 22 SiOx22a, 500A of SiNx
22bを積層し、さらにアンドープ(a−Si)16a 22b was laminated, further undoped (a-Si) 16a
を1000A、ストッパーSiNx16dを2000A The 1000A, 2000A of the stopper SiNx16d
堆積した。 Deposited. ストッパーSiNxをエッチングした後、n After the stopper SiNx was etched, n
の(a−Si)16eを500A堆積した。 + Of the (a-Si) 16e and 500A deposited. Moを5 The Mo 5
00A堆積した後にパターニングしてa−Siの島を形成した。 To form an island of a-Si is patterned after 00A deposited. ITO画素電極14を形成した後にコンタクトホールを開口した。 And a contact hole after forming the ITO pixel electrode 14. この後、ドレイン電極層16bおよびソース電極層16cとなるMo層を500A,Al層を0.5μm堆積した後、Alエッチング液により、同ドレイン電極16b及びソース電極16cを形成した。 Then, after the Mo layer serving as a drain electrode layer 16b and the source electrode layer 16c was 0.5μm deposited 500A, the Al layer, the Al etching solution, to form the drain electrode 16b and a source electrode 16c.
このアルミAl層0.5μmの形成時に、同時にデータ線パターンを形成しておき、データ線18をAlで形成する。 During the formation of the aluminum Al layer 0.5 [mu] m, previously formed a data line pattern at the same time, to form a data line 18 with Al.

【0042】次にn (a−Si)16eをCDEによりエッチングし、次いでSiNxの保護膜を形成し、コンタクト部に開口を設けてTFTアレイを完成した。 [0042] then etched n + (a-Si) 16e by CDE, then the protective film is formed of SiNx, to complete the TFT array provided with an opening in the contact portion.

【0043】このように構成された液晶駆動用マトリクス基板12では、アドレス線として従来用いられているMo−Ta合金等の抵抗率約30〜45μΩcmに比べ、10μΩcm未満と1/3〜1/4以上も小さい値が得られ、従来よりもアドレス線の幅を小さくできるため開口率の拡大がはかれ、また従来より大面積,高精細,高画質の液晶ディスプレイに対応して配線長の増大にも対応できる。 [0043] In this liquid crystal driving matrix substrate 12 is configured, as compared to the resistivity of about 30~45μΩcm such Mo-Ta alloy conventionally used as an address line, 10 .mu..OMEGA.cm less than a 1 / 3-1 / 4 more than a small value obtained, enlargement of the aperture ratio because it can reduce the width of address lines than conventional Hakare, also larger area than the conventional, high definition, an increase of wiring length in response to the liquid crystal display of high image quality it is possible to cope. また、表面の窒化によりITO,A Further, ITO by nitriding the surface, A
l,SiOx,SiNxエッチング溶液に対する耐性も向上しているために、Al,Cuやこれらの合金をゲート線に用いた場合に比べ、断線による欠陥が飛躍的に減少した。 l, SiOx, in order to have improved resistance to SiNx etching solution, compared to the case of using Al, Cu and alloys thereof to a gate line, a defect due to disconnection decreased dramatically.

【0044】(実施例2)実施例1と同様にAuに10 [0044] (Example 2) in the same manner as in Example 1 10 Au
at%Zrを添加した。 The at% Zr was added. AuはCuに比べて耐酸性が良いため内部にZrを残す必要がないため、430℃で時間を長くして十分にZrを窒化した。 Au does not need to leave the Zr therein for acid resistance is good as compared with Cu, nitrided sufficiently Zr to increase the time at 430 ° C.. 内部のZr量は0.5しょうR融点が低いためCuよりat%以下であった。 Zr amount of internal were less at% of Cu is low 0.5 quotient R mp. これにより抵抗率は3μΩcm以下と十分に低くできた。 Thus the resistivity could be less and sufficiently low 3Myuomegacm.

【0045】(実施例3)実施例1と同様にAlに10 [0045] (Example 3) Example 1 in the same manner as 10 Al
at%Zrを添加した。 The at% Zr was added. AlはCuに比べて融点が低いためCuより低い300〜350℃で窒化できた。 Al could nitriding at 300 to 350 ° C. lower than the Cu has a low melting point than Cu. 内部のZr量は2at%であった。 Zr amount of the internal was 2at%. これにより抵抗率は10 This due to the resistance of 10
μΩcm以下であった。 It was μΩcm or less.

【0046】(実施例4)実施例1と同様にCuに10 [0046] (Example 4) In the same manner as in Example 1 10 Cu
at%Zr、3at%Tiを添加した。 at% Zr, it was added 3at% Ti. 400℃で窒化したところ、Zrは窒化しやすいためほぼ全部が表面で窒化し、内部には2.5at%のTiが残り、実施例1 Was nitrided at 400 ° C., Zr is nitrided almost all of the surface for easy nitride remains 2.5 at% of Ti therein, Example 1
に比べ内部のTi量をよく制御できた。 It was well controlled amount of Ti inside compared to. 抵抗率は10μ Resistivity 10μ
Ωcm以下と低くできた。 Ωcm was below the low.

【0047】(実施例5)実施例1と同様にCuに10 [0047] (Example 5) In the same manner as in Example 1 10 Cu
at%Hf、3at%Taを添加した。 at% Hf, it was added 3at% Ta. 400℃で窒化したところ、HfはZrよりも窒化しやすく、TaはT It was nitrided at 400 ° C., Hf is easily nitrided than Zr, Ta is T
iよりも窒化しにくいためHfはほぼ全部が表面で窒化し、内部には3at%のTaが残り、実施例4に比べて内部のTa量をさらに良く制御できた。 Nitrided almost entirely surface Hf for hard nitrided than i, the interior remains 3at% of Ta, could better control the interior of Ta amount as compared with Example 4. 抵抗率は10μ Resistivity 10μ
Ωcm以下と低くできた。 Ωcm was below the low.

【0048】(実施例6)実施例1と同様にAuに1a [0048] 1a in the same manner as Au (Example 6) Example 1
t%Tiを添加した。 It was added t% Ti. 430℃で十分に窒化し、Tiをほぼ全部表面で窒化し内部には初期の添加量とほとんど変わらない1at%のTiが残り、実施例5に比べて内部のTi量をさらに良く制御できた。 430 fully nitrided ° C., the internal nitriding in almost all the surface of Ti remaining almost unchanged 1 at.% Of Ti with the initial addition amount, could better control the interior of the Ti content in comparison with Example 5 . 抵抗率は3μΩc Resistivity 3μΩc
m以下と低くできた。 m was below the low.

【0049】(実施例7)実施例1と同様にAl0メチルヒドラジンで300〜350℃で窒化した。 The nitrided at 300 to 350 ° C. In Similarly Al0 methylhydrazine (Example 7) Example 1. Alを用いたため窒化温度を十分に低温化できた。 It was low temperature sufficiently nitriding temperature for using al. 表面は窒化し内部はAlであった。 Surface internal nitriding was Al. Alを用いたため抵抗率は3μΩ Resistivity for using Al is 3μΩ
cm以下とほぼAlと等しい値まで十分に低くできた。 Was sufficiently low cm or less up to about Al equal value.

【0050】 [0050]

【発明の効果】以上述べたように、本発明に係わる配線材料は、低抵抗性を具備しかつ、後工程における高耐薬品特性をも具備し、しかも低温処理が必要なガラス基板への被着性がよい。 As described above, according to the present invention, the wiring material of the present invention, vital comprises a low resistance, also provided with a high chemical resistance in a subsequent step, moreover be of the glass substrate required low temperature treatment wear resistance is good. したがって、各種電子部品の信号用配線に利用した場合良好な機能発揮に大きく寄与する。 Therefore, greatly contributes to the good functioning exhibited when using the signal wiring of the various electronic components.
また、液晶装置の信号配線や実装する駆動用半導体素子の電極の形成として用いた場合は、低抵抗なアドレスライン等を実現できる。 In the case of using as the formation of the electrodes of the driving semiconductor element to the signal wiring and mounting of the liquid crystal device can realize a low-resistance address lines and the like. さらに、この配線層は液晶表示装置製造工程でのパターニングやエッチングを増やさずに熱処理のみで得られ、しかもその後の熱処理構成やエッチング工程を経ても低抵抗配線層として優れた特性を発揮する。 Furthermore, the wiring layer is obtained by only the heat treatment without increasing the patterning and etching of the liquid crystal display device manufacturing process, yet even after subsequent heat treatment structure and an etching step exhibits excellent characteristics as a low resistance wiring layer.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の実施例の液晶表示素子の概略断面図。 Schematic cross-sectional view of a liquid crystal display device of the embodiment of the present invention; FIG.

【図2】本発明の実施例の要部を拡大して示す断面図。 2 is a cross-sectional view showing an enlarged main part of the embodiment of the present invention.

【図3】本発明の実施例のアクティブマトリクス型液晶表示素子の等価回路図。 Equivalent circuit diagram of an active matrix type liquid crystal display device of the embodiment of the present invention; FIG.

【図4】従来例のアクティブマトリクス型基板の要素構成を示す断面図。 4 is a cross-sectional view showing the element structure of an active matrix substrate of a conventional example.

【符号の説明】 DESCRIPTION OF SYMBOLS

11…観察側基板 12…対向基板 13…透明共通電極 14…透明画素電極 15…液晶層 16…TFTスイッチング素子 17…アドレス線 17a…ゲート電極線 18…データ線 19…蓄積容量線 20a、20b…導電層 21a、20b…窒化層 11 ... observation side substrate 12 ... counter substrate 13 ... transparent common electrode 14 ... transparent pixel electrodes 15 ... liquid crystal layer 16 ... TFT switching elements 17 ... address lines 17a ... gate electrode lines 18 ... data line 19 ... storage capacitor lines 20a, 20b ... conductive layer 21a, 20b ... nitride layer

Claims (1)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 一対の基板と、これら基板間に挟持される液晶層と、前記基板の前記液晶層側の表面に形成される電極および前記電極に電気的に接続され前記基板の表面に配設される配線層とを具備する液晶表示装置において、少なくとも前記配線層がCu、Al、Ag、Au、 1. A pair of substrates, and a liquid crystal layer sandwiched between the substrates, electrically connected to the electrode and the electrode said is formed on the surface of the liquid crystal layer side of the substrate arrangement on the surface of the substrate in the liquid crystal display device comprising the set is a wiring layer, at least the wiring layer is Cu, Al, Ag, Au,
    Ptから選ばれた少なくとも一種の第1の金属を主体にし、Ti、Zr、Hf、Al、Ta、Si、Bから選ばれた少なくとも一種の第2の金属を添加してなる導電層と、この導電層の表面を被覆する、前記第2の金属の窒化物層とを有することを特徴とする液晶表示装置。 At least one first metal selected from Pt and mainly, Ti, Zr, Hf, Al, Ta, Si, and a conductive layer formed by adding at least one second metal selected from B, the coating the surface of the conductive layer, a liquid crystal display device characterized by having a nitride layer of the second metal.
JP5229795A 1995-03-13 1995-03-13 Liquid crystal display device Pending JPH08248442A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5229795A JPH08248442A (en) 1995-03-13 1995-03-13 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5229795A JPH08248442A (en) 1995-03-13 1995-03-13 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH08248442A true true JPH08248442A (en) 1996-09-27

Family

ID=12910870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5229795A Pending JPH08248442A (en) 1995-03-13 1995-03-13 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH08248442A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043859A (en) * 1996-11-28 2000-03-28 Nec Corporation Active matrix base with reliable terminal connection for liquid crystal display device
WO2001093320A1 (en) * 2000-06-01 2001-12-06 Korea Institute Of Science And Technology Platinum electrode structure for semiconductor and method for enhancing adhesion between semiconductor substrate and platinum electrode
JP2003031588A (en) * 2001-07-19 2003-01-31 Sony Corp Manufacturing method for thin-film semiconductor device, and manufacturing method for display device
US6744070B2 (en) 1998-09-03 2004-06-01 Sharp Kabushiki Kaisha Thin film transistor and liquid crystal display device
KR100670051B1 (en) * 1999-12-01 2007-01-16 삼성전자주식회사 A thin film transistor array panel and a manufacturing method thereof
JP2008203808A (en) * 2006-09-08 2008-09-04 Mitsubishi Materials Corp Wiring and electrode for flat panel display using tft transistor free from thermal defect generation and having excellent adhesiveness and sputtering target for forming the same
US7528466B2 (en) 2004-12-29 2009-05-05 Au Optronics Corp. Copper gate electrode of liquid crystal display device and method of fabricating the same
US7821009B2 (en) 2004-12-07 2010-10-26 Samsung Electronics Co., Ltd. Signal line, a thin film transistor array panel comprising the signal line, and method for manufacturing the same
JP2011232507A (en) * 2010-04-27 2011-11-17 Hitachi Displays Ltd Display device
US8304299B2 (en) 2009-11-10 2012-11-06 Samsung Display Co., Ltd. Thin film transistor substrate and manufacturing method thereof

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043859A (en) * 1996-11-28 2000-03-28 Nec Corporation Active matrix base with reliable terminal connection for liquid crystal display device
US6744070B2 (en) 1998-09-03 2004-06-01 Sharp Kabushiki Kaisha Thin film transistor and liquid crystal display device
KR100670051B1 (en) * 1999-12-01 2007-01-16 삼성전자주식회사 A thin film transistor array panel and a manufacturing method thereof
WO2001093320A1 (en) * 2000-06-01 2001-12-06 Korea Institute Of Science And Technology Platinum electrode structure for semiconductor and method for enhancing adhesion between semiconductor substrate and platinum electrode
JP2003031588A (en) * 2001-07-19 2003-01-31 Sony Corp Manufacturing method for thin-film semiconductor device, and manufacturing method for display device
JP4650656B2 (en) * 2001-07-19 2011-03-16 ソニー株式会社 Manufacturing process of a manufacturing method and a display device of a thin film semiconductor device
US8507303B2 (en) 2004-12-07 2013-08-13 Samsung Display Co., Ltd. Thin film transistor array panel and method for manufacturing the same
US7821009B2 (en) 2004-12-07 2010-10-26 Samsung Electronics Co., Ltd. Signal line, a thin film transistor array panel comprising the signal line, and method for manufacturing the same
US7829393B2 (en) 2004-12-29 2010-11-09 Au Optronics Corp. Copper gate electrode of liquid crystal display device and method of fabricating the same
US7528466B2 (en) 2004-12-29 2009-05-05 Au Optronics Corp. Copper gate electrode of liquid crystal display device and method of fabricating the same
JP2008203808A (en) * 2006-09-08 2008-09-04 Mitsubishi Materials Corp Wiring and electrode for flat panel display using tft transistor free from thermal defect generation and having excellent adhesiveness and sputtering target for forming the same
US8304299B2 (en) 2009-11-10 2012-11-06 Samsung Display Co., Ltd. Thin film transistor substrate and manufacturing method thereof
US8686423B2 (en) 2009-11-10 2014-04-01 Samsung Display Co., Ltd. Thin film transistor substrate and manufacturing method thereof
JP2011232507A (en) * 2010-04-27 2011-11-17 Hitachi Displays Ltd Display device

Similar Documents

Publication Publication Date Title
US6319741B1 (en) Method for fabricating metal interconnections and wiring board having the metal interconnections
US5643817A (en) Method for manufacturing a flat-panel display
US6087678A (en) Thin-film transistor display devices having composite electrodes
US6678017B1 (en) Display panel and method of fabricating the same
US5296653A (en) Device having a multi-layered conductor structure
US20020132385A1 (en) Method of manufacturing array substrate
US5831283A (en) Passivation of copper with ammonia-free silicon nitride and application to TFT/LCD
US6791144B1 (en) Thin film transistor and multilayer film structure and manufacturing method of same
US20070013077A1 (en) Wire structure, method of forming wire, thin film transistor substrate, and method of manufacturing thin film transistor substrate
US6259119B1 (en) Liquid crystal display and method of manufacturing the same
US6081308A (en) Method for manufacturing liquid crystal display
US5428250A (en) Line material, electronic device using the line material and liquid crystal display
JP2007157916A (en) Tft board, and manufacturing method therefor
US6448578B1 (en) Thin-film transistor and liquid crystal display device
US5739877A (en) Active matrix liquid crystal display in which the gate and/or drain lines are made of a Cr-Mo alloy
JP2004214606A (en) Display device, method of manufacturing same, and sputtering target
JP2004163901A (en) Array substrate for liquid crystal display device and its manufacture method
JPH07263700A (en) Manufacture of thin film transistor
US5660971A (en) Thin film device and a method for fabricating the same
JPH10319431A (en) Thin film transistor array substrate
JP2007173489A (en) Tft substrate and method of manufacturing the same
JPH06208137A (en) Manufacture of thin film transistor matrix
JPH11284195A (en) Thin film transistor and liquid crystal display device using the same
JPH10161140A (en) Active matrix substrate
JPH11283934A (en) Manufacturing method of thin-film transistor and liquid crystal display device using the same