JPH06294973A - Array substrate for liquid crystal display device - Google Patents

Array substrate for liquid crystal display device

Info

Publication number
JPH06294973A
JPH06294973A JP8080693A JP8080693A JPH06294973A JP H06294973 A JPH06294973 A JP H06294973A JP 8080693 A JP8080693 A JP 8080693A JP 8080693 A JP8080693 A JP 8080693A JP H06294973 A JPH06294973 A JP H06294973A
Authority
JP
Japan
Prior art keywords
film
molybdenum
layer
aluminum
formed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8080693A
Other languages
Japanese (ja)
Inventor
Masayuki Dojiro
Haruaki Hirahara
政幸 堂城
東晃 平原
Original Assignee
Toshiba Corp
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, 株式会社東芝 filed Critical Toshiba Corp
Priority to JP8080693A priority Critical patent/JPH06294973A/en
Publication of JPH06294973A publication Critical patent/JPH06294973A/en
Application status is Pending legal-status Critical

Links

Abstract

PURPOSE:To provide an array substrate for a liquid crystal display device which has an excellent adhesion property between gate electrodes, wirings and glass substrates and does not leave etching residues. CONSTITUTION:A molybdenum/tantalum alloy film 21, a molybdenum film 22, an aluminum film 23 and a molybdenum/tantalum alloy film 24 are laminated and formed on the glass substrate 1 to form the gate electrodes and wirings 4 of a four-layered structure. Since the contact parts of the gate electrodes and wirings 4 and the glass substrate 1 are provided with the molybdenum/ tantalum alloy film 21, the adhesive property between the gate electrodes, wiring 4 and the glass substrate 1 is improved. Since the molybdenum film 22 is formed between the molybdenum/tantalum alloy film 21 and the aluminum film 23, the simultaneous etching of the molybdenum film 22 with the aluminum film 23 is possible and the etching residues are not produced. The aluminum film 23 is coated and enclosed with the molybdenum/tantalum alloy film 21, the gate electrodes and wirings 4 having low resistance and excellent chemical resistance are obtd.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、スイッチング素子として薄膜トランジスタを用いた液晶表示装置用アレイ基板に関する。 The present invention relates to a liquid crystal display device array substrate using thin film transistors as switching elements.

【0002】 [0002]

【従来の技術】近年、非晶質シリコン膜(a−Si膜) In recent years, amorphous silicon film (a-Si film)
を用いた薄膜トランジスタをスイッチング素子とした液晶表示装置が用いられつつある。 Becoming liquid crystal display device is used for the thin film transistor has a switching element used. すなわち、絶縁性基板としてガラス基板を用い、低温で形成できる非晶質シリコン膜を用いて薄膜トランジスタアレイを構成することにより、大面積、高精彩、高画質かつ低コストなフラットパネルディスプレイが実現できるためである。 That is, a glass substrate is used as the insulating substrate, by forming a thin film transistor array using amorphous silicon film can be formed at a low temperature, a large area, high definition, high quality and for low-cost flat-panel display can be realized it is.

【0003】ここで、従来の液晶表示装置用アレイ基板を、図2に示す逆スタガー型の薄膜トランジスタ部の製造工程を参照して説明する。 [0003] Here, a conventional array substrate for a liquid crystal display device will be described with reference to the manufacturing process of a reverse stagger type thin film transistor portion shown in FIG.

【0004】まず、絶縁性基板としてガラス基板1を用い、このガラス基板1上にアルミニウム膜2を形成し、 [0004] First, a glass substrate 1 used as the insulating substrate, an aluminum film 2 is formed on the glass substrate 1,
このアルミニウム膜2を覆うようにモリブデン・タンタル(Mo−Ta)合金膜3を形成し、これらアルミニウム膜2およびモリブデン・タンタル合金膜3にてゲート電極および配線4を形成する。 The aluminum film 2 to form a molybdenum-tantalum (Mo-Ta) alloy film 3 so as to cover the, to form the gate electrode and the wiring 4 at these aluminum film 2 and molybdenum-tantalum alloy film 3.

【0005】そして、ゲート電極および配線4の表面には、シリコン酸化膜5およびシリコン窒化膜6の複合膜からなるゲート絶縁膜7を堆積する。 [0005] Then, the surface of the gate electrode and the wiring 4 is deposited a gate insulating film 7 made of a composite film of a silicon oxide film 5 and the silicon nitride film 6. 続いて、このゲート絶縁膜7上に半導体膜として非晶質シリコン膜8を順次堆積する。 Subsequently, sequentially depositing an amorphous silicon film 8 as the semiconductor film on the gate insulating film 7. さらに、非晶質シリコン膜8上のゲート電極および配線4の上方にシリコン窒化膜からなるエッチングストッパ層9を形成した後、このエッチングストッパ層9上に、非晶質シリコン(n + a−Si)膜からなるオーミックコンタクト層10を堆積する。 Furthermore, after an etching stopper layer 9 made of a silicon nitride film above the gate electrode and the wiring 4 on the amorphous silicon film 8, on the etching stopper layer 9, an amorphous silicon (n + a-Si ) depositing the ohmic contact layer 10 made of film.

【0006】次に、このオーミックコンタクト層10、非晶質シリコン膜8およびシリコン窒化膜6をレジストパターンをマスクとしてパターニングした後、ITO(In [0006] Then, the ohmic contact layer 10, an amorphous silicon film 8 and the silicon nitride film 6 is patterned using the resist pattern as a mask, ITO (an In
diumTin Oxide)膜の画素電極11を形成する。 diumTin Oxide) to form the pixel electrode 11 of the membrane. そして、 And,
この画素電極11上に一端が接続されたモリブデンとアルミニウムとの2層膜で構成されるソース電極12を一方のオーミックコンタクト層10上に形成するとともに、他方のオーミックコンタクト層10上に同様にモリブデンとアルミニウムとの2層膜で構成されるドレイン電極13を形成する。 And forming a source electrode 12 composed of two-layered film of molybdenum and aluminum having one end connected on the pixel electrode 11 is formed on one of the ohmic contact layer 10, similarly molybdenum on the other ohmic contact layer 10 to form a composed drain electrode 13 with a two-layer film of aluminum. この後、同じレジストパターンをマスクとして露出したオーミックコンタクト層10をエッチングして、 Thereafter, the ohmic contact layer 10 exposed to the same resist pattern as a mask by etching,
互いに電気的に分離されたソース、ドレイン領域を形成し、薄膜トランジスタ14を構成する。 Source that is electrically isolated from each other to form a drain region, forming the thin film transistor 14.

【0007】さらに、薄膜トランジスタ14の上部には、 [0007] In addition, at the top of the thin film transistor 14,
シリコン窒化膜の保護膜15を形成して、薄膜トランジスタ14を有する液晶表示装置用アレイ基板が完成する。 Forming a protective film 15 of silicon nitride film, a liquid crystal display device for an array substrate including a thin film transistor 14 is completed.

【0008】ところが、アルミニウム膜2をモリブデン・タンタル合金膜3にて覆った構造のゲート電極および配線4では、アルミニウム膜2とガラス基板1との密着性があまり良好でないため、熱CVD(Chemical Vapor [0008] However, the gate electrode and the wiring 4 of covered structure in which an aluminum film 2 at a molybdenum-tantalum alloy film 3, since adhesion between the aluminum film 2 and the glass substrate 1 is not very good, thermal CVD (Chemical Vapor
Deposition )法、または、プラズマCVD法によるゲート絶縁膜7の成膜工程における高温熱処理によって、 Deposition) method, or by high-temperature heat treatment in the step of forming the gate insulating film 7 by the plasma CVD method,
アルミニウム膜2に膨らみが生じ、ゲート電極および配線4とガラス基板1との間に空洞ができてしまうおそれがある。 Occurs bulge aluminum film 2, there is a possibility that it is a cavity between the gate electrode and the wiring 4 and the glass substrate 1.

【0009】また、ゲート電極および配線4とガラス基板1との間の密着性を向上させ空洞を防止する構成として、たとえば図3に示すような液晶表示装置用アレイ基板が知られている。 Further, as a configuration for preventing the cavity to improve the adhesion between the gate electrode and the wiring 4 and the glass substrate 1, for example a liquid crystal display device for the array substrate as shown in FIG. 3 has been known.

【0010】この図3に示す液晶表示装置用アレイ基板は、図2に示す液晶表示装置用アレイ基板において、ガラス基板1上に高融点金属膜であるモリブデン・タンタル(Mo−Ta)合金膜16を形成し、このモリブデン・ [0010] The liquid crystal display device for an array substrate shown in FIG. 3, the liquid crystal display device for an array substrate shown in FIG. 2, molybdenum tantalum which is a refractory metal film on a glass substrate 1 (Mo-Ta) alloy film 16 to form, this molybdenum
タンタル合金膜16上にアルミニウム膜2を形成し、このアルミニウム膜2をモリブデン・タンタル合金膜3で覆い、ゲート電極および配線4を3層構造にしたものである。 The aluminum film 2 is formed on the tantalum alloy film 16, covering the aluminum film 2 of molybdenum-tantalum alloy film 3 is obtained by the gate electrode and the wiring 4 in the three-layer structure.

【0011】ところが、モリブデン・タンタル合金膜1 [0011] However, molybdenum, tantalum alloy film 1
6、アルミニウム膜2およびモリブデン・タンタル合金膜3からなる3層構造のゲート電極および配線4にすると、ゲート絶縁膜7の成膜工程における高温熱処理によって、モリブデン・タンタル合金膜16とアルミニウム膜2との界面にモリブデン・タンタル合金膜16のタンタル(Ta)とアルミニウム膜2のアルミニウム(Al)との化合物が形成される。 6, when the gate electrode and the wiring 4 a three-layer structure consisting of an aluminum film 2 and molybdenum-tantalum alloy film 3, the high-temperature heat treatment in the step of forming the gate insulating film 7, a molybdenum-tantalum alloy film 16 and an aluminum film 2 interface tantalum molybdenum tantalum alloy film 16 (Ta) with a compound of the aluminum film 2 and aluminum (Al) is formed. このタンタルとアルミニウムとの化合物のため、モリブデン・タンタル合金膜16およびモリブデン・タンタル合金膜3の同時エッチング後にエッチング残渣が生じてしまう。 Thus compounds of tantalum and aluminum, etch residues occurs after simultaneous etching of molybdenum tantalum alloy film 16 and molybdenum-tantalum alloy film 3.

【0012】 [0012]

【発明が解決しようとする課題】上述のように、図2に示す構成の場合には、アルミニウム膜2とガラス基板1 [SUMMARY OF THE INVENTION] As described above, in the configuration shown in FIG. 2, the aluminum film 2 and the glass substrate 1
との密着性があまり良好でないため、熱CVD法、または、プラズマCVD法による高温熱処理によって、アルミニウム膜2に膨らみが生じ、ゲート電極および配線4 For adhesion with is not very good, a thermal CVD method, or by high-temperature heat treatment by the plasma CVD method, resulting bulge in the aluminum film 2, the gate electrode and the wiring 4
とガラス基板1との間に空洞が生じてしまい、図3に示す構成の場合には、モリブデン・タンタル合金膜16とアルミニウム膜2との界面に、タンタルとアルミニウムとの化合物が形成され、エッチング後にエッチング残渣が生じてしまう問題を有している。 And cavity will occur between the glass substrate 1, in the case of the configuration shown in FIG. 3, the interface between a molybdenum tantalum alloy film 16 and the aluminum film 2, a compound of tantalum and aluminum is formed, etching etching residue has a with resulting problems arise later.

【0013】本発明は、上記問題点に鑑みなされたもので、ゲート電極および配線とガラス基板との密着性に優れ、エッチング残渣が残らない液晶表示装置用アレイ基板を提供することを目的とする。 [0013] The present invention has been made in view of the above problems, is excellent in adhesion to the gate electrode and the wiring and the glass substrate, and an object thereof is to provide an array substrate for a liquid crystal display device is etching residue does not remain .

【0014】 [0014]

【課題を解決するための手段】本発明は、絶縁性基板上に形成されたゲート電極および配線と、前記ゲート電極上にゲート絶縁膜を介して形成された半導体膜と、この半導体膜に接して形成されたソース電極およびドレイン電極とを有する薄膜トランジスタを備えた液晶表示装置用アレイ基板において、前記ゲート電極および配線は、 The present invention SUMMARY OF] includes a formed gate electrodes and wirings on an insulating substrate, a semiconductor film formed over the gate insulating film on the gate electrode, in contact with the semiconductor film in the liquid crystal display device for an array substrate including a thin film transistor having a source electrode and a drain electrode formed Te, the gate electrode and wiring,
前記絶縁性基板上に形成され高融点金属膜からなる第1 First made of a refractory metal film formed on said insulating substrate
層と、この第1層上に形成されアルミニウムとともにエッチング可能な高融点金属膜からなる第2層と、この第2層上に形成されアルミニウム膜からなる第3層と、これら第1層ないし第3層を覆う耐薬品性の強い高融点金属膜からなる第4層とを具備したものである。 A layer, a second layer of etchable refractory metal film with aluminum is formed on the first layer, a third layer consisting of an aluminum film formed on the second layer on, these first layer, second 3-layer covering is obtained by including a fourth layer of chemical resistance strong refractory metal film.

【0015】 [0015]

【作用】本発明は、第1層の高融点金属膜によりゲート電極および配線と絶縁性基板との密着性が向上し、ゲート絶縁膜の成膜時の熱により発生する第3層のアルミニウム膜の膨れによる空洞を防止でき、第2層の高融点金属膜は第3層のアルミニウム膜と同時にエッチングすることができ、エッチング残渣が出ることなく形成でき、 DETAILED DESCRIPTION OF THE INVENTION The present invention, a refractory metal film of the first layer improves adhesion of the gate electrode and the wiring and the insulating substrate, the third layer aluminum film caused by heat during the formation of the gate insulating film swelling can be prevented cavity by a refractory metal film of the second layer can be simultaneously etched with an aluminum film of the third layer can be formed without etching residue exits,
さらに、第3層のアルミニウム膜が第4層の耐薬品性の強い高融点金属により覆い囲まれているため、低抵抗かつ耐薬品性の優れたゲート電極および配線を得られる。 Further, an aluminum film of the third layer because it is surrounded covered by chemical-resistant strong refractory metal of the fourth layer, resulting a low resistance and excellent gate electrode and wiring of chemical resistance.

【0016】 [0016]

【実施例】以下、本発明の液晶表示装置用アレイ基板の一実施例を図面を参照して説明する。 EXAMPLES Hereinafter, a description will be given of an embodiment of a liquid crystal display device for an array substrate of the present invention with reference to the drawings. なお、図2および図3に示す従来例に対応する部分には、同一符号を付して説明する。 Incidentally, parts corresponding to the conventional example shown in FIGS. 2 and 3, are denoted by the same reference numerals.

【0017】まず、絶縁性基板としてのガラス基板1 Firstly, a glass substrate 1 as an insulating substrate
に、スパッタ法によりモリブデン・タンタル(Mo−T To, molybdenum, tantalum by sputtering (Mo-T
a)合金を1000オングストロームの厚さで堆積し、 : A) alloy is deposited in a thickness of 1000 Angstroms,
このモリブデン・タンタル合金上にモリブデン(Mo) Molybdenum in the molybdenum-on tantalum alloy (Mo)
を500オングストロームの厚さで堆積する。 The deposited to a thickness of 500 angstroms. さらに、 further,
モリブデン上にアルミニウム(Al)を1000オングストロームの厚さで堆積した後、フォトリソグラフィーおよびエッチングにより、第1層となる高融点金属膜であるモリブデン・タンタル合金膜21、アルミニウムとともにエッチング可能な高融点金属膜であり第2層となるモリブデン膜22および第3層となるアルミニウム膜23を積層形成する。 After deposition of aluminum (Al) to a thickness of 1000 angstroms on molybdenum, by photolithography and etching, the first layer and formed of a refractory metal film is a molybdenum tantalum alloy film 21, etchable refractory metal with aluminum an aluminum film 23 serving as a molybdenum film 22 and the third layer of the second layer is a film formed by lamination.

【0018】さらに、アルミニウム膜23上にモリブデン・タンタル合金膜を2000オングストロームの厚さで堆積し、リン酸系エッチング液でモリブデン膜22およびアルミニウム膜23とともにエッチングして、モリブデン膜22およびアルミニウム膜23を覆い囲むように、第4層となる耐薬品性の強い高融点金属膜のモリブデン・タンタル合金膜24を形成する。 Furthermore, the molybdenum tantalum alloy film on the aluminum film 23 is deposited to a thickness of 2000 Å is etched with a molybdenum film 22 and the aluminum film 23 with a phosphate etchant, the molybdenum film 22 and the aluminum film 23 to surround covers, to form a molybdenum-tantalum alloy film 24 of the strong chemical resistance comprising the fourth layer refractory metal film. なお、このエッチングは、リン酸系エッチング液によるエッチングに限らず、塩素(Cl)系ガスでのドライエッチングでも同様の効果を得られる。 Note that this etching is not limited to etching with a phosphoric acid-based etching solution, the same effect can be obtained by dry etching with chlorine (Cl) based gas.

【0019】次に、ゲート電極および配線4の表面に、 Next, the surface of the gate electrode and the wiring 4,
熱CVD(Chemical Vapor Deposition )法によりガラス基板1の温度430℃のもとでシリコン酸化膜5を3 Thermal CVD (Chemical Vapor Deposition) silicon oxide film 5 3 under a temperature 430 ° C. of glass substrate 1 by a method
500オングストロームの厚さで堆積する。 Deposited to a thickness of 500 angstroms.

【0020】さらに、このシリコン酸化膜5上に、プラズマCVD法によりシリコン窒化層を500オングストローム、非晶質シリコン(a−Si)層を500オングストローム、シリコン窒化層を2000オングストロームの厚さで連続堆積する。 Furthermore, on the silicon oxide film 5, a silicon nitride layer 500 Å by the plasma CVD method, the continuous deposition of amorphous silicon (a-Si) layer 500 Å, a silicon nitride layer with a thickness of 2000 Å to. また、このシリコン窒化層上にエッチングストッパ層9を形成した後、オーミックコンタクト層として非晶質シリコン(n + a−Si)層をプラズマCVDによって500オングストロームの厚さで堆積する。 Moreover, this after the silicon nitride layer to form an etching stopper layer 9 is deposited an amorphous silicon (n + a-Si) layer as an ohmic contact layer with a thickness of 500 Å by plasma CVD.

【0021】そして、シリコン窒化層、非晶質シリコン層およびシリコン窒化層の上から3層を島状にパターニングし、シリコン窒化膜6、半導体膜としての非晶質シリコン膜8および非晶質シリコン(n + a−Si)膜からなるオーミックコンタクト層10を形成し、シリコン酸化膜5のITO(Indium Tin Oxide)を1000オングストロームの厚さで堆積した後、画素電極11のパターンを形成する。 [0021] Then, a silicon nitride layer, by patterning the three layers from the top of the amorphous silicon layer and the silicon nitride layer into an island shape, the silicon nitride film 6, amorphous silicon film 8 and amorphous silicon as the semiconductor film (n + a-Si) to form an ohmic contact layer 10 made of film, after ITO silicon oxide film 5 (Indium Tin oxide) is deposited to a thickness of 1000 Å, to form a pattern of the pixel electrode 11.

【0022】なお、シリコン酸化膜5およびシリコン窒化膜6の複合膜でゲート絶縁膜7が形成される。 [0022] Note that the gate insulating film 7 is formed of a composite film of a silicon oxide film 5 and the silicon nitride film 6.

【0023】次に、スパッタ法によりモリブデンとアルミニウムとの2層膜を4500オングストロームの厚さで堆積し、ソース電極12およびドレイン電極13をレジストパターンを用いてパターン形成する。 Next, the two-layer film of molybdenum and aluminum by sputtering deposited at 4500 Å thickness, patterned by using a resist pattern source electrode 12 and drain electrode 13. なお、ソース電極12の一端は、画素電極11の上に接続するように形成する。 One end of the source electrode 12 is formed so as to connect on the pixel electrode 11.

【0024】この後、同じレジストパターンをマスクとして露出したオーミックコンタクト層10をエッチングして、互いに電気的に分離されたオーミックコンタクト層 [0024] Thereafter, an ohmic contact layer 10 exposed to the same resist pattern as a mask by etching the ohmic contact layer electrically isolated from one another
10からなるソース領域およびドレイン領域を形成し、逆スタガー型の薄膜トランジスタ14を構成する。 A source region and a drain region of 10 was formed, constituting the thin film transistor 14 of the inverted staggered.

【0025】最後に、薄膜トランジスタ14の上部にシリコン窒化膜からなる保護膜15を形成して、薄膜トランジスタ14を有する液晶表示装置用アレイ基板が完成する。 [0025] Finally, by forming a protective film 15 made of silicon nitride film on top of the thin film transistor 14, a liquid crystal display device for an array substrate including a thin film transistor 14 is completed.

【0026】なお、アルミニウム膜23は、アルミニウムのみに限らず、Al−Si(1wt.%)−Cu(0. [0026] Incidentally, the aluminum film 23 is not limited only to aluminum, Al-Si (1wt%.) - Cu (0.
5wt. 5wt. %)、あるいは、Al−Ta(12wt.%) %), Or, Al-Ta (12wt.%)
などのアルミニウム合金にて形成してもよい。 It may be formed of aluminum alloy such as.

【0027】また、上記実施例では、第1層および第4 [0027] In the above embodiment, the first layer and the fourth
層のいずれも同一のモリブデン・タンタル合金を用いているが、第1層と第4層とは異なる金属を用いて構成してもよい。 While any of the layers are designated by the same molybdenum-tantalum alloy may be formed using a metal different from the first layer and the fourth layer.

【0028】上記実施例によれば、ゲート電極および配線4のガラス基板1との接触部分を高融点金属であるモリブデン・タンタル合金膜21にて構成したことにより、 According to the above embodiment, by the contact portion between the glass substrate 1 of the gate electrode and the wiring 4 are constituted by a molybdenum tantalum alloy film 21 which is a refractory metal,
ゲート電極および配線4とガラス基板1との密着性が向上し、熱CVD法によるゲート絶縁膜7の成膜後に発生するアルミニウム膜23の膨れを防止でき、空洞ができない。 Adhesion is improved between the gate electrode and the wiring 4 and the glass substrate 1, it is possible to prevent blistering of the aluminum film 23 which occurs after the formation of the gate insulating film 7 by the thermal CVD method can not hollow. 実験によれば、熱CVD法により基板温度430℃ According to the experiment, a substrate temperature of 430 ° C. by a thermal CVD method
のもとでシリコン酸化膜5を3500オングストロームの厚さで堆積した後、CVD装置からガラス基板1を取り出しても、ゲート電極および配線4のアルミニウム膜 After the silicon oxide film 5 is deposited to a thickness of 3500 Å under, be taken out of the glass substrate 1 from the CVD device, an aluminum film of the gate electrode and the wiring 4
23の膨れは生じなかった。 23 blistering of did not occur.

【0029】また、熱CVDの高温熱処理によりモリブデン・タンタル合金膜21とアルミニウム膜23との界面にできる合金の残渣などの問題も、モリブデン・タンタル合金膜21とアルミニウム膜23との間にモリブデン膜22を形成することにより、モリブデン膜22をアルミニウム膜 Further, problems such as residue of an alloy that can be the interface between the molybdenum tantalum alloy film 21 and the aluminum film 23 by the high temperature heat treatment of the heat CVD also, molybdenum film between the molybdenum tantalum alloy film 21 and the aluminum film 23 by forming a 22, aluminum film molybdenum film 22
23と同時にエッチングすることができるので、エッチング残渣が出ることなくゲート電極および配線4を形成できる。 It is possible to 23 simultaneously etched to form a gate electrode and the wiring 4 without etching residue exits.

【0030】さらに、アルミニウム膜23が、耐薬品性の強い高融点金属膜であるモリブデン・タンタル合金膜21 Furthermore, the aluminum film 23, a molybdenum-tantalum alloy film 21 is strong refractory metal film chemical resistance
により覆い囲まれているため、低抵抗かつ耐薬品性の優れたゲート電極および配線4が得られる。 Because it is surrounded covered by a low-resistance and chemical resistance superior gate electrode and the wiring 4 is obtained.

【0031】 [0031]

【発明の効果】本発明の液晶表示装置用アレイ基板によれば、第1層を高融点金属膜にて形成することにより、 According to the liquid crystal display device for an array substrate of the present invention, by forming a first layer with a high melting point metal film,
ゲート電極および配線と絶縁性基板との密着性が向上し、ゲート絶縁膜の成膜時の熱により発生する第3層のアルミニウム膜の膨れによる空洞を防止でき、第2層の高融点金属膜は第3層のアルミニウム膜と同時にエッチングすることができ、エッチング残渣が出ることなく形成できることにより、さらに、第3層のアルミニウム膜が第4層の耐薬品性の強い高融点金属により覆い囲まれているため、低抵抗かつ耐薬品性の優れたゲート電極および配線を得ることができる。 A gate electrode and wiring and to improve the adhesion between the insulating substrate, the aluminum film of the third layer caused by heat at the time of film formation of the gate insulating film swelling can be prevented cavity by, the refractory metal film of the second layer It can be etched simultaneously with the aluminum film of the third layer, by can be formed without etching residue exits, further an aluminum film of the third layer surrounded covered by chemical-resistant strong refractory metal of the fourth layer and for that, it is possible to obtain a low resistance and excellent gate electrode and wiring of chemical resistance.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の一実施例の液晶表示装置用アレイ基板の一部を示す断面図である。 1 is a cross-sectional view illustrating a portion of an array substrate for a liquid crystal display device of one embodiment of the present invention.

【図2】従来例の液晶表示装置用アレイ基板の一部を示す断面図である。 2 is a cross-sectional view of a portion of a liquid crystal display device for an array substrate of a conventional example.

【図3】他の従来例の液晶表示装置用アレイ基板の一部を示す断面図である。 3 is a cross-sectional view of a portion of an array substrate for a liquid crystal display device of another conventional example.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 絶縁性基板としてのガラス基板 4 ゲート電極、配線 7 ゲート絶縁膜 8 半導体膜としての非晶質シリコン膜 12 ソース電極 13 ドレイン電極 14 薄膜トランジスタ 21 第1層としてのモリブデン・タンタル合金膜 22 第2層としてのモリブデン膜 23 第3層としてのアルミニウム膜 24 第4層としてのモリブデン・タンタル合金膜 Glass substrate 4 the gate electrode of the first insulating substrate, a molybdenum-tantalum alloy film 22 a second layer of the amorphous silicon film 12 source electrode 13 drain electrode 14 TFT 21 first layer as the wiring 7 gate insulating film 8 semiconductor film molybdenum film 23 an aluminum film 24 a molybdenum tantalum alloy film as the fourth layer as a third layer as

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl. 5識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/784 ────────────────────────────────────────────────── ─── front page continued (51) Int.Cl. 5 in identification symbol Agency Docket No. FI art display portion H01L 29/784

Claims (1)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 絶縁性基板上に形成されたゲート電極および配線と、前記ゲート電極上にゲート絶縁膜を介して形成された半導体膜と、この半導体膜に接して形成されたソース電極およびドレイン電極とを有する薄膜トランジスタを備えた液晶表示装置用アレイ基板において、 前記ゲート電極および配線は、 前記絶縁性基板上に形成され高融点金属膜からなる第1 1. A and formed gate electrodes and wirings on an insulating substrate, a semiconductor film formed over the gate insulating film on the gate electrode, a source electrode and a drain formed in contact with the semiconductor film in the liquid crystal display device for an array substrate having a thin film transistor having an electrode, the gate electrode and wiring, the consists of a refractory metal film formed on the insulating substrate 1
    層と、 この第1層上に形成されアルミニウムとともにエッチング可能な高融点金属膜からなる第2層と、 この第2層上に形成されアルミニウム膜からなる第3層と、 これら第1層ないし第3層を覆う耐薬品性の強い高融点金属膜からなる第4層とを具備したことを特徴とする液晶表示装置用アレイ基板。 A layer, a second layer of etchable refractory metal film with aluminum is formed on the first layer, a third layer consisting of an aluminum film formed on the second layer on, these first layer, second the liquid crystal display device for an array substrate, characterized by comprising a fourth layer of chemical resistance strong refractory metal film covering the three layers.
JP8080693A 1993-04-07 1993-04-07 Array substrate for liquid crystal display device Pending JPH06294973A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8080693A JPH06294973A (en) 1993-04-07 1993-04-07 Array substrate for liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8080693A JPH06294973A (en) 1993-04-07 1993-04-07 Array substrate for liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH06294973A true JPH06294973A (en) 1994-10-21

Family

ID=13728716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8080693A Pending JPH06294973A (en) 1993-04-07 1993-04-07 Array substrate for liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH06294973A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825437A (en) * 1995-11-21 1998-10-20 Lg Electronics Inc. Structure of a liquid crystal display device and a method of manufacturing same
JP2007281459A (en) * 2006-04-06 2007-10-25 Samsung Electronics Co Ltd Thin film transistor indicating board and its manufacturing method
US7456910B2 (en) * 2000-08-08 2008-11-25 Lg Display Co., Ltd. Liquid crystal display device and fabricating method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825437A (en) * 1995-11-21 1998-10-20 Lg Electronics Inc. Structure of a liquid crystal display device and a method of manufacturing same
US7456910B2 (en) * 2000-08-08 2008-11-25 Lg Display Co., Ltd. Liquid crystal display device and fabricating method thereof
US8497949B2 (en) 2000-08-08 2013-07-30 Lg Display Co., Ltd. Liquid crystal display device and fabricating method thereof
JP2007281459A (en) * 2006-04-06 2007-10-25 Samsung Electronics Co Ltd Thin film transistor indicating board and its manufacturing method

Similar Documents

Publication Publication Date Title
US6008065A (en) Method for manufacturing a liquid crystal display
KR100270467B1 (en) Active matrix substrate of lcd and its fabrication method
US6642580B1 (en) Thin film transistor array substrate and manufacturing method thereof
KR100600229B1 (en) An electronic device and a method for producing the same, and a sputtering target
JP5129228B2 (en) Array substrate and this method of preparation
JP3463006B2 (en) Manufacturing method and a liquid crystal display device of a liquid crystal display device
JP5240964B2 (en) A thin film transistor array panel and a manufacturing method thereof
KR100796795B1 (en) Contact portion of semiconductor device and method for manufacturing the same, and thin film transistor array panel for display device including the contact portion and method for manufacturing the same
JP4920140B2 (en) The liquid crystal display device and manufacturing method thereof
JP3717078B2 (en) Production method and a liquid crystal display device of a liquid crystal display device
JP3641342B2 (en) A semiconductor device and an organic el display device
JP3362008B2 (en) The liquid crystal display device and manufacturing method thereof
JP2771820B2 (en) Active matrix panel and a method of manufacturing the same
JP4169896B2 (en) Thin film transistor and a method of manufacturing the same
JP3281167B2 (en) A method of manufacturing a thin film transistor
CN1858911B (en) Tft array panel, liquid crystal display including same, and method of manufacturing tft array panel
US6081308A (en) Method for manufacturing liquid crystal display
JP5268211B2 (en) Thin film transistor substrate and a method of manufacturing the same
KR0169385B1 (en) Thin film transistor substrate for liquid crystal and its manufacturing method
JP2988399B2 (en) Active matrix substrate
JP3392440B2 (en) Multilayered conductor layer structure device
JP3763381B2 (en) A method of manufacturing a liquid crystal display device
CN1323319C (en) Method for manufacturing thin film transistor array
JP2865039B2 (en) A method of manufacturing a thin film transistor substrate
KR0186206B1 (en) A liquid crystal display element and a method of producing