JPH08242000A - Semiconductor device and fabrication thereof - Google Patents
Semiconductor device and fabrication thereofInfo
- Publication number
- JPH08242000A JPH08242000A JP4409095A JP4409095A JPH08242000A JP H08242000 A JPH08242000 A JP H08242000A JP 4409095 A JP4409095 A JP 4409095A JP 4409095 A JP4409095 A JP 4409095A JP H08242000 A JPH08242000 A JP H08242000A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- active layer
- firing
- precursor polymer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、多結晶シリコンからな
る活性層、複数の絶縁層、金属層ならびに保護層から構
成される半導体装置およびその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device comprising an active layer made of polycrystalline silicon, a plurality of insulating layers, a metal layer and a protective layer, and a method for manufacturing the same.
【0002】[0002]
【従来の技術】従来のこの種の半導体装置として、例え
ば液晶表示装置のアクティブマトリクスおよび周辺駆動
回路に用いられるMOS型の薄膜トランジスタ(TF
T)などが挙げられるが、このTFTのチャネルが形成
される活性層は、一般的に、多結晶シリコンとされてい
る。2. Description of the Related Art As a conventional semiconductor device of this type, for example, a MOS type thin film transistor (TF) used in an active matrix and a peripheral driving circuit of a liquid crystal display device is used.
T), etc., but the active layer in which the channel of this TFT is formed is generally made of polycrystalline silicon.
【0003】この多結晶シリコンには、一般的に、粒界
や粒内欠陥に起因する多数のトラップ準位が存在する
が、前述の用途では、特に、結晶粒界や粒内に存在する
ダングリングボンド(未結合手)や、シリコン原子間の
結合歪みなどに起因するトラップ準位により、TFTの
電流−電圧特性におけるしきい値の増大やサブスレッシ
ョルド領域の急峻性の低下などの悪影響を招くことが分
かっている。This polycrystalline silicon generally has a large number of trap levels due to grain boundaries and intragranular defects, but in the above-mentioned applications, dangling existing particularly at the crystal grain boundaries and grains. The trap level caused by a ring bond (unbonded hand) or a bond strain between silicon atoms causes an adverse effect such as an increase in the threshold value in the current-voltage characteristics of the TFT and a decrease in the sharpness of the subthreshold region. I know that.
【0004】この対策として、従来では、チャネル部分
のシリコン原子のダングリングボンドに水素を結合させ
る(いわゆる水素化処理)ことにより、トラップ準位を
減少させるようにしている。As a countermeasure against this, conventionally, hydrogen is bonded to a dangling bond of silicon atoms in the channel portion (so-called hydrogenation treatment) to reduce the trap level.
【0005】前述の水素化処理としては、従来から、例
えば、特公平4−57098号公報や特公昭62−
45712号公報に示すようなものが知られている。As the above-mentioned hydrogenation treatment, conventionally, for example, Japanese Patent Publication No. 4-57098 and Japanese Patent Publication No. 62-
The one shown in Japanese Patent No. 45712 is known.
【0006】前記の水素化処理は、TFTの活性層よ
り上方に保護層としてプラズマCVD法により水素を含
むプラズマ窒化シリコン膜を形成し、この後で熱アニー
ルを行うものである。In the above hydrogenation treatment, a plasma silicon nitride film containing hydrogen is formed as a protective layer above the active layer of the TFT by a plasma CVD method, and then thermal annealing is performed.
【0007】前記の水素化処理は、完成したTFTを
水素プラズマでアニールするものである。The above hydrogenation treatment is to anneal the completed TFT with hydrogen plasma.
【0008】[0008]
【発明が解決しようとする課題】ところで、上記従来の
TFTでは、次のような不具合がある。The conventional TFT described above has the following problems.
【0009】まず、の水素化処理では、保護層である
プラズマ窒化シリコン膜に含まれる水素が失われるた
め、膜の緻密さがなくなり、例えば層間絶縁性が低下し
て静電気破壊を起こしやすくなったり、クラックを起こ
しやすくなったりするなど、保護層としての本来の機能
が低下する。First, in the hydrogenation treatment, hydrogen contained in the plasma silicon nitride film as the protective layer is lost, so that the film becomes less dense and, for example, the interlayer insulating property is deteriorated and electrostatic breakdown easily occurs. However, the original function of the protective layer is deteriorated, such as cracking.
【0010】一方、の水素化処理では、TFTを構成
する各層に対するプラズマダメージが残り、例えばスイ
ッチング特性が劣化するなど、悪影響を及ぼす。On the other hand, in the hydrogenation treatment, plasma damage remains on each layer constituting the TFT, which has a bad influence such as deterioration of switching characteristics.
【0011】したがって、本発明の目的は、半導体装置
において、多結晶シリコンからなる活性層でのトラップ
準位を効果的に減少しながら、絶縁や保護用の層本来の
機能を定常的に発揮できるようにするとともに装置機能
の劣化を回避できるようにすることである。Therefore, it is an object of the present invention to effectively reduce the trap level in an active layer made of polycrystalline silicon in a semiconductor device while constantly exhibiting the original function of an insulating or protective layer. It is also possible to avoid deterioration of the device function.
【0012】また、本発明の目的は、半導体装置の製造
方法において、別工程を増やすことなく、良好な特性を
発揮する半導体装置を製造できるようにすることであ
る。It is another object of the present invention to manufacture a semiconductor device exhibiting excellent characteristics without increasing the number of separate steps in the method of manufacturing a semiconductor device.
【0013】[0013]
【課題を解決するための手段】本発明の第1の半導体装
置は、多結晶シリコンからなる活性層、複数の層間絶縁
層、金属層ならびに保護層から構成されるもので、該層
間絶縁層の少なくとも一つまたは保護層が、焼成により
水素を放出してセラミックスに転化するセラミックス前
駆体ポリマーにより形成されている。A first semiconductor device of the present invention comprises an active layer made of polycrystalline silicon, a plurality of interlayer insulating layers, a metal layer and a protective layer. At least one or the protective layer is formed of a ceramic precursor polymer that releases hydrogen by firing and is converted into ceramics.
【0014】本発明の第2の半導体装置は、液晶層を駆
動するためのスイッチングマトリクスのスイッチング素
子および該スイッチング素子を駆動するドライバ回路を
構成する素子とされるもので、液晶駆動用電極と他の電
極とを絶縁する絶縁層が、焼成により水素を放出してセ
ラミックスに転化するセラミックス前駆体ポリマーによ
り形成されている。A second semiconductor device of the present invention is used as an element constituting a switching element of a switching matrix for driving a liquid crystal layer and a driver circuit for driving the switching element, and a liquid crystal driving electrode and other elements. The insulating layer that insulates the electrode from the electrode is formed of a ceramic precursor polymer that releases hydrogen by firing and is converted into ceramics.
【0015】なお、前述のセラミックス前駆体ポリマー
は、Si、N、Hを主成分とするものであり、その焼成
が酸素を含む雰囲気中で行われるものとするのが好まし
い。本発明の半導体装置の製造方法は、多結晶シリコン
からなる活性層、複数の層間絶縁層、金属層ならびに保
護層から構成される半導体装置についての前記層間絶縁
層の少なくとも一つまたは保護層を形成する方法であっ
て、下地層上に、焼成により水素を放出してセラミック
スに転化するセラミックス前駆体ポリマーの溶液を層状
に塗布する工程と、この塗布した溶液を焼成することに
より、セラミックスに転化させるとともに、焼成時に放
出される発生ガスにより前記下地層を水素化処理する工
程とを含む。The ceramic precursor polymer described above contains Si, N, and H as the main components, and it is preferable that the firing be performed in an atmosphere containing oxygen. According to a method of manufacturing a semiconductor device of the present invention, at least one of the interlayer insulating layers or a protective layer of the semiconductor device including an active layer made of polycrystalline silicon, a plurality of interlayer insulating layers, a metal layer and a protective layer is formed. A method of applying a solution of a ceramics precursor polymer, which releases hydrogen by firing to be converted into ceramics, on the underlying layer in a layered manner, and by firing the applied solution, it is converted into ceramics. In addition, a step of hydrogenating the underlayer with a generated gas released during firing is included.
【0016】なお、前述のセラミックス前駆体ポリマー
の溶液は、Si、N、Hを主成分とするものとし、前記
焼成工程は、酸素を含む雰囲気中で行うのが好ましい。It is preferable that the solution of the above-mentioned ceramics precursor polymer contains Si, N, and H as the main components, and the firing step is performed in an atmosphere containing oxygen.
【0017】[0017]
【作用】要するに、本発明では、予め必要要素としない
水素を含むセラミックス前駆体ポリマーを用いて、その
焼成時に放出される水素を多結晶シリコンからなる活性
層の安定化に利用するようにしている。In summary, in the present invention, a ceramic precursor polymer containing hydrogen, which is not a necessary element, is used in advance, and hydrogen released during firing is used for stabilizing the active layer made of polycrystalline silicon. .
【0018】そして、本発明の第1、第2の半導体装置
では、セラミックス前駆体ポリマーで層間絶縁層の少な
くとも一つまたは保護層を形成するときに放出される水
素でもって、多結晶シリコンからなる活性層の内部およ
びこの活性層とそれの上方または下方の層との界面に存
在するシリコン原子のダングリングボンドに対して結合
されて終端されているから、安定状態になっている。Further, in the first and second semiconductor devices of the present invention, the hydrogen is released when the ceramic precursor polymer is used to form at least one of the interlayer insulating layers or the protective layer. It is in a stable state because it is bonded and terminated to dangling bonds of silicon atoms existing inside the active layer and at the interface between the active layer and layers above or below the active layer.
【0019】本発明の半導体装置の製造方法では、従前
から存在する層間絶縁層の少なくとも一つまたは保護層
を形成する過程において放出される水素を用いて、多結
晶シリコンからなる活性層の内部およびこの活性層とそ
れの上方または下方の層との界面に存在するシリコン原
子のダングリングボンドに対して結合させて終端させる
ようにしているから、活性層およびその上方または下方
の層が安定状態となり、しかも、層間絶縁層の少なくと
も一つまたは保護層の緻密さは確保される。In the method of manufacturing a semiconductor device according to the present invention, hydrogen released during the process of forming at least one of the existing interlayer insulating layers or the protective layer is used inside the active layer made of polycrystalline silicon and Since the dangling bonds of the silicon atoms existing at the interface between the active layer and the layer above or below the active layer are bonded and terminated, the active layer and the layer above or below it become stable. Moreover, the denseness of at least one of the interlayer insulating layers or the protective layer is ensured.
【0020】したがって、本発明では、従来のの水素
化処理のように絶縁や保護用の層の組成が不安定化せず
に済むし、また、従来のの水素化処理のように、わざ
わざ別工程を増やすこともない。Therefore, in the present invention, the composition of the insulating or protective layer does not become unstable as in the conventional hydrogenation treatment, and it is not necessary to use the conventional hydrogenation treatment. There is no need to increase the number of processes.
【0021】[0021]
【実施例】以下、本発明の詳細を図1ないし図4に示す
実施例に基づいて説明する。ここでは、半導体装置とし
て、図4に示すような液晶表示装置のアクティブマトリ
クスに用いられるMOS型のTFT40を例に挙げてい
る。図1および図2は本発明の一実施例にかかり、図1
は、TFTの断面構造図、図2は、図1に示すTFTの
製造工程図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS The details of the present invention will be described below with reference to the embodiments shown in FIGS. Here, as a semiconductor device, a MOS type TFT 40 used for an active matrix of a liquid crystal display device as shown in FIG. 4 is taken as an example. 1 and 2 relate to an embodiment of the present invention.
2 is a sectional structure view of the TFT, and FIG. 2 is a manufacturing process drawing of the TFT shown in FIG.
【0022】図中、1はガラス基板であり、このガラス
基板1の表面上には、ガラス基板1からの不純物拡散を
阻止するベースコート層2が積層されている。In the figure, reference numeral 1 is a glass substrate, and a base coat layer 2 for preventing diffusion of impurities from the glass substrate 1 is laminated on the surface of the glass substrate 1.
【0023】ベースコート層2の表面の所要領域には、
活性層3が島状に積層されている。活性層3は、チャネ
ル領域3Aと、N型のソース領域3Bおよびドレイン領
域3Cとに分離されている。In a required area on the surface of the base coat layer 2,
The active layer 3 is laminated in an island shape. The active layer 3 is separated into a channel region 3A and an N-type source region 3B and drain region 3C.
【0024】この活性層3およびベースコート層2の露
出部分の表面は、その凹凸に沿ってほぼ均一厚みの酸化
シリコンからなるゲート絶縁層4で被覆されている。こ
のゲート絶縁層4の表面において活性層3のチャネル領
域3Aの直上領域には、アルミニウムからなるゲート電
極5が形成されている。このゲート電極5は、陽極酸化
層6で被覆されている。The surfaces of the exposed portions of the active layer 3 and the base coat layer 2 are covered with a gate insulating layer 4 of silicon oxide having a substantially uniform thickness along the irregularities. On the surface of the gate insulating layer 4, a gate electrode 5 made of aluminum is formed in a region directly above the channel region 3A of the active layer 3. The gate electrode 5 is covered with an anodized layer 6.
【0025】ゲート絶縁層4の露出部分および陽極酸化
層6の表面は、その凹凸に沿ってほぼ均一厚みの酸化シ
リコンからなる絶縁層7で被覆されている。この絶縁層
7の表面において活性層3のソース領域3Bの直上領域
には、アルミニウムからなるソース電極8が形成されて
いる。このソース電極8は、絶縁層7およびゲート絶縁
層4に連続的に設けられるコンタクトホール11を介し
て活性層3のソース領域3Bに接続されている。The exposed portion of the gate insulating layer 4 and the surface of the anodized layer 6 are covered with an insulating layer 7 of silicon oxide having a substantially uniform thickness along the irregularities. On the surface of the insulating layer 7, a source electrode 8 made of aluminum is formed in a region directly above the source region 3B of the active layer 3. The source electrode 8 is connected to the source region 3B of the active layer 3 through a contact hole 11 continuously provided in the insulating layer 7 and the gate insulating layer 4.
【0026】前述の絶縁層7の露出部分およびソース電
極8の表面上には、酸化シリコンからなる保護層9が当
該保護層9の表面が平坦になるように比較的厚めに積層
されている。なお、この保護層9は、焼成により水素を
放出して酸化シリコンなどのセラミックスに転化するセ
ラミックス前駆体ポリマーを塗布、焼成して得られるも
のである。このセラミックス前駆体ポリマーは、下記化
学式1に示すようにSi、N、Hを主成分とするもので
あり、具体的には、東燃株式会社製の東燃ポリシラザン
とするのが好ましい。On the exposed part of the insulating layer 7 and the surface of the source electrode 8, a protective layer 9 made of silicon oxide is laminated relatively thickly so that the surface of the protective layer 9 becomes flat. The protective layer 9 is obtained by applying and firing a ceramics precursor polymer that releases hydrogen by firing and is converted into ceramics such as silicon oxide. This ceramic precursor polymer contains Si, N, and H as main components as shown in the following chemical formula 1. Specifically, it is preferable to use Tonen polysilazane manufactured by Tonen Corporation.
【0027】[0027]
【化1】 Embedded image
【0028】そして、前述の保護層9の平坦な表面に
は、ITOからなる画素電極10が部分的に積層されて
いる。この画素電極10は、保護層9、絶縁層7および
ゲート絶縁層4に連続的に設けられるコンタクトホール
12を介して活性層3のドレイン領域3Cに接続されて
いる。A pixel electrode 10 made of ITO is partially laminated on the flat surface of the protective layer 9 described above. The pixel electrode 10 is connected to the drain region 3C of the active layer 3 through a contact hole 12 continuously provided in the protective layer 9, the insulating layer 7 and the gate insulating layer 4.
【0029】次に、上述した構造のTFTの製造方法に
ついて、図2の工程図を用いて説明する。Next, a method of manufacturing the TFT having the above structure will be described with reference to the process chart of FIG.
【0030】 スパッタリング法により、厚さ1mm
の石英ガラスからなる基板1の表面に、ほぼ均一な膜厚
(100nm)のアルミナまたは酸化シリコンからなる
ベースコート層2を積層する。1 mm thick by sputtering method
The base coat layer 2 made of alumina or silicon oxide having a substantially uniform film thickness (100 nm) is laminated on the surface of the substrate 1 made of quartz glass.
【0031】 プラズマCVD法により、ベースコー
ト層2の表面全面にほぼ均一な膜厚(50〜150n
m、例えば100nm)の非晶質シリコン膜を積層す
る。これを窒素雰囲気において、600℃で熱アニール
を行うことにより多結晶化してから、パターニングによ
り、多結晶シリコンからなる活性層3を得る〔図2
(a)参照〕。A substantially uniform film thickness (50 to 150 n) is formed on the entire surface of the base coat layer 2 by the plasma CVD method.
m, for example, 100 nm) of an amorphous silicon film is laminated. This is polycrystallized by performing thermal annealing at 600 ° C. in a nitrogen atmosphere, and then patterned to obtain an active layer 3 made of polycrystalline silicon [FIG.
(See (a)].
【0032】 スパッタリング法により、活性層3お
よびベースコート層2の露出部分の表面全面に、ほぼ均
一な膜厚(100nm)の酸化シリコンからなるゲート
絶縁層4を積層する。引き続き、スパッタリング法によ
り、ゲート絶縁層4の表面全面に、ほぼ均一な膜厚(6
00〜800nm、例えば600nm)のアルミニウム
膜(0.1〜2%のシリコンを含む)を積層する。この
アルミニウム膜をパターニングすることにより、所要大
きさのゲート電極5を得る〔図2(b)参照〕。なお、
前述のスパッタリング条件としては、ターゲットをSi
O2とし、基板温度を200〜400℃、例えば350
℃とし、雰囲気を酸素およびアルゴンとし、アルゴン/
酸素=0〜0.5、例えば0.1以下とする。A gate insulating layer 4 made of silicon oxide and having a substantially uniform film thickness (100 nm) is laminated on the entire surface of the exposed portions of the active layer 3 and the base coat layer 2 by a sputtering method. Then, a substantially uniform film thickness (6) is formed on the entire surface of the gate insulating layer 4 by the sputtering method.
An aluminum film (containing 0.1 to 2% of silicon) having a thickness of 00 to 800 nm, for example 600 nm, is laminated. By patterning this aluminum film, the gate electrode 5 having a required size is obtained [see FIG. 2 (b)]. In addition,
As the above-mentioned sputtering conditions, the target is Si
O 2 and the substrate temperature is 200 to 400 ° C., for example 350
℃, the atmosphere is oxygen and argon, argon /
Oxygen = 0 to 0.5, for example 0.1 or less.
【0033】 ゲート電極5の表面を陽極酸化するこ
とにより、このゲート電極5を陽極酸化層6で覆う〔図
2(c)参照〕。この陽極酸化は、酒石酸が1〜5%含
まれたエチレングリコール溶液中に、対象物を浸漬する
ことにより行う。この陽極酸化層6の膜厚により、後工
程である活性層3のオフセットゲート領域の長さを管理
することができる。By anodizing the surface of the gate electrode 5, the gate electrode 5 is covered with the anodized layer 6 [see FIG. 2 (c)]. This anodic oxidation is performed by immersing the object in an ethylene glycol solution containing tartaric acid in an amount of 1 to 5%. The thickness of the anodized layer 6 can control the length of the offset gate region of the active layer 3 which is a post process.
【0034】 陽極酸化層6をマスクとして、イオン
ドーピング法により、N型不純物例えばリンを注入し、
窒素雰囲気中、450℃で熱アニールを行うことにより
拡散させて、活性層2にN型のソース領域3Bおよびド
レイン領域3Cを形成する。このソース領域3Bおよび
ドレイン領域3Cを除く活性層3の部分がチャネル領域
3Aとなる〔図2(d)参照〕。なお、イオンドーピン
グ条件としては、ドーピングガスをPH3とし、加速電
圧を60〜90KV、例えば80KVとし、ドーズ量は
1×1015〜8×1015cm-2、例えば2×1015cm
-2とする。Using the anodized layer 6 as a mask, N-type impurities such as phosphorus are implanted by an ion doping method,
In a nitrogen atmosphere, thermal annealing is performed at 450 ° C. to diffuse the active layer 2 to form an N-type source region 3B and drain region 3C in the active layer 2. The portion of the active layer 3 excluding the source region 3B and the drain region 3C becomes the channel region 3A [see FIG. 2 (d)]. As ion doping conditions, the doping gas is PH 3 , the acceleration voltage is 60 to 90 KV, for example, 80 KV, and the dose amount is 1 × 10 15 to 8 × 10 15 cm −2 , for example, 2 × 10 15 cm.
-2 .
【0035】 プラズマCVD法により、ゲート絶縁
層4の露出部分および陽極酸化層6の表面全面に、ほぼ
均一な膜厚(600nm)の酸化シリコンからなる絶縁
層7を積層する〔図2(e)参照〕。An insulating layer 7 made of silicon oxide having a substantially uniform film thickness (600 nm) is laminated on the exposed portion of the gate insulating layer 4 and the entire surface of the anodized layer 6 by plasma CVD [FIG. reference〕.
【0036】 活性層3のソース領域3Bの直上のゲ
ート絶縁層4および絶縁層7をパターニングすることに
よりコンタクトホール11を形成する。この後、絶縁層
7の表面の所要位置に前述のソース領域3Bに接続する
アルミニウムからなるソース電極8を形成する〔図2
(f)参照〕。Contact holes 11 are formed by patterning the gate insulating layer 4 and the insulating layer 7 directly above the source region 3 B of the active layer 3. Thereafter, the source electrode 8 made of aluminum and connected to the source region 3B is formed at a required position on the surface of the insulating layer 7 [FIG.
(F)].
【0037】 スピンコート法により、絶縁層7の露
出部分およびソース電極8の表面全面に、セラミックス
前駆体ポリマーの溶液例えば東燃株式会社製の東燃ポリ
シラザンを表面がほぼ平坦になるように層状(1μm)
に塗布し、これを大気雰囲気(または酸素を含む雰囲
気)において、400℃で熱処理することにより、水素
およびアンモニアを放出させて酸化シリコンに転化させ
る〔図2(g)参照〕。このときに放出される水素およ
びアンモニアは、多結晶シリコンからなる活性層3の内
部および活性層3とゲート絶縁層4との界面に存在する
シリコン原子のダングリングボンドに結合する。そのた
め、このダングリングボンドが終端することになり、禁
止帯中央付近のトラップ準位が減少する結果となる。し
かも、転化した酸化シリコンからなる保護層9の組成は
緻密になる。By a spin coating method, a ceramic precursor polymer solution, for example, Tonen Polysilazane manufactured by Tonen Co., Ltd., is layered (1 μm) on the exposed surface of the insulating layer 7 and the entire surface of the source electrode 8 so that the surface becomes substantially flat.
And heat treatment at 400 ° C. in an air atmosphere (or an atmosphere containing oxygen) to release hydrogen and ammonia and convert them into silicon oxide [see FIG. 2 (g)]. Hydrogen and ammonia released at this time are bonded to dangling bonds of silicon atoms existing inside the active layer 3 made of polycrystalline silicon and at the interface between the active layer 3 and the gate insulating layer 4. Therefore, this dangling bond is terminated, resulting in a decrease in the trap level near the center of the forbidden band. Moreover, the composition of the protective layer 9 made of the converted silicon oxide becomes dense.
【0038】 活性層3のドレイン領域3Cの直上の
ゲート絶縁層4、絶縁層7および保護層9をパターニン
グすることによりコンタクトホール12を形成する。こ
の後、保護層9の表面の所要領域に前述のドレイン領域
3Cに接続するITOからなる画素電極10を形成する
(図1参照)。Contact holes 12 are formed by patterning the gate insulating layer 4, the insulating layer 7 and the protective layer 9 directly above the drain region 3 C of the active layer 3. After that, the pixel electrode 10 made of ITO and connected to the drain region 3C is formed in a required region on the surface of the protective layer 9 (see FIG. 1).
【0039】以上説明したTFTの製造方法において、
従来方法と異なる点は、保護層9の素材を変更している
ことであり、工程としては何ら増やしていない。In the TFT manufacturing method described above,
The difference from the conventional method is that the material of the protective layer 9 is changed, and the number of steps is not increased.
【0040】なお、上記実施例の製造方法では、工程
において、ゲート絶縁層4とゲート電極5となるアルミ
ニウム層とを連続的に形成するようにしているが、これ
らは別工程で形成することもできる。また、図3に示す
ように、ゲート絶縁層4をゲート電極5の幅に合わせて
残し、他の部分を除去するようにしてもよい。In the manufacturing method of the above embodiment, the gate insulating layer 4 and the aluminum layer to be the gate electrode 5 are continuously formed in the step, but they may be formed in different steps. it can. Further, as shown in FIG. 3, the gate insulating layer 4 may be left according to the width of the gate electrode 5 and the other portions may be removed.
【0041】さらに、上記実施例のTFTでは、保護層
9を、焼成時に水素を放出するセラミックス前駆体ポリ
マーで形成しているが、それの代わりあるいはそれに加
えて、層間絶縁層であるゲート絶縁層4や絶縁層7の少
なくともいずれかを前述のセラミックス前駆体ポリマー
で形成してもよい。つまり、保護層9、ゲート絶縁層
4、絶縁層7の少なくともいずれか一つを、前述のセラ
ミックス前駆体ポリマーで形成すればよい。Further, in the TFT of the above-mentioned embodiment, the protective layer 9 is formed of a ceramic precursor polymer that releases hydrogen during firing. Instead of or in addition to this, the gate insulating layer which is an interlayer insulating layer is used. At least one of 4 and the insulating layer 7 may be formed of the above-mentioned ceramic precursor polymer. That is, at least one of the protective layer 9, the gate insulating layer 4, and the insulating layer 7 may be formed of the above-mentioned ceramic precursor polymer.
【0042】[0042]
【発明の効果】本発明では、従来のの水素化処理のよ
うに保護層の組成として必要な要素である水素を熱アニ
ールにより放出させて多結晶シリコンからなる活性層の
安定化を図ったり、あるいは、従来のの水素化処理の
ように半導体装置の構成要素に水素プラズマで水素を注
入させて半導体装置の多結晶シリコンからなる活性層の
安定化を図ったりするものではなく、要するに、層間絶
縁層の少なくとも一つまたは保護層の素材を予め必要要
素としない水素を含むセラミックス前駆体ポリマーと
し、それの形成と同時に多結晶シリコンからなる活性層
の安定化を図るものである。According to the present invention, as in the conventional hydrogenation treatment, hydrogen, which is a necessary element for the composition of the protective layer, is released by thermal annealing to stabilize the active layer made of polycrystalline silicon. Alternatively, unlike the conventional hydrogenation treatment, hydrogen is not injected into the constituent elements of the semiconductor device by hydrogen plasma to stabilize the active layer made of polycrystalline silicon of the semiconductor device. At least one of the layers or the material of the protective layer is a ceramic precursor polymer containing hydrogen which is not a necessary element in advance, and at the same time as the formation thereof, the active layer made of polycrystalline silicon is stabilized.
【0043】したがって、本発明によれば、層間絶縁層
の少なくとも一つまたは保護層を形成する過程におい
て、多結晶シリコンからなる活性層の内部およびこの活
性層とそれの上方または下方の層との界面に存在するシ
リコン原子のダングリングボンドに水素が結合されて終
端されることになるから、安定状態となり、従来のの
水素化処理のように絶縁や保護用の層の組成が不安定化
せずに済むし、また、従来のの水素化処理のように、
わざわざ別工程を増やすこともない。このため、本発明
では、多結晶シリコンからなる活性層でのトラップ準位
を無駄なく効果的に減少できるうえ、絶縁や保護用の層
本来の機能を定常的に発揮できるとともに、装置機能の
劣化を回避できるようになる。Therefore, according to the present invention, in the process of forming at least one of the interlayer insulating layers or the protective layer, the inside of the active layer made of polycrystalline silicon and this active layer and the layers above or below the active layer are formed. Hydrogen is bonded to the dangling bond of silicon atoms existing at the interface and is terminated, resulting in a stable state and destabilizing the composition of the insulating and protective layers as in the conventional hydrogenation treatment. And like traditional hydrotreating,
There is no need to increase the number of separate processes. Therefore, in the present invention, the trap level in the active layer made of polycrystalline silicon can be effectively reduced without waste, and the original function of the insulating or protective layer can be constantly exhibited and the device function is deteriorated. Will be able to avoid.
【図1】本発明の一実施例のTFTを示す断面構造図。FIG. 1 is a sectional structural view showing a TFT of an embodiment of the present invention.
【図2】同実施例のTFTの製造工程図。FIG. 2 is a manufacturing process diagram of the TFT of the embodiment.
【図3】本発明の他の実施例のTFTを示す断面構造
図。FIG. 3 is a sectional structural view showing a TFT of another embodiment of the present invention.
【図4】一般的な液晶表示装置のアクティブマトリクス
の構成を示す回路図。FIG. 4 is a circuit diagram showing a configuration of an active matrix of a general liquid crystal display device.
1 ガラス基板 2 ベースコート層 3 活性層 3A 活性層のチャネル領域 3B 活性層のソース領域 3C 活性層のドレイン領域 4 ゲート絶縁層(層間絶縁層) 5 ゲート電極 6 陽極酸化層 7 絶縁層(層間絶縁層) 8 ソース電極 9 保護層 10 画素電極 40 TFT DESCRIPTION OF SYMBOLS 1 Glass substrate 2 Base coat layer 3 Active layer 3A Channel region of active layer 3B Source region of active layer 3C Drain region of active layer 4 Gate insulating layer (interlayer insulating layer) 5 Gate electrode 6 Anodized layer 7 Insulating layer (interlayer insulating layer) ) 8 Source electrode 9 Protective layer 10 Pixel electrode 40 TFT
Claims (5)
層間絶縁層、金属層ならびに保護層から構成される半導
体装置であって、 該層間絶縁層の少なくとも一つまたは保護層が、焼成に
より水素を放出してセラミックスに転化するセラミック
ス前駆体ポリマーにより形成されている、ことを特徴と
する半導体装置。1. A semiconductor device comprising an active layer made of polycrystalline silicon, a plurality of interlayer insulating layers, a metal layer and a protective layer, wherein at least one of the interlayer insulating layers or the protective layer is hydrogenated by firing. A semiconductor device, which is formed of a ceramic precursor polymer that emits and converts into ceramics.
トリクスのスイッチング素子および該スイッチング素子
を駆動するドライバ回路を構成する素子とされる半導体
装置であって、 液晶駆動用電極と他の電極とを絶縁する絶縁層が、焼成
により水素を放出してセラミックスに転化するセラミッ
クス前駆体ポリマーにより形成されている、ことを特徴
とする半導体装置。2. A semiconductor device comprising a switching element of a switching matrix for driving a liquid crystal layer and an element constituting a driver circuit for driving the switching element, wherein a liquid crystal driving electrode and another electrode are insulated from each other. The semiconductor device is characterized in that the insulating layer is formed of a ceramics precursor polymer that releases hydrogen by firing to be converted into ceramics.
i、N、Hを主成分とするものであり、その焼成が酸素
を含む雰囲気中で行われるものである、請求項1または
2の半導体装置。3. The ceramic precursor polymer is S
3. The semiconductor device according to claim 1, wherein i, N, and H are the main components, and the firing is performed in an atmosphere containing oxygen.
層間絶縁層、金属層ならびに保護層から構成される半導
体装置についての前記層間絶縁層の少なくとも一つまた
は保護層を形成する方法であって、 下地層上に、焼成により水素を放出してセラミックスに
転化するセラミックス前駆体ポリマーの溶液を層状に塗
布する工程と、 この塗布した溶液を焼成することにより、セラミックス
に転化させるとともに、焼成時に放出される発生ガスに
より前記下地層を水素化処理する工程と、 を含むことを特徴とする半導体装置の製造方法。4. A method of forming at least one of said interlayer insulating layers or a protective layer for a semiconductor device comprising an active layer made of polycrystalline silicon, a plurality of interlayer insulating layers, a metal layer and a protective layer. , A step of applying a layered solution of a ceramics precursor polymer that releases hydrogen to convert it to ceramics by firing on the underlayer, and converts the applied solution into ceramics by firing and releases it during firing And a step of hydrogenating the underlayer with the generated gas.
は、Si、N、Hを主成分とするものであり、前記焼成
工程は、酸素を含む雰囲気中で行うものである、請求項
4の半導体装置の製造方法。5. The semiconductor device according to claim 4, wherein the ceramic precursor polymer solution contains Si, N, and H as main components, and the firing step is performed in an atmosphere containing oxygen. Manufacturing method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4409095A JPH08242000A (en) | 1995-03-03 | 1995-03-03 | Semiconductor device and fabrication thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4409095A JPH08242000A (en) | 1995-03-03 | 1995-03-03 | Semiconductor device and fabrication thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08242000A true JPH08242000A (en) | 1996-09-17 |
Family
ID=12681930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4409095A Pending JPH08242000A (en) | 1995-03-03 | 1995-03-03 | Semiconductor device and fabrication thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08242000A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6429456B1 (en) | 1997-04-23 | 2002-08-06 | Nec Corporation | Thin-film transistor elements and methods of making same |
CN105206677A (en) * | 2015-07-03 | 2015-12-30 | 友达光电股份有限公司 | Oxide semiconductor thin film transistor and manufacturing method thereof |
-
1995
- 1995-03-03 JP JP4409095A patent/JPH08242000A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6429456B1 (en) | 1997-04-23 | 2002-08-06 | Nec Corporation | Thin-film transistor elements and methods of making same |
US6566174B1 (en) | 1997-04-23 | 2003-05-20 | Nec Corporation | Thin-film transistor elements and methods of making same |
CN105206677A (en) * | 2015-07-03 | 2015-12-30 | 友达光电股份有限公司 | Oxide semiconductor thin film transistor and manufacturing method thereof |
CN105206677B (en) * | 2015-07-03 | 2018-10-12 | 友达光电股份有限公司 | Oxide semiconductor thin film transistor and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6133620A (en) | Semiconductor device and process for fabricating the same | |
EP0532314B1 (en) | A semiconductor device and a process for fabricating same | |
US20040171236A1 (en) | Method for reducing surface roughness of polysilicon films for liquid crystal displays | |
JPH10178170A (en) | Semiconductor device and its manufacture | |
JP2004063845A (en) | Manufacturing method of thin-film transistor, manufacturing method of flat panel display device, the thin-film transistor, and the flat panel display device | |
JPH08242000A (en) | Semiconductor device and fabrication thereof | |
JP4421632B2 (en) | Method for manufacturing semiconductor device | |
JPH06260644A (en) | Manufacture of semiconductor device | |
JPH0656856B2 (en) | Method for manufacturing semiconductor device | |
JP2006229044A (en) | Semiconductor device | |
JP2508601B2 (en) | Field effect thin film transistor | |
JPH0613607A (en) | Polycrystalline silicon thin-film transistor | |
JPH06163588A (en) | Manufacture of thin-film transistor | |
JP3016486B2 (en) | Thin film transistor | |
JPH06338614A (en) | Thin-film transistor and manufacture thereof | |
JPH1146000A (en) | Thin film transistor and manufacture thereof | |
JP2005311105A (en) | Thin-film transistor and its fabrication process | |
KR100359022B1 (en) | Method for Fabricating Poly Silicon Of Thin Film Transistor | |
KR100323736B1 (en) | Thin film transistor and fabricating method thereof | |
KR100686339B1 (en) | Thin Film Transistor using Metal Induced Crystallization and method of fabricating the same and Active Matrix Flat Panel Display using said Thin Film Transistor | |
JP3123182B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3162897B2 (en) | Thin film transistor and method of manufacturing thin film transistor | |
JPH05291294A (en) | Manufacture of thin film transistor | |
JPH06209012A (en) | Manufacture of semiconductor device | |
JPH07122752A (en) | Manufacture of thin film transistor |