JPH08237201A - 光学式パケット切換システム - Google Patents

光学式パケット切換システム

Info

Publication number
JPH08237201A
JPH08237201A JP28763095A JP28763095A JPH08237201A JP H08237201 A JPH08237201 A JP H08237201A JP 28763095 A JP28763095 A JP 28763095A JP 28763095 A JP28763095 A JP 28763095A JP H08237201 A JPH08237201 A JP H08237201A
Authority
JP
Japan
Prior art keywords
stage
output
switch
module
packet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28763095A
Other languages
English (en)
Other versions
JP3705851B2 (ja
Inventor
Christian Guillemot
クリスチャン、ギユモ
Slimane Loualiche
スリマンヌ、ルアリッシュ
Fabrice Clerot
ファブリス、クレロ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CENTRE NAT ETD TELECOMM
Orange SA
France Telecom R&D SA
Original Assignee
CENTRE NAT ETD TELECOMM
France Telecom SA
Centre National dEtudes des Telecommunications CNET
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CENTRE NAT ETD TELECOMM, France Telecom SA, Centre National dEtudes des Telecommunications CNET filed Critical CENTRE NAT ETD TELECOMM
Publication of JPH08237201A publication Critical patent/JPH08237201A/ja
Application granted granted Critical
Publication of JP3705851B2 publication Critical patent/JP3705851B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • H04L49/106—ATM switching elements using space switching, e.g. crossbar or matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5603—Access techniques
    • H04L2012/5604—Medium of transmission, e.g. fibre, cable, radio
    • H04L2012/5605—Fibre
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062—Network aspects
    • H04Q11/0066—Provisions for optical burst or packet networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H04Q2011/0007—Construction
    • H04Q2011/0011—Construction using wavelength conversion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H04Q2011/0007—Construction
    • H04Q2011/0013—Construction using gating amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H04Q2011/0007—Construction
    • H04Q2011/0015—Construction using splitting combining
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H04Q2011/0007—Construction
    • H04Q2011/002—Construction using optical delay lines or optical buffers or optical recirculation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H04Q2011/0007—Construction
    • H04Q2011/0022—Construction using fibre gratings
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H04Q2011/0037—Operation
    • H04Q2011/0039—Electrical control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H04Q2011/0052—Interconnection of switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Optical Communication System (AREA)

Abstract

(57)【要約】 【解決手段】 本発明は各光パケットの経路を識別する
ための手段（１２）と、任意の入力（Ｅ）に入る各パケ
ットをその経路に対応する出力（Ｓ）に方向づける手段
（１２）と、光信号が選択的に通る遅延線（１４）を含
み、一つの入力（Ｅ）に入る夫々の光パケットを一つの
選ばれた遅延線（１４）に方向づけるようになった第１
ステージ（１０）と、その遅延線（１４）の出力に接続
して光パケットを決定された経路に対応する出力（Ｓ）
に選択的に方向づけるようになった第２ステージ（２
０）と、出力第３ステージ（３０）を含むことを特徴と
する光信号スイッチに関する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は光通信に関する。
【０００２】詳細には、本発明は光信号切換装置に関す
る。
【０００３】情報を運ぶための光信号の使用は非常に興
味のある期待を与えるものである。
【０００４】
【従来の技術】特に、光ファイバの帯域幅、減衰および
電極干渉特性に対する不感性は非常に高いビット速度の
伝送系の実現を可能にするものであり非常に高い伝送品
質をもたらすものである。更に、半導体またはドーピン
グした光ファイバ増幅器及び波長変換器のような光学的
要素の最近の発展は複数のユーザー間の光ファイバの帯
域幅（約１０12Ｈｚ）の効果的な分割により光学技術の
役割を点から点への伝送から高ビット速度の遠隔通信回
路網への拡張を可能にしている。
【０００５】光ファイバ遠隔通信回路網はその回路網の
ノードに“スイッチ”、すなわち複数の入力の内の一つ
に入る入力光信号を使用可能な複数の出力チャンネルの
内の選ばれた一つに向けるための手段、を含む種々の信
号処理手段を必要とする。
【０００６】光信号スイッチは将来の光遠隔通信回路網
の一つの重要な要素である。
【０００７】すべての国際的な運輸業者および装置の製
造者は現在光通信を非常に積極的に研究している。
【０００８】光信号の高速スイッチングについて多くの
提案がすでになされている。
【０００９】特に光回路網において送信者と受信者の間
で光−電気変換を用いずに光の形での情報の経路指定を
可能にする多くの形式のスイッチがすでに提案されてい
る。
【００１０】更に詳細には、本発明はパケットとして組
織化された光信号を伝送するように設計された回路網の
分野に関する。
【００１１】切換えられるべきこれらパケットは通常夫
々がヘッダすなわち経路指定アドレスとペイロードとを
含んでいる。ヘッダは宛先のアドレスサービスおよび管
理情報のようなパケットの経路に関する情報、と誤修正
コードとを含んでいる。
【００１２】真の光メモリがない場合には透明光スイッ
チ、すなわち光−電気変換を行わないスイッチ、に二つ
の問題が生じる。
【００１３】まず、情報は記憶されず、単に光ファイバ
遅延線で遅延されるだけである。複数のパケットが同時
に同一の出力をアクセスするとき生じるアドレスコンフ
リクトはこれら遅延線を用いて解決しなければならな
い。
【００１４】第二に、メモリがないことはペイロードビ
ットの再生がないということである。ペイロードはそれ
故能動素子を通るとき信号対雑音比が連続的に劣化し、
スイッチの実効透明度の事実上の制限となる。
【００１５】光スイッチについては多くの文献がある。
【００１６】Ｊ．Ｂ．ヤコブ、Ｊ．Ｍ．ガブリアゲスの
文献“ＡＴＭアプリケーション用の非常に高ビット速度
の光スイッチ”、コミュニケーション・アンド・トラン
スミッションNo. ２，５（１９９４）は例えばＡＴＭ
（非同期転送モード）パケット光スイッチを示してい
る。このスイッチの設計は波長変換による出力の選択を
行った後に出力アドレスコンフリクトの問題を解決す
る。それらの宛先に対応する一つの波長でコード化した
後、コンフリクトするパケットが光ゲートから構成され
るバニアン型回路網を介してＱ本の光ファイバ遅延線を
アクセスする。この回路網は１個の入力とＱ個の出力を
有するＮ個のカプラと、Ｎ・Ｑ個の光ポートと、Ｎ個の
入力と１個の出力を有するＱ個のカプラと、を含んでい
る。各遅延線は一時に数波長を受け持つことが出来る。
これら遅延線の出力は星型カプラの入力に接続する。こ
のカプラの出力は専用の光フイルタを介してそのスイッ
チの夫々の出力に送られる。遅延線へのアクセスを与え
るこの回路網内の信号劣化のために時間遅延の最大値は
光パケットの期間すなわち“パケット時間”の１６倍で
ある。この値はＡＴＭモードでの電子的スイッチング用
の目安に合致するに充分な低いパケット損失率を与えな
い。更に、信号の劣化は同一のパケットが数個のスイッ
チを次々に通ることを不可能にし、透明な光パケット回
路網の設計を不可能にする。
【００１７】Ｓ．クロヤナギの文献“ホトニック・ＡＴ
Ｍ・スイッチング・ネットワーク”、ホトニックスイッ
チングについてのトピカルミーティング参照番号１４Ｂ
２，神戸，日本，１２−１４，１９９０年４月，はホト
ニックスイッチングマトリクスを示しており、このマト
リクスはａ）マトリクスのｎ個の入力の夫々にあって、
セルヘッダに含まれる仮想チャンネルまたは仮想回路グ
ループラベルを読取ることによりその入力に入るセルを
識別しそして各セルの波長をそのマトリクスの出力に対
応する波長に変換するための入力インターフェースモジ
ュール、ｂ）夫々ディフューザとフイルタを含み、セル
をそれらの波長に従ってマトリクスの出力に分配するた
めのセルセレクタ、およびｃ）各出力について、同一の
出力にアドレスされそしてその出力へのアクセスについ
てコンフリクトするセルを記憶するための光バッファ部
材、を含んでいる。詳細には、これらバッファメモリの
夫々はｎ個の光メモリを含み、これらメモリは１個のセ
ルに等しい容量を有しそして１本の光遅延線とスペクト
ル分割切換えの原理を用いるｎ×ｍスイッチを含んでい
る。このｎ×ｍスイッチは各セルの波長をセル毎に変換
する波長変換器と、合成器と、ディフューザと各セルを
これら光メモリの内の１個に方向づけるように調整され
たフイルタを含む。直列に接続されるこれら光メモリは
一つのセルの期間の０倍からｍ倍の間の時間遅延を可能
にする。
【００１８】文献ＦＲ−Ａ−２６７２１７２は光ファイ
バに非同期的に時分割多重化された固定長のセルの形で
データを切換えるためにｎ個の入力端子とｎ個の出力端
子を有するホトニックスイッチングマトリクスの原理に
もとづく他の例を示しており、これは − このマトリ
クスの一つの入力に与えられる各セルに一つの波長を割
当てるためにこのマトリクスの夫々の入力に設けられた
複数の波長変換器、 − 各セルを、ｋを整数そしてＴを一つのセルの期間と
して０とｋ・Ｔの間で選ぶことの出来る時間だけ記憶す
るためにこのマトリクスの出力のすべてに共通の１個の
光バッファメモリ、 − このマトリクスの各出力についてのフイルタを含
み、一つの与えられた波長を有するセルのみを一つの与
えられた出力に通りうるようにするスペーススイッチン
グステージ、 − 各セルについてそれがアドレスされるこのマトリク
スの出力を指示する方向づけ情報にもとづき上記変換器
とバッファメモリを制御すると共に各出力について待ち
行列を構成して同一の出力に切換えられるべき２個のセ
ル間のコンフリクトを回避するようにバッファメモリ内
の各セルの記憶時間を選択するための制御手段、を含
み、このバッファメモリが − ０からｋ・Ｔの時間遅延を与えると共に上記スペー
ススイッチングステージの入力に接続する出力を有する
ｋ＋１本の遅延線、 − 夫々がｎ個の入力と１本の遅延線の入力に接続する
１つの出力を有するｋ＋１個のコンバイナ、 − 夫々がバッファメモリの一つの入力を構成する一つ
の入力とｋ＋１個の出力を有するｎ個のディフューザ、 − 夫々ｎ個のディフューザの１個の一つの出力を上記
コンバイナの内の１個の一つの入力に接続しそして各デ
ィフューザが一つの任意の与えられた時点で一つのコン
バイナにのみ接続されるように上記制御手段により制御
される（ｋ＋１）・ｎ個の光ゲート、を含むごとくなっ
ている。
【００１９】文献ＵＳ−Ａ−５００５１６７および文献
テクニカルダイジェスト、オプティカルファイバコミュ
ニケーションコンファレンス，２−７，１９９２年２
月，ｖｏｌ．５，ページ５８，サンホセ，米国，ＸＰ３
４１５９２のＡ．キスネロス“ラージ・スケール・ＡＴ
Ｍスイッチング・アンド・オプチカル・テクノロジ”は
夫々の入力に関連する一つの与えられた波長についての
一群のセンダ／コーダと、星形カプラと、出力において
一つの特定の波長に同調可能な一群のレシーバ／デコー
ダを含む光スイッチを示している。アドレスコンフリク
トは使用可能な出力に従って再経路指定を行うことによ
り管理される。Ｍ．カルサバラ他の文献“オプチカル−
ファイバーループ・メモリ・フォー・マルチウェーブレ
ングス・パケット・バッファリング・イン・ＡＴＭ・ス
イッチング・アプリケーションズ”，ＯＦＣ９３，サン
ホセ，米国、１９９３は循環メモリを示している。この
メモリは“パケット時間”に等しい時間遅延に対応する
光ファイバループを含んでいる。このループ内の各回路
は２×２パッシブカプラと半導体光増幅器を通じて光パ
ケットを“パケット時間”だけ遅延させる。このループ
内の信号の劣化は回路の数を１２個に制限するが、約５
０個の場合には損失率は１０-9となる。
【００２０】同じ形式のメモリがＷ．ピーパーの文献
“インベスチゲーション・オブ・クロストーク・インタ
ーフェアレンス・イン・ア・ファイバ・ループ・オプチ
カル・バッファ”，エレクトロニクス・レターズ２８，
４３５（１９９４）に、光増幅器の動作条件が異るもの
として最近提案された。実験的に明らかとされたパケッ
トの回路の数は２３個まで増加されており、この数が４
０まで増加可能と主張されている。ここでも、信号の劣
化は、５０“パケット時間”の程度の待ち時間の達成は
困難であり、いずれにしてもそのような循環ループの、
それ故、それらが支持するスイッチのカスケードの可能
性の問題が生じる。
【００２１】Ａ．Ｅ．エクベルク他の文献“エフェクツ
・オブ・アウトプット・バッファ・シェアリング・オン
・バッファ・リクワイアメンツ・イン・アン・ＡＴＤＭ
・パケット・スイッチ”，ＩＮＦＯＣＯＭ '８８，４５
９、１９８８は出力ゲート間で共通のメモリを共用する
ことにもとづくＡＴＤＭ（非同期時分割多重化）に合致
する光パケットスイッチングシステムにおいて一つの与
えられた任意の時点で占有される出力ゲートの数の分布
を評価するための数字的解析を提案している。
【００２２】文献ＥＰ−Ａ−０３３５５６２およびＥＰ
−Ａ−０５７４８６４はネットワークを介して同一の経
路を通るべき光パケットを累積する手段、結果的なアグ
レゲート（aggregate ）をコンパクト化する手段およ
び、各出力にあってこれらアグリゲートを拡張し種々の
パケットを分離する手段を含むスイッチを開示してい
る。
【００２３】文献ＵＳ−Ａ−４９１２７０６は他のスイ
ッチであって、宛先によりグループ化されたパケット
が、各入力が任意の選択された出力に結合しうるよう
に、カプラーからなる入力／出力マトリクスに加えられ
る。
【００２４】文献ＥＰ−Ａ−０２８２０７１およびＥＰ
−Ａ−０３３４０５４は電子的制御モジュールにより制
御される光スイッチマトリクスを示している。
【００２５】文献ＥＰ−Ａ−０２２３２５８は入力光マ
ルチプレクサとそれに続く第１波長スイッチング段およ
びスペーススイッチング段を含むスイッチを示してお
り、このスペーススイッチング段の出力は出力光マルチ
プレクサに接続する。この波長スイッチング段とスペー
ススイッチング段は中央プロセサにより制御される。こ
のシステムは更に複数の基準波長を発生するようになっ
た出力マルチプレクサを含む発生器を備えている。
【００２６】
【発明が解決しようとする課題】本発明の目的は周知の
光パケットスイッチを改良することである。
【００２７】本発明の主目的はペイロードからみた能動
要素の数が最少となるように遅延線によりアドレスコン
フリクトを解決することの出来る光パケットスイッチを
提供することである。
【００２８】本発明の他の目的は非同期転送モード（Ａ
ＴＭ）パケットネットワークについて定義される目安、
すなわち０．８より小さい入力ポート当りのパケットの
平均存在確率について１０-9より小さいパケット損失率
であって、種々の入力ポートへのパケットの連続した到
達が互いにそして時間的に相関しないこと、に合致する
光パケットスイッチを提供することである。
【００２９】
【課題を解決するための手段】これら目的は本発明によ
れば、夫々がその経路とペイロードに関する情報を含む
ヘッダを含む複数のパケットへと組織化された光信号用
のＮ個の入力とＰ個の出力を有する光スイッチであっ
て、 − 各光パケットのヘッダを読取りそして対応する経路
を識別するための手段、 − 任意の入力に入る各パケットを、そのパケットのヘ
ッダにより決定される経路に対応する出力へと方向づけ
るためのオリエンテーション及び結合手段、 − 複数のパケットが同時に同一の出力へのアクセスを
要求するときに生じる経路指定コンフリクトを管理する
ために光信号が選択的に通るようになった遅延線、を含
み、 − 一つの入力に入る各光パケットを選ばれた一本の遅
延線に向け、経路指定のコンフリクトを避けるために上
記パケットの時間再組織を可能にする時間遅延を各パケ
ットに指定するようになった時間第１ステージであって
Ｘ群の平均ｒ／Ｘ個の遅延線からなるＮグループとＸ群
の平均ｒ／Ｘ個の遅延線の内の選ばれた一つに受信した
夫々の光パケットを方向づけるようになったＮ個の経路
モジュールとを含む時間第１ステージ、 − 上記第１ステージの遅延線の出力側に結合し、光パ
ケットを各パケットのヘッダにより決定される経路に対
応する出力に選択的に方向づけるようになったスペース
切換第２ステージ、 − 出力第３ステージ、を特徴として含む光スイッチに
より構成される。
【００３０】上記第３ステージは完全に受動型である。
あるいは第３ステージは、必要であれば第２ステージ後
に一つの共通の出力をアクセスするパケットの時間順位
を限定するように適用することが出来る。
【００３１】
【発明の実施の形態】
（図１）図１に示すスイッチの一般的な構造をまず説明
する。
【００３２】図１に示す、本発明による光パケットスイ
ッチＣはＮ個の入力端子Ｅ１，Ｅ２，…Ｅi ，…Ｅn と
Ｐ個の出力端子Ｓ１，Ｓ２，…Ｓi ，Ｓp を含む。前述
のように、ＰはＮに等しくてもよいが、そうでなくては
ならないものではない。ＰはＮと異るもの、特にＰ＞Ｎ
であってもよい。スイッチＣはクロス（Clos）ネットワ
ークとされる。このネットワークは三つのステージ１
０，２０，３０と擬似ランダムアクセスメモリを含む。
【００３３】すなわち、時間スイッチング第１ステージ
１０はＮ個の経路指定モジュール１２1 −１２n と夫々
ｒ本の遅延線１４からなるＮ個のグループを含む。各遅
延線１４は好適には光ファイバである。夫々ｒ本の遅延
線１４からなるＮ個のグループにはＮ個の経路指定モジ
ュール１２が夫々関連する。Ｎ個のモジュール１２1−
１２n の入力端子は入力端子Ｅ１−Ｅn に夫々接続し、
そして入力端子Ｅ１−Ｅn に入る光パケットをモジュー
ル１２1 −１２n の夫々の出力でアクセス可能なｒ本の
遅延線１４から選ばれた１本に方向づけるようになって
いる。
【００３４】図２に関連して明らかになるものがある
が、第１ステージ１０はまた、いくつかの実施例ではス
ペーススイッチングステージであってもよい。
【００３５】図１は第１モジュール１２1 に関連する光
遅延線１４1 ・１，１４1 ・２，…１４1 ・ｊ，…，１
４1 ・ｒを示す。
【００３６】同様に遅延線１４n ・１，１４n ・２，
…，１４n ・ｊ，…，１４n ・ｒは最後のモジュール１
２n に関連する。
【００３７】スイッチＣは更に、各光パケットのヘッダ
を読取りそして対応する経路を識別する手段を含む。制
御ユニット４０により適用されて解釈されるこの識別
は、入力端子Ｅ１−Ｅn の一つに入る各光パケットが、
それらパケットが時間的に再組織されて経路コンフリク
トを回避出来るように各パケットに時間遅延を割当てる
ごとくに一本の選ばれた遅延線１４に向けられるように
経路指定手段１２を制御するために用いられる。
【００３８】すなわち、各手段１２は好適には波長変換
モジュール１００と波長感応受動経路指定手段１１０を
含む。
【００３９】このように本発明の好適な実施の形態では
第１ステージ１０はＮ個の経路モジュール１２の夫々に
一体化されるＮ個の波長変換モジュール１００と、各モ
ジュール１００に夫々関連する夫々ｒ本の遅延線１４か
らなるＮ個のグループとを含み、各波長変換モジュール
１００はＮ個の入力端子Ｅ１−Ｅn の内の１個に入る光
パケットの波長を、ｒ個の使用可能な波長から選ばれた
一つの波長に置き換えるようになっている。各モジュー
ル１２は各変換モジュール１００の出力に夫々波長感応
受動経路指定手段１１０を含み、そのモジュールからの
各パケットをその置換波長により、ｒ本の関連する遅延
線１４の内の１本に方向づける。
【００４０】更に本発明によれば、Ｎ個のグループの夫
々において、ｒ本の遅延線１４は好適には線毎に異る光
学時間遅延を与えるものである。
【００４１】各モジュールに一体化される波長変換モジ
ュール１００と波長感応受動経路指定手段１１０の好適
な実施の形態を図６について説明する。
【００４２】第２ステージ２０は第１ステージ１０の遅
延線１４の出力に接続し、そして光パケットを、その夫
々のヘッダにより決定される経路に対応する出力端子Ｓ
１−Ｓp に選択的に方向づけるようにする。第２ステー
ジ２０と第３ステージ３０は夫々Ｐ本の光ファイバ２４
からなるｒ個のグループにより接続される。それ故第２
ステージ２０は好適にはｒ個の経路モジュール２２1 ，
２２2 ，…，２２i ，…，２２r に関連する夫々ｐ本の
光遅延線２４からなるｒ個のグループを含む。
【００４３】夫々の経路モジュール２２の入力端子は夫
々出力端子Ｓ1 −Ｓp の１本に接続するＰ本の光遅延線
２４の１本の入力端子に接続するＮ本のファイバ１４の
出力端子に接続する。
【００４４】図１は第１経路モジュール２２1 に関連す
る２４本の光ファイバ２４1 ・１，２４1 ・２，…２４
1 ・ｉ，…，２４1 ・Ｐを示す。またこれは最後の経路
モジュール２２r に関連する光ファイバ２４r ・１，２
４r ・２，…２４r ・ｉ，…，２４r ・Ｐを示す。
【００４５】詳細には、本発明の好適な実施の形態では
第２ステージ２０はそれ故ｒ個の波長変換モジュール２
００と、夫々Ｐ本の光ファイバ２４からなるｒ個の遅延
線グループと、ｒ個の波長感応受動経路指定手段２００
とを含み、夫々の波長変換モジュール２００の入力はマ
ルチプレクサ２２０を介してＮ個の入力の夫々からのＮ
本の遅延線１４の出力に接続して１本の遅延線１４から
の一つの光パケットの波長をＰ個の使用可能な波長の内
の選ばれた一つに置き換えるようになっており、各グル
ープ内のＰ本の光ファイバ２４はその入力側で第２ステ
ージの夫々の変換モジュール２００にそして出力側でス
イッチのＰ個の出力の１個に接続しており、ｒ個の波長
感応受動経路指定手段２１０は第２ステージの各変換モ
ジュール２００の出力に接続してそのモジュールからの
各パケットをその置換された波長に従ってＰ本の関連す
る光ファイバ２４の１本に向けるようになっている。
【００４６】第３ステージの機能は光ファイバ２４を、
必要であれば第２ステージ２０後に同一出力端子Ｓにア
クセスするｍ個のパケットの時間順位を決定するために
出力端子Ｓに接続することである。ここにおいてｍは、
このスイッチが経路コンフリクトを解決しなければなら
ないパケット時間で入力または出力当りの平均瞬間深さ
を表わす。これらｍ個のパケットは異る入力Ｅから入り
うる。その場合にはこれらパケットは必然的に異る発呼
者に属するものであり、それらの順序は重要でない。こ
れらパケットが同一入力から入るとすれば、それらの入
る順序は変更ではなく、保存されねばならない。
【００４７】従って、Ｎ・ｍのすべての順序をつけるた
めに不可避である第３ステージ３０のマトリクスはこの
場合省略されうる。その理由はパケットの第３ステージ
３０の到着順位はスイッチ出力で保持されるからであ
る。
【００４８】従って、本発明によれば、第３ステージ３
０は好適にはＰ個の受動マルチプレクサまたはカプラ３
２1 ，３２2 ，…３２i ，…３２p の形をとる。各カプ
ラまたはマルチプレクサ３２はｒ個の入力と１個の出力
を有する。各カプラまたはマルチプレクサ３２のｒ個の
入力は第２ステージのｒ個の経路モジュール２２からの
光ファイバ２４の出力に夫々接続する。 （図２）図２に示す実施の形態を次に説明する。
【００４９】この実施の形態は特に大型スイッチ用であ
る。これは所要の波長の数を小さくしそして特にこれに
関しての第１および第２ステージ間によりよいバランス
をもたらすものである。
【００５０】図２はクロスネットワークとして組織され
たＮ個の入力Ｅ１，Ｅ２，…Ｅk ，…Ｅn とＰ個の出力
Ｓ１，Ｓ２，…Ｓi ，…Ｓp を有し、そして３つのステ
ージ１０，２０，３０および１個の擬ランダムアクセス
メモリを有する光パケットスイッチＣを示す。
【００５１】ここでもＰはＮと等しくてもよいが、そう
でなくてもよい。
【００５２】図２において、第１ステージ１０はＮ個の
経路モジュール１２を含む時間スイッチングステージで
ある。これらＮ個のモジュール１２はクロスネットワー
クのアーキテクチュアに従うために、夫々、Ｘ個のモジ
ュール１２を含むＮ／Ｘ個のブロック１３へと組織化さ
れる。各モジュール１２は第２ステージ２０のｒ個のブ
ロックをアクセスするためにｒ個の波長を有する。第１
ステージ１０も夫々ｒ本の遅延線１４からなるＮ個の遅
延線グループを含む。Ｎ個の遅延線１４のグループはＮ
個の経路モジュール１２と夫々関連する。これらＮ個の
グループ内のｒ本の遅延線１４は第１ステージ１０にお
けるＸ個の出力群の内の１つの選択および各群内で平均
ｒ／Ｘ本の遅延線１４の内の１本の選択を可能にするた
めに、ｒ／Ｘが整数でない場合には夫々平均でｒ／Ｘ本
の遅延線１４からなるＸ個の群に分割される。Ｎ個の経
路モジュール１２1 −１２n の入力は入力Ｅ１−Ｅn に
夫々接続しそして入力Ｅ１−Ｅn に入る光パケットを各
モジュール１２の出力において使用可能なｒ本の遅延線
１４の内の選ばれた１本に方向づけるようにする。
【００５３】Ｘ＝２の場合を示す図２において、第１モ
ジュール１２1 に関連する遅延線１４1 ・１−１４1 ・
ｉは第１群に属し、同じ第１モジュール１２1 に関連す
る遅延線１４1 ・ｊ＝１４1 ・ｒは第２群に属する。
【００５４】同様に、モジュール１２k に関連する遅延
線１４k ・１−１４k ・ｉは第１群に、そのモジュール
１２k に関連する線１４k ・ｊ−１４k ・ｒは第２群に
属する。
【００５５】図２のスイッチＣは各光パケットのヘッダ
を読取り、図１について述べたように制御手段４０によ
り適用され解釈される対応する経路を識別する手段を含
んでいる。
【００５６】また各経路モジュール１２は好適には波長
変換モジュール１００と波長感応受動経路指定手段１１
０を含む。
【００５７】このように、図２において、第１ステージ
１０はＮ個の経路モジュール１２の夫々に一体化される
Ｎ個の波長変換モジュール１００と、夫々が夫々の変換
モジュール１００に関連しそして夫々平均ｒ／Ｘ本の遅
延線１４からなるＸ群へと分割される夫々ｒ本の遅延線
１４からなるＮ個の遅延線グループを含み、夫々の波長
変換モジュール１００がＮ個の入力Ｅ１−Ｅｎの一つに
入る一つの光パケットの波長をｒ個の使用可能な波長の
内の選ばれた一つに変換する。そして各モジュール１２
は各変換モジュール１００の入力に波長感応受動経路指
定手段１１０を有し、そのモジュールからの各パケット
をその変換された波長に従ってｒ本の関連する遅延線１
４の内の一本に向けるようにしている。
【００５８】第２ステージ２０はスペーススイッチング
ステージである。これは夫々がＹ＝Ｎ／ｒ個の変換モジ
ュール２２からなるｒ個のブロック２３へと分割される
Ｎ個の変換モジュール２２を含む。ここでｒは２・ｍ・
Ｘ−１以上であり、ｍは使用される時間窓に関連するパ
ラメータである。各モジュール２２は出力選択のために
Ｐ／Ｘ個の波長を有しその入力はｒ本の遅延線１４に接
続する。
【００５９】第２ステージ２０は第１ステージ１０から
の遅延線１４の出力に接続し光パケットを各パケットの
ヘッダによりきまる経路に対応する出力Ｓ１−Ｓｐに向
けるように作用する。
【００６０】各入力Ｅはどのブロック２３に対しても１
個のポートを有する。
【００６１】ＸはＹと同じでよいがそうでなくともよ
い。
【００６２】第２ステージ２０と第３ステージ３０は夫
々Ｐ／Ｘ本の光ファイバ２４からなるＮ個の光ファイバ
グループにより接続される。かくして、第２ステージ２
０は好適にはＮ個の経路モジュール２２1 ，２２2 ，
…，２２i ，…，２２n に関連する、夫々Ｐ／Ｘ本の光
ファイバ２４からなるＮ個の光ファイバグループを含
む。
【００６３】各経路モジュール２２の入力端子はｒ個の
モジュール１２からのｒ本の遅延線１４の出力端子に接
続する。各経路モジュール２２は夫々が出力端子Ｓに接
続するＰ／Ｘ本の光ファイバ２４の内の一本の出力端子
に接続するＰ／Ｘ個の出力端子を有する。
【００６４】図２は第１経路モジュール２２1 に関連す
る光ファイバ２４1 ・１，２４1 ・２，…，２４1 ，
ｉ，…，２４1 ・Ｐ／Ｘおよび最後の経路モジュール２
２n に関連する光ファイバ２４n ・（Ｘ−１）（Ｐ／
Ｘ）＋１，２４n ・ｊ，…，２４n ・ｐを示す。
【００６５】詳細には、第２ステージ２０において、Ｎ
個のモジュール２２は第１ステージ１０からのＸ群の遅
延線１４に関連するＸ群に分割され、そして各群におい
てＮ／Ｘ個のモジュール２２が光ファイバ２４によりＰ
／Ｘ個の出力端子Ｓに夫々接続する。
【００６６】第２ステージ２０のＮ／Ｘ個のモジュール
２２の群はブロック２３の整数に必ずしも対応しなくて
もよい。
【００６７】Ｎ／Ｘ個の第１モジュール２２は第１形式
の出力端子に割当てられ、次のＮ／Ｘ個のモジュール２
２は第２形式の出力端子に割当てられ、以下同様にして
Ｘ個の形式の出力端子に割当てられる。このように、各
入力端子Ｅはすべての形式の出力端子Ｓに関連するモジ
ュール２２に対するポートを有する。
【００６８】例えば、Ｘ＝Ｙ＝２とすると、第２ステー
ジ２０の経路モジュール２２の前半を出力端子Ｓの前半
（あるいは偶数番号の出力端子Ｓ）に接続し、後半のモ
ジュール２２を後半の出力端子Ｓ（または奇数番号の出
力端子Ｓ）に接続することが出来る。この構成は大型ス
イッチに適用しうるものであるが、必要な波長の数を減
少させるものである。
【００６９】更に詳細に述べると、図２に示す本発明の
好適な実施の形態において、第２ステージ２０は、夫々
が入力側でマルチプレクサ２２０を介して、ｒ個の入力
端子からのｒ本の遅延線１４の出力端子に接続し、そし
てこのように１本の遅延線１４から入る光パケットの波
長をＰ／Ｘ個の使用可能な波長の内の選ばれた１つに変
換する夫々Ｙ個の波長変換モジュール２００のｒ個のブ
ロック２３と、入力側において第２ステージの夫々の変
換モジュール２００に関連し出力側でこのスイッチのＰ
／Ｘ個の出力端子の一つに関連する夫々Ｐ／Ｘ本の光フ
ァイバ２４からなるＹ・ｒ＝Ｎ個の光ファイバグループ
と、第２ステージの各変換モジュール２００の出力にあ
ってそのモジュールからの各パケットをその変換された
波長に従って関連するＰ／Ｘ本の光ファイバ２４の１本
に向けるようにするＹ・ｒ＝Ｎ個の波長感応受動経路指
定手段２１０を含む。
【００７０】Ｙ＝Ｘ＝１とすると、この実施の形態は図
１の実施例と等価になる。すなわち、各変換モジュール
２００は遅延線１４からの光パケットの波長をＰ個の使
用可能な波長の内の選ばれた１つに変換し、そして入力
側において第２ステージの各変換モジュール２００に関
連し、出力側でこのスイッチのＰ個の出力の内の１個と
関連する夫々Ｐ個の光ファイバ２４からなるＮ個の光フ
ァイバグループがあり、Ｎ個の波長感応受動経路指定手
段１１０が第２ステージの各変換モジュール２００の出
力にあってこのモジュールからの各光パケットをその変
換された波長に従ってＰ本の関連する光ファイバ２４の
内の１本に向けるようになっている。
【００７１】図１と比較すると、第３ステージ３０の機
能は適用可能な出力端子Ｓに光ファイバ２４を結合して
第２ステージ２０後に同一出力端子Ｓにアクセスするｍ
個のパケットの時間順序を決定することである。
【００７２】図２の第３ステージ３０はＰ個の受動マル
チプレクサまたはカプラ３２1 ，３２2 ，…，３２i ，
…，３２p により形成出来る。各カプラまたはマルチプ
レクサ３２はＮ／Ｘ個の入力端子と１個の出力端子を有
する。各カプラまたはマルチプレクサ３２のＮ／Ｘ個の
入力端子は第２ステージのＮ／Ｘ個の経路モジュール２
２からの光ファイバ２４の出力端子に夫々接続する。ク
ロスネットワークのアーキテクチュアに従って、Ｐ個の
出力端子ＳはＸ種の異なる出力形式に対応する夫々Ｘ個
のモジュール２２からなるＰ／Ｘ個のモジュールブロッ
ク３２へとグループ化される。
【００７３】前述のようにそして図２に示すように、三
つのステージ１０，２０，３０の遅延線１４と光ファイ
バ２４を介しての種々のモジュール間の接続は任意の入
力端子Ｅに入る信号が任意の出力端子Ｓをアクセスしう
るようにする。
【００７４】これは特に各入力モジュール１２が第２ス
テージのモジュール２２、光ファイバ２４および出力モ
ジュール３２を介して夫々Ｐ／Ｘ個の出力端子Ｓからな
るＸ個の異なるグループに夫々接続しうるＸ個の出力
群、すなわちＸ個の遅延線１４の群の選択を有するとい
う事実によるものである。
【００７５】従って、第２ステージ２０のはじめの半分
のＮ／Ｘ個のモジュール２２が第３ステージ３０のはじ
めの半分のＰ／Ｘ個のモジュール３２に接続し、後の半
分のモジュール２２が第３ステージ３０の後の半分のＰ
／Ｘ個のモジュール３２に接続するとすれば、同一の入
力モジュール１２は同時に第２ステージ２０のはじめの
半分のモジュール２２と後の半分のモジュール２２に接
続する。
【００７６】第１ステージ１０と第２ステージ２０につ
いての波長の数を同じにするために、ｒはＮ／Ｘとされ
る。ｒ＞２・ｍであるから、Ｘは必然的に整数となり、
Ｘ＜（Ｎ／２・ｍ）1/2 となる。
【００７７】Ｎ個の入力とＰ個の出力を有するスイッチ
については、夫々の入力モジュール１２の出力において
Ｘ群の夫々においてアクセス可能な遅延線の数ｒ／Ｘは
引き続きＮ個の入力とＮ個の出力を有するスイッチのパ
ラメータｍによりきまる。時間遅延の決定 前述のように、各入力Ｅ１−ＥｎはＸ群の出力１４の内
の選ばれた一つと関連しそして、各群についてｒ本の遅
延線１４のＮ個のグループにより、使用可能なｒ／Ｘ個
の時間遅延平均値の選択が行われる。
【００７８】これら選択の夫々は、スイッチが同期的に
動作するから整数の“パケット時間”に対応しなければ
ならない。従って、１本の遅延線１４を構成する各光フ
ァイバは整数個のパケット時間に等しい時間遅延を限定
する。
【００７９】更に、このスイッチの遅延線１４の一つの
群はＰ個の出力端子Ｓ１−Ｓｐに対応するＰ個の待ち行
列を含む。入力当りの平均ロードを０．８としてこれら
待ち行列の一つの最大長さは一つのパケットの受ける最
大時間遅延そしてそれ故遅延線の最大長さを限定する。
この値は出力アドレスコンフリクトを解決するスイッチ
の各出力端子Ｓ１−Ｓｐに関連するメモリの大きさに対
応する。
【００８０】入力／出力端子の数Ｎが１６，３２および
６４個である三つのスイッチについてはこのメモリの大
きさＬは少くとも４１，４３および４４に夫々等しくな
くてはならない。
【００８１】その結果、各入力端子ＥはＸ個の出力端子
１４の群から選択を行い、そして、これら群の夫々にお
いて、各経路モジュール１２の出力において使用可能な
そして１“パケット時間”と約Ｌ“パケット時間”の間
の遅延時間を限定する夫々平均ｒ／Ｘ本の遅延線１４か
らなるＸ群により、１“パケット時間”と約Ｌ“パケッ
ト時間”の間の平均ｒ／Ｘ時間遅延の選択を有する。Ｎ×Ｎスイッチの出力当りの待ち行列のサイズ このパラメータは、一つの与えられたレート損失が一つ
の与えられた均一なトラヒックロードについて保証され
るべき場合に任意の出力について要求しうる待ち行列の
最大パケット長を与える（Ｍ．Ｇ．フルチフおよびＭ．
Ｊ．カロル、“キューイング・イン・ハイ‐パフォーマ
ンス・パケット・スイッチング”、ＩＥＥＥジャーナル
・オン・セレクテッド・エリアズ・イン・コミュニケー
ションズ，ｖｏｌ．６，Ｎｏ．９，１９８８参照）。
【００８２】Ｌを一つのＮ×Ｎスイッチの一つの出力端
子に関連する待ち行列の最大サイズとし、Ｐを入力当り
のロード（一つのパケットが任意の一つの出力にある確
率）とする。
【００８３】パケット損失の確率は次のように与えられ
る。
【００８４】 Ｐ＝１−［１−ａo ・ｑo ］／Ｐ 但しｑo ＝１／［１＋Σ（i=1,L)ｑi ］ ｑ1 ＝［１−ａ1 ］／ａo −１ ｑi ＝［（１−ａ1 ）・ｑi-1 ］／［ａo ・ｑo ］ −Σ(k=2,Min(i,N))ａk ・ｑn-k ／ａo ｉ＝２，Ｌ ａk ＝ＣN ｋ・（Ｐ／Ｎ）K ・（１−Ｐ／Ｎ）N-k ｋ＝０，Ｎ 不活性とならないスイッチについてはすべての遅延線１
４は１とＬの間のすべての“パケット時間”をカバーし
なければならない。
【００８５】最後に、第２ステージ２０の各変換モジュ
ール２２はｒ本の遅延線１４からパケットを受ける。
【００８６】これらパケットの順次処理には同一長さの
遅延線１４と同一変換モジュール２２の関連を禁止しな
くてはならない。このため、第２ステージの同一のモジ
ュール２２に接続する第１ステージ１０からのｒ本の遅
延線１４は異なる光学的な時間遅延を限定する。
【００８７】詳細に述べると、ｒ個の入力からのｒ本の
遅延線１４は例えばステップをＹとする円順列により第
２ステージの各変換モジュール２２に次々と割り当てら
れる。この種の順列を図３に図式的に示す。同図におい
て、横軸は縦軸にプロットされる種々の入力に関連する
遅延線１４の長さを表わす。図３において、夫々の白い
部分は縦軸上の入力から一つのパケットにアクセス可能
なｒ個の波長の内の一つを限定する。
【００８８】Ｘ＝１とすると、この円順列は次のように
限定出来る：第１変換モジュール２２1 の入力に入力Ｅ
１の最短の遅延線１４1 ・１から入力ｎの波長遅延線１
４n・１が接続する；第２ステージの第２変換モジュー
ル２２2 が入力Ｅ１の最長遅延線１４1 ・２，入力Ｅ２
の最短遅延線から入力Ｅｎの第２の最短遅延線１４n・
２を受け、以下最後の変換モジュール２２r まで同様で
ある。
【００８９】Ｘ＞１とすると、入力Ｅｋは第２ステージ
のモジュール２２k に接続する最短遅延線１４に割当て
られ、次に、第２ステージのモジュール２２k+Y の第２
の最短遅延線に、以下同様に遅延線１４の長さの各増分
についてＹ個のモジュール２２まで続く。
【００９０】第１ステージ１０において、値ｒの選択は
Ｘ個の出力群とｒ／Ｘ（平均）個の時間遅延の選択へ移
る。第２ステージ２０において、はじめのＮ／Ｘ個のモ
ジュール２２はＰ／Ｘ個の出力のグループ１に、次のＮ
／Ｘ個のモジュール２２はＰ／Ｘ個の出力のグループ２
に対応し、以下同様である。第２ステージのモジュール
ｉによりアドレスされる出力の形式は： ｘi ＝Ｅ（（ｉ−１）・Ｘ／Ｎ）＋１ （ｘi ＝１，Ｘ） 但し“Ｅ”は整数部分を表わす。
【００９１】それがアクセスしうる出力は次式で与えら
れる：出力のインターディジタルな形、例えば交互に偶
および奇となる二つの形式の出力を考慮すると Ｓi ＝ｘi ＋（ｑ−１）・Ｘ （ｑ＝１，Ｐ／Ｘ） あるいは、各出力形式が一つの出力形式から他の形式と
なるインターディジタルではなく一つの連続した出力に
対応する場合には Ｓi ＝（ｘi −１）（Ｐ／Ｘ）＋ｑ （ｑ＝１，Ｐ／Ｘ） これにはそれら入力に関連するｒ本の遅延線１４が接続
する： ｋ＝［ｉ−ｐ・Ｙ−１］N ＋１ （ｐ＝０，ｒ−１） 逆に、入力Ｅｋは遅延線を介して第２ステージのモジュ
ールｉをアドレスする： ｉ＝［ｋ＋ｐ・Ｙ−１］N ＋１ （ｐ＝０，ｒ−１） これら遅延線の長さはｐと共に増大し、そして１と２の
間の整数のパケットに対応する。
【００９２】上記二つの式において、記号［ ］N は
“モジュロＮ”を意味する。
【００９３】これら制約とは別に、遅延線の選択はその
選択においてバイアスがないようにランダムでなくては
ならない。この意味において、このスイッチの遅延線１
４の群は擬似ランダムアクセスメモリを限定する。
【００９４】アドレスコンフリクトを解決する変換モジ
ュール１２と２２を制御するユニット４０は種々の方法
で構成出来、それ故ここでは述べない。
【００９５】アドレスコンフリクトを解決するために制
御ユニット４０は複数のパケットが同一の出力を同時に
要求するとき生じるコンフリクトおよび一つのパケット
が一つのコンフリクト状態において前に巻き込まれたパ
ケットの待ち行列がすでに存在する出力を要求するとき
に生じるコンフリクトを考慮しなければならない。従っ
て、制御ユニット４０は、パケットが所要の出力を順次
アクセスするようにそれらパケットが任意の入力ポート
についてのスイッチをアクセスする時間順序に対しそれ
らパケットを時間的に再配列するように遅延線１４に関
連する経路指定手段１２と２２を制御しなければならな
い。
【００９６】この再配列を行わねばならない平均時間深
さｍは許容パケット損失率によりきまる。０損失率は、
無制限の“パケット時間”数に適用する時間再配列に対
応するのであり、その理由は、均一で静的トラヒックの
場合、その事象の非０確率があり、それにより、そのス
イッチにアクセスするパケットのすべてが定常的に同一
の出力を要求するからである。影響されるパケットの数
の増加は“パケット時間”当りｎ−１となる。
【００９７】すべての入力について平均時間深さｍにパ
ケットを管理するに必要なこの種のスイッチのメモリの
サイズは共用メモリスイッチについて、全体の待ち行列
が個々の出力当りの待ち行列の和とする近似を仮定して
評価されている。出力当りの待ち行列を考えると、スイ
ッチがアドレスコンフリクトに拘らずパケットをそれら
の出力に方向づけうるとすると、この問題は各出力につ
いて待ち行列を与えることになる。アドレスコンフリク
トのこの管理は待ち行列の点では最適であり、その理由
はスイッチが各出力へのパケットの順次的なフローとは
別に最大効率をもってスペーススイッチング機能を行う
からである。他方、出力当りの待ち行列が独立している
ことを考慮すると、近似である。一つのパケットが一つ
の出力を要求するならば、それは他の出力へのアクセス
を要求しない。この情報は独立待ち行列法では無視され
る。使用される近似の効能はスイッチのサイズに直接に
比例しそしてパラメータｍの結果的なサイズのオーバー
分は前記したエクベルグ他の文献にあるように１６より
大きいＮについては１５％より小さい。
【００９８】例えば、入力／出力の数Ｎが１６，３２お
よび６４である三つのサイズのスイッチについては、時
間的にパケットが順列とならなくてならない入力または
出力当りの平均時間深さを示すパラメータｍは損失率を
１０-9およびロードを０．８としたとき夫々８，６およ
び５に等しい。Ｎ×Ｎ共用メモリスイッチのメモリサイズ 共用メモリスイッチのメモリは一つのスイッチの種々の
出力に関連する待ち行列のすべてを含む。その結果、待
ち行列となるパケットの数は各出力についての待ち行列
の和に等しい。このメモリのサイズをＭとする。
【００９９】出力ｉについての待ち行列となったパケッ
トの数をＹi とする。このスイッチにおいて待ち行列と
なったパケットの総数をＡとする。
【０１００】 確率［Ａ＝ａ］＝確率［Σ(i=1,N) Ｙi ＝ａ］ 種々の出力における待ち行列が独立であるという近似で
はランダムな変数Ｙiは独立である。この近似を与える
と、変数Ｙi の確率法則は次のように与えられる： 確率［Ｙi ＝ｎ］＝ｑn ・ｑo ｎ＝１，Ｍ 確率［Ｙi ＝０］＝ｑo 上記においてｑo とｑn はＮ×Ｎスイッチについての出
力当りの待ち行列のサイズの説明において与えられた式
でＬをＭとして用いて得られる。損失確率は： 確率［Ｘ＝Σ(i=1,N）Ｙi ＞Ｍ］ 使用される近似はＮが１６より大であれば有効であ
る（′エクベルグ他、ＩＮＦＯＣＯＭ′８８，４５９
（１９８８）参照のこと）。与えられたサイズＮのスイ
ッチおよび与えられた損失確率についてクロスネットワ
ークのサイズをきめるために用いられるパラメータｍは
次のように与えられる。
【０１０１】ｍ≧１＋Ｍ／Ｎ 但しｍは整数。
【０１０２】本発明によるスイッチの各マトリクスは非
阻止スイッチングネットワークを表わす。クロスネット
ワーク自体非阻止であるから、第２ステージ２０のブロ
ックおよびモジュールの数に等しいパラメータｒは２・
ｍ・Ｘ−１以上でなくてはならない。
【０１０３】各入力モジュール１２において、各光パケ
ットのラベルは光‐電変換後に解析される。スイッチＣ
の制御ユニット４０は、各変換モジュールと各出力が
“パケット時間”当り１個のパケットのみを受けること
が出来ることを知りそして各入力／出力対についてパケ
ットの到着順序を保存することにより、各パケットが受
ける時間遅延を最小にするために、要求される出力と待
ち行列の状態とにより、各パケットに割当てられる時間
遅延を決定する。
【０１０４】かくして、入力信号の部分は各入力モジュ
ール１２でラベルを読取るべくサンプリングされる。残
りの信号はモジュール１２に含まれる第１変換ステージ
をアクセスし、そこで必要であればそのラベルを削除し
うる。この場合、新しいラベルが第２変換ステージ２０
で書込まれる。１６×１６スイッチの第１実施例 １６個の入力と１６個の出力を有するスイッチについ
て、ｍ＝８であり、その結果ｒは１５より大でなくては
ならない。
【０１０５】例えば、ｒは第１ステージ１０と第２ステ
ージ２０で１６個の波長を使用するために１６とするこ
とが出来る。それ故スイッチＣは３２個の変換モジュー
ル、すなわち第１ステージ１０に１６個、第２ステージ
２０に１６個を含み、各モジュールが１６個の波長で動
作する。
【０１０６】詳述すると、この本発明の実施例では第１
ステージ１０は、夫々がＮ＝１６個の入力Ｅの一つに入
る光パケットの波長をｒ＝１６個の使用可能な波長から
選ばれた一つの波長に変換するＮ＝１６個の波長変換モ
ジュール１００と、これらモジュール１００に夫々関連
する夫々がｒ＝１６本の遅延線１４からなるＮ＝１６グ
ループの遅延線および各変換モジュール１００の出力に
設けられたｎ＝１６個の波長感応受動経路指定手段１１
０であって、このモジュールからの各パケットを変換さ
れた波長によりｒ＝１６本の関連する遅延線１４の内の
１本に方向づける手段、を含み、第２ステージ２０は、
夫々入力側において１６対１のマルチプレクサ２２０を
介してＮ＝１６個の入力からのＮ＝１６本の遅延線１４
の出力に接続しそして一つの遅延線１４から入る一つの
光パケットの波長をＰ＝１６個の使用可能な波長の内の
選ばれた１個に変換するｒ＝１６個の波長変換モジュー
ル２００と、入力側において変換モジュール２００と関
連し、出力側においてこのスイッチのＰ＝１６個の出力
Ｓと関連する、夫々Ｐ＝１６本の光ファイバ２４からな
るｒ＝１６個の光ファイバグループと、各変換モジュー
ル２００の出力側にあってそのモジュールからの各パケ
ットをその変換された波長に従ってＰ＝１６本の関連す
る光ファイバ２４の１本に方向づけるｒ＝１６個の波長
感応受動経路指定手段２１０とを含み、第３ステージ３
０はｒ＝１６個の入力と１個の出力を有するＰ＝１６個
の受動マルチプレクサまたはカプラ３２を含む。
【０１０７】本発明者等は１０7 個の“パケット時間”
にわたり次々に入るパケットのシミュレーションを行っ
た。各入力について第１ランダムソートは平均で１個の
パケットが１０回の内８回存在するようにパケットの有
無を決定する。問題の入力にパケットがあれば、第２ラ
ンダムソートが出力のすべての等しい確率分布をもって
それが要求する出力を決定する。これらソートは互いに
あるいは種々の“パケット時間”に相関しない。マルコ
フ過程のシミュレーションが行われる：一つの与えられ
た時点でのスイッチの状態は変換マトリクスを介して前
の時点でのその状態にのみ依存する。安定条件下ではこ
のスイッチの動作は変換マトリクスの最小値により決定
される。図４はスイッチ内の待ち行列となったパケット
の存在確率を待ち時間の関数として示している。各入力
は遅延線１４に対して１６個のポートを有する。遅延線
の次々の長さは、最大平均長が４８“パケット時間”と
なるように平均３“パケット時間”づつ増加される。
【０１０８】占有確率の指数的性質は図４から明らかで
ある。対数目盛を用いればこの動作の直線形特性は４８
“パケット時間”の遅延について１０-9の確率となり、
適用される目安（均一のトラヒックおよび入力当りのロ
ード０．８の条件下でパケット損失率１０-9未満）が満
足されることを示している。６４×６４スイッチの第２実施例 パラメータｍは共用メモリスイッチのメモリのサイズに
よりきまる。このメモリはＰ個の出力に関連したＰ個の
待ち行列を含む。これら待ち行列の夫々の長さはそのバ
リアンスを特徴とする乱数に対応する。これら待ち行列
の和のバリアンスがメモリのサイズを決定しそして統計
的多重化のために待ち行列の数により近線形的に増加す
るから、パラメータｍはスイッチのサイズを共に減少す
る。
【０１０９】Ｎ＝Ｐ＝６４，Ｘ＝１とすると、ｍの値は
５であり、パラメータｒは９以上でなくてはならない。
【０１１０】１６×１６スイッチに適用される図１のア
ーキテクチュアが用いられるとすれば、第１ステージ１
０のこの変換モジュール１２は９個の波長で動作しそし
てパケットを所要の出力端子Ｓに方向づけるための第２
ステージ２０のスイッチは６４個の波長で動作すること
になる。
【０１１１】二つのステージ１０と２０を平衡させそし
て所要の波長の数を減少させるために、このスイッチは
図２に示すように構成されているが、この場合、選択さ
れた出力端子Ｓに関連する群の形で第２ステージ２０の
経路モジュール２２が与えられている。
【０１１２】例えば、第２ステージ２０の経路モジュー
ル２２は二つの群に分けられ、その一方が偶数番号の出
力端子Ｓに他方が奇数番号の出力端子Ｓに接続される。
あるいはその一方の群を前半の出力端子Ｓに、他方を後
半の出力端子Ｓに接続してもよい。
【０１１３】詳述すると、本発明のこの特定の実施例で
は、第１ステージ１０は、夫々がＮ＝６４の入力Ｅの一
つに入る光パケットの波長をｒ＝３２個の使用可能な波
長から選ばれた一つの波長に変換するＮ＝６４個の波長
変換モジュール１００と、これらモジュール１００に夫
々関連する夫々がｒ＝３２本の遅延線１４からなるＮ＝
６４グループの遅延線および各変換モジュール１００の
出力に設けられたＮ＝６４個の波長感応受動経路指定手
段１００であってこのモジュールからの各パケットを変
換された波長によりｒ＝３２本の関連する遅延線１４の
内の１本に方向づける手段を含み、第２ステージ２０は
夫々入力側においてマルチプレクサ２２０を介して３２
個の入力からのｒ＝３２本の遅延線１４の出力に接続す
る夫々Ｙ＝２個の波長変換モジュール２００のｒ＝３２
個のブロックであって、第２ステージ２０のｒ・Ｙ＝Ｎ
＝６４個の変換モジュール２００が一本の遅延線１４か
ら入る一つの光パケットの波長をＰ／Ｘ＝３２個の使用
可能な波長の内の選ばれた１個に変換する波長変換モジ
ュールブロックと、夫々入力側で第２ステージ２０の各
変換モジュール２００と関連し出力側でスイッチの夫々
偶数および奇数番号のＰ／Ｘ＝３２個の出力Ｓに関連す
る夫々Ｐ／Ｘ＝３２個の光ファイバ２４からなるｒ・Ｙ
＝６４個の光ファイバグループと、第２ステージ２０の
夫々の変換モジュール２００の出力にあってこのモジュ
ールからの各パケットを変換された波長によりＰ／Ｘ＝
３２本の関連する光ファイバ２４の内の１本に方向づけ
るためのｒ・Ｙ＝６４個の波長感応受動経路指定手段２
１０と、を含み、そして第３ステージ３０はＮ／Ｘ＝３
２個の入力と１個の出力を有する。Ｐ＝６４個の受動マ
ルチプレクサまたはカプラ３２を含む。
【０１１４】第１変換ステージ１０において、各入力は
要求された偶数または奇数番号出力に従って制御手段４
０により第２ステージ２０の与えられたモジュール２２
の群に方向づけられそして、これら二つの場合の夫々に
ついてｒ／Ｘ＝１６本の可能な遅延線１４の内の１本に
方向づけられる。
【０１１５】第２変換ステージ２０において、このパケ
ットは第１変換ステージでなされた選択に従って３２個
の偶数または奇数出力の内の１個をアクセス出来る。
【０１１６】第１ステージ１０の周波数容量はこのよう
に倍とされ、それ故第２ステージ２０は波長の使用を最
適にするように２分割出来る。このスイッチの動作原理
は前述したものと全く同じである。
【０１１７】図５は遅延線の最大サイズ（４８“パケッ
ト時間”）より大きい時間遅延をもって待ち行列となっ
たパケットが存在する確率が１０-9より小さいことを示
す。
【０１１８】この確率は同じくこの過程のマルコフ法に
より一つの与えられた時間遅延の待ち行列となったパケ
ットの存在確率の指数法を外挿することにより得られ
る。
【０１１９】結論として、本発明は入力ポート当りのパ
ケットの平均存在確率が０．８であって均一のトラヒッ
ク条件下でパケット損失率が１０-9より小さいときのア
ドレスコンフリクトを解決する光パケットスイッチのア
ーキテクチュアを提供する。
【０１２０】擬似ランダムアクセスメモリは光ファイバ
遅延線１４にもとづく。第１ステージ１０で制御される
遅延線１４へのメモリポートと第２ステージ２０で制御
される出力ポートＳへのポートは光パケットの波長の変
換にもとづく。
【０１２１】本発明のスイッチでは第１ステージ１０で
検出されるヘッダのみがそのパケットの所要の出力ポー
トを決定するために光‐電変換される。
【０１２２】ペイロードは光の形に留まりそして情報ビ
ットレベルではどのような形でも処理されない。それ
故、それはこのスイッチングネットワークによりヘッダ
内に含まれる情報にもとづきその出力ポートに直接に方
向づけられる。このように、ペイロードのバンド幅は電
子技術的ではなく、光学要素の技術によってのみ制限さ
れる。この意味において、本発明のスイッチは全体とし
てペイロードに対し透明である。
【０１２３】任意のパケットのペイロードはそれ故周波
数変換段と光ファイバ遅延線とからなる二つの能動光学
要素によってのみ処理される。このスイッチは二つの処
理段のみを有し、そのアーキテクチュアは比較的単純で
ある。要素に固有の信号対雑音比の劣化は二つの変換モ
ジュールと第２ステージに先行するものと、出力に先行
するものの二つのマルチプレクサの寄与により減少され
る。
【０１２４】経路モジュール１２と２２は種々の方法で
実現出来る。
【０１２５】図６、７および８に示す形式のモジュール
１２と２２は１９９３年９月１０日付のフランス特許出
願第９３１０８００号に示されるように好適である。そ
の内容をここで参照する。
【０１２６】本質的にこれらモジュールは波長変換手段
１００，２００と少くとも第１ステージ１０ではセパレ
ータ手段１２０に続く受動経路指定手段１１０，２１０
を含む。
【０１２７】第１ステージ１０用の経路指定手段１２の
構造を図６について述べる。
【０１２８】セパレータ手段１２０は入力に入る光信号
を少くとも経路指定アドレスを含むグループと少くとも
ペイロードを含むグループの二つのグループに分離する
ように設計される。実際にはセパレータ手段１２０の出
力に得られるこれら二つのグループは同一であり、夫々
経路指定アドレスとペイロードを含む。ペイロードは、
例えばラベルを再書込みするときペイロードに対しラベ
ルの位相を同期化するために経路指定アドレスの処理チ
ャンネルにおいて使用される。
【０１２９】必要であれば、このセパレータ手段１２０
はペイロードを変更しあるいは変更しないでアドレス信
号を通すように設計しうる。
【０１３０】セパレータ手段１２０は当業者に既知の任
意の適当な手段の形とすることが出来る。一例として、
セパレータ手段１２０は従来の光ファイバカプラの形と
しうる。
【０１３１】セバレータ手段１２０は経路情報を電子的
に検出しそしてそれをアドレスに変換するようになった
手段１２２に関連する。
【０１３２】これらアドレス検出および処理手段１２２
は従来のＰＩＮ光検出器１２３とそれに続く増幅器１２
４および例えば波長変換手段１００を制御するディジタ
ルアドレスデコーダ回路１２５を含むことが出来る。
【０１３３】ディジタルデコーダおよび制御回路１２５
はアドレスビット、アドレス内のビット数および遠隔通
信ネットワークに整合しなくてはならない。
【０１３４】手段１２２は制御回路４０に接続した各モ
ジュール１２に組込まれあるいは制御回路４０自体に組
込むことが出来る。
【０１３５】制御回路４０は所要の経路指定に従って波
長変換手段１００を制御する。
【０１３６】波長変換手段１００も当業者に周知の任意
の形とすることが出来る。
【０１３７】本発明の流れにおいて、変換手段１００は
好適には半導体光増幅器１０２と制御手段４０により制
御されるｒ個のレーザ１０４からなるレーザ群により形
成される。レーザ１０４の数ｒは必要な波長の数に等し
い。
【０１３８】第１ステージ１０のモジュールについて、
ペイロードはセパレータ手段１２０の出力端子と増幅器
１０２の入力端子との間の光ファイバ１０１により光増
幅器１０２のその入力に加えられる。レーザ１０４の出
力端子は夫々のファイバ１０５により同一の光増幅器１
０２の補助入力端子に接続され、あるいは光増幅器１０
２の入力端子の前の光ファイバ１０１に接続される。光
増幅器１０２の機能は光ファイバ１０１からの情報を活
性化されたレーザ１０４の出力波長に変換することであ
る。
【０１３９】このように、手段１２２の出力で識別さ
れ、メッセージの経路を決定するアドレスの内容によ
り、制御手段４０は、要求されるメッセージを転送すべ
きであってそのメッセージを関連した出力に方向づける
ために用いられる特定波長のｒ個のレーザ１０４の内の
１個を活性化する。
【０１４０】その結果、変換手段１０２からの信号の波
長は活性化したレーザ１０４の波長に対応し、そしてそ
れ故手段１２２により検出されるアドレスの内容に従っ
て変化する。
【０１４１】光増幅器１０２は、例えばエレクトロニク
ス・レターズ、１９９２年８月２７日、Ｖｏｌ．２８，
Ｎｏ．１２，ページ１７１４に示されるような当業者に
周知の任意の形とすることが出来る。
【０１４２】光増幅器１０２の出力端子１０３は好適に
は回析格子の形の受動経路指定手段１１０に接続する。
それ故デマルチプレクサとして動作するこの回析格子１
１０はその入力に受ける信号の波長の値に従って、光信
号をｒ個の使用可能な出力チャンネルの１つに方向づけ
る。
【０１４３】図６に示すように、要求されたメッセージ
をセパレータ手段１２０の出力から光増幅器１０２へと
方向づける光ファイバ１０１は手段１２２内でのアドレ
ス信号の電子的処理時間を与えるように例えば種々のコ
イルにより形成される時間遅延エレメントを含むことが
出来る。要求されるメッセージの時間遅延を限定する。
これらコイルを図６に示す。
【０１４４】それ故、夫々の第１ステージ１０のモジュ
ール１２に組込まれた回析格子１１０は光パケットをｒ
個の使用可能な遅延線１４の内の選ばれた１本に方向づ
ける。
【０１４５】第２ステージ２０の経路指定手段２２の一
実施例を図７により説明する。図７の手段２２は図１に
示す形式のスイッチ用である（すなわち、Ｘ＝１）。
【０１４６】図７は図６について前述したように波長変
換手段２００と受動経路指定手段２１０を含む。詳述す
ると、図７において波長変換手段２００は、入力側で光
ファイバ２０１およびＮ＝ｒ個の入力端子と１個の出力
端子を有するマルチプレクサ２２０を介してＮ＝ｒ本の
関連する遅延線１４の出力端子に接続し、所要の経路に
従って手段４０により制御されるＰ個のレーザ２０４か
らなるレーザグループにより制御される光増幅器２０２
の形で第２ステージ２０の各モジュール２２内に設けら
れる。また、第２ステージ２０の各変換モジュール２０
２は光ファイバ２０３により回析格子２１０に接続す
る。
【０１４７】手段２０２，２０４および２１０の動作は
同様の手段１０２，１０４および１１０のそれと同じで
ある。
【０１４８】その結果、第２ステージ２０の各モジュー
ル２２の回析格子２１０はパケットを選択的に、選択さ
れた出力に対応するＰ本の関連光ファイバ２４の内の１
本に向けるようになる。
【０１４９】図８は図２に示す形式のスイッチ用の第２
ステージ２０の経路指定手段２２の他の実施の形態を示
す。
【０１５０】図８は図６および７について前述した波長
変換手段２００と受動経路指定手段２１０を示してい
る。詳述すると、図８において第２ステージ２０の各ブ
ロック２３にＹ個のモジュール２２が設けられ、夫々の
モジュールは、入力側でファイバ２０１にそしてｒ個の
入力端子と１個の出力端子を有するマルチプレクサ２２
０を介してｒ本の関連する遅延線１４の出力端子に接続
すると共に、所要の経路に従ってユニット４０によりそ
れら自体制御されるＰ／Ｘ個のレーザ２０４からなるレ
ーザグループにより制御される光増幅器２０２の形の波
長変換手段２００を含む。更に、第２ステージ２０の各
変換モジュール２０２は光ファイバ２０３により回析格
子２１０に接続する。
【０１５１】手段２０２，２０４および２１０の動作は
同様の手段１０２，１０４および１１０のそれと同じで
ある。
【０１５２】その結果、第２ステージ２０の各モジュー
ル２２の回析格子２１０はパケットを選ばれた出力に対
応するＰ／Ｘ本の関連する光ファイバ２４の内の１本に
選択的に方向づけるように作用する。
【０１５３】勿論、本発明は上述の実施例に限られるも
のではなく、発明の精神内でのその変更も含むものであ
る。
【図面の簡単な説明】
【図１】本発明による光ファイバのブロック図である。
【図２】本発明の光スイッチの他の実施例のブロック図
である。
【図３】種々の入力に関連する遅延線の波長を示す図で
ある。
【図４】本発明による二つのスイッチについて待ち行列
の長さの関数として遅延線の占有確率を示す図である。
【図５】本発明による二つのスイッチについて待ち行列
の長さの関数として遅延線の占有確率を示す図である。
【図６】特に時間スイッチング第１ステージで使用しう
る本発明による波長変換器と受動経路指定手段モジュー
ルの一実施例を示す図である。
【図７】特にスペーススイッチング第２ステージに使用
出来る受動経路指定手段に関連した波長変換モジュール
の他の実施例を示す図である。
【図８】スペーススイッチング第２ステージに使用出来
る受動経路指定手段に関連した波長変換モジュールの第
２の実施例を示す図である。
【符号の説明】
１０ 第１ステージ １４ 遅延線 １２，２２ 経路モジュール ２０ 第２ステージ ２４ 光ファイバ ３０ 第３ステージ ３２ マルチプレクサ ４０ 制御ユニット １００，２００ 波長変換モジュール １１０，２１０ 波長感応受動経路指定手段
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ファブリス、クレロ フランス国ルアネ、ル、コルベン（番地な し)

Claims (43)

    【特許請求の範囲】
  1. 【請求項１】夫々がその経路と、ペイロードに関する情
    報を含むヘッダを含む複数のパケットへと組織化された
    光信号用のＮ個の入力端子とＰ個の出力端子を有する光
    スイッチであって、 − 各光パケットのヘッダを読取りそして対応する経路
    を識別するための手段（１２，４０，１２２）、 − 任意の入力端子（Ｅ）に入る各パケットをそのパケ
    ットのヘッダにより決定される経路に対応する出力端子
    （Ｓ）に方向づけるためのオリエンテーション及び結合
    手段（１２，２２，３２）、 − 複数のパケットが同時に同一の出力端子（Ｓ）への
    アクセスを要求するときに生じる経路指定コンフリクト
    を管理するために光信号が選択的に通るようになった遅
    延線（１４）、を含み、 − 一つの入力端子（Ｅ）に入る各光パケットを選ばれ
    た一本の遅延線（１４）に向け、経路指定のコンフリク
    トを避けるために上記パケットの時間再組織を可能にす
    る時間遅延を各パケットに指定するようになった時間第
    １ステージ（１０）であってＸ群の平均ｒ／Ｘ個の遅延
    線（１４）からなるＮグループとＸ群の平均ｒ／Ｘの遅
    延線（１４）の内の選ばれた一つに受信した夫々の光パ
    ケットを方向づけるようになったＮ個の経路モジュール
    とを含む時間第１ステージ（１０）、 − 上記第１ステージ（１０）の遅延線（１４）の出力
    側に結合し、光パケットを各パケットのヘッダにより決
    定される経路に対応する出力端子（Ｓ）に選択的に方向
    づけるようになったスペース切換第２ステージ（２
    ０）、 − 出力第３ステージ（３０）、を含むことを特徴とす
    る光スイッチ。
  2. 【請求項２】前記第３ステージ（３０）は受動的である
    ことを特徴とする請求項１のスイッチ。
  3. 【請求項３】前記第３ステージ（３０）は前記第２ステ
    ージ（２０）後に同一出力端子（Ｓ）をアクセスするパ
    ケットの時間順序を限定することを特徴とする請求項１
    のスイッチ。
  4. 【請求項４】擬似ランダムアクセスメモリに組織化され
    ることを特徴とする請求項１乃至３の１に記載のスイッ
    チ。
  5. 【請求項５】前記第１ステージ（１０）は各ｒ本の遅延
    線（１４）からなるＮグループの遅延線と受信した夫々
    のパケットをｒ本の使用可能な遅延線（１４）の内の選
    ばれた１本に方向づけるＮ個の経路指定モジュール（１
    ２）を含むことを特徴とする請求項１乃至４の１に記載
    のスイッチ。
  6. 【請求項６】前記入力ステージ（１０）はＮ個の周波数
    変換モジュール（１２）と、各ｒ本の遅延線（１４）か
    らなるＮグループの遅延線と、Ｎ個の波長感応受動経路
    指定手段（１１０）とを含むことを特徴とする請求項１
    乃至５の１に記載のスイッチ。
  7. 【請求項７】前記第１ステージ（１０）は、夫々がＮ個
    の入力端子（Ｅ）の一つに入る光パケットの波長をｒ個
    の使用可能な波長から選ばれた一つの波長に置き換える
    ようになったＮ個の波長変換モジュール（１２，１０
    ２）と、夫々の変換モジュールに関連する平均ｒ／Ｘ本
    の遅延線（１４）からなるＸ群を含むＮグループの遅延
    線と、各変換モジュールの出力にあってそのモジュール
    からの各パケットをその変換された波長によりｒ本の関
    連遅延線（１４）の内の１本に方向づけるＮ個の波長感
    応受動経路指定手段（１１０）を含むことを特徴とする
    請求項１乃至６の１に記載のスイッチ。
  8. 【請求項８】前記第１ステージ（１０）は、夫々がＮ個
    の入力端子（Ｅ）の内の１つに入る光パケットの波長を
    ｒ個の使用可能な波長の内の選ばれた一つに置き換える
    ようになったＮ個の波長変換モジュール（１２，１０
    ２）と、各変換モジュールに関連する夫々ｒ本の遅延線
    （１４）からなるＮグループの遅延線と、各変換モジュ
    ールの出力にあって、そのモジュールからの各パケット
    をその変換された波長によりｒ本の関連遅延線（１４）
    の内の１本に方向づけるＮ個の波長感応受動経路指定手
    段（１１０）と、を含むことを特徴とする請求項１乃至
    ７の１に記載のスイツチ。
  9. 【請求項９】前記Ｎ個のグループの夫々において、前記
    ｒ本の遅延線（１４）はｒ本の遅延線（１４）からなる
    各グループにおいてラインからラインへと異る時間遅延
    を限定する夫々平均ｒ／Ｘ本の遅延線からなるＸ群へと
    組織化されることを特徴とする請求項７のスイッチ。
  10. 【請求項１０】前記Ｎ個のグループの夫々において前記
    ｒ本の遅延線（１４）は１本のラインから他へと異る時
    間遅延を限定することを特徴とする請求項８のスイッ
    チ。
  11. 【請求項１１】前記第２ステージ（２０）は夫々Ｙ＝Ｎ
    ／ｒ個の経路指定モジュール（２２）を含むｒ個のブロ
    ックを含むことを特徴とする請求項１乃至１０の１に記
    載のスイッチ。
  12. 【請求項１２】前記第２ステージ（２０）はＮ個の経路
    指定モジュール（２２）を含むことを特徴とする請求項
    １乃至１１の１に記載のスイッチ。
  13. 【請求項１３】前記第２ステージ（２０）はｒ・Ｙ＝Ｎ
    個の波長変換モジュール（２０２）と、夫々Ｐ／Ｘ本の
    光ライン（２４）からなるｒ・Ｙ個の光ライングループ
    と、ｒ・Ｙ＝Ｎ個の受動経路指定手段（２１０）を含む
    ことを特徴とする請求項１乃至１２の１に記載のスイッ
    チ。
  14. 【請求項１４】前記第２ステージ（２０）はＮ個の波長
    変換モジュール（２０２）と、夫々Ｐ本の光ライン（２
    ４）からなるＮグループの光ラインと、Ｎ個の受動経路
    指定手段（２１０）とを含むことを特徴とする請求項１
    乃至１３の１に記載のスイッチ。
  15. 【請求項１５】前記第２ステージ（２０）は夫々ｒ個の
    入力端子からのｒ本の遅延線（１４）の出力端子にその
    入力側でマルチプレクサを介して接続し、一本の遅延線
    から入る一つの光パケットの波長をＰ／Ｘ個の使用可能
    な波長の内の選ばれた１つに変換するようになった、夫
    々Ｙ個の波長変換モジュール（２０２）からなるｒ個の
    ブロックと、夫々その入力側で上記第２ステージ（２
    ０）の各変換モジュールに関連し、出力側でこのスイッ
    チのＰ／Ｘ個の出力に関連する夫々Ｐ／Ｘ個の光ファイ
    バ（２４）からなるｒ・Ｙ＝Ｎ個のファイバグループ
    と、上記第２ステージ（２０）の夫々の変換モジュール
    の出力にあって、そのモジュールからの各パケットをそ
    の変換された波長に従って上記Ｐ／Ｘ本の関連する光フ
    ァイバ（２４）の内の１本に方向づけるためのｒ・Ｙ個
    の波長感応受動経路指定手段（２１０）と、を含むこと
    を特徴とする請求項１乃至１４の１に記載のスイッチ。
  16. 【請求項１６】前記第２ステージ（２０）は、夫々がそ
    の入力側でＮ個の入力端子からのＮ本の遅延線（１４）
    の出力端子に接続して一本の遅延線（１４）から入る光
    パケットの波長をＰ個の使用可能な波長の内の選ばれた
    一つに変換するようになった、Ｎ個の波長変換モジュー
    ル（２０２）と、入力側で上記第２ステージ（２０）の
    夫々の変換モジュールに関連し、出力側でこのスイッチ
    のＰ個の出力端子（Ｓ）の一つと関連する、夫々Ｐ本の
    光ファイバ（２４）からなるＮ個の光ファイバグループ
    と、上記第２ステージ（２０）の各変換モジュールの出
    力端子であってそのモジュールからの各パケットをその
    変換された波長に従ってＰ個の関連する光ファイバ（２
    ４）の内の１本に方向づけるための、Ｎ個の波長感応受
    動経路指定手段（２１０）とを含むことを特徴とする請
    求項１乃至１５の１に記載のスイッチ。
  17. 【請求項１７】前記第１ステージ（１０）からの、前記
    第２ステージ（２０）の共通モジュール（２２）に接続
    する前記遅延線（１４）は互いに異る時間遅延を限定す
    ることを特徴とする請求項１乃至１６の１に記載のスイ
    ッチ。
  18. 【請求項１８】前記入力端子（Ｅ）からの前記遅延線
    （１４）は円順列により前記第２ステージ（２０）の各
    モジュール（２２）に次々に割当てられることを特徴と
    する請求項１７のスイッチ。
  19. 【請求項１９】各入力Ｅk は前記第２ステージ（２０）
    のモジュールｋに入る最短の遅延線（１４）を割当てら
    れ、次に第２ステージのモジュールｋ＋Ｙの次に短い遅
    延線を割当てられ以下各遅延線の長さ増分についてＹ個
    のモジュールの増分に従いそしてＮ個のモジュール（２
    ２）のすべてを通じての円順列により割当てられること
    を特徴とする請求項１７または１８のスイッチ。
  20. 【請求項２０】前記第２ステージの第１変換モジュール
    （２２1 ）は第１入力の最短遅延線（１４1 １）から最
    後の入力（Ｎ）の最長遅延線（１４n １）と接続し、第
    ２ステージ（２０）の第２変換モジュール（２２2 ）は
    第１入力の最長遅延線（１４1２）、第２入力の最短遅
    延線（１４2 ２）から最終入力（Ｎ）の次に短い遅延線
    に接続し、以下同様に、第２ステージ（２０）の最後の
    変換モジュール（２２r）までが遅延線に接続すること
    を特徴とする請求項１７または１８のスイッチ。
  21. 【請求項２１】前記第３ステージ（３０）は夫々Ｎ／Ｘ
    個の入力端子と１個の出力端子を有するＰ個の受動マル
    チプレクサまたはカプラ（３２）を含むことを特徴とす
    る請求項１乃至２０の１に記載のスイッチ。
  22. 【請求項２２】前記第１ステージ（１０）は、夫々がＮ
    個の入力端子（Ｅ）の一つに入る一つの光パケットの波
    長をｒ個の使用可能な波長の内の選ばれた１つに変換す
    るようになったＮ個の波長変換モジュール（１０２）
    と、夫々の変換モジュールに関連する夫々平均ｒ／Ｘ本
    の遅延線（１４）からなるＸ個の遅延線群をもって夫々
    構成されるＮ個の遅延線グループと、各変換モジュール
    の出力にあって、そのモジュールからの各パケットをそ
    の変換された波長に従ってｒ本の関連する遅延線（１
    ４）の１本に方向づけるようになったＮ個の波長感応受
    動経路指定手段（１１０）と、を含み、前記第２ステー
    ジ（２０）は、夫々入力側でｒ個の入力端子からのｒ本
    の遅延線（１４）の出力端子に接続して一本の遅延線
    （１４）から入る光パケットの波長をＰ／Ｘ個の使用可
    能な波長の内の選ばれた１個に変換するようになった、
    Ｙ個の波長変換モジュール（２０２）で夫々構成される
    ｒ個のモジュールブロックと、夫々入力側で第２ステー
    ジの各変換モジュールと関連し、出力側でスイッチのＰ
    ／Ｘ個の出力と関連するＰ／Ｘ本の光ファイバ（２４）
    で夫々構成されるｒ・Ｙ個のファイバグループと、第２
    ステージ（２０）の各変換モジュール（２０２）の出力
    であってそのモジュールからの各パケットをその変換さ
    れた波長に従ってＰ／Ｘ個の関連する光ファイバ（２
    ４）の内の１本に方向づけるためのｒ・Ｙ個の波長感応
    受動経路指定手段（２１０）と、を含み、そして前記第
    ３ステージ（３０）は夫々Ｐ／Ｘ個の入力端子と１個の
    出力端子を有するＰ個の受動マルチプレクサまたはカプ
    ラ（３２）を含む、ことを特徴とする請求項１乃至２１
    の１に記載のスイッチ。
  23. 【請求項２３】各入力端子（Ｅ）は第２ステージの任意
    のブロック（２３）に対し１個のポートのみを有するこ
    とを特徴とする請求項２２のスイッチ。
  24. 【請求項２４】各入力モジュール（１２）はＸ個の出力
    群すなわち、Ｘ個の遅延線（１４）群であって、第２ス
    テージのモジュール（２２）を介して光ファイバ（２
    ４）および出力モジュール（３２）を夫々Ｐ／Ｘ個の出
    力端子（Ｓ）で構成されるＸ個の異るグループに導く群
    を様々に選択することを特徴とする請求項１乃至２３の
    １に記載のスイッチ。
  25. 【請求項２５】前記第２ステージ（２０）のはじめのＮ
    ／Ｘ個のモジュール（２２）は第１形式の出力端子
    （Ｓ）に割当てられ、次のＮ／Ｘ個のモジュール（２
    ２）は第２形式の出力端子（Ｓ）に割当てられて、以下
    同様にしてＸ個の形式の出力に割当てられることを特徴
    とする請求項１乃至２４の１に記載のスイッチ。
  26. 【請求項２６】前記遅延線（１４）は光ファイバである
    ことを特徴とする請求項１乃至２５の１に記載のスイッ
    チ。
  27. 【請求項２７】各遅延線（１４）はパケット時間の整数
    倍に対応することを特徴とする請求項１乃至２６の１に
    記載のスイッチ。
  28. 【請求項２８】１６、３２および６４個の入力端子／出
    力端子を有するスイッチについて、使用される遅延線
    （１４）のいくつかのサイズは夫々少くともパケット時
    間の４１、４３および４４倍に等しいことを特徴とする
    請求項１乃至２７の１に記載のスイッチ。
  29. 【請求項２９】各波長変換モジュール（１００，２０
    ０）は１個の光増幅器（１０２，２０２）と、所要の経
    路指定に従って制御される一群のレーザ（１０４，２０
    ４）と、の組合せにより形成されることを特徴とする請
    求項１乃至２８の１に記載のスイッチ。
  30. 【請求項３０】前記受動経路指定手段（１１０，２１
    ０）は回析格子で形成されることを特徴とする請求項１
    乃至２９の１に記載のスイッチ。
  31. 【請求項３１】前記第２ステージ（２０）のＹ個のモジ
    ュール（２２）からなるブロックの数ｒは、ｍを経路指
    定のコンフリクトを解決しなければならない入力当り
    の、パケット時間を単位とする平均時間深さを表わすも
    のとして、２ｍ・Ｘ−１以上であることを特徴とする請
    求項１乃至３０の１に記載のスイッチ。
  32. 【請求項３２】前記パケットヘッダは前記第１ステージ
    （１０）で削除され、第２ステージ（２０）で再書込み
    されることを特徴とする請求項１乃至３１の１に記載の
    スイッチ。
  33. 【請求項３３】Ｘは２であり、前記第２ステージ（２
    ０）の各モジュール（２２）はスイッチの偶数出力端子
    または奇数出力端子に接続することを特徴とする請求項
    １３，１５または２２のスイッチ。
  34. 【請求項３４】Ｘは１であり、前記第２ステージ（２
    ０）の各モジュール（２２）はスイッチの各出力端子に
    接続することを特徴とする請求項１３，１５または２２
    のスイッチ。
  35. 【請求項３５】前記入力ステージ（１０）はスペースス
    イッチングステージであり、上記入力ステージ（１０）
    のモジュール（１２）は前記第２ステージ（２０）のモ
    ジュール（２２）の内のいくつかにのみ接続することを
    特徴とする請求項１乃至３４の１に記載のスイッチ。
  36. 【請求項３６】前記第２ステージ（２０）は、夫々例え
    ばｒ個の入力端子と１個の出力端子を有するカプラまた
    はマルチプレクサ（２２０）からのｒ本の関連する遅延
    線（１４）の出力端子にファイバ（２０１）により接続
    される１個の光増幅器（２０２）により形成される１個
    の波長変換モジュール（２００）を含むＹ＝Ｎ／ｒ個の
    群（２２）で夫々構成されるｒ個のブロックを含むこと
    を特徴とする請求項１乃至３５の１に記載のスイッチ。
  37. 【請求項３７】Ｐ＝Ｎであることを特徴とする請求項１
    乃至３６の１に記載のスイッチ。
  38. 【請求項３８】Ｐ＞Ｎであることを特徴とする請求項１
    乃至３６の１に記載のスイッチ。
  39. 【請求項３９】ｒ＝Ｎ／Ｘであることを特徴とする請求
    項１乃至４０の１に記載のスイッチ。
  40. 【請求項４０】前記第２ステージ（２０）の各モジュー
    ルｉは次式で限定される形式の出力ｘi をアドレスする
    ことを特徴とする請求項１乃至３９の１に記載のスイッ
    チ： ｘi ＝Ｅ（（ｉ−１）・Ｘ／Ｎ）＋１ （ｘi ＝１，
    Ｘ）
  41. 【請求項４１】前記第２ステージ（２０）の各モジュー
    ルｉは、出力の形式がインターディジタル、すなわち偶
    数および奇数である二つの出力形式が交互となっている
    場合には Ｓi ＝Ｘi ＋（ｑ−１）・Ｘ（ｑ＝１，Ｐ／Ｘ） で定義されるＳi 個の出力をアクセス出来、または各出
    力形式がインターディジタルでなく一連の出力に対応す
    るものであるときは Ｓi ＝（ｘi −１）（Ｐ／Ｘ）＋ｑ（ｑ＝１，Ｐ／Ｘ） で限定されるＳi 個の出力をアクセス出来ることを特徴
    とする請求項１乃至４０の１に記記載のスイッチ。
  42. 【請求項４２】前記第２ステージ（２０）の各モジュー
    ルｉは入力ｋ＝［ｉ−ｐ・Ｙ−１］N＋１（ｐ＝０，ｒ
    −１）に関連するｒ本の遅延線（１４）に接続すること
    を特徴とする請求項１乃至４１の１に記載のスイッチ。
  43. 【請求項４３】各入力Ｅk は遅延線 ｉ＝［ｋ＋ｐ・Ｙ−１］N ＋１ （ｐ＝０，ｒ−１） を介して第２ステージのモジュールｉをアドレスし、こ
    れら遅延線の長さはｐと共に増加し、そしてパケットの
    １とＬの間の数に対応することを特徴とする請求項１乃
    至４２の１に記載のスイッチ。
JP28763095A 1994-11-04 1995-11-06 光学式パケット切換システム Expired - Fee Related JP3705851B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9413202A FR2726726A1 (fr) 1994-11-04 1994-11-04 Systeme de commutateur pour paquets optiques
FR9413202 1994-11-04

Publications (2)

Publication Number Publication Date
JPH08237201A true JPH08237201A (ja) 1996-09-13
JP3705851B2 JP3705851B2 (ja) 2005-10-12

Family

ID=9468508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28763095A Expired - Fee Related JP3705851B2 (ja) 1994-11-04 1995-11-06 光学式パケット切換システム

Country Status (5)

Country Link
US (1) US5734486A (ja)
EP (1) EP0711093B1 (ja)
JP (1) JP3705851B2 (ja)
DE (1) DE69527489T2 (ja)
FR (1) FR2726726A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100341394B1 (ko) * 1999-12-03 2002-06-22 오길록 광 패킷 스위치의 광 패킷 헤더 처리장치

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3590066B2 (ja) * 1994-05-23 2004-11-17 ブリティッシュ・テレコミュニケーションズ・パブリック・リミテッド・カンパニー 光パケット処理
DE69634769T2 (de) * 1996-02-16 2006-03-23 Alcatel Optischer Schalter mit Synchronisation
GB2321563B (en) * 1997-01-24 1999-04-21 Plessey Telecomm Burst mode wavelength manager
JP2924881B2 (ja) * 1997-01-27 1999-07-26 住友電気工業株式会社 波長可変光源およびｏｔｄｒ装置
WO1999014900A2 (en) * 1997-09-17 1999-03-25 British Telecommunications Public Limited Company Communications network
US6128113A (en) * 1998-03-04 2000-10-03 Dynamics Research Corporation Transparent optical communications switch
US6014237A (en) * 1998-06-01 2000-01-11 Sarnoff Corporation Multiwavelength mode-locked dense wavelength division multiplexed optical communication systems
US6388782B1 (en) 1998-06-01 2002-05-14 Sarnoff Corporation Multi-wavelength dense wavelength division multiplexed optical switching systems
US6580537B1 (en) 1998-07-17 2003-06-17 Regents Of The University Of California, The High-throughput, low-latency next generation internet networks using optical label switching and high-speed optical header generation, detection and reinsertion
US6111673A (en) 1998-07-17 2000-08-29 Telcordia Technologies, Inc. High-throughput, low-latency next generation internet networks using optical tag switching
WO2000004654A1 (en) * 1998-07-17 2000-01-27 Lynx Photonic Networks Inc. Method and routing systems for optical data transmission
US6525850B1 (en) 1998-07-17 2003-02-25 The Regents Of The University Of California High-throughput, low-latency next generation internet networks using optical label switching and high-speed optical header generation, detection and reinsertion
DE19833067C2 (de) * 1998-07-22 2000-06-29 Siemens Ag Koppelfeld eines Kommunikationsnetzes
US6192058B1 (en) 1998-09-18 2001-02-20 Sarnoff Corporation Multiwavelength actively mode-locked external cavity semiconductor laser
US6826368B1 (en) * 1998-10-20 2004-11-30 Lucent Technologies Inc. Wavelength division multiplexing (WDM) with multi-frequency lasers and optical couplers
US6654374B1 (en) 1998-11-10 2003-11-25 Extreme Networks Method and apparatus to reduce Jitter in packet switched networks
US6714517B1 (en) 1998-11-10 2004-03-30 Extreme Networks Method and apparatus for interconnection of packet switches with guaranteed bandwidth
US6970424B2 (en) 1998-11-10 2005-11-29 Extreme Networks Method and apparatus to minimize congestion in a packet switched network
US6233075B1 (en) * 1999-01-25 2001-05-15 Telcordia Technologies, Inc. Optical layer survivability and security system
US6486983B1 (en) * 1999-12-30 2002-11-26 Nortel Networks Limited Agile optical-core distributed packet switch
US6711125B1 (en) 1999-08-02 2004-03-23 Extreme Networks Provisioning networks for reliable quality of service
US6782210B1 (en) * 1999-08-25 2004-08-24 Nippon Telegraph And Telephone Corporation Optical packet routing network system based on optical label switching technique
US6810211B1 (en) 1999-09-08 2004-10-26 Alcatel Preferred WDM packet-switched router architecture and method for generating same
US6674760B1 (en) 1999-09-28 2004-01-06 Extreme Networks, Inc. Method and system for implementing end-to-end QoS in packet-switched networks
US6721315B1 (en) 1999-09-30 2004-04-13 Alcatel Control architecture in optical burst-switched networks
US7046665B1 (en) 1999-10-26 2006-05-16 Extreme Networks, Inc. Provisional IP-aware virtual paths over networks
US6819870B1 (en) 1999-11-02 2004-11-16 Alcatel All-optical networking optical fiber line delay buffering apparatus and method
JP2001201573A (ja) * 2000-01-20 2001-07-27 Mitsubishi Electric Corp コヒーレントレーザレーダ装置および目標測定方法
US6671256B1 (en) 2000-02-03 2003-12-30 Alcatel Data channel reservation in optical burst-switched networks
US6519062B1 (en) * 2000-02-29 2003-02-11 The Regents Of The University Of California Ultra-low latency multi-protocol optical routers for the next generation internet
US6426831B1 (en) 2000-02-29 2002-07-30 Massachusetts Institute Of Technology EIT based optical switch/wavelength converter
US6570694B1 (en) 2000-03-03 2003-05-27 Alcatel System and method for low-jitter asynchronous optical regeneration using wavelength sampling
US6763192B1 (en) 2000-03-03 2004-07-13 Alcatel Integration of all-optical crossconnect functionality in an optical packet switching apparatus
AUPQ617500A0 (en) * 2000-03-10 2000-04-06 Telstra R & D Management Pty Ltd A communications network architecture
CN1332546A (zh) * 2000-06-08 2002-01-23 阿尔卡塔尔公司 光ip交换路由器结构
US6728212B1 (en) * 2000-06-23 2004-04-27 Alcatel Asymmetric void filling scheduler with bandwidth grabbing
US6853635B1 (en) * 2000-07-24 2005-02-08 Nortel Networks Limited Multi-dimensional lattice network
US6804255B1 (en) 2000-10-12 2004-10-12 Alcatel Hardware implementation of channel scheduling algorithms for optical routers with FDL buffers
US6665495B1 (en) 2000-10-27 2003-12-16 Yotta Networks, Inc. Non-blocking, scalable optical router architecture and method for routing optical traffic
US20030128987A1 (en) * 2000-11-08 2003-07-10 Yaron Mayer System and method for improving the efficiency of routers on the internet and/or cellular networks an/or other networks and alleviating bottlenecks and overloads on the network
CA2428230A1 (en) * 2000-11-08 2002-05-16 Yaron Mayer System and method for improving network router efficiency and alleviating network bottlenecks and overloads
US6963564B1 (en) * 2000-12-22 2005-11-08 Alcatel Method and apparatus for synchronized slotted optical burst switching
US6819666B2 (en) 2001-01-30 2004-11-16 The Regents Of The University Of California Optical layer multicasting using multiple sub-carrier headers with header detection, deletion, and insertion via reflective single sideband optical processing
US6934472B2 (en) * 2001-01-30 2005-08-23 The Regents Of The University Of California Optical layer multicasting using a single sub-carrier header and a multicast switch with active header insertion
US6754450B2 (en) 2001-01-30 2004-06-22 The Regents Of The University Of California Optical layer multicasting using a single sub-carrier header with active header detection, deletion, and new header insertion via opto-electrical processing
US6850707B1 (en) 2001-01-30 2005-02-01 The Regents Of The University Of California Secure optical layer multicasting to effect survivability
US6813276B2 (en) 2001-01-30 2004-11-02 The Regents Of The University Of California Optical layer multicasting using a single sub-carrier header with active header detection, deletion, and re-insertion via a circulating optical path
US6757496B2 (en) 2001-01-30 2004-06-29 The Regents Of The University Of California Optical layer multicasting using a single sub-carrier header and an optical multicasting switch
US6873797B2 (en) 2001-01-30 2005-03-29 The Regents Of The University Of California Optical layer multicasting
US6768871B2 (en) 2001-01-30 2004-07-27 The Regents Of The University Of California Optical layer multicasting using a multicast switch to effect survivability and security
US6757497B2 (en) 2001-01-30 2004-06-29 The Regents Of The University Of California Optical layer multicasting using a single sub-carrier header and a multicast switch with active header insertion via reflective single sideband optical processing
US6850515B2 (en) 2001-01-30 2005-02-01 The Regents Of The University Of California Optical layer multicasting using a single sub-carrier header and a multicast switch with active header insertion via light circulation
US7426210B1 (en) * 2001-04-03 2008-09-16 Yt Networks Capital, Llc Port-to-port, non-blocking, scalable optical router architecture and method for routing optical traffic
US6609840B2 (en) * 2001-04-05 2003-08-26 Alan Y. Chow Wave length associative addressing system for WDM type light packet steering
US7218637B1 (en) * 2001-07-20 2007-05-15 Yotta Networks, Llc System for switching data using dynamic scheduling
US7106697B1 (en) * 2001-07-20 2006-09-12 Lighthouse Capital Partners, Iv, Lp Method for dynamically computing a switching schedule
US7190900B1 (en) * 2001-07-20 2007-03-13 Lighthouse Capital Partners Iv, Lp System and method for implementing dynamic scheduling of data in a non-blocking all-optical switching network
FR2833441A1 (fr) * 2001-12-11 2003-06-13 Koninkl Philips Electronics Nv Dispositif de commutation comportant des moyens de decodage local
AU2002366987A1 (en) * 2001-12-28 2003-07-30 Al Baur System and method for improving network router efficiency and alleviating network bottlenecks and overloads
DE60201749T2 (de) * 2002-07-22 2005-03-17 Alcatel Routing von Verwaltungsinformationsnachrichten in einem Ubertragungsnetzwerk
CN100428660C (zh) * 2004-01-14 2008-10-22 电子科技大学 一种具有内部加速的光突发交换节点
US8086103B2 (en) * 2004-04-29 2011-12-27 Alcatel Lucent Methods and apparatus for communicating dynamic optical wavebands (DOWBs)
FR2875655B1 (fr) * 2004-09-17 2006-11-24 Cit Alcatel Dispositif de commutation optique reconfigurable
US20070292131A1 (en) * 2006-06-15 2007-12-20 Volodymyr Slobodyanyuk Methodes and processes of all-optical switching of optical data packets
US8073333B2 (en) * 2007-11-16 2011-12-06 Alcatel Lucent Multiplex delay unit
US8260142B2 (en) * 2009-06-29 2012-09-04 Alcatel Lucent Multi-channel optical arrayed time buffer
US20110298598A1 (en) * 2010-06-02 2011-12-08 Sokwoo Rhee System and Method for Low Latency Sensor Network
US20120106954A1 (en) * 2010-11-01 2012-05-03 Lockheed Martin Corporation Method for updating ports in a photonic-based distributed network switch
US9363144B1 (en) * 2014-01-30 2016-06-07 Google Inc. Interconnecting computers in a datacenter
US10015568B2 (en) * 2016-10-11 2018-07-03 Fluke Corporation Optically-addressable optical switch
US11218222B1 (en) * 2020-07-31 2022-01-04 At&T Intellectual Property I, L.P. Method and an apparatus for transitioning between optical networks
US11791906B2 (en) * 2021-08-25 2023-10-17 Fujitsu Limited Optical demultiplexing device and transmission device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1217130B (it) * 1987-03-12 1990-03-14 Cselt Centro Studi Lab Telecom Sistema di commutazione in tecnologia ottica
IT1219054B (it) * 1988-02-29 1990-04-24 Cselt Centro Studi Lab Telecom Nodo per rete a commutazione veloce di pacchetto in tecnologia ottico elettrica
EP0335562B1 (en) * 1988-03-31 1996-07-10 AT&T Corp. Architecture and organization of a high performance metropolitan area telecommunications packet network
US4912706A (en) * 1988-11-18 1990-03-27 American Telephone And Telegraph Company Frame synchronization in a network of time multiplexed optical space switches
US5005167A (en) * 1989-02-03 1991-04-02 Bell Communications Research, Inc. Multicast packet switching method
FR2672172B1 (fr) * 1991-01-29 1993-06-04 Cit Alcatel Matrice de commutation photonique.
DE4108213A1 (de) * 1991-03-14 1992-09-17 Standard Elektrik Lorenz Ag Optische vermittlungseinrichtung und schaltmodul dafuer
US5101455A (en) * 1991-04-26 1992-03-31 The United States Of America As Represented By The Secretary Of The Air Force Recirculating binary fiberoptic delay line apparatus for time steering
JP2904233B2 (ja) * 1991-09-09 1999-06-14 日本電信電話株式会社 光ｆｉｆｏメモリ
EP0547836B1 (en) * 1991-12-16 2001-12-19 AT&T Corp. Optical packet switch
DE4209790A1 (de) * 1992-03-26 1993-09-30 Sel Alcatel Ag Mehrstufige Vermittlungseinrichtung für optische Signale
IT1257546B (it) * 1992-06-15 1996-01-30 Cselt Centro Studi Lab Telecom Commutatore ottico per reti a commutazione veloce di cella.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100341394B1 (ko) * 1999-12-03 2002-06-22 오길록 광 패킷 스위치의 광 패킷 헤더 처리장치

Also Published As

Publication number Publication date
DE69527489D1 (de) 2002-08-29
FR2726726A1 (fr) 1996-05-10
EP0711093A1 (fr) 1996-05-08
US5734486A (en) 1998-03-31
FR2726726B1 (ja) 1997-02-21
DE69527489T2 (de) 2003-05-08
JP3705851B2 (ja) 2005-10-12
EP0711093B1 (fr) 2002-07-24

Similar Documents

Publication Publication Date Title
JP3705851B2 (ja) 光学式パケット切換システム
US5751454A (en) Wavelength bypassed ring networks
Callegati et al. Exploitation of DWDM for optical packet switching with quality of service guarantees
Danielsen et al. Wavelength conversion in optical packet switching
CA2285128C (en) Switch for optical signals
EP0639015B1 (en) Photonic frequency routing type time division highway switch
US6339488B1 (en) Large scale communications network having a fully meshed optical core transport network
US4845702A (en) Optical telecommunication package switching system using asynchronous techniques
EP0590877B1 (en) Multistage optical packet distribution network with bypass
CA2100038C (en) Chuted, growable packet switching arrangement
JP2918772B2 (ja) パケット交換配置
Varvarigos The" packing" and the" scheduling packet" switch architectures for almost all-optical lossless networks
US5841556A (en) Optical switching system with combined space and wavelength division multiplex based on the repeated contention resolution technique
JPH09507996A (ja) 大容量モジュールａｔｍスイッチ
JP3105614B2 (ja) 光交換マトリックス
Jacob A survey of fast packet switches
CA2022503C (en) Fast packet and frequency switch
US20060104281A1 (en) Packet routing
WO1995008247A1 (en) Optical communications network
Xu et al. Wavelength assignment for dynamic traffic in WDM networks
Callegati et al. Design of a WDM optical packet switch for IP traffic
Shaddad et al. Contention resolution of optical burst switching for data center
Masetti System functionalities and architectures in photonic packet switching
Kolarov et al. An algorithm for waveband routing and wavelength assignment in hierarchical WDM mesh networks
Hunter Switching systems

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041203

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050303

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050727

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090805

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees