JPH08236636A - 集積回路に接続するための構造 - Google Patents
集積回路に接続するための構造Info
- Publication number
- JPH08236636A JPH08236636A JP7264254A JP26425495A JPH08236636A JP H08236636 A JPH08236636 A JP H08236636A JP 7264254 A JP7264254 A JP 7264254A JP 26425495 A JP26425495 A JP 26425495A JP H08236636 A JPH08236636 A JP H08236636A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- iord
- metal layer
- terminal pad
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11898—Input and output buffer/driver structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Logic Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 接続セルを用いて集積回路に接続するための
方法および構造を提供する。 【解決の手段】 接続セルは、集積回路内に形成した複
数の端子１２、１６、１８を含む。接続セルは、少なく
とも１つの端子に接続された少なくとも１つの金属層２
０をさらに含む。第１の領域５４は、接続セルを含むほ
ぼ最小限の領域である。第２の領域５０は、集積回路の
複数の部分のそれぞれの少なくとも一部を含むほぼ最小
限の領域である。これらの部分は、端子のそれぞれに接
続可能であると同時に、端子に対する配置の柔軟性を有
する。これらの部分のこの配置の柔軟性は、第１の領域
内の第２の領域の配置の柔軟性とほぼ同等である。
方法および構造を提供する。 【解決の手段】 接続セルは、集積回路内に形成した複
数の端子１２、１６、１８を含む。接続セルは、少なく
とも１つの端子に接続された少なくとも１つの金属層２
０をさらに含む。第１の領域５４は、接続セルを含むほ
ぼ最小限の領域である。第２の領域５０は、集積回路の
複数の部分のそれぞれの少なくとも一部を含むほぼ最小
限の領域である。これらの部分は、端子のそれぞれに接
続可能であると同時に、端子に対する配置の柔軟性を有
する。これらの部分のこの配置の柔軟性は、第１の領域
内の第２の領域の配置の柔軟性とほぼ同等である。
Description
【０００１】
【発明の属する技術分野】本発明は、一般的には集積回
路に関し、より具体的には集積回路に接続するための方
法および構造に関する。
路に関し、より具体的には集積回路に接続するための方
法および構造に関する。
【０００２】
【従来の技術】通常、集積回路は、その集積回路の論理
部である入出力レシーバおよびドライバ（「ＩＯＲ
Ｄ」）を介して他の回路とのインタフェースが取られて
いる。ＩＯＲＤは、他の論理部（たとえば、レジスタ、
マルチプレクサ、アレイ）にそれぞれ接続されている。
さらに、ＩＯＲＤは、集積回路の端子パッド（「端
子」）にそれぞれ接続されている。これらの端子パッド
は、集積回路が密閉されているパッケージに接続されて
いる。より具体的には、端子パッドは、パッケージに接
続された最上部レベルの金属層を含む。
部である入出力レシーバおよびドライバ（「ＩＯＲ
Ｄ」）を介して他の回路とのインタフェースが取られて
いる。ＩＯＲＤは、他の論理部（たとえば、レジスタ、
マルチプレクサ、アレイ）にそれぞれ接続されている。
さらに、ＩＯＲＤは、集積回路の端子パッド（「端
子」）にそれぞれ接続されている。これらの端子パッド
は、集積回路が密閉されているパッケージに接続されて
いる。より具体的には、端子パッドは、パッケージに接
続された最上部レベルの金属層を含む。
【０００３】一般に、集積回路とパッケージの設計は大
体平行して行われる。より具体的には、集積回路とパッ
ケージとのインタフェースの定義後であって、しかもい
ずれかの設計が完了する前に設計が行われている。集積
回路とパッケージとの接続は、いずれかの設計が完了す
る前に仕上げられる。
体平行して行われる。より具体的には、集積回路とパッ
ケージとのインタフェースの定義後であって、しかもい
ずれかの設計が完了する前に設計が行われている。集積
回路とパッケージとの接続は、いずれかの設計が完了す
る前に仕上げられる。
【０００４】集積回路内の論理部にそれぞれ接続された
ＩＯＲＤの位置に大幅な制限が加えられるのを回避する
ため、従来、ＩＯＲＤは集積回路の周辺部に配置されて
いる。したがって、その周辺部の周りにはＩＯＲＤ用の
必要な縁取りが確保される。このため、集積回路とパッ
ケージとの接続はいずれかの設計が完了する前にさらに
容易に仕上げられ、集積回路とパッケージの設計を大体
平行して行えるようになる。
ＩＯＲＤの位置に大幅な制限が加えられるのを回避する
ため、従来、ＩＯＲＤは集積回路の周辺部に配置されて
いる。したがって、その周辺部の周りにはＩＯＲＤ用の
必要な縁取りが確保される。このため、集積回路とパッ
ケージとの接続はいずれかの設計が完了する前にさらに
容易に仕上げられ、集積回路とパッケージの設計を大体
平行して行えるようになる。
【０００５】にもかかわらず、このような従来の技法に
は欠点がある。たとえば、集積回路の周辺部にＩＯＲＤ
を配置することにより、ＩＯＲＤは、集積回路内でそれ
ぞれ接続された論理部からの物理的距離がさらに離れる
場合が多い。さらに、集積回路の周辺部にＩＯＲＤを配
置するために、より多くのシリコン域を使用する可能性
があり、金属層の使用効率が低下する。また、集積回路
の周辺部にＩＯＲＤを配置することにより、集積回路の
パフォーマンスが低下する場合もある。
は欠点がある。たとえば、集積回路の周辺部にＩＯＲＤ
を配置することにより、ＩＯＲＤは、集積回路内でそれ
ぞれ接続された論理部からの物理的距離がさらに離れる
場合が多い。さらに、集積回路の周辺部にＩＯＲＤを配
置するために、より多くのシリコン域を使用する可能性
があり、金属層の使用効率が低下する。また、集積回路
の周辺部にＩＯＲＤを配置することにより、集積回路の
パフォーマンスが低下する場合もある。
【０００６】
【発明が解決しようとする課題】したがって、ＩＯＲＤ
が必ずしも集積回路の周辺部に配置されないような、集
積回路に接続するための方法および構造に対する必要性
が発生している。また、従来の技法と比較して、集積回
路内でそれぞれ接続された論理部に物理的により接近し
た位置にＩＯＲＤが配置されるような、集積回路に接続
するための方法および構造に対する必要性も発生してい
る。さらに、従来の技法と比較して、ＩＯＲＤを集積回
路上に配置するために、使用するシリコン域が少なく、
金属層の使用効率が高い、集積回路に接続するための方
法および構造に対する必要性も発生している。しかも、
従来の技法と比較して、集積回路のパフォーマンスが改
善されるような、集積回路に接続するための方法および
構造に対する必要性も発生している。さらに、集積回路
とパッケージとのインタフェースが定義された後でも、
従来の技法と比較して、集積回路の各部がより柔軟に配
置されるような、集積回路に接続するための方法および
構造に対する必要性も発生している。
が必ずしも集積回路の周辺部に配置されないような、集
積回路に接続するための方法および構造に対する必要性
が発生している。また、従来の技法と比較して、集積回
路内でそれぞれ接続された論理部に物理的により接近し
た位置にＩＯＲＤが配置されるような、集積回路に接続
するための方法および構造に対する必要性も発生してい
る。さらに、従来の技法と比較して、ＩＯＲＤを集積回
路上に配置するために、使用するシリコン域が少なく、
金属層の使用効率が高い、集積回路に接続するための方
法および構造に対する必要性も発生している。しかも、
従来の技法と比較して、集積回路のパフォーマンスが改
善されるような、集積回路に接続するための方法および
構造に対する必要性も発生している。さらに、集積回路
とパッケージとのインタフェースが定義された後でも、
従来の技法と比較して、集積回路の各部がより柔軟に配
置されるような、集積回路に接続するための方法および
構造に対する必要性も発生している。
【０００７】
【課題を解決するための手段】集積回路に接続するため
の方法および構造において、接続セルは、集積回路内に
形成した複数の端子を含む。接続セルは、少なくとも１
つの端子に接続された少なくとも１つの金属層をさらに
含む。第１の領域は、接続セルを含むほぼ最小限の領域
である。第２の領域は、集積回路の複数の部分のそれぞ
れの少なくとも一部を含むほぼ最小限の領域である。こ
れらの部分は、端子のそれぞれに接続可能であると同時
に、端子に対する配置の柔軟性を有する。これらの部分
のこの配置の柔軟性は、第１の領域内の第２の領域の配
置の柔軟性とほぼ同等である。
の方法および構造において、接続セルは、集積回路内に
形成した複数の端子を含む。接続セルは、少なくとも１
つの端子に接続された少なくとも１つの金属層をさらに
含む。第１の領域は、接続セルを含むほぼ最小限の領域
である。第２の領域は、集積回路の複数の部分のそれぞ
れの少なくとも一部を含むほぼ最小限の領域である。こ
れらの部分は、端子のそれぞれに接続可能であると同時
に、端子に対する配置の柔軟性を有する。これらの部分
のこの配置の柔軟性は、第１の領域内の第２の領域の配
置の柔軟性とほぼ同等である。
【０００８】本発明の技術的利点の１つは、ＩＯＲＤが
必ずしも集積回路の周辺部に配置されない点である。
必ずしも集積回路の周辺部に配置されない点である。
【０００９】本発明の他の技術的利点は、従来の技法と
比較して、集積回路内でそれぞれ接続された論理部に物
理的により接近した位置にＩＯＲＤが配置される点であ
る。
比較して、集積回路内でそれぞれ接続された論理部に物
理的により接近した位置にＩＯＲＤが配置される点であ
る。
【００１０】本発明の他の技術的利点は、従来の技法と
比較して、ＩＯＲＤを集積回路上に配置するために、使
用するシリコン域が少なく、金属層の使用効率が高い点
である。
比較して、ＩＯＲＤを集積回路上に配置するために、使
用するシリコン域が少なく、金属層の使用効率が高い点
である。
【００１１】本発明の他の技術的利点は、従来の技法と
比較して、集積回路のパフォーマンスが改善される点で
ある。
比較して、集積回路のパフォーマンスが改善される点で
ある。
【００１２】本発明の他の技術的利点は、集積回路とパ
ッケージとのインタフェースが定義された後でも、従来
の技法と比較して、集積回路の各部がより柔軟に配置さ
れる点である。
ッケージとのインタフェースが定義された後でも、従来
の技法と比較して、集積回路の各部がより柔軟に配置さ
れる点である。
【００１３】本発明の実施例とその利点については、以
下の説明および添付図面を参照することにより、十分理
解されるはずである。
下の説明および添付図面を参照することにより、十分理
解されるはずである。
【００１４】
【発明の実施の形態】本発明の実施例とその利点につい
ては、添付図面の図１〜８を参照することにより、十分
理解される。添付図面の同様の部分および対応する部分
については、同様の番号を使用する。
ては、添付図面の図１〜８を参照することにより、十分
理解される。添付図面の同様の部分および対応する部分
については、同様の番号を使用する。
【００１５】図１は、実施例による端子パッド・グルー
プ（全体を１０で示す）を示す図である。端子パッド・
グループ１０は、専用接地端子パッド１２ａ〜ｅと、専
用Ｖｄｄ端子パッド１４ａ〜ｄと、専用信号端子パッド
１６ａ〜ｐとを含む。端子パッド１２ａ〜ｅ、１４ａ〜
ｄ、１６ａ〜ｐは集積回路（図１には図示せず）内に位
置する。端子パッド１６ａ〜ｐのそれぞれは、集積回路
のそれぞれの入出力（「Ｉ／Ｏ」）レシーバ／ドライバ
（「ＩＯＲＤ」）回路に接続されている。他に示されて
いない限り、図１〜８に示し、本明細書で説明するすべ
ての接続部は電気接続部である。
プ（全体を１０で示す）を示す図である。端子パッド・
グループ１０は、専用接地端子パッド１２ａ〜ｅと、専
用Ｖｄｄ端子パッド１４ａ〜ｄと、専用信号端子パッド
１６ａ〜ｐとを含む。端子パッド１２ａ〜ｅ、１４ａ〜
ｄ、１６ａ〜ｐは集積回路（図１には図示せず）内に位
置する。端子パッド１６ａ〜ｐのそれぞれは、集積回路
のそれぞれの入出力（「Ｉ／Ｏ」）レシーバ／ドライバ
（「ＩＯＲＤ」）回路に接続されている。他に示されて
いない限り、図１〜８に示し、本明細書で説明するすべ
ての接続部は電気接続部である。
【００１６】実施例の重要な態様では、端子パッド１２
ａ〜ｅ、１４ａ〜ｄ、１６ａ〜ｐの配置は、反復可能な
９ｘ３（ｍｘｎ）のアレイである。破線の枠１８ａおよ
び１８ｂで示す領域は、集積回路Ｖｄｄのプレース・ホ
ルダとして機能する。この実施例では、以下の要素を考
慮して反復可能端子パッド配置が設計されている。すな
わち、（ａ）集積回路のＩＯＲＤグループの境界ボック
ス・サイズ、（ｂ）集積回路のＩＯＲＤグループが配置
されているウィンドウのサイズおよび形式係数、（ｃ）
集積回路のフロア・プランと機能データ・フロー、
（ｄ）集積回路の端子パッドの水平および垂直ステップ
・サイズと設計規則要件である。
ａ〜ｅ、１４ａ〜ｄ、１６ａ〜ｐの配置は、反復可能な
９ｘ３（ｍｘｎ）のアレイである。破線の枠１８ａおよ
び１８ｂで示す領域は、集積回路Ｖｄｄのプレース・ホ
ルダとして機能する。この実施例では、以下の要素を考
慮して反復可能端子パッド配置が設計されている。すな
わち、（ａ）集積回路のＩＯＲＤグループの境界ボック
ス・サイズ、（ｂ）集積回路のＩＯＲＤグループが配置
されているウィンドウのサイズおよび形式係数、（ｃ）
集積回路のフロア・プランと機能データ・フロー、
（ｄ）集積回路の端子パッドの水平および垂直ステップ
・サイズと設計規則要件である。
【００１７】図２は、実施例による主要接続セル（全体
を１９で示す）を示す図である。図２には、端子パッド
・グループ１０の指定の端子パッドに接続された最上部
レベルの金属層が示されている。より具体的には、図２
は、端子パッド１２ａ〜ｅ、１４ａ〜ｄ、１６ａ〜ｐの
指定の端子パッドに接続された金属層２０ａ〜ｍを形成
するようにパターン形成した最上部レベルの金属層を示
している。金属層２０ａ〜ｍは、図２にほぼ示すよう
に、端子パッド・グループ１０と相対的に配置、配向、
成形される。金属層２０ａ〜ｍと端子パッド１２ａ〜
ｅ、１４ａ〜ｄ、１６ａ〜ｐとが相俟って実施例による
主要接続セル１９を形成する。
を１９で示す）を示す図である。図２には、端子パッド
・グループ１０の指定の端子パッドに接続された最上部
レベルの金属層が示されている。より具体的には、図２
は、端子パッド１２ａ〜ｅ、１４ａ〜ｄ、１６ａ〜ｐの
指定の端子パッドに接続された金属層２０ａ〜ｍを形成
するようにパターン形成した最上部レベルの金属層を示
している。金属層２０ａ〜ｍは、図２にほぼ示すよう
に、端子パッド・グループ１０と相対的に配置、配向、
成形される。金属層２０ａ〜ｍと端子パッド１２ａ〜
ｅ、１４ａ〜ｄ、１６ａ〜ｐとが相俟って実施例による
主要接続セル１９を形成する。
【００１８】図２に示すように、金属層２０ａは端子パ
ッド１６ａに接続され、金属層２０ｂは端子パッド１２
ａに接続され、金属層２０ｃは端子パッド１６ｃに接続
されている。また、Ｖｄｄ端子パッド１４ａおよび１４
ｂは金属層２０ｄを介して互いに接続されている。同様
に、Ｖｄｄ端子パッド１４ｃおよび１４ｄは金属層２０
ｉを介して互いに接続されている。
ッド１６ａに接続され、金属層２０ｂは端子パッド１２
ａに接続され、金属層２０ｃは端子パッド１６ｃに接続
されている。また、Ｖｄｄ端子パッド１４ａおよび１４
ｂは金属層２０ｄを介して互いに接続されている。同様
に、Ｖｄｄ端子パッド１４ｃおよび１４ｄは金属層２０
ｉを介して互いに接続されている。
【００１９】接地端子パッド１２ｂ、１２ｃ、１２ｄは
金属層２０ｇを介して互いに接続されている。さらに、
金属層２０ｅは端子パッド１６ｆに接続され、金属層２
０ｆは端子パッド１６ｈに接続され、金属層２０ｈは端
子パッド１６ｉに接続されている。また、金属層２０ｊ
は端子パッド１６ｌに接続され、金属層２０ｋは端子パ
ッド１６ｎに接続され、金属層２０ｌは端子パッド１６
ｏに接続されている。金属層２０ｍは端子パッド１２ｅ
に接続されている。
金属層２０ｇを介して互いに接続されている。さらに、
金属層２０ｅは端子パッド１６ｆに接続され、金属層２
０ｆは端子パッド１６ｈに接続され、金属層２０ｈは端
子パッド１６ｉに接続されている。また、金属層２０ｊ
は端子パッド１６ｌに接続され、金属層２０ｋは端子パ
ッド１６ｎに接続され、金属層２０ｌは端子パッド１６
ｏに接続されている。金属層２０ｍは端子パッド１２ｅ
に接続されている。
【００２０】図３〜５は、図２の最上部レベルの金属層
（および主要接続セル１９）の変更例を示す図である。
代替実施例では、図２の標準的な主要接続セル１９は、
図３〜５および図７に示し以下に詳述する変更例の全部
または一部を取り入れるように、永続的に設計変更され
ている。
（および主要接続セル１９）の変更例を示す図である。
代替実施例では、図２の標準的な主要接続セル１９は、
図３〜５および図７に示し以下に詳述する変更例の全部
または一部を取り入れるように、永続的に設計変更され
ている。
【００２１】図３では、Ｖｄｄ拡張金属層３０は金属層
２０ｉに接続されている。Ｖｄｄ拡張金属層３０は、図
３にほぼ示すように、端子パッド・グループ１０と相対
的に配置、配向、成形される。図３の変更済み接続セル
は、集積回路の専用電源バスをＶｄｄ端子パッド１４ｃ
および１４ｄに接続するのに適している。
２０ｉに接続されている。Ｖｄｄ拡張金属層３０は、図
３にほぼ示すように、端子パッド・グループ１０と相対
的に配置、配向、成形される。図３の変更済み接続セル
は、集積回路の専用電源バスをＶｄｄ端子パッド１４ｃ
および１４ｄに接続するのに適している。
【００２２】明確にするため、図３には、Ｖｄｄ拡張金
属層３０と金属層２０ｉとの実際の接続は示していな
い。しかし、図３の例では、Ｖｄｄ拡張金属層３０が金
属層２０ｉと一体に形成されるように最上部レベルの金
属層（図２に関連して上述する）にパターン形成されて
いる。
属層３０と金属層２０ｉとの実際の接続は示していな
い。しかし、図３の例では、Ｖｄｄ拡張金属層３０が金
属層２０ｉと一体に形成されるように最上部レベルの金
属層（図２に関連して上述する）にパターン形成されて
いる。
【００２３】同様に、明確にするため、図４〜５には、
拡張金属層と他の金属層との実際の接続は示していな
い。図４〜５には、拡張金属層と特定の金属層との接続
について論じるが、拡張金属層が特定の金属層と一体に
形成されるように最上部レベルの金属層（図２に関連し
て上述する）にパターン形成されている。また、すべて
の拡張金属層は、図４〜５にほぼ示すように、端子パッ
ド・グループ１０と相対的に配置、配向、成形される。
拡張金属層と他の金属層との実際の接続は示していな
い。図４〜５には、拡張金属層と特定の金属層との接続
について論じるが、拡張金属層が特定の金属層と一体に
形成されるように最上部レベルの金属層（図２に関連し
て上述する）にパターン形成されている。また、すべて
の拡張金属層は、図４〜５にほぼ示すように、端子パッ
ド・グループ１０と相対的に配置、配向、成形される。
【００２４】図４を参照すると、内部接地拡張金属層３
２は金属層２０ｇに接続されている。また、図４では、
外部接地拡張金属層３４ａおよび３４ｂは金属層２０ｂ
および２０ｍにそれぞれ接続されている。拡張金属層３
２または拡張金属層３４ａ〜ｂのいずれかにより、図４
の変更済み接続セルは、集積回路の専用接地供給バスを
接地端子パッド１２ａ〜ｅに接続するのに適している。
２は金属層２０ｇに接続されている。また、図４では、
外部接地拡張金属層３４ａおよび３４ｂは金属層２０ｂ
および２０ｍにそれぞれ接続されている。拡張金属層３
２または拡張金属層３４ａ〜ｂのいずれかにより、図４
の変更済み接続セルは、集積回路の専用接地供給バスを
接地端子パッド１２ａ〜ｅに接続するのに適している。
【００２５】図５を参照すると、上部信号拡張金属層３
６ａ、３６ｂ、３６ｃは金属層２０ａ、２０ｃ、２０ｅ
にそれぞれ接続されている。また、上部信号拡張金属層
３６ｄ、３６ｅ、３６ｆは金属層２０ｈ、２０ｊ、２０
ｌにそれぞれ接続されている。さらに、中間信号拡張金
属層３８ａ〜ｈは、図５にほぼ示すように、信号端子パ
ッド１６ｂ、１６ｄ、１６ｅ、１６ｇ、１６ｊ、１６
ｋ、１６ｍ、１６ｐ上にそれぞれ配置されている。しか
も、下部信号拡張金属層４０ａおよび４０ｂは金属層２
０ｆおよび２０ｋにそれぞれ接続されている。拡張金属
層３６ａ〜ｆ、拡張金属層３８ａ〜ｈ、または拡張金属
層４０ａ〜ｂのいずれかにより、図５の変更済み接続セ
ルは、ＩＯＲＤ信号を信号端子パッド１６ａ〜ｐに接続
するのに適している。
６ａ、３６ｂ、３６ｃは金属層２０ａ、２０ｃ、２０ｅ
にそれぞれ接続されている。また、上部信号拡張金属層
３６ｄ、３６ｅ、３６ｆは金属層２０ｈ、２０ｊ、２０
ｌにそれぞれ接続されている。さらに、中間信号拡張金
属層３８ａ〜ｈは、図５にほぼ示すように、信号端子パ
ッド１６ｂ、１６ｄ、１６ｅ、１６ｇ、１６ｊ、１６
ｋ、１６ｍ、１６ｐ上にそれぞれ配置されている。しか
も、下部信号拡張金属層４０ａおよび４０ｂは金属層２
０ｆおよび２０ｋにそれぞれ接続されている。拡張金属
層３６ａ〜ｆ、拡張金属層３８ａ〜ｈ、または拡張金属
層４０ａ〜ｂのいずれかにより、図５の変更済み接続セ
ルは、ＩＯＲＤ信号を信号端子パッド１６ａ〜ｐに接続
するのに適している。
【００２６】実施例のＩＯＲＤは、集積回路内でそれぞ
れ接続された論理部に物理的により接近した位置に配置
されている。したがって、多くの場合、ＩＯＲＤは集積
回路の中心に物理的に接近した位置に配置される。この
ため、実施例による集積回路は、従来の技法と比較し
て、シリコン域が少なく、より効率よく金属層を使用し
て実施することができる。また、集積回路内でそれぞれ
接続された論理部に物理的に接近した位置にＩＯＲＤを
配置することにより、集積回路のパフォーマンスを改善
することもできる。
れ接続された論理部に物理的により接近した位置に配置
されている。したがって、多くの場合、ＩＯＲＤは集積
回路の中心に物理的に接近した位置に配置される。この
ため、実施例による集積回路は、従来の技法と比較し
て、シリコン域が少なく、より効率よく金属層を使用し
て実施することができる。また、集積回路内でそれぞれ
接続された論理部に物理的に接近した位置にＩＯＲＤを
配置することにより、集積回路のパフォーマンスを改善
することもできる。
【００２７】実施例では、集積回路とパッケージの設計
が大体平行して行われる。より具体的には、集積回路と
パッケージとのインタフェースの定義後であって、しか
もいずれかの設計が完了する前に設計が行われている。
集積回路とパッケージとの接続は、いずれかの設計が完
了する前に仕上げられる。
が大体平行して行われる。より具体的には、集積回路と
パッケージとのインタフェースの定義後であって、しか
もいずれかの設計が完了する前に設計が行われている。
集積回路とパッケージとの接続は、いずれかの設計が完
了する前に仕上げられる。
【００２８】実施例では、集積回路とパッケージの設計
が完了する前に端子パッド１２ａ〜ｅ、１４ａ〜ｄ、１
６ａ〜ｐの位置が定義可能であることは有利である。さ
らに、実施例の重要な態様では、一部のＩＯＲＤが集積
回路の中心に物理的に接近して配置可能であっても、
（集積回路内で）このようなＩＯＲＤがそれぞれ接続さ
れた論理部の位置は、集積回路の設計中に大幅な制約を
受けない。より具体的には、実施例では、ＩＯＲＤをそ
れぞれの端子パッドに接続するために決定的な接続技法
を使用している。重要なことに、この決定的な接続技法
により、端子パッド１２ａ〜ｅ、１４ａ〜ｄ、１６ａ〜
ｐの位置が定義された後でも、集積回路内のＩＯＲＤと
周囲の構成要素とを定義し配置するための柔軟性を提供
するという目標が達成される。
が完了する前に端子パッド１２ａ〜ｅ、１４ａ〜ｄ、１
６ａ〜ｐの位置が定義可能であることは有利である。さ
らに、実施例の重要な態様では、一部のＩＯＲＤが集積
回路の中心に物理的に接近して配置可能であっても、
（集積回路内で）このようなＩＯＲＤがそれぞれ接続さ
れた論理部の位置は、集積回路の設計中に大幅な制約を
受けない。より具体的には、実施例では、ＩＯＲＤをそ
れぞれの端子パッドに接続するために決定的な接続技法
を使用している。重要なことに、この決定的な接続技法
により、端子パッド１２ａ〜ｅ、１４ａ〜ｄ、１６ａ〜
ｐの位置が定義された後でも、集積回路内のＩＯＲＤと
周囲の構成要素とを定義し配置するための柔軟性を提供
するという目標が達成される。
【００２９】図６は、実施例による境界ボックス５０を
示す図である。境界ボックス５０は、Ａ、Ｂ、Ｃ、Ｄ、
Ｅ、Ｆ、Ｇ、Ｈ、Ｉ、Ｊ、Ｋ、Ｌ、Ｍ、Ｎ、Ｏ、Ｐとい
う１６個の領域を含むＩＯＲＤグループ５２の水平およ
び垂直配置境界を明確に示すものである。より具体的に
は、境界ボックス５０は、領域Ａ〜Ｐのそれぞれの少な
くとも一部を含むように定義された、実質的に最小の領
域である。ＩＯＲＤ領域Ａ〜Ｐのそれぞれは、集積回路
内のそれぞれのＩＯＲＤを含む。
示す図である。境界ボックス５０は、Ａ、Ｂ、Ｃ、Ｄ、
Ｅ、Ｆ、Ｇ、Ｈ、Ｉ、Ｊ、Ｋ、Ｌ、Ｍ、Ｎ、Ｏ、Ｐとい
う１６個の領域を含むＩＯＲＤグループ５２の水平およ
び垂直配置境界を明確に示すものである。より具体的に
は、境界ボックス５０は、領域Ａ〜Ｐのそれぞれの少な
くとも一部を含むように定義された、実質的に最小の領
域である。ＩＯＲＤ領域Ａ〜Ｐのそれぞれは、集積回路
内のそれぞれのＩＯＲＤを含む。
【００３０】ウィンドウ５４は、端子パッド・グループ
１０と金属層２０ａ〜ｍ（図２）とを組み合わせるため
の水平および垂直配置境界を明確に示すものである。よ
り具体的には、ウィンドウ５４は、図２の主要接続セル
１９全体を完全に含むように定義された、実質的に最小
の領域である。境界ボックス５０はウィンドウ５４より
小さいため、ＩＯＲＤグループ５２はウィンドウ５４内
のどこにでも配置可能である。
１０と金属層２０ａ〜ｍ（図２）とを組み合わせるため
の水平および垂直配置境界を明確に示すものである。よ
り具体的には、ウィンドウ５４は、図２の主要接続セル
１９全体を完全に含むように定義された、実質的に最小
の領域である。境界ボックス５０はウィンドウ５４より
小さいため、ＩＯＲＤグループ５２はウィンドウ５４内
のどこにでも配置可能である。
【００３１】実施例の境界ボックス５０は、２２６７．
１ミクロンｘ１９９．８ミクロンのサイズを有する。比
較すると、ウィンドウ５４は、２２７７．５ミクロンｘ
５００．０ミクロンのサイズを有する。したがって、実
施例のＩＯＲＤグループ５２は、１０．４ミクロン分の
水平配置の柔軟性（矢印６０ａおよび６０ｂの方向）
と、３００．２ミクロン分の垂直配置の柔軟性（矢印６
２ａおよび６２ｂの方向）とを有する。端子パッド・グ
ループ１０の場合、水平配置は、領域Ａ〜Ｐ内のＩＯＲ
Ｄと端子パッド・サイズとの非スケーラビリティおよび
周期性に応じて変動可能である。集積回路のフロア・プ
ラン構成要素とＩＯＲＤの実施、設計、配置により、矢
印６２ａおよび６２ｂが示す垂直方向の配置の柔軟性が
最も大きくなる。
１ミクロンｘ１９９．８ミクロンのサイズを有する。比
較すると、ウィンドウ５４は、２２７７．５ミクロンｘ
５００．０ミクロンのサイズを有する。したがって、実
施例のＩＯＲＤグループ５２は、１０．４ミクロン分の
水平配置の柔軟性（矢印６０ａおよび６０ｂの方向）
と、３００．２ミクロン分の垂直配置の柔軟性（矢印６
２ａおよび６２ｂの方向）とを有する。端子パッド・グ
ループ１０の場合、水平配置は、領域Ａ〜Ｐ内のＩＯＲ
Ｄと端子パッド・サイズとの非スケーラビリティおよび
周期性に応じて変動可能である。集積回路のフロア・プ
ラン構成要素とＩＯＲＤの実施、設計、配置により、矢
印６２ａおよび６２ｂが示す垂直方向の配置の柔軟性が
最も大きくなる。
【００３２】好ましい実施例の決定的な接続技法によ
り、領域Ａ〜Ｐ内の１６個のＩＯＲＤのそれぞれは、ウ
ィンドウ５４内のＩＯＲＤグループ５２内の実際の水平
および垂直配置位置とは無関係に、金属層（適当な拡張
金属層を含む）を介して端子パッド１６ａ〜ｐのそれぞ
れに接続可能である。より具体的には、領域Ａ〜Ｐ内の
ＩＯＲＤが関連の端子パッド１６ａ〜ｐに接続されるよ
うに図２の主要接続セル１９を変更するためのアルゴリ
ズムによって、ウィンドウ５４内のＩＯＲＤグループ５
２の位置に応じて、拡張金属層（図３〜５に関連して上
述する）が形成される。
り、領域Ａ〜Ｐ内の１６個のＩＯＲＤのそれぞれは、ウ
ィンドウ５４内のＩＯＲＤグループ５２内の実際の水平
および垂直配置位置とは無関係に、金属層（適当な拡張
金属層を含む）を介して端子パッド１６ａ〜ｐのそれぞ
れに接続可能である。より具体的には、領域Ａ〜Ｐ内の
ＩＯＲＤが関連の端子パッド１６ａ〜ｐに接続されるよ
うに図２の主要接続セル１９を変更するためのアルゴリ
ズムによって、ウィンドウ５４内のＩＯＲＤグループ５
２の位置に応じて、拡張金属層（図３〜５に関連して上
述する）が形成される。
【００３３】領域Ａ〜Ｐ内のＩＯＲＤは関連の端子パッ
ド１６ａ〜ｐに接続可能であるが、端子パッド１６ａ〜
ｐに対する配置（または位置）の柔軟性を持っている。
領域Ａ〜Ｐ（および領域Ａ〜Ｐ内のＩＯＲＤ）のこのよ
うな配置の柔軟性は、ウィンドウ５４内の境界ボックス
５０の配置の柔軟性とほぼ同等である。さらに、領域Ａ
〜Ｐ（および領域Ａ〜Ｐ内のＩＯＲＤのそれぞれ）は、
互いに無関係にこのような配置の柔軟性を持っている。
ド１６ａ〜ｐに接続可能であるが、端子パッド１６ａ〜
ｐに対する配置（または位置）の柔軟性を持っている。
領域Ａ〜Ｐ（および領域Ａ〜Ｐ内のＩＯＲＤ）のこのよ
うな配置の柔軟性は、ウィンドウ５４内の境界ボックス
５０の配置の柔軟性とほぼ同等である。さらに、領域Ａ
〜Ｐ（および領域Ａ〜Ｐ内のＩＯＲＤのそれぞれ）は、
互いに無関係にこのような配置の柔軟性を持っている。
【００３４】したがって、信号端子パッド１６ａは領域
Ｂ内のＩＯＲＤ回路に接続され、信号端子パッド１６ｂ
は領域Ａ内のＩＯＲＤ回路に接続される。同様に、信号
端子パッド１６ｃは領域Ｄ内のＩＯＲＤ回路に接続さ
れ、信号端子パッド１６ｄは領域Ｃ内のＩＯＲＤ回路に
接続される。また、信号端子パッド１６ｅは領域Ｅ内の
ＩＯＲＤ回路に接続される。
Ｂ内のＩＯＲＤ回路に接続され、信号端子パッド１６ｂ
は領域Ａ内のＩＯＲＤ回路に接続される。同様に、信号
端子パッド１６ｃは領域Ｄ内のＩＯＲＤ回路に接続さ
れ、信号端子パッド１６ｄは領域Ｃ内のＩＯＲＤ回路に
接続される。また、信号端子パッド１６ｅは領域Ｅ内の
ＩＯＲＤ回路に接続される。
【００３５】さらに、信号端子パッド１６ｆは領域Ｆ内
のＩＯＲＤ回路に接続され、信号端子パッド１６ｇは領
域Ｇ内のＩＯＲＤ回路に接続される。さらに、信号端子
パッド１６ｈは領域Ｈ内のＩＯＲＤ回路に接続され、信
号端子パッド１６ｉは領域Ｊ内のＩＯＲＤ回路に接続さ
れる。また、信号端子パッド１６ｊは領域Ｉ内のＩＯＲ
Ｄ回路に接続され、信号端子パッド１６ｋは領域Ｋ内の
ＩＯＲＤ回路に接続される。
のＩＯＲＤ回路に接続され、信号端子パッド１６ｇは領
域Ｇ内のＩＯＲＤ回路に接続される。さらに、信号端子
パッド１６ｈは領域Ｈ内のＩＯＲＤ回路に接続され、信
号端子パッド１６ｉは領域Ｊ内のＩＯＲＤ回路に接続さ
れる。また、信号端子パッド１６ｊは領域Ｉ内のＩＯＲ
Ｄ回路に接続され、信号端子パッド１６ｋは領域Ｋ内の
ＩＯＲＤ回路に接続される。
【００３６】同様に、信号端子パッド１６ｌは領域Ｎ内
のＩＯＲＤ回路に接続される。信号端子パッド１６ｍは
領域Ｍ内のＩＯＲＤ回路に接続され、信号端子パッド１
６ｎは領域Ｌ内のＩＯＲＤ回路に接続される。最後に、
信号端子パッド１６ｏは領域Ｐ内のＩＯＲＤ回路に接続
され、信号端子パッド１６ｐは領域Ｏ内のＩＯＲＤ回路
に接続される。
のＩＯＲＤ回路に接続される。信号端子パッド１６ｍは
領域Ｍ内のＩＯＲＤ回路に接続され、信号端子パッド１
６ｎは領域Ｌ内のＩＯＲＤ回路に接続される。最後に、
信号端子パッド１６ｏは領域Ｐ内のＩＯＲＤ回路に接続
され、信号端子パッド１６ｐは領域Ｏ内のＩＯＲＤ回路
に接続される。
【００３７】端子パッド１６ａ〜ｐのそれぞれは、集積
回路が密閉されているパッケージ（図２には図示せず）
のそれぞれのピン・コネクタにさらに接続される。集積
回路はこのようなピン・コネクタを介して他の回路との
インタフェースが取られる。したがって、集積回路の領
域Ａ〜Ｐ内の１６個のＩＯＲＤは、金属層２０ａ〜ｍ
（および適当な拡張金属層）を介し、さらに端子パッド
１６ａ〜ｐを介してパッケージの１６個のピン・コネク
タに結合される。
回路が密閉されているパッケージ（図２には図示せず）
のそれぞれのピン・コネクタにさらに接続される。集積
回路はこのようなピン・コネクタを介して他の回路との
インタフェースが取られる。したがって、集積回路の領
域Ａ〜Ｐ内の１６個のＩＯＲＤは、金属層２０ａ〜ｍ
（および適当な拡張金属層）を介し、さらに端子パッド
１６ａ〜ｐを介してパッケージの１６個のピン・コネク
タに結合される。
【００３８】図７は、実施例によるほぼ同一の複数の端
子パッド・グループ１０、７０、７２、７４、７６内の
集積回路の各部の配置の柔軟性を示す図である。図７に
示すように、境界ボックス５０はウィンドウ５４の上部
に向かって配置されている。
子パッド・グループ１０、７０、７２、７４、７６内の
集積回路の各部の配置の柔軟性を示す図である。図７に
示すように、境界ボックス５０はウィンドウ５４の上部
に向かって配置されている。
【００３９】したがって、領域ＨおよびＬ内のＩＯＲＤ
が端子パッド１６ｈおよび１６ｎにそれぞれ接続される
ように図２の主要接続セル１９を変更するため、下部信
号拡張金属層４０ａおよび４０ｂが形成される。また、
領域Ａ、Ｃ、Ｅ、Ｇ、Ｉ、Ｋ、Ｍ、Ｏ内のＩＯＲＤが端
子パッド１６ｂ、１６ｄ、１６ｅ、１６ｇ、１６ｊ、１
６ｋ、１６ｍ、１６ｐにそれぞれ接続されるように図２
の主要接続セル１９を変更するため、中間信号拡張金属
層３８ａ〜ｈも形成される。さらに、この例では、集積
回路の専用接地供給バスが接地端子パッド１２ａ〜ｅに
接続されるように、図７に示すように接地拡張金属層３
２および３４ａ〜ｂが形成される。
が端子パッド１６ｈおよび１６ｎにそれぞれ接続される
ように図２の主要接続セル１９を変更するため、下部信
号拡張金属層４０ａおよび４０ｂが形成される。また、
領域Ａ、Ｃ、Ｅ、Ｇ、Ｉ、Ｋ、Ｍ、Ｏ内のＩＯＲＤが端
子パッド１６ｂ、１６ｄ、１６ｅ、１６ｇ、１６ｊ、１
６ｋ、１６ｍ、１６ｐにそれぞれ接続されるように図２
の主要接続セル１９を変更するため、中間信号拡張金属
層３８ａ〜ｈも形成される。さらに、この例では、集積
回路の専用接地供給バスが接地端子パッド１２ａ〜ｅに
接続されるように、図７に示すように接地拡張金属層３
２および３４ａ〜ｂが形成される。
【００４０】端子パッド・グループ７０を参照すると、
そのＩＯＲＤグループはそのグループのウィンドウの上
部中間部分に向かって配置される。比較すると、端子パ
ッド・グループ７２のＩＯＲＤグループはそのウィンド
ウの中間部分に向かって配置される。さらに、端子パッ
ド・グループ７４のＩＯＲＤグループはそのウィンドウ
の下部中間部分に向かって配置される。また、端子パッ
ド・グループ７６のＩＯＲＤグループはそのウィンドウ
の下部部分に向かって配置される。
そのＩＯＲＤグループはそのグループのウィンドウの上
部中間部分に向かって配置される。比較すると、端子パ
ッド・グループ７２のＩＯＲＤグループはそのウィンド
ウの中間部分に向かって配置される。さらに、端子パッ
ド・グループ７４のＩＯＲＤグループはそのウィンドウ
の下部中間部分に向かって配置される。また、端子パッ
ド・グループ７６のＩＯＲＤグループはそのウィンドウ
の下部部分に向かって配置される。
【００４１】したがって、各ＩＯＲＤグループは、それ
ぞれのウィンドウ内の他のＩＯＲＤグループのそれぞれ
の位置とは無関係に、そのウィンドウ内に配置可能であ
る。同様に、図７には図示されていないが、領域Ａ〜Ｐ
（および領域Ａ〜Ｐ内のＩＯＲＤのそれぞれ）は、互い
に無関係にこのような配置（または位置）の柔軟性を有
する。たとえば、端子パッド・グループ１０の領域Ａ
は、同時に端子パッド・グループ１０の領域Ｂがそのグ
ループのウィンドウ５４の下部部分に向かって配置され
ていても、そのグループのウィンドウ５４の上部部分に
向かって配置することができる。この能力は図２〜６か
ら明らかである。したがって、実施例では、ウィンドウ
５４内の領域Ａ〜Ｐの矢印６２ａ〜ｂの方向に置かれた
それぞれの位置（または配置）は完全に互いに無関係に
なる。
ぞれのウィンドウ内の他のＩＯＲＤグループのそれぞれ
の位置とは無関係に、そのウィンドウ内に配置可能であ
る。同様に、図７には図示されていないが、領域Ａ〜Ｐ
（および領域Ａ〜Ｐ内のＩＯＲＤのそれぞれ）は、互い
に無関係にこのような配置（または位置）の柔軟性を有
する。たとえば、端子パッド・グループ１０の領域Ａ
は、同時に端子パッド・グループ１０の領域Ｂがそのグ
ループのウィンドウ５４の下部部分に向かって配置され
ていても、そのグループのウィンドウ５４の上部部分に
向かって配置することができる。この能力は図２〜６か
ら明らかである。したがって、実施例では、ウィンドウ
５４内の領域Ａ〜Ｐの矢印６２ａ〜ｂの方向に置かれた
それぞれの位置（または配置）は完全に互いに無関係に
なる。
【００４２】図７に示すように、ＩＯＲＤ信号が信号端
子パッドに接続されるように図２の主要接続セル１９を
変更するために、各ＩＯＲＤグループごとに信号拡張金
属層が適切に形成される。さらに、集積回路の専用接地
供給バスが接地端子パッドに接続されるように、図７に
示すように接地拡張金属層が適切に形成される。同様
に、集積回路の専用電源バスがＶｄｄ端子パッドに接続
されるように、図７に示すようにＶｄｄ拡張金属層が適
切に形成される。この例の拡張金属層は、図７にほぼ示
すように、端子パッド・グループと相対的に配置、配
向、成形される。
子パッドに接続されるように図２の主要接続セル１９を
変更するために、各ＩＯＲＤグループごとに信号拡張金
属層が適切に形成される。さらに、集積回路の専用接地
供給バスが接地端子パッドに接続されるように、図７に
示すように接地拡張金属層が適切に形成される。同様
に、集積回路の専用電源バスがＶｄｄ端子パッドに接続
されるように、図７に示すようにＶｄｄ拡張金属層が適
切に形成される。この例の拡張金属層は、図７にほぼ示
すように、端子パッド・グループと相対的に配置、配
向、成形される。
【００４３】図８は、実施例による集積回路（全体を８
０で示す）内の複数の端子パッド・グループからなるア
レイを示す図である。図８の例では、４ｘ９（ｍｘｎ）
のアレイ内で端子パッド・グループが複製される。この
アレイは８つの空のスロットを含むが、これは主に
（ａ）集積回路８０内の機能ユニットのフロア・プラン
の実施、（ｂ）集積回路８０内の大型アレイの位置、お
よび（ｃ）集積回路８０内の端子パッドの実数による。
０で示す）内の複数の端子パッド・グループからなるア
レイを示す図である。図８の例では、４ｘ９（ｍｘｎ）
のアレイ内で端子パッド・グループが複製される。この
アレイは８つの空のスロットを含むが、これは主に
（ａ）集積回路８０内の機能ユニットのフロア・プラン
の実施、（ｂ）集積回路８０内の大型アレイの位置、お
よび（ｃ）集積回路８０内の端子パッドの実数による。
【００４４】たとえば、図８は、図７の端子パッド・グ
ループ１０、７０、７２、７４、７６を含む集積回路８
０を示している。集積回路８０は、追加の実線の枠によ
って図８に示されている他の端子パッド・グループをさ
らに含むので、この例の集積回路８０は合計２８個の端
子パッド・グループを含む。
ループ１０、７０、７２、７４、７６を含む集積回路８
０を示している。集積回路８０は、追加の実線の枠によ
って図８に示されている他の端子パッド・グループをさ
らに含むので、この例の集積回路８０は合計２８個の端
子パッド・グループを含む。
【００４５】この一連の端子パッド・グループは集積回
路８０の端子パッドを区分するように機能する。各端子
パッド・グループ内では、実施例の決定的な接続技法に
対応するために接地、Ｖｄｄ、信号の各端子パッドが配
置されている。したがって、実施例の決定的な接続技法
は集積回路８０のすべての端子パッド・グループに適用
可能である。
路８０の端子パッドを区分するように機能する。各端子
パッド・グループ内では、実施例の決定的な接続技法に
対応するために接地、Ｖｄｄ、信号の各端子パッドが配
置されている。したがって、実施例の決定的な接続技法
は集積回路８０のすべての端子パッド・グループに適用
可能である。
【００４６】実施例の技法は、前述したように集積回路
８０が単一の最上部レベルの金属層を含む場合に特に有
利である。これは、実施例の技法が（単一の最上部レベ
ルの金属層にパターン形成することによって形成した）
金属層の規則正しいルーティングをサポートしているか
らである。このため、このようなルーティングは複雑さ
が下がり、より扱いやすいものになる。
８０が単一の最上部レベルの金属層を含む場合に特に有
利である。これは、実施例の技法が（単一の最上部レベ
ルの金属層にパターン形成することによって形成した）
金属層の規則正しいルーティングをサポートしているか
らである。このため、このようなルーティングは複雑さ
が下がり、より扱いやすいものになる。
【００４７】したがって、金属層がより効率よく使用さ
れる。実施例の技法では、ＩＯＲＤグループ５２の領域
Ａ〜Ｐ（図６）を介して水平および垂直に追加の信号
（ＩＯＲＤの信号とは無関係）を経路指定することがで
きる。追加の信号を経路指定できるこの能力は、特定レ
ベルの金属層（複数も可）に制限されない。
れる。実施例の技法では、ＩＯＲＤグループ５２の領域
Ａ〜Ｐ（図６）を介して水平および垂直に追加の信号
（ＩＯＲＤの信号とは無関係）を経路指定することがで
きる。追加の信号を経路指定できるこの能力は、特定レ
ベルの金属層（複数も可）に制限されない。
【００４８】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００４９】（１）集積回路に接続するための構造にお
いて、集積回路内に形成された複数の端子と、前記端子
の少なくとも１つに接続された少なくとも１つの金属層
とを含む、接続セルと、前記端子のそれぞれに接続可能
でありかつ配置の柔軟性を有する、集積回路の複数の部
分とを含むことを特徴とする構造。 （２）前記部分が集積回路のレシーバ部分、ドライバ部
分またはレシーバ部分とドライバ部分の両方を含むこと
を特徴とする、上記（１）に記載の構造。 （３）前記端子がｍｘｎ個の端子のアレイであり、ｍと
ｎが整数であることを特徴とする、上記（１）に記載の
構造。 （４）前記部分が前記端子に対して２次元の横方向の配
置の柔軟性を有することを特徴とする、上記（１）に記
載の構造。
いて、集積回路内に形成された複数の端子と、前記端子
の少なくとも１つに接続された少なくとも１つの金属層
とを含む、接続セルと、前記端子のそれぞれに接続可能
でありかつ配置の柔軟性を有する、集積回路の複数の部
分とを含むことを特徴とする構造。 （２）前記部分が集積回路のレシーバ部分、ドライバ部
分またはレシーバ部分とドライバ部分の両方を含むこと
を特徴とする、上記（１）に記載の構造。 （３）前記端子がｍｘｎ個の端子のアレイであり、ｍと
ｎが整数であることを特徴とする、上記（１）に記載の
構造。 （４）前記部分が前記端子に対して２次元の横方向の配
置の柔軟性を有することを特徴とする、上記（１）に記
載の構造。
【図１】実施例による端子パッド・グループを示す図で
ある。
ある。
【図２】実施例による主要接続セルを示す図である。
【図３】図２の最上部レベルの金属層の変更例を示す図
である。
である。
【図４】図２の最上部レベルの金属層の変更例を示す図
である。
である。
【図５】図２の最上部レベルの金属層の変更例を示す図
である。
である。
【図６】実施例による端子パッド・グループ境界ボック
スを示す図である。
スを示す図である。
【図７】実施例によるほぼ同一の複数の端子パッド・グ
ループ内の集積回路の各部の配置の柔軟性を示す図であ
る。
ループ内の集積回路の各部の配置の柔軟性を示す図であ
る。
【図８】実施例による集積回路内の複数の端子パッド・
グループからなるアレイを示す図である。
グループからなるアレイを示す図である。
１０ 端子パッド・グループ １２ａ〜ｅ 専用接地端子パッド １４ａ〜ｄ 専用Ｖｄｄ端子パッド １６ａ〜ｐ 専用信号端子パッド １８ａ 集積回路Ｖｄｄのプレース・ホルダ １８ｂ 集積回路Ｖｄｄのプレース・ホルダ
───────────────────────────────────────────────────── フロントページの続き (71)出願人 594083818 モトローラ・インコーポレイテッド アメリカ合衆国60196、イリノイ州シャー ムバーク、イースト・アルゴンクイン・ロ ード1303、サ−ド・フロワー (72)発明者 デーヴィッド・レイ・ビアデン アメリカ合衆国78739 テキサス州オース チン ディーダム・レーン 6203 (72)発明者 マーク・デーヴィッド・ボリジャー アメリカ合衆国78681 テキサス州ラウン ド・ロック リバーローン・ドライブ 705
Claims (4)
- 【請求項１】集積回路に接続するための構造において、 集積回路内に形成された複数の端子と、前記端子の少な
くとも１つに接続された少なくとも１つの金属層とを含
む、接続セルと、 前記端子のそれぞれに接続可能でありかつ配置の柔軟性
を有する、集積回路の複数の部分とを含むことを特徴と
する構造。 - 【請求項２】前記部分が集積回路のレシーバ部分、ドラ
イバ部分またはレシーバ部分とドライバ部分の両方を含
むことを特徴とする、請求項１に記載の構造。 - 【請求項３】前記端子がｍｘｎ個の端子のアレイであ
り、ｍとｎが整数であることを特徴とする、請求項１に
記載の構造。 - 【請求項４】前記部分が前記端子に対して２次元の横方
向の配置の柔軟性を有することを特徴とする、請求項１
に記載の構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US32320294A | 1994-10-14 | 1994-10-14 | |
| US323202 | 1994-10-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08236636A true JPH08236636A (ja) | 1996-09-13 |
| JP3053559B2 JP3053559B2 (ja) | 2000-06-19 |
Family
ID=23258152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7264254A Expired - Fee Related JP3053559B2 (ja) | 1994-10-14 | 1995-10-12 | 集積回路パッケージ |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5565386A (ja) |
| EP (1) | EP0707343A3 (ja) |
| JP (1) | JP3053559B2 (ja) |
| KR (1) | KR100192720B1 (ja) |
| TW (1) | TW369712B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3006824B2 (ja) * | 1995-03-31 | 2000-02-07 | 日本電気株式会社 | 配線設計方法および配線設計装置 |
| US5937276A (en) * | 1996-12-13 | 1999-08-10 | Tessera, Inc. | Bonding lead structure with enhanced encapsulation |
| JP3406809B2 (ja) * | 1997-08-27 | 2003-05-19 | 沖電気工業株式会社 | 自動配置配線装置のためのライブラリ |
| US6008532A (en) * | 1997-10-23 | 1999-12-28 | Lsi Logic Corporation | Integrated circuit package having bond fingers with alternate bonding areas |
| US6242814B1 (en) * | 1998-07-31 | 2001-06-05 | Lsi Logic Corporation | Universal I/O pad structure for in-line or staggered wire bonding or arrayed flip-chip assembly |
| US6180426B1 (en) | 1999-03-01 | 2001-01-30 | Mou-Shiung Lin | High performance sub-system design and assembly |
| DE10349749B3 (de) * | 2003-10-23 | 2005-05-25 | Infineon Technologies Ag | Anti-Fuse-Verbindung für integrierte Schaltungen sowie Verfahren zur Herstellung von Anti-Fuse-Verbindungen |
| US7466021B2 (en) * | 2003-11-17 | 2008-12-16 | Interconnect Portfolio, Llp | Memory packages having stair step interconnection layers |
| US7138686B1 (en) * | 2005-05-31 | 2006-11-21 | Freescale Semiconductor, Inc. | Integrated circuit with improved signal noise isolation and method for improving signal noise isolation |
| US7814454B2 (en) * | 2007-06-28 | 2010-10-12 | International Business Machines Corporation | Selectable device options for characterizing semiconductor devices |
| TWI433614B (zh) * | 2011-08-23 | 2014-04-01 | Mstar Semiconductor Inc | 製作於印刷電路板上的球柵陣列 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3861023A (en) * | 1973-04-30 | 1975-01-21 | Hughes Aircraft Co | Fully repairable integrated circuit interconnections |
| US4430584A (en) * | 1980-05-29 | 1984-02-07 | Texas Instruments Incorporated | Modular input/output system |
| JPS58116757A (ja) * | 1981-12-30 | 1983-07-12 | Nec Corp | マスタスライスｌｓｉ |
| US4580228A (en) * | 1983-06-06 | 1986-04-01 | The United States Of America As Represented By The Secretary Of The Army | Automated design program for LSI and VLSI circuits |
| JPS6062136A (ja) * | 1983-09-16 | 1985-04-10 | Sharp Corp | Ｌｓｉ設計のセル配置方法 |
| US4623911A (en) * | 1983-12-16 | 1986-11-18 | Rca Corporation | High circuit density ICs |
| US4864381A (en) * | 1986-06-23 | 1989-09-05 | Harris Corporation | Hierarchical variable die size gate array architecture |
| US5222029A (en) * | 1986-09-12 | 1993-06-22 | Digital Equipment Corporation | Bitwise implementation mechanism for a circuit design synthesis procedure |
| US4709162A (en) * | 1986-09-18 | 1987-11-24 | International Business Machines Corporation | Off-chip driver circuits |
| JPS6461929A (en) * | 1987-09-02 | 1989-03-08 | Hitachi Ltd | Power wiring for semiconductor gate array integrated circuit |
| GB8902982D0 (en) * | 1989-02-10 | 1989-03-30 | Plessey Co Plc | Machine for circuit design |
| US5003199A (en) * | 1990-02-26 | 1991-03-26 | International Business Machines Corp. | Emitter coupled logic circuit having an active pull-down output stage |
| US5117129A (en) * | 1990-10-16 | 1992-05-26 | International Business Machines Corporation | Cmos off chip driver for fault tolerant cold sparing |
| US5206544A (en) * | 1991-04-08 | 1993-04-27 | International Business Machines Corporation | CMOS off-chip driver with reduced signal swing and reduced power supply disturbance |
| US5432708A (en) * | 1992-10-08 | 1995-07-11 | Aptix Corporation | Multichip module integrated circuit device having maximum input/output capability |
-
1995
- 1995-04-21 TW TW084103956A patent/TW369712B/zh active
- 1995-06-07 US US08/478,160 patent/US5565386A/en not_active Expired - Fee Related
- 1995-09-08 EP EP95480126A patent/EP0707343A3/en not_active Ceased
- 1995-10-11 KR KR1019950034823A patent/KR100192720B1/ko not_active IP Right Cessation
- 1995-10-12 JP JP7264254A patent/JP3053559B2/ja not_active Expired - Fee Related
-
1997
- 1997-06-18 US US08/878,452 patent/US5773856A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0707343A3 (en) | 1997-05-14 |
| KR960016678A (ko) | 1996-05-22 |
| US5773856A (en) | 1998-06-30 |
| US5565386A (en) | 1996-10-15 |
| JP3053559B2 (ja) | 2000-06-19 |
| TW369712B (en) | 1999-09-11 |
| EP0707343A2 (en) | 1996-04-17 |
| KR100192720B1 (ko) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4864381A (en) | Hierarchical variable die size gate array architecture | |
| KR100337407B1 (ko) | Lsi논리회로의배선레이아웃방법 | |
| US7098541B2 (en) | Interconnect method for directly connected stacked integrated circuits | |
| EP1080531B1 (en) | A dedicated interface architecture for a hybrid circuit | |
| KR100434233B1 (ko) | 2차원다중칩모듈패키지를사용하는집적회로칩간의논리적3차원상호접속 | |
| US6252264B1 (en) | Integrated circuit chip with features that facilitate a multi-chip module having a number of the chips | |
| EP0360540B1 (en) | Programmable logic device | |
| JP3053559B2 (ja) | 集積回路パッケージ | |
| US20040155318A1 (en) | Semiconductor package with a controlled impedance bus and method of forming same | |
| US6560759B2 (en) | Semiconductor integrated circuit device, design method for the same and computer-readable recording where medium I/O cell library is recorded | |
| US7165232B2 (en) | I/O circuit placement method and semiconductor device | |
| WO1996029737A1 (en) | A high density integrated circuit assembly combining leadframe leads with conductive traces | |
| JP3834282B2 (ja) | メモリマクロおよび半導体集積回路 | |
| US5858817A (en) | Process to personalize master slice wafers and fabricate high density VLSI components with a single masking step | |
| EP0135019A2 (en) | Interconnection of elements on integrated cirrcuit substrate | |
| US20020130424A1 (en) | Semiconductor integrated circuit | |
| JPH11330351A (ja) | 半導体装置 | |
| US6735651B1 (en) | Multi-chip module having chips coupled in a ring | |
| CN217426742U (zh) | 电子器件 | |
| WO1995025348A1 (en) | Logical three-dimensional interconnections between integrated circuit chips using a two-dimensional multi-chip module package | |
| US6463497B1 (en) | Communication method for integrated circuit chips on a multi-chip module | |
| US6230308B1 (en) | Method of assembling modules to form a complex integrated circuit and corresponding module architecture | |
| JPH06140566A (ja) | 半導体集積回路 | |
| JP2718345B2 (ja) | 半導体装置 | |
| JPH05144944A (ja) | 半導体集積回路及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |