JPH0823171A - ハイブリッド回路 - Google Patents

ハイブリッド回路

Info

Publication number
JPH0823171A
JPH0823171A JP6319892A JP31989294A JPH0823171A JP H0823171 A JPH0823171 A JP H0823171A JP 6319892 A JP6319892 A JP 6319892A JP 31989294 A JP31989294 A JP 31989294A JP H0823171 A JPH0823171 A JP H0823171A
Authority
JP
Japan
Prior art keywords
layer
conductive pattern
dielectric
dielectric layer
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6319892A
Other languages
English (en)
Inventor
Benedict G Pace
ベネディクト・ジー・ペース
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of JPH0823171A publication Critical patent/JPH0823171A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0207—Partly drilling through substrate until a controlled depth, e.g. with end-point detection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/163—Monitoring a manufacturing process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H05K3/4667—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders characterized by using an inorganic intermediate insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laser Beam Processing (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 ハイブリッド回路とその製造方法とを提供す
る。 【構成】 少なくとも１個の第１導電性パターン層を基
板上に厚膜若しくは薄膜方法によって形成し；該導電性
パターン層上で無機誘電体層を焼成し；誘電体層上に、
誘電体層中の導体充填バイアによって該第１導電性パタ
ーン層に結合した、他の第２導電性パターン層を形成す
ることを含む、予め焼成した無機基板上に少なくとも２
個の導電性パターン層と導電性パターン層の間の誘電体
層とを有する多層状ハイブリッド導電性パターンの製造
方法において、誘電体層の厚さとレーザーエネルギーと
を相互に比例して制御するレーザーアブレーション方法
によって誘電体層中にバイアを形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は電子相互連絡のためのマ
ルチチップモジュールとハイブリッド回路とに関する。
【０００２】
【従来の技術】電子相互連絡のためのマルチチップモジ
ュール（ＭＣＭｓ）はＭＣＭ−Ｌ、ＭＣＭ−Ｄ及びＭＣ
Ｍ−Ｃの３種類に分類される。ＭＣＭ−Ｃはセラミック
マルチチップモジュールである。ＭＣＭ−Ｃｓは通常、
同時焼成(cofiring)によってモノリシック構造に共に結
合した多層状導電性パターンである。各層はグリーン(g
reen)セラミックテープから形成される。必要なバイア
パターンをグリーンテープ中に穿孔又はレーザー掘削す
る。各層の導電性パターンをグリーンテープにプリント
し、次にグリーンテープ層を共に積層して、同時焼成す
る。同時焼成ＭＣＭ−Ｃの主要な問題は焼成中の収縮に
よるサイズ変化である。大規模な電子装置製造者は長期
間続くパーツ数(long-running part number)の企業内(i
n-house)生産によってこの問題を上首尾に相殺している
が、収縮変化は小規模〜中規模の生産でのＭＣＭ−Ｃの
製造を悩まし続けている。
【０００３】ＭＣＭ−Ｃ法のトランスファーテープ改良
法は標準厚膜ハイブリッド回路方法と同時焼成グリーン
テープとを結合させる。基板は焼成したセラミックであ
る。ハイブリッド厚膜導電性パターンを該基板にプリン
トし、焼成する。必要なバイアをグリーンテープ中にレ
ーザーによって作成してから、該グリーンテープを焼成
セラミック基板に積層する。通常のスクリーンド(scree
ned)厚膜誘電体層におけるバイア直径よりも非常に容易
にバイア直径を制御することができるが、レーザー掘削
グリーンテープ層がバイアの周囲に亀裂を形成する傾向
がある。
【０００４】確実にプリントして、スクリーンプリント
済み誘電体と共に焼成することができる最小バイア直径
は０．３ｍｍ（１２ｍｉｌ）である。これより小さい直
径のバイアとしてプリントされたバイアは、スクリーン
プリント済み誘電体層の焼成時にしばしば閉塞する。そ
のため、通常の厚膜誘電体を用いて、小直径バイア（す
なわち、０．１５ｍｍ（６ｍｉｌ）〜２５μｍ（１ｍｉ
ｌ）の直径）を得るために利用可能な方法はなかった。
【０００５】
【発明が解決しようとする課題】ハイブリッド回路の先
行技術では、焼成セラミック基板と焼成前の個々のグリ
ーンセラミック層との両方を通して孔を形成するために
レーザーが用いられていた。予め焼成した層の間のバイ
アを、バイアが誘電体を貫通して目的の金属化層と接触
するが、金属化層を貫通しないように、使用レーザーエ
ネルギーを誘電体の厚さに比例して制御することによっ
て形成する方法は、ハイブリッド回路又はＭＣＭ−Ｃの
いずれの先行技術においても教示されていない。
【０００６】レーザーはガラスシール層を通して厚膜レ
ジスターをトリミングするために用いられる。ガラスを
通してレジスター中にカットが形成される。シール層の
ガラスはセラミック成分を含まず、レーザーに対して少
なくとも部分的に透過性であり、ガラスが溶融し、レー
ザーカットの上を再流動するので、ガラスを通るレシス
ター層からの開口は残らない。
【０００７】
【課題を解決するための手段】本発明の１実施態様は、
第１金属導電性パターン層を基板上に形成し、該導電性
パターン層の少なくとも一部を焼成した無機絶縁層によ
って被覆し、該焼成した無機絶縁層上に第２金属導電性
パターン層を形成し、該第２金属導電性パターン層が該
絶縁層中の少なくとも１個の開口を通して該第１導電性
パターンに少なくとも１個の電気的連絡を形成すること
による、多層状導電性パターンを焼成した非導電性基板
上に形成する方法である。本発明は、絶縁層を透過し
て、導電性パターン層の特定領域に達するが、導電性パ
ターン層を透過しないレーザーによって、絶縁層の特定
領域を除去することによって開口を形成することを特徴
とする。
【０００８】本発明の他の実施態様では、第１導電性パ
ターン層を基板上に厚膜又は薄膜方法によって形成し；
該導電性パターン層上で無機誘電体層を焼成する。該誘
電体層中に、誘電体層の厚さとレーザーエネルギーとを
相互に比例して制御するレーザーアブレーション方法に
よって誘電体層中にバイアを形成する。該レーザーエネ
ルギーは該誘電体層を通して該導電性パターンまでバイ
アを形成するために充分でなければならないが、該バイ
アの下方の該導電性パターンの金属を除去するような大
きさであってはならない。該誘電体層の厚さは該導電性
パターン層間を絶縁するために充分でなければならない
が、該バイアの下方の該導電性パターンの金属の部分を
破壊するような、バイアアブレーションのためのレーザ
ーエネルギーを必要とするほどの厚さであってはならな
い。該誘電体層上に第２導電性パターン層を形成する。
該第２導電性パターン層は第１導電性パターン層に誘電
体層中の導体充填バイアによって連結する。
【０００９】本発明によると、導電性パターン層の間に
通常の厚膜、誘電性絶縁体を用いて、予め焼成したセラ
ミック基板上にハイブリッド回路及びセラミックマルチ
チップモジュール（ＭＣＭ−Ｃ）を製造する。バイアを
誘電性絶縁体を通して下方の導電性パターン層までレー
ザーアブレーションによって形成する。絶縁体の厚さを
制御し、エネルギーが絶縁体を通してバイアを形成する
ために充分であるが、バイア直下の導電性パターン層部
分の実質的な割合を除去するほどではないように、誘電
体層の厚さと組成とに応じて、レーザーエネルギーを調
節する。
【００１０】レーザーバイアを２５〜１２５μｍ（１〜
５ｍｉｌ）の直径で形成することができる。２５μｍバ
イアは通常の厚膜ハイブリッドバイアよりも小さいオー
ダーの大きさである。本発明は、通常の厚膜ハイブリッ
ド装置及び方法を用いて、高い導体密度のＭＣＭ−Ｃｓ
の製造を可能にする。誘電体層のためにバイアパター
ン、膜マスター又はバイアスクリーンパターンを作成す
る必要がないので、厚膜製造方法は簡単化される。バイ
アパターンはレーザーを駆動するソフトウェアに含まれ
る；これは簡単に取り付けられ、回路の必要条件が変化
する場合には、容易に調節することができる。予め焼成
した基板は収縮せず、焼成した誘電体層も収縮しないの
で、バイアの位置決めは正確である。
【００１１】収縮のないこと、簡単化された製造方法、
バイアパターンの変更し易さ、及び通常の厚膜ハイブリ
ッド方法の使用が小規模生産バッチ及び迅速な回転のた
めのＭＣＭ−Ｃｓの製造方法を提供する。
【００１２】本発明の実施に有用な、予め焼成したセラ
ミック基板は、通常のハイブリッド回路基板、例えば９
６％アルミナ、９９％アルミナ、ムライト、窒化アルミ
ニウム、ベリリア(beryllia)、窒化ホウ素、炭化ケイ素
及びシリコンのような、厚膜及び薄膜基板の両方を含
む。本発明は例えば同時焼成(cofired)ＭＣＭ−Ｃ及び
トランスファーテープＭＣＭ−Ｃのような回路化基板の
導電性パターンを調節することにも使用可能である。
【００１３】本発明の導電性パターン層は厚膜又は薄膜
方法のいずれによっても形成することができる。厚膜導
電性パターンは金、白金／パラジウム／金、白金／パラ
ジウム、銀含有(silver bearing)ペースト又は銅ペース
トを用いて、スクリーンプリントすることができる。よ
り高分解能の導電性パターン層（６０μｍ又は２．５ｍ
ｉｌ程度の小さい導体ラインと絶縁スペース）のために
は、固体厚膜金属導体層を用いることができ、次に、フ
ォトレジストを塗布し、露光させ、現像して、導電性パ
ターンをフォトレジストによってプリントする。固体金
属導体層の非保護部分をエッチングし、フォトレジスト
を除去して、導電性パターン層を作成する。導電性パタ
ーンが導体ラインであり、スペースが０．１３ｍｍ未満
であるときには、導電性パターン層をエッチングするこ
とが好ましい。
【００１４】通常の厚膜加工では、導電性パターン層を
スクリーンプリントする。焼成後に、スクリーンプリン
トした導体の頂部に丸みをつける(rounded)。丸みをつ
けた表面にワイヤーボンドすることは困難であり、この
丸み(rounding)を補償するために、大きなワイヤーボン
ディングパッドが好ましい。固体厚膜導体層をフォトレ
ジストによってプリントし、エッチングする場合に、ワ
イヤーボンディングパッドをより小さくすることができ
る。
【００１５】最高分解能（５μｍ又は２ｍｉｌ未満のラ
インとスペース）のためには、薄膜導電性層を塗布し、
フォトレジストによってプリントし、エッチングする。
商業的に利用可能な、予金属化(premetallized)した薄
膜基板をプリントし、エッチングして、第１導電性パタ
ーン層を形成することができる。バイアを形成した後の
焼成済み厚膜誘電体層上に、次の薄膜金属導体層を塗布
することができる。例えばチタン／タングステン、クロ
ム又はモリブデン／マンガンのような、適当な金属ボン
ディング層を塗布した後に、例えば金、銅又はアルミニ
ウムのような金属導体層を塗布する。内部導電性パター
ン層の全てを誘電体の焼成に耐える高導電性金属（例え
ば金又は銅）から製造することができ、頂部導電性パタ
ーン層は集積回路への改良アルミニウムワイヤーボンド
のためにアルミニウムから製造することができる。
【００１６】本発明によって製造するハイブリッド回路
又はＭＣＭ−Ｃｓの導電性パターンは厚膜又は薄膜レジ
スターを含むことができる。レジスターは金属導電性パ
ターン層の１つ以上に組み入れることができるか、又は
導電性バイアによって他の層に結合した別の導電性パタ
ーン層の１個以上の上にレジスターを配置することがで
きる。
【００１７】導電性パターン層の上に有機ビヒクル中に
分散させた無機誘電性物質のコーティング(coating)を
塗布し、ビヒクルを焼いて除去するために該コーティン
グを焼成し、無機物質を粘着性膜中に融合させることに
よって、誘電体層を形成する。焼成後に、誘電体はレー
ザーアブレーション後に又はその後の層の焼成後に再流
動せずにその形状を維持することができなければならな
い。通常の厚膜誘電性ペーストを用いることができる。
誘電性コーティングはスクリーンプリンティング、ロー
ラー塗装、スピン塗装によって予乾燥した(predried)テ
ープとして、又は充分な厚さの均一な膜を生ずる他の適
当な方法によって塗布することができる。通常は、ピン
ホールを回避するために、各誘電体層に対して誘電性コ
ーティングの少なくとも２回の塗布を実施し、各コーテ
ィング塗布を次の塗布の前に個別に焼成する。
【００１８】誘電体層の総厚さを制御しなければならな
い。誘電体層があまりに厚い場合には、妥当な期間内に
誘電体中にバイアを形成するために、またバイア下方の
金属導体のアブレートを完全に回避するために充分なレ
ーザーエネルギーを与えることが困難である。妥当な生
産速度を得るために、バイア部位にレーザービームを位
置決めして、バイアを形成するための時間は１秒間以下
であるべきである。セラミック充填ガラス誘電体を用い
て妥当な生産速度を得るために、誘電体層の総厚さは５
０μｍ（２ｍｉｌ）未満、好ましくは４０μｍ（１．６
ｍｉｌ）未満、より好ましくは３０μｍ（１．２ｍｉ
ｌ）未満であるべきである。過度のレーザー出力は金属
層をアブレートして、導電性パターン中に空隙又は“オ
ープン(open)”を残すので、バイア下方の金属導体層が
厚膜導体である場合には、最大誘電体厚さが非常に重要
である。金属導体層が薄膜導体である場合には、過度の
レーザー出力は導電性金属をアブレートするが、耐火性
ボンディング層（例えば、チタン／タングステン）をア
ブレートしないので、最大誘電体厚さはあまり重要では
ない。導電性パターン中のこのような孔は開放しない
が、バイアに金属を充填することによって回復(heal)さ
れる抵抗性連結になると考えられる。
【００１９】最小誘電体厚さは導電性パターン層の間に
電気的絶縁を確立するために充分でなければならない。
好ましくは、誘電体層は少なくとも１０μｍ（０．４ｍ
ｉｌ）厚さ、より好ましくは少なくとも２０μｍであ
る。
【００２０】信頼できる再現性レーザーバイア形成を確
実にするために、誘電体総厚さの変動は最小でなければ
ならない。下方の導体の上の誘電体厚さの変動は好まし
くは１０％未満、より好ましくは５％未満、最も好まし
くは、下方の導体上の誘電体厚さの変動は２％未満であ
る。
【００２１】焼成後に、誘電体はレーザーアブレーショ
ン後に又は次の層の焼成後にその形状を維持することが
できなければならない。好ましくは、誘電体はセラミッ
ク充填ガラスである。誘電体は着色されるか又は顔料入
りであることができる。最も好ましくは、顔料又はセラ
ミック充填剤をレーザーエネルギーを吸収するように選
択する。レーザーが通常のレジスタートリマーレーザー
(resistor trimmer laser)である場合には、エネルギー
吸収充填剤又は顔料は誘電性ペースト中に配合する。
【００２２】特定のレーザー装置を用いる場合には、本
発明によるバイアの形成に用いるための市販の誘導体ペ
ーストの適合性の試験に経験的なスクリーニング方法を
用いることができる。このような経験的なスクリーニン
グ方法の１つでは、ペーストを次のように選択する： １．例えば９６％アルミナのような基板上に厚膜金ペー
ストをスクリーンプリントし、焼成することによって、
金層を形成する、 ２．試験すべき誘電体の層を金層上に塗布する。誘電体
ペーストから２回又は３回のプリントと焼成とを行っ
て、必要な厚さの均一な誘電体層を製造する、 ３．レーザーを低出力及び低パルス速度に設定して、誘
電体層をレーザービームによって形成するように試み
る、 ４．レーザービームが反射される、すなわち誘電体層を
適当に貫通しない場合には、誘電体層が貫通されるま
で、レーザー出力を徐々に高める、 ５．レーザー形成バイア、該バイア周囲の誘電体層領域
及び下方の金導体を検査することによって、誘電体組成
物の適合性を判定する。
【００２３】レーザーエネルギーを吸収するセラミック
充填剤又は顔料を含む誘電体組成物が、誘電体層を通る
クリーンなバイアを下方の金層への最小の損傷若しくは
浸透で形成する。レーザーエネルギーを吸収する誘電体
組成物の一部の破損は、レーザービームがクリーンなバ
イアを形成するように調節されることができないために
生じ、組成物は溶融し、レーザービームによって暴露さ
れた下方の金の上で再流動する。レーザービームを効果
的に吸収するための充填剤又は顔料を含まない、他の誘
電体組成物の破損は、誘電体を貫通するために必要なレ
ーザーエネルギーが高すぎるために生じ、生ずるバイア
は金層を完全に貫通するか、又はバイア近くの誘電体層
部分が亀裂、燃焼若しくはブリスターを生ずるか、又は
バイアが高い隆起(elevated ridge)で囲まれることにな
る。
【００２４】誘電体層中にバイアを形成するために使用
可能な、適当なレーザーはＣＯ2、ＹＡＢ及びエキシマ
ー(eximer)レーザーを含む。レーザーは誘電体中にバイ
アを迅速に形成するために充分な出力を有するべきであ
る。レーザービームの周波数は、レーザーエネルギーが
誘電体によって吸収され、好ましくは金属導体によって
実質的に反射されるような周波数でなければならない。
レーザーは直径２５μｍ〜０．２５ｍｍ（１〜１０ｍｉ
ｌ）のバイアを形成するように集束されることができる
べきである。レーザーは、必要なバイア位置を記憶し、
レーザービームをバイア部位上に迅速に位置決めし、バ
イア部位上のレーザーエネルギーを誘電体層の厚さと組
成とに応じて調節することができる制御手段を有するべ
きである。通常のレジスタートリマーレーザーを用い
て、誘電体層中にバイアを形成することができる。
【００２５】本発明による高密度ハイブリッド回路又は
ＭＣＭ−Ｃの製造方法を図１にフローチャートとして示
す。この方法のための出発物質１０１は通常の厚膜又は
薄膜セラミック基板、例えばアルミナ、ムライト、ベリ
リア、窒化アルミニウム、窒化ホウ素、炭化ケイ素等で
よい。本発明によるセラミック基板は既に焼成されてい
るので、同時焼成ＭＣＭ−Ｃにおけるような、グリーン
セラミック焼成時の主要な問題である収縮問題は存在し
ない。
【００２６】図１の１０２、１０３、１０４及び１０５
に示すように、本発明の方法における第１工程はセラミ
ック基板上に第１金属導電性パターン層を形成すること
である。第１導電性パターン層中の導体密度が低い場合
には、第１導電性パターンを直接スクリーンプリントし
て、焼成することができ、１０４及び１０５と標識した
操作を省略することができる。
【００２７】導体密度が０．１３ｍｍ（５ｍｉｌ）未満
のラインとスペースを必要とする場合に、直接スクリー
ンプリントし、焼成した導電性パターンを確実に再現す
ることは困難である。第１導電性パターンが０．２ｍｍ
（８ｍｉｌ）より低い導体ラインとスペースから６０μ
ｍ（２．５ｍｉｌ）程度の導体ラインとスペースまでを
必要とする場合には、図１、１０２、１０３、１０４及
び１０５に略述したプロセス系列を実施することが好ま
しい。１０２では、厚膜金属ペーストの層をセラミック
基板の少なくとも１つの表面に塗布する。このペースト
層は完全な平面又は、金属導体が必要である表面部分の
みを被覆することができる。次の１０３では、基板上の
ペーストを焼成して、それを金属層に転化させる。１０
４と標識したプロセス工程では、所望の第１導電性パタ
ーン層の耐エッチング性像を金属導電性層上にプリント
する。商業的に入手可能な、写真画像形成可能な(photo
imageable)エッチングレジストを用いることができる。
レジストによって被覆されない金属導電性層部分をエッ
チングし（１０５）、エッチングレジストを剥離する。
【００２８】第１導電性パターン層が６０μｍ未満の幅
の導体ラインとスペースとを必要とする場合には、１０
２及び１０３と標識したプロセス工程として示した薄膜
金属化の代わりに厚膜金属化を用いることが好ましい。
予金属化した基板が商業的に入手可能であり、この場合
はフローシート工程１０１、１０２及び１０３を一緒に
することになる。薄膜金属化基板を同様にプリントし
（１０４）、エッチングして（１０５）、第１導電性パ
ターン層を形成する。
【００２９】第１導電性パターン層を形成した後に、誘
電体層を塗布する。図１、１０６、１０７、１０８及び
１０９は容易に入手可能な厚膜加工装置を用いる誘電体
の塗布と焼成を略述する。誘電体層中のピンホール形成
を回避するために、少なくとも２回のプリントと焼成を
用いる。誘電体層の総厚さがバイア形成のために必要な
レーザーエネルギーが下方の導体を損傷又は破壊するよ
うな大きさにならないかぎり、追加のプリントと焼成を
用いることができる。
【００３０】誘電体層の形成後に、レーザーによってバ
イアを形成する（１１０）。下方の導体の損傷又は破壊
を防止するように、レーザーエネルギーを制御する。バ
イアのアートマスター(artmaster)は必要ない。バイア
のＸ−Ｙ座標をレーザー制御装置に供給する。
【００３１】図１、１１１に示すバイア充填は任意であ
る。これは全ての場合に必要であるという訳ではない。
バイアの充填は、導電性パターン層中に小パッドが必要
である場合に、次のプリンティングプロセスにより大き
なレベルの表面を提供するために役立つ。
【００３２】高いスポットをラップ仕上げ、研磨又は機
械的にアブレートして誘電体の表面を平らにする又は平
滑にしてから、次の金属化層を塗布することによって、
スクリーンプリントした厚膜誘電体の通常の表面粗さを
減ずることができる。平滑な表面は上方の導体パターン
層の微細な導体と微細な導体ピッチとのエッチングを可
能にする。次の導電性パターン層が約５０μｍ（２ｍｉ
ｌ）以下の幅で導体を有する場合には、誘電体の表面を
研磨することが好ましい。
【００３３】第２導電性パターン層を図１、１１２、１
１３、１１４及び１１５に示すように、第１導電性パタ
ーン層と同様なやり方で塗布する。或いは、１１２と１
１３で製造する厚膜金属層の代わりに、耐火性金属ボン
ディング層（例えば、チタン／タングステン）及び溶着
導体(deposited conductor)（例えば、銅、金又はアル
ミニウム）を用いることができる。
【００３４】誘電体層を形成し、バイアを下方の導電性
パターンまで形成し、誘電体層上に導電性パターン層を
形成する上記工程を、図１、１１６に示すように、各追
加の導電性パターン層のために繰り返す。誘電体層上の
各導電性パターン層はバイアを通して誘電体層の下方の
導電性パターン層に電気的に連結する。
【００３５】最終導電性パターン層の完成後に、１１７
に示すように、このＭＣＭ−Ｃに集積回路及び個別の要
素を取り付けることができる。
【００３６】図１、１１８では、要素をＭＣＭ−Ｃに取
り付けた後に、必要な場合には、気密シールを施す。
【００３７】図２は、本発明の方法によって製造した多
層状ハイブリッド又はＭＣＭ−Ｃの断面図である。セラ
ミック基板２０１は第１導電性パターン層２０５を有す
る。第１導電性パターン層を被覆する第１誘電体層をレ
ーザーアブレートした、金属充填バイア（２１１）によ
って穿孔する。第２導電性パターン層（２１５）は第１
誘電体層上に存在する。第２誘電体層（２１６）は第２
導電性パターンを被覆し；第２誘電体層も、レーザーア
ブレートした金属充填バイア（２１１と２１２）によっ
て貫通される。第３導電性パターン層（２１８）は第２
誘電体層の表面上に存在する。金属充填バイア（２１１
と２１２）は下方の導電性パターン層から表面導電性パ
ターン層（２１８）までの連結を形成する。
【００３８】
【実施例】本発明を下記実施例によってさらに説明す
る。
【００３９】実施例１ クアース セラミックス カンパニー'Coors Ceramics
Company)によって供給された、９６％アルミナ基板、５
０ｍｍ ｘ ５０ｍｍ（２インチｘ２インチ）方形上
に、多層状ハイブリッド導電性パターンを製造した。
【００４０】各基板の片面全体に厚膜金ペーストをスク
リーンプリントした。３２５メッシュステンレス鋼スク
リーンを用いた。該厚膜金ペーストは金８８％、ガラス
３〜４％をエチルセルロースとテルピネオールとの有機
結合剤８〜９％と共に含有した。厚膜プリントを８５０
℃の温度において８〜１０分間焼成し、これによってア
ルミナ基板上に１２〜１４μｍ厚さの金膜が生じた。
【００４１】レーザーエネルギーを効果的に吸収する誘
電性ペーストを選択した。近赤外領域の１０６４ｎｍの
波長においてレーザービームを放射するレジスタートリ
マーレーザーを選択した。この選択した誘電体組成物は
近赤外領域においてエネルギーを吸収した。焼成後に、
誘電体層は青色であり、アルミン酸コバルト又はケイ酸
コバルト顔料を含むと考えられる。
【００４２】青色厚膜セラミック配合ガラス誘電体［Ｃ
ＥＲＭＡＬＬＯＹ ＩＰ−９１１７（登録商標），ヘラ
ウス社(Heraeus Inc.)，ペンシルバニア州，ウェストコ
ンショホーケン，１９４２８］の２層を３２５メッシュ
スクリーンを用いて金層上にプリントした。プリンティ
ング前に、サーマロイＩＰ−９１１７ペーストをテルピ
ネオールによって希釈して、低粘度で、より良好に均一
な(leveling)誘電体層を得た。各層をプリントした後
に、製造者の指示に従って焼成した。焼成後に、誘電体
総厚さは２５μｍであった。
【００４３】第１群の基板上には、誘電体層を完全な状
態で残し、第２群上では、誘電体を通して下方の金層ま
で３ｍｉｌバイア（直径７５〜１００μｍ）を形成し
た。これらのバイアはコントロール レーザー社(Contr
ol Laser Corp.)製のＹＡＢレーザー［エレクトロ サ
イエンティフィック インダストリーズ社(Electro Sci
entific Industries Inc.)，オレゴン州，ポートランド
からＭｏｄｅｌ ＥＳＩ４４（登録商標）として入手可
能］を用いて作成した。レーザーエネルギーが誘電体中
にバイアを形成するために充分であるが、バイア下方の
金の有意な部分を除去するほど大きくないように、レー
ザーエネルギーを誘電体層の厚さに応じて、出力、パル
ス速度及びレーザー位置決め速度を変化させて調節し
た。出力はＭｏｄｅｌ ＥＳＩ ４４で得られる低出力
レベルにおいて調節した。５００〜１５００／秒のパル
ス速度を試験した後に、パルス速度を１０００／秒に設
定した。各７５μｍバイア部位を中心とする２個の同心
円状に１０μｍステップで、直径約２５μｍのレーザー
スポットを２通りに進めた。同心円の１つは各バイアの
円周において誘電体組成物をアブレートし、他方の同心
円は各バイア部位の内側において誘電体組成物をアブレ
ートした。
【００４４】得られたバイアは下方の金層までのクリー
ンな円形開口であった。
【００４５】両群の基板に関して、誘電体上に第２金層
をプリントした。第１層に用いた厚膜金ペーストをテル
ピネオールで希釈し、ペーストの粘度を減じ、プリント
の均一性を高めた。第２群の基板では、バイアに充填し
た金ペーストが下方の金層と接触した。金ペーストは金
７７〜８８％を含有し、焼成後に７〜８μｍ厚さの金膜
を生じた。
【００４６】第１群の基板では、第２誘電体層を第２金
層上に前記と同様に塗布した。これは厚膜誘電体によっ
て両面を絶縁された金層を形成した。上記と同様にレー
ザーによってバイアを第２誘電体層中に形成した。この
ことはバイア下方の第２金層の一部を暴露させた。意外
にも、第２金層が熱的に、但しアルミナ基板に達しない
熱によって、誘電体層中に懸垂されたとしても、レーザ
ーバイア形成の熱は誘電体又は金属層の微小亀裂、誘電
体と金層との間の接着損失を生じず、２個の金層の間の
絶縁の低下も生じなかった。
【００４７】第２群の基板の金層にフォトレジスト［ア
メリカン ヘキスト(American Hoechst)，ニュージャー
シー州，ブランチベルグから入手可能なＡＺ４２１０
（登録商標）］によってスピン塗装し、試験パターンネ
ガ(test pattern negative)を通して露光させ、現像し
た（ＡＺ４２１０（登録商標）現像剤）。試験パターン
は７５μｍ（３ｍｉｌ）ラインとスペースを有するレジ
スト像を形成した。レジスト像によって被覆されない金
層部分はヨウ化カリウム水溶液とヨウ素エッチング剤
［マイクロ パック社(Micro Pac Co.)，テキサス州，
ガーランドから入手可能なＣＧＥ−１００（登録商
標）］とによってエッチングされた。レジスト像を除去
して、表面上に金導電性パターンを残した。パターンの
特定部分(selected portions)は７５μｍラインと絶縁
スペースを有し、金導電性パターンの他の特定部分はバ
イアを通して第１金層に電気的に連結した。
【００４８】実施例２ 基板に実施例１におけるように金層を備える。レーザー
エネルギーと誘電体層の厚さとの間の割合を確立するた
めに試験を実施した。７５μｍ（３ｍｉｌ）厚さの誘電
体層を２回のプリントで金層上に塗布し、各プリント後
に誘電体を焼成した。誘電性ペーストは、ジルコニアと
アルミナとをセラミック充填剤として含むと考えられる
ＤｕＰｏｎｔ９４２９（登録商標）である。焼成後に、
誘電体層はクリーム色又は乳白色である。実施例１で用
いたレジスタートリマーレーザーを誘電体中にバイアを
形成できるか否かに関して試験する。レーザーが低出力
レベルで用いられる場合には、誘電体層を効果的に貫通
して、バイアを形成することができない。出力レベルを
高めるが、誘電体層を貫通して、バイアを形成する出力
レベルが下方の金導体をも破壊することがある。
【００４９】実施例１におけるような金導体層を備えた
第２基板を２５μｍ（１ｍｉｌ）厚さの誘電体層で被覆
する。この誘電体は同じＤｕＰｏｎｔ組成物であり、こ
れを２回のプリントで塗布し、各塗布後に焼成する。レ
ーザーを再び誘電体中にバイアを形成することができる
かどうかに関して試験する。今度は、レーザーは低出力
レベルで誘電体層を貫通して、クリーンなバイアを形成
し、下方の導体を破壊することがない。
【００５０】実施例３ 基板に実施例１におけるように厚膜金ペーストを塗布す
る。金ペーストの焼成後に、導電性パターン層、レジス
ト像が金層上にプリントされる。金層をヨウ化カリウム
／ヨウ素エッチング剤を用いてエッチングすることによ
って導電性パターン層を形成する。レジストを除去した
後に、実施例１におけるように、誘電体層を２段階で塗
布し、各段階後に焼成する。誘電体層の表面をＢｕｅｈ
ｌｅｒ（登録商標）研磨ホイールを用いて研磨する。金
層までの３ｍｉｌバイアを実施例１におけるように誘電
体層中に形成する。
【００５１】バイア上に微細なラインをフォトプリント
するための平滑な表面を形成するために、バイア充填と
誘電体表面からの過剰な金ペーストの拭い取りとにゴム
スキーズを用いて、バイアに低粘度厚膜金ペースト（７
７〜７８％金）を充填する。基板とバイア中の金ペース
トとを焼成する。次に、誘電体と金充填バイアの上に低
粘度厚膜金ペーストをスクリーンプリントする。焼成後
に、フォトプリンティングのための平滑な表面が得られ
る。実施例１に用いた操作によってフォトレジスト像が
形成される。バイア上の像はクリアー(clear)でシャー
プである。レジスト像によって保護されない金表面部分
を実施例１と同様にエッチングされる。エッチング後の
金パターンは５０μｍラインとスペースを解像する(res
olve)。
【００５２】実施例４ 導電性層間の厚膜誘電体と、導電性層の相互連結のため
の誘電体を通るレーザー形成バイアとを用いて、薄膜多
層状ハイブリッド回路を製造した。
【００５３】基板はＴｉ／Ｗボンディング層と、金属化
層としての金２．５μｍ（１００マイクロインチ）を備
えた９９％アルミナ（ＭＲＣ ＳＵＢＳＴＲＡＴＥ（登
録商標））であった。厚膜誘電性ペースト（実施例１と
同様にテルピネオールによって希釈したＣＥＲＭＡＬＬ
ＯＹ９１１７）を基板上にスクリーンプリントし、空気
中で焼成し、予め焼成した誘電体上に誘電性ペーストを
再びスクリーンプリントし、空気中で該基板を再び焼成
することによって、金属化層上に厚膜誘電体層を形成し
た。基板の一部では、誘電体層の表面を研磨して、次の
加工前に、平滑な表面仕上げを得た。
【００５４】バイアが直径５０〜７５μｍのみであった
こと以外は、実施例１と同様に、レーザーを用いて金属
化層まで誘電体層を通るバイアを形成した。
【００５５】Ｔｉ／Ｗと１μｍ（４０マイクロインチ）
金との第２金属化層を標準真空沈着方法によって基板の
誘電体表面上に塗布した。アルミナ基板及び誘電体層へ
の第１金属化層の接着は、空中で誘電体を焼成した後及
びレーザーバイア形成後にも良好であった。同様に、誘
電体層への第２金属化層の接着も良好であった。第２金
属化層から第１金属化層へのバイアを通しての電気的連
結も良好であった。
【００５６】実施例１と同様に、基板上にフォトレジス
ト像を形成したが、この場合には用いた試験パターンは
２５μｍ（１ｍｉｌ）ラインとスペースを含む領域を有
した。レジスト像によって保護されない金属化部分をヨ
ウ化カリウム／ヨウ素溶液によってエッチングして、金
を除去し、４０℃の３５％過酸化水素を用いて、タング
ステンを除去した。レジストを剥離した後に、非研磨誘
電体層と研磨誘電体層の両方上でパターンの２５μｍラ
インとスペース部分が解像されることが判明した。しか
し、研磨誘電体表面上の金導体の縁はいっそうシャープ
に画定された。
【００５７】集積回路をワイヤーボンドによって金導電
性パターンに連結した。ワイヤーボンドと金属化との接
着及び金属化と誘電体との接着は良好であった。
【００５８】実施例５ 通常の多層状厚膜ハイブリッド回路を選択して、本発明
の方法による製造のために再設計した。ハイブリッド回
路は４個のＬＳＩチップを相互に連結させるものであ
り、通常の厚膜方法によって製造する場合には、このハ
イブリッド回路は１１個のスクリーンプリントした、厚
膜導電性パターン層を有した。導体ラインとピッチは
０．２５ｍｍ（１０ｍｉｌ）であり、導電性パターン層
の間の相互連結のためのパッドは０．４ｍｍ（１６ｍｉ
ｌ）であった。再設計では、内部導電性パターン層の導
体ラインと導体ピッチを０．１ｍｍ（４ｍｉｌ）に減
じ、導電性パターン層間の相互連結のためのパッドも
０．１ｍｍ（４ｍｉｌ）であった。ライン幅と間隔との
この減少は、通常の厚膜設計の１０個の内部導電性パタ
ーン層の代わりに２個のみの内部導電性パターン層を生
じた。
【００５９】アルミナ基板、５１ｍｍ ｘ ５１ｍｍ
（２インチｘ２インチ）上に再設計した多層状ハイブリ
ッド回路を製造した。実施例１と同様に、厚膜金ペース
ト層を基板上にスクリーンプリントした。厚膜金ペース
トを基板の中央に３５ｍｍ ｘ３５ｍｍ（１．４インチ
ｘ１．４インチ）の方形としてプリントした。基板上の
金ペーストの焼成後に、フォトレジストを金層上に塗布
した。再設計ハイブリッド回路の第１層の導電性パター
ンに相当する０．１ｍｍラインとスペースによるフォト
レジスト像を、実施例１と同様に、金層上にプリント
し、現像した。レジスト像によって保護されない金は、
実施例１と同様に、エッチングされた。フォトレジスト
を剥離して、０．１ｍｍラインとスペースを有する金導
電性パターンを残した。
【００６０】金導電性パターンの周囲に白金／金ペース
トを用いて接点(contact)パターンをプリントした。３
５ｍｉｌ（０．８９ｍｍ）幅と１００ｍｉｌ（２．５４
ｍｍ）長さを有する、スクリーンプリント接点を５０ｍ
ｉｌ中心にプリントし、金導電性パターンの特定導体に
やや重複させた。焼成後に、白金／金接点は約１３μｍ
（０．５ｍｉｌ）厚さであった。アルミナ基板の反対側
にも同様にして白金／金接点を形成した。
【００６１】金導電性パターン上に３５ｍｍ ｘ ３５
ｍｍ方形として厚膜誘電性ペーストをスクリーンプリン
トした。焼成後に、誘電性組成物は約７〜８μｍ厚さで
あった。この誘電性ペーストをさらに２回プリントし、
焼成して、約２５μｍ厚さの誘電体層を得た。
【００６２】この誘電体層の表面を水中で３μｍダイヤ
モンド粉末でラップ仕上げして、次の導電性パターン層
のための平滑な基板を形成した。
【００６３】実施例１と同じレーザーを用いて、試験バ
イアを誘電体層を通して掘削して、出力とパルス速度と
に関して対照設定(control setting)を確認した。この
バイア直径は約７５〜８５μｍ（３〜３．５ｍｉｌ）で
あった。直径約３０μｍのレーザースポットを、７５〜
８５μｍバイアの円周から出発してバイアの中心で終わ
るスパイラルパターン状に、１０μｍステップで進め
た。残りのバイアは同じ操作に従って掘削した。全ての
バイア位置はレーザー駆動に用いられる設計ソフトウェ
アによってコンピュータ化されているので、バイアアー
トマスターは不要であった。バイア位置決めの正確さは
±５μｍであった。
【００６４】金ペーストの第２層を誘電体層上にプリン
トし、焼成して、３５ｍｍ ｘ ３５ｍｍの第２金方形
を作成した。バイアに充填された金は第１金導電性パタ
ーン層に接触した。第２金導電性パターン層を上記フォ
トリトグラフィック方法によって第２金層から形成し
た。
【００６５】第２導電性パターン層上に上記操作によっ
て第２誘電体層を形成した。設定を評価するために試験
バイアをレーザー掘削後に、レーザーアブレートしたバ
イア（直径７５〜８５μｍ）を下方の第２導電性パター
ン層まで第２誘電体層を通して掘削した。
【００６６】金厚膜ペーストを用いて、第３導電性パタ
ーン層を第２誘電体層上にスクリーンプリントし、焼成
した。スクリーンプリントした導体は０．１９ｍｍ
（７．５ｍｉｌ）幅であり、最小導体ピッチは０．１９
ｍｍであった。第３導電体パターン層からの金膜が第２
誘電体層中のバイアを充填し、下方の第２導電性パター
ン層に接触した。
【００６７】厚膜誘電性ペーストをスクリーンプリント
して、焼成して、第３導電性パターン層上に誘電体パタ
ーン層を形成した。誘電体パターンはワイヤーが導体上
を横切るような導体を被覆し、絶縁した。
【００６８】白金／金接点の外側のアルミナ基板の周囲
をダイヤモンドソー(diamond saw)によって切断した．
頂部と底部の接点を連結するように、クリップーオン(c
lip-on)リードを固定した。４個のＬＳＩチップを頂部
に配置し、第３導電性パターン層に８０ワイヤーボンド
によって連結させ、３５ｍｍ ｘ ３５ｍｍエポキシフ
レームを適所に接着結合させて、回路を保護した。
【００６９】７４４個のレーザーアブレートしたバイア
を用いて３層として導電性パターンを完成した。完成ハ
イブリッド回路は、１１個の導電性パターン層と１１個
の誘電体パターン層とを有するのみでなく、パターン層
の応力を相殺し、基板の曲げを阻止するために裏側にプ
リントした追加の誘電体層をも必要とする、通常の厚膜
ハイブリッドに上首尾に代わるものであった。
【図面の簡単な説明】
【図１】本発明の方法による多層状ハイブリッド回路の
製造方法のフローチャート。
【図２】本発明の方法によって製造した多層状ハイブリ
ッド回路の断面図。
【符号の説明】
２０１．セラミック基板 ２０５．第１導電性パターン層 ２０９．第１誘電体層 ２１１．金属充填バイア ２１２．金属充填バイア ２１５．第２導電性パターン層 ２１６．第２誘電体層 ２１８．第３導電性パターン層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｂ２３Ｋ 26/00 Ｈ Ｈ０１Ｌ 23/522 Ｈ０５Ｋ 3/00 Ｎ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも１個の第１導電性パターン層
    を基板上に厚膜若しくは薄膜方法によって形成し；該導
    電性パターン層上で無機誘電体層を焼成し；該誘電体層
    上に、該誘電体層中の導体充填バイアによって該第１導
    電性パターン層に結合した、他の第２導電性パターン層
    を形成することを含む、予め焼成した無機基板上に少な
    くとも２個の導電性パターン層と該導電性パターン層の
    間の誘電体層とを有する多層状ハイブリッド導電性パタ
    ーンの製造方法において、 誘電体層の厚さとレーザーエネルギーとを相互に比例し
    て制御するレーザーアブレーション方法によって誘電体
    層中にバイアを形成することを含み、 該レーザーエネルギーが該誘電体層を通して該導電性パ
    ターンまでバイアを形成するために充分であるが、該バ
    イアの下方の該導電性パターンの金属を除去するには及
    ばないエネルギーであり、 該誘電体層の厚さが該導電性パターン層間を絶縁するた
    めに充分であるが、該バイアの下方の該導電性パターン
    の金属の部分を破壊するような、バイアアブレーション
    のためのレーザーエネルギーを必要とするほどの厚さで
    はない前記方法。
  2. 【請求項２】 レーザーが近赤外領域の波長を有する光
    線を放射する請求項１記載の方法。
  3. 【請求項３】 導電性パターン層の少なくとも１個をフ
    ォトリトグラフィーによって形成し、最小導体ライン幅
    が０．１３ｍｍ未満であるか、又は導体間の最小絶縁ス
    ペースが０．１３ｍｍ未満である請求項１又は２の方
    法。
  4. 【請求項４】 セラミック基板２０１；第１導電性パタ
    ーン層２０５；第１導電性パターン層を被覆する第１焼
    成無機誘電体層２０９であってレーザーアブレーション
    によって穿孔されたもの；金属充填バイア２１１；第１
    導電性パターン層上に存在する第２導電性パターン層２
    １５；第２導電性パターンを被覆する第２焼成無機誘電
    体層２１６であってレーザーアブレーションによって穿
    孔されたもの；金属充填バイア２１１，２１２；及び第
    ２導電性パターン層上に存在する第３導電性パターン層
    ２１８；を含み、金属充填バイア２１１と２１２とが下
    層の導電性パターン層から表面の導電性パターン層２１
    ８までの電気的接続をなしていることを特徴とする多層
    ハイブリッド回路。
JP6319892A 1993-12-22 1994-12-22 ハイブリッド回路 Pending JPH0823171A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US171696 1993-12-22
US08/171,696 US5378313A (en) 1993-12-22 1993-12-22 Hybrid circuits and a method of manufacture

Publications (1)

Publication Number Publication Date
JPH0823171A true JPH0823171A (ja) 1996-01-23

Family

ID=22624784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6319892A Pending JPH0823171A (ja) 1993-12-22 1994-12-22 ハイブリッド回路

Country Status (3)

Country Link
US (1) US5378313A (ja)
EP (1) EP0660382A3 (ja)
JP (1) JPH0823171A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003519948A (ja) * 2000-01-03 2003-06-24 アエスカ エス．ア． 可変容量結合アンテナ

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2716037B1 (fr) * 1994-02-10 1996-06-07 Matra Marconi Space France Procédé pour connecter des circuits électoniques dans un module multi-puces à substrat co-cuit, et module multi-puces ainsi obtenu.
US5509553A (en) * 1994-04-22 1996-04-23 Litel Instruments Direct etch processes for the manufacture of high density multichip modules
US5568682A (en) * 1994-10-31 1996-10-29 Hughes Aircraft Company Orthogonal grid circuit interconnect method
US5744752A (en) * 1995-06-05 1998-04-28 International Business Machines Corporation Hermetic thin film metallized sealband for SCM and MCM-D modules
US5800724A (en) * 1996-02-14 1998-09-01 Fort James Corporation Patterned metal foil laminate and method for making same
US5889462A (en) * 1996-04-08 1999-03-30 Bourns, Inc. Multilayer thick film surge resistor network
US5863446A (en) * 1996-11-08 1999-01-26 W. L. Gore & Associates, Inc. Electrical means for extracting layer to layer registration
JP2000505948A (ja) * 1996-11-08 2000-05-16 ダブリュ．エル．ゴア アンド アソシエイツ，インコーポレイティド 公称位置合せを向上させるための基準手法を用いる方法
US6103992A (en) * 1996-11-08 2000-08-15 W. L. Gore & Associates, Inc. Multiple frequency processing to minimize manufacturing variability of high aspect ratio micro through-vias
US5841102A (en) * 1996-11-08 1998-11-24 W. L. Gore & Associates, Inc. Multiple pulse space processing to enhance via entrance formation at 355 nm
US5868950A (en) * 1996-11-08 1999-02-09 W. L. Gore & Associates, Inc. Method to correct astigmatism of fourth yag to enable formation of sub 25 micron micro-vias using masking techniques
AU4902897A (en) 1996-11-08 1998-05-29 W.L. Gore & Associates, Inc. Method for improving reliability of thin circuit substrates by increasing the T of the substrate
US6023041A (en) * 1996-11-08 2000-02-08 W.L. Gore & Associates, Inc. Method for using photoabsorptive coatings and consumable copper to control exit via redeposit as well as diameter variance
US5965043A (en) * 1996-11-08 1999-10-12 W. L. Gore & Associates, Inc. Method for using ultrasonic treatment in combination with UV-lasers to enable plating of high aspect ratio micro-vias
US5910255A (en) * 1996-11-08 1999-06-08 W. L. Gore & Associates, Inc. Method of sequential laser processing to efficiently manufacture modules requiring large volumetric density material removal for micro-via formation
US5879787A (en) * 1996-11-08 1999-03-09 W. L. Gore & Associates, Inc. Method and apparatus for improving wireability in chip modules
JP4234205B2 (ja) * 1996-11-08 2009-03-04 ダブリュ．エル．ゴア アンド アソシエイツ，インコーポレイティド 電子アセンブリおよび電子物品内でのヴァイアのインダクタンスを低減する方法
WO1998020533A2 (en) * 1996-11-08 1998-05-14 W.L. Gore & Associates, Inc. Method for using photoabsorptive coatings to enhance both blind and through micro-via entrance quality
US5973290A (en) * 1997-02-26 1999-10-26 W. L. Gore & Associates, Inc. Laser apparatus having improved via processing rate
CA2252113A1 (en) * 1997-10-29 1999-04-29 Yoshihiko Numata Substrate and process for producing the same
US6057180A (en) * 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
DE19901184C1 (de) * 1999-01-14 2000-10-26 Sensotherm Temperatursensorik Platintemperatursensor und Verfahren zur Herstellung desselben
JP2000286549A (ja) 1999-03-24 2000-10-13 Fujitsu Ltd バイアコネクションを備えた基板の製造方法
US6781350B1 (en) * 1999-09-10 2004-08-24 Mitsubishi Denki Kabushiki Kaisha Automotive dynamo controller
US6426284B1 (en) 2000-03-20 2002-07-30 Illinois Tool Works Inc. Method of manufacturing wire bond pad
US6583019B2 (en) * 2001-11-19 2003-06-24 Gennum Corporation Perimeter anchored thick film pad
US6913056B2 (en) * 2002-01-31 2005-07-05 Baxter International Inc. Apparatus and method for connecting and disconnecting flexible tubing
US20030193055A1 (en) * 2002-04-10 2003-10-16 Martter Robert H. Lighting device and method
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7722733B2 (en) * 2004-03-29 2010-05-25 Baxter International Inc. Method for sterile connection of tubing
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7083425B2 (en) 2004-08-27 2006-08-01 Micron Technology, Inc. Slanted vias for electrical circuits on circuit boards and other substrates
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US7863187B2 (en) * 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7262134B2 (en) * 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US20070045120A1 (en) * 2005-09-01 2007-03-01 Micron Technology, Inc. Methods and apparatus for filling features in microfeature workpieces
US7332429B2 (en) * 2005-12-27 2008-02-19 Intel Corporation Laser ablation and imprinting hybrid processing for fabrication of high density interconnect flip chip substrates
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
SG150410A1 (en) * 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
US7884015B2 (en) * 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
CN101534609B (zh) * 2008-03-12 2011-11-16 欣兴电子股份有限公司 线路板上的线路结构及其制造方法
US20100212946A1 (en) * 2009-02-20 2010-08-26 Ibiden Co., Ltd Wiring board and method for manufacturing the same
US8974045B2 (en) 2011-04-13 2015-03-10 Fujifilm Dimatix, Inc. Phase-change ink jetting
US20130129994A1 (en) * 2011-11-18 2013-05-23 Fujifilm Dimatix, Inc. Forming A Pigment Pattern On A Substrate
CN109686721A (zh) * 2019-01-31 2019-04-26 中国电子科技集团公司第四十三研究所 一种低热阻的厚膜多层布线结构及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4487993A (en) * 1981-04-01 1984-12-11 General Electric Company High density electronic circuits having very narrow conductors
US4622058A (en) * 1984-06-22 1986-11-11 International Business Machines Corporation Formation of a multi-layer glass-metallized structure formed on and interconnected to multi-layered-metallized ceramic substrate
US4657778A (en) * 1984-08-01 1987-04-14 Moran Peter L Multilayer systems and their method of production
GB8602331D0 (en) * 1986-01-30 1986-03-05 Ici Plc Multilayer systems
US5178934A (en) * 1989-06-27 1993-01-12 Digital Equipment Corporation Thick-film devices having dielectric layers with embedded microspheres
US5108785A (en) * 1989-09-15 1992-04-28 Microlithics Corporation Via formation method for multilayer interconnect board
CA2083072C (en) * 1991-11-21 1998-02-03 Shinichi Hasegawa Method for manufacturing polyimide multilayer wiring substrate
US5287619A (en) * 1992-03-09 1994-02-22 Rogers Corporation Method of manufacture multichip module substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003519948A (ja) * 2000-01-03 2003-06-24 アエスカ エス．ア． 可変容量結合アンテナ

Also Published As

Publication number Publication date
EP0660382A3 (en) 1995-11-02
US5378313A (en) 1995-01-03
EP0660382A2 (en) 1995-06-28

Similar Documents

Publication Publication Date Title
JPH0823171A (ja) ハイブリッド回路
US4622058A (en) Formation of a multi-layer glass-metallized structure formed on and interconnected to multi-layered-metallized ceramic substrate
US6074893A (en) Process for forming fine thick-film conductor patterns
JP3338465B2 (ja) レーザの使用による熱効率の悪い表面上の金属の直接パターン化
JP3032753B2 (ja) 多層印刷回路基板の製造方法
US4967313A (en) Electronic circuit and method of production thereof
JPS6149443A (ja) チツプ介在体の製造方法
US6252178B1 (en) Semiconductor device with bonding anchors in build-up layers
JPH05136313A (ja) セラミツク基板上の保護被覆
TW200306775A (en) Multilayer printed circuit board and method of manufacturing multilayer printed circuit board
JPH07154073A (ja) 積層セラミック基板の製造方法及び積層回路基板
EP0165575B1 (en) Method for forming vias in a planar structure
US4914260A (en) Ceramic multi-layer printed circuit boards
JP2004241771A (ja) 電子パッケージ修正プロセス
JPH07131161A (ja) セラミック回路基板
JP2004031710A (ja) 配線基板の製造方法
JPH07202424A (ja) 多層配線基板の製造方法
JP3231918B2 (ja) 積層型セラミック回路基板の製造方法
JPH0210571B2 (ja)
JPH10163261A (ja) 電子部品搭載用配線基板の製造方法
JP3136682B2 (ja) 多層配線基板の製造方法
JP3322961B2 (ja) 半導体モジュールの製造方法
JP2541234B2 (ja) 半導体装置の製造方法
JPH07131157A (ja) 積層型セラミック回路基板の製造方法
JP2022133778A (ja) 部品内蔵配線基板