JPH08227864A - オーミック電極を有する半導体装置と製法 - Google Patents
オーミック電極を有する半導体装置と製法Info
- Publication number
- JPH08227864A JPH08227864A JP32323995A JP32323995A JPH08227864A JP H08227864 A JPH08227864 A JP H08227864A JP 32323995 A JP32323995 A JP 32323995A JP 32323995 A JP32323995 A JP 32323995A JP H08227864 A JPH08227864 A JP H08227864A
- Authority
- JP
- Japan
- Prior art keywords
- ohmic electrode
- layer
- type
- semiconductor device
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 II−VI族化合物半導体発光素子の基板として
用いるｎ型ＧａＡｓ上にオーミック電極を形成すること
のできる電極材料を提案する。 【構成】 ｎ型ＧａＡｓ基板１の一主面に、Ｎｉ、Ｓ
ｎ、およびＡｕＧｅを含む金属層４１、４２、４３を形
成する工程と、基板１に１９０℃以上３００℃以下の熱
処理を行う工程とを採り、基板１の一主面１ｂにオーミ
ック電極４を形成する、オーミック電極を有する半導体
装置の製法。
用いるｎ型ＧａＡｓ上にオーミック電極を形成すること
のできる電極材料を提案する。 【構成】 ｎ型ＧａＡｓ基板１の一主面に、Ｎｉ、Ｓ
ｎ、およびＡｕＧｅを含む金属層４１、４２、４３を形
成する工程と、基板１に１９０℃以上３００℃以下の熱
処理を行う工程とを採り、基板１の一主面１ｂにオーミ
ック電極４を形成する、オーミック電極を有する半導体
装置の製法。
Description
【０００１】
【発明の属する技術分野】本発明は、オーミック電極を
有する半導体装置と製法に係わる。
有する半導体装置と製法に係わる。
【０００２】
【従来の技術】III−V 族化合物半導体装置、あるいはI
I−VI族化合物半導体発光素子をはじめとする種々のII
−VI族化合物半導体装置において、ＧａＡｓ基板上に半
導体層のエピタキシャル成長がなされる構成がしばしば
とられる。
I−VI族化合物半導体発光素子をはじめとする種々のII
−VI族化合物半導体装置において、ＧａＡｓ基板上に半
導体層のエピタキシャル成長がなされる構成がしばしば
とられる。
【０００３】また、この場合ＧａＡｓ基板に対してオー
ミック電極を形成する必要が生じてくる。ｎ型ＧａＡｓ
基板に対するオーミック電極としては、ＮｉおよびＡｕ
Ｇｅよりなる電極が、Sharmaらの「SEMICONDUCTORS AND
SEMIMETALS 」VoL.15,p1 に示されている。この中で、
ＧａＡｓ上にＡｕＧｅを蒸着し、さらにその上にＮｉを
蒸着し、これを熱処理すると３５０℃あたりから急激に
接触抵抗が低下し、４００℃〜４５０℃で最小値を示す
ことが開示されている。
ミック電極を形成する必要が生じてくる。ｎ型ＧａＡｓ
基板に対するオーミック電極としては、ＮｉおよびＡｕ
Ｇｅよりなる電極が、Sharmaらの「SEMICONDUCTORS AND
SEMIMETALS 」VoL.15,p1 に示されている。この中で、
ＧａＡｓ上にＡｕＧｅを蒸着し、さらにその上にＮｉを
蒸着し、これを熱処理すると３５０℃あたりから急激に
接触抵抗が低下し、４００℃〜４５０℃で最小値を示す
ことが開示されている。
【０００４】また、ELECTRONICS LETTRES Vol.14 No.4
(1978) でKELLY らによって、Ａｕ−ＳｎＮｉ−Ａｕよ
りなるオーミック電極が開示されている。この中のFig.
1 において、接触抵抗が３００℃以上でしか極小値をと
ることができないことが示されている。
(1978) でKELLY らによって、Ａｕ−ＳｎＮｉ−Ａｕよ
りなるオーミック電極が開示されている。この中のFig.
1 において、接触抵抗が３００℃以上でしか極小値をと
ることができないことが示されている。
【０００５】さらに、またJ.Electrochem.Soc.Vol.128
No.12(1981) でAydinli らにより、Ａｕ／Ｎｉ／ＳｎＮ
ｉオーミック電極が開示されている。この中では、熱処
理を２３２℃、３２８℃、および４２０℃でそれぞれお
こなったところ、２３２℃のサンプルではＧａＡｓへの
金属の拡散が全く起こらなかったが、３２８℃と４２０
℃では、表面が鏡面ではないがオーミックは取れていた
ことが開示されている。
No.12(1981) でAydinli らにより、Ａｕ／Ｎｉ／ＳｎＮ
ｉオーミック電極が開示されている。この中では、熱処
理を２３２℃、３２８℃、および４２０℃でそれぞれお
こなったところ、２３２℃のサンプルではＧａＡｓへの
金属の拡散が全く起こらなかったが、３２８℃と４２０
℃では、表面が鏡面ではないがオーミックは取れていた
ことが開示されている。
【０００６】また、ｎ型ＧａＡｓ基板を用いたII−VI族
半導体レーザが奥山らの「ELECTRONIC LETTERS」VoL.2
8,No.19(1992)に示されており、ここではＩｎをｎ型電
極として用いることが示されている。
半導体レーザが奥山らの「ELECTRONIC LETTERS」VoL.2
8,No.19(1992)に示されており、ここではＩｎをｎ型電
極として用いることが示されている。
【０００７】しかしながら、このＩｎ電極においても良
好なオーミック接触を行わしめるためには、高温の熱処
理が望まれる。
好なオーミック接触を行わしめるためには、高温の熱処
理が望まれる。
【０００８】ところで、例えばII−VI族半導体発光素子
は、短波長発光例えば青色発光が可能であることから、
光学的記録再生における高記録密度を可能にする光源、
フォトリソグラフィにおける高解像度化を可能にする光
源として脚光を浴びている。このII−VI族半導体発光素
子は、上述したように、ｎ型ＧａＡｓ基板上に半導体発
光素子例えば半導体レーザを構成する少なくともｎ型ク
ラッド層、活性層、ｐ型クラッド層がＭＢＥ（分子線エ
ピタキシー）などによってエピタキシャル成長されて形
成されるものであるが、このような半導体層のエピタキ
シャル成長がなされた状態で、オーミック電極を低抵抗
接触をもって形成するための上述した高温の熱処理を行
うことは、積層欠陥などの欠陥の発生、成長などを招来
し、発光特性の低下、寿命の低下を来すことから、この
高温の熱処理は回避されることが望まれる。
は、短波長発光例えば青色発光が可能であることから、
光学的記録再生における高記録密度を可能にする光源、
フォトリソグラフィにおける高解像度化を可能にする光
源として脚光を浴びている。このII−VI族半導体発光素
子は、上述したように、ｎ型ＧａＡｓ基板上に半導体発
光素子例えば半導体レーザを構成する少なくともｎ型ク
ラッド層、活性層、ｐ型クラッド層がＭＢＥ（分子線エ
ピタキシー）などによってエピタキシャル成長されて形
成されるものであるが、このような半導体層のエピタキ
シャル成長がなされた状態で、オーミック電極を低抵抗
接触をもって形成するための上述した高温の熱処理を行
うことは、積層欠陥などの欠陥の発生、成長などを招来
し、発光特性の低下、寿命の低下を来すことから、この
高温の熱処理は回避されることが望まれる。
【０００９】そこで、このような半導体層のエピタキシ
ャル成長前に、あらかじめＧａＡｓ基板にｎ型電極を形
成しておくことが考えられるが、この場合は、半導体層
のエピタキシャルに際して半導体への不純物導入や、汚
染による良質なエピタキシーを阻害するなどの問題が生
じるおそれがあることから、このような電極形成もでき
るだけ回避されることが望まれる。
ャル成長前に、あらかじめＧａＡｓ基板にｎ型電極を形
成しておくことが考えられるが、この場合は、半導体層
のエピタキシャルに際して半導体への不純物導入や、汚
染による良質なエピタキシーを阻害するなどの問題が生
じるおそれがあることから、このような電極形成もでき
るだけ回避されることが望まれる。
【００１０】また、ＧａＡｓ基板への各半導体層のエピ
タキシャル成長の後に、ＧａＡｓ基板をその裏面から例
えば切削研磨して、基板の厚さを薄くするなどの方法が
とられる場合、この裏面にあらかじめ電極を形成してお
くという方法をとることができない。
タキシャル成長の後に、ＧａＡｓ基板をその裏面から例
えば切削研磨して、基板の厚さを薄くするなどの方法が
とられる場合、この裏面にあらかじめ電極を形成してお
くという方法をとることができない。
【００１１】一方、熱処理温度が低いｎ型ＧａＡｓ上の
オーミック電極の形成手段としては、ｎ型ＧａＡｓ基板
の電子密度を上げる等の方法がある。
オーミック電極の形成手段としては、ｎ型ＧａＡｓ基板
の電子密度を上げる等の方法がある。
【００１２】ところがｎ型ＧａＡｓの電子密度を上げる
と、ｎ型ＧａＡｓ基板中の欠陥密度が増大してしまう。
と、ｎ型ＧａＡｓ基板中の欠陥密度が増大してしまう。
【００１３】
【発明が解決しようとする課題】本発明は、ｎ型ＧａＡ
ｓに対してオーミック電極を形成する半導体装置と製法
とを提供し、例えばII−VI族化合物半導体による発光素
子の発光特性の向上、長寿命化を図ることができるよう
にする。
ｓに対してオーミック電極を形成する半導体装置と製法
とを提供し、例えばII−VI族化合物半導体による発光素
子の発光特性の向上、長寿命化を図ることができるよう
にする。
【００１４】
【課題を解決するための手段】第１の本発明は、オーミ
ック電極を有する半導体装置の製法において、ｎ型Ｇａ
Ａｓの一主面上に、Ｎｉ、Ｓｎ、およびＡｕＧｅを含む
金属層を形成する工程と、ｎ型ＧａＡｓおよび金属層に
１９０℃以上３００℃以下の熱処理を行う工程とを採
り、ｎ型ＧａＡｓの一主面にオーミック電極を形成する
ことを特徴とするオーミック電極を有する半導体装置の
製法である。
ック電極を有する半導体装置の製法において、ｎ型Ｇａ
Ａｓの一主面上に、Ｎｉ、Ｓｎ、およびＡｕＧｅを含む
金属層を形成する工程と、ｎ型ＧａＡｓおよび金属層に
１９０℃以上３００℃以下の熱処理を行う工程とを採
り、ｎ型ＧａＡｓの一主面にオーミック電極を形成する
ことを特徴とするオーミック電極を有する半導体装置の
製法である。
【００１５】第２の本発明は、上述の金属層をｎ型Ｇａ
Ａｓ側からＮｉ、Ｓｎ、ＡｕＧｅの順に形成する。
Ａｓ側からＮｉ、Ｓｎ、ＡｕＧｅの順に形成する。
【００１６】第３の本発明は、上述の金属層の形成前
に、ｎ型ＧａＡｓの上述の一主面または他の主面にII−
VI族化合物半導体層を形成する。
に、ｎ型ＧａＡｓの上述の一主面または他の主面にII−
VI族化合物半導体層を形成する。
【００１７】第４の本発明は、上述のII−VI族化合物半
導体層を分子線エピタキシー法によって形成する。
導体層を分子線エピタキシー法によって形成する。
【００１８】第５の本発明は、上述の熱処理を行った後
に、ＡｕＧｅ上にさらに、Ｔｉ，Ｐｔ，Ａｕの順に金属
層を形成する。
に、ＡｕＧｅ上にさらに、Ｔｉ，Ｐｔ，Ａｕの順に金属
層を形成する。
【００１９】第６の本発明は、ｎ型ＧａＡｓの一主面上
に、Ｎｉ、Ｓｎ、およびＡｕＧｅを含む金属によるｎ型
のオーミック電極が形成され、ｎ型ＧａＡｓの一主面ま
たは他の主面に、少なくともｎ型クラッド層と、活性層
と、ｐ型クラッド層と、ｐ型のオーミック電極とが形成
され、ｎ型クラッド層およびｐ型クラッド層の少なくと
も一方がII−VI族化合物半導体層よりなるオーミック電
極を有する半導体装置である。
に、Ｎｉ、Ｓｎ、およびＡｕＧｅを含む金属によるｎ型
のオーミック電極が形成され、ｎ型ＧａＡｓの一主面ま
たは他の主面に、少なくともｎ型クラッド層と、活性層
と、ｐ型クラッド層と、ｐ型のオーミック電極とが形成
され、ｎ型クラッド層およびｐ型クラッド層の少なくと
も一方がII−VI族化合物半導体層よりなるオーミック電
極を有する半導体装置である。
【００２０】上述の本発明の構成によれば、ｎ型ＧａＡ
ｓ上に、II−VI族化合物半導体層を形成して後にオーミ
ック電極を形成した場合においても結晶欠陥を増加させ
ることなく良好に低抵抗接触によるオーミック電極を有
する半導体装置を構成することができる。
ｓ上に、II−VI族化合物半導体層を形成して後にオーミ
ック電極を形成した場合においても結晶欠陥を増加させ
ることなく良好に低抵抗接触によるオーミック電極を有
する半導体装置を構成することができる。
【００２１】これは、本発明においては、低融点のＳｎ
と、ＧａＡｓに対してｎ型不純物となるＧｅを含み融点
の低いＡｕＧｅと、さらにＧａＡｓとの密着性が良く熱
処理後の電極金属層の凝集いわゆるボールアップを防止
する効果を有するＮｉをそれぞれオーミック電極の材料
としたことにより、３００℃以下の低い熱処理温度でｎ
型ＧａＡｓに対し良好にオーミック電極を形成すること
ができることによる。
と、ＧａＡｓに対してｎ型不純物となるＧｅを含み融点
の低いＡｕＧｅと、さらにＧａＡｓとの密着性が良く熱
処理後の電極金属層の凝集いわゆるボールアップを防止
する効果を有するＮｉをそれぞれオーミック電極の材料
としたことにより、３００℃以下の低い熱処理温度でｎ
型ＧａＡｓに対し良好にオーミック電極を形成すること
ができることによる。
【００２２】さらに、Ｎｉ、Ｓｎ、ＡｕＧｅ各金属層を
この順序に積層形成することにより、上述のＧａＡｓへ
のＳｎやＧｅの拡散やボールアップ防止等がより効果的
となる。
この順序に積層形成することにより、上述のＧａＡｓへ
のＳｎやＧｅの拡散やボールアップ防止等がより効果的
となる。
【００２３】
【発明の実施の形態】本発明の半導体装置と、本発明に
よる製法を、例えば図１に示すように、ｎ型ＧａＡｓ基
板上にII−VI族半導体発光素子例えば半導体レーザを形
成する場合の例について説明する。
よる製法を、例えば図１に示すように、ｎ型ＧａＡｓ基
板上にII−VI族半導体発光素子例えば半導体レーザを形
成する場合の例について説明する。
【００２４】この例では、ｎ型ＧａＡｓ基板１の一主面
１ａ上に、例えばｎ型のＧａＡｓ層、ｎ型のＺｎＳｅ
層、ｎ型のＺｎＳＳｅ層を順次エピタキシャル成長させ
たバッファ層２、ｎ型のＺｎＭｇＳＳｅによる第１のク
ラッド層３１、ＺｎＳＳｅによる第１のガイド層３２、
ＺｎＣｄＳｅによるＳＱＷ（単一量子井戸）構造の活性
層３３、ＺｎＳＳｅによる第２のガイド層３４、ｐ型の
ＺｎＭｇＳＳｅによる第２のクラッド層３５、ｐ型のＺ
ｎＳＳｅによるキャップ層３６、ｐ型のＺｎＳｅ薄膜と
ＺｎＴｅ薄膜の繰り返し積層のＭＱＷ（多重量子井戸）
構造層３７、ｐ型のＺｎＴｅによるコンタクト層３８を
順次ＭＢＥ（分子線エピタキシー）によってエピタキシ
ーしたII−VI族半導体層３を形成する。このときＭＢＥ
法の代わりにＭＯＣＶＤ法を用いて各半導体層のエピタ
キシャル成長を行ってもよい。
１ａ上に、例えばｎ型のＧａＡｓ層、ｎ型のＺｎＳｅ
層、ｎ型のＺｎＳＳｅ層を順次エピタキシャル成長させ
たバッファ層２、ｎ型のＺｎＭｇＳＳｅによる第１のク
ラッド層３１、ＺｎＳＳｅによる第１のガイド層３２、
ＺｎＣｄＳｅによるＳＱＷ（単一量子井戸）構造の活性
層３３、ＺｎＳＳｅによる第２のガイド層３４、ｐ型の
ＺｎＭｇＳＳｅによる第２のクラッド層３５、ｐ型のＺ
ｎＳＳｅによるキャップ層３６、ｐ型のＺｎＳｅ薄膜と
ＺｎＴｅ薄膜の繰り返し積層のＭＱＷ（多重量子井戸）
構造層３７、ｐ型のＺｎＴｅによるコンタクト層３８を
順次ＭＢＥ（分子線エピタキシー）によってエピタキシ
ーしたII−VI族半導体層３を形成する。このときＭＢＥ
法の代わりにＭＯＣＶＤ法を用いて各半導体層のエピタ
キシャル成長を行ってもよい。
【００２５】そして、このII−VI族化合物半導体層３
を、そのコンタクト層３８側から、ＭＱＷ構造層３７、
キャップ層３６に至る深さに、図１において紙面と直交
する方向にストライプ状に動作部を残してその両側をエ
ッチングし、このエッチング部にポリイミド樹脂、Ａｌ
2 Ｏ3 等の絶縁層を形成して電流狭窄部３９を形成す
る。
を、そのコンタクト層３８側から、ＭＱＷ構造層３７、
キャップ層３６に至る深さに、図１において紙面と直交
する方向にストライプ状に動作部を残してその両側をエ
ッチングし、このエッチング部にポリイミド樹脂、Ａｌ
2 Ｏ3 等の絶縁層を形成して電流狭窄部３９を形成す
る。
【００２６】コンタクト層３８上にｐ側のオーミック電
極４０を、ＰｄとＰｔとＡｕの多層金属層を被着するこ
とによって形成する。
極４０を、ＰｄとＰｔとＡｕの多層金属層を被着するこ
とによって形成する。
【００２７】一方、基板１の裏面すなわちそのII−VI族
半導体層３を有する側とは反対側の他の主面１ｂにｎ側
の電極４を被着形成する。
半導体層３を有する側とは反対側の他の主面１ｂにｎ側
の電極４を被着形成する。
【００２８】このｎ側電極４は、図２に示すように、ｎ
型ＧａＡｓ基板１の他の主面１ｂ上に、まず例えば８ｎ
ｍの厚さのＮｉ薄膜４１、５０ｎｍの厚さのＳｎ薄膜４
２、３００ｎｍの厚さのＡｕＧｅ薄膜４３（Ｇｅ１２
％）を順次真空蒸着装置によって積層形成する。
型ＧａＡｓ基板１の他の主面１ｂ上に、まず例えば８ｎ
ｍの厚さのＮｉ薄膜４１、５０ｎｍの厚さのＳｎ薄膜４
２、３００ｎｍの厚さのＡｕＧｅ薄膜４３（Ｇｅ１２
％）を順次真空蒸着装置によって積層形成する。
【００２９】その後、水素雰囲気中で２００℃の熱処理
を５分間行いアロイ（合金）化して、Ｎｉ、Ｓｎ、Ａｕ
Ｇｅからなるオーミック電極によるｎ側電極４を形成す
る。
を５分間行いアロイ（合金）化して、Ｎｉ、Ｓｎ、Ａｕ
Ｇｅからなるオーミック電極によるｎ側電極４を形成す
る。
【００３０】ここで、上述のｎ側電極４を構成するオー
ミック電極の特性を調べるために、図３に示すようにｎ
型のＧａＡｓからなる基板１上に８ｎｍの厚さのＮｉ薄
膜４１、５０ｎｍの厚さのＳｎ薄膜４２、３００ｎｍの
厚さのＡｕＧｅ薄膜４３（Ｇｅ１２％）を順次真空蒸着
装置によって積層して、上述の水素雰囲気中２００℃・
５分間の熱処理を行って対のオーミック電極４が並置形
成された試料５０を作製し、電流電圧特性を測定した。
その測定結果を図４に示す。
ミック電極の特性を調べるために、図３に示すようにｎ
型のＧａＡｓからなる基板１上に８ｎｍの厚さのＮｉ薄
膜４１、５０ｎｍの厚さのＳｎ薄膜４２、３００ｎｍの
厚さのＡｕＧｅ薄膜４３（Ｇｅ１２％）を順次真空蒸着
装置によって積層して、上述の水素雰囲気中２００℃・
５分間の熱処理を行って対のオーミック電極４が並置形
成された試料５０を作製し、電流電圧特性を測定した。
その測定結果を図４に示す。
【００３１】図４から、電圧と電流の比すなわち抵抗が
一定であり、良好なオーミック特性が得られていること
がわかる。
一定であり、良好なオーミック特性が得られていること
がわかる。
【００３２】さらに本発明によるオーミック電極を有す
る半導体装置のオーミック電極について、その熱処理温
度を変えた場合における各接触抵抗を測定した。図５に
その測定結果を示す。図５から、１９０℃以上で熱処理
した場合に接触抵抗が１０-5程度と低くなり、２２５℃
〜２５０℃において特に低い接触抵抗であることがわか
る。
る半導体装置のオーミック電極について、その熱処理温
度を変えた場合における各接触抵抗を測定した。図５に
その測定結果を示す。図５から、１９０℃以上で熱処理
した場合に接触抵抗が１０-5程度と低くなり、２２５℃
〜２５０℃において特に低い接触抵抗であることがわか
る。
【００３３】電極４を形成するに当たっての熱処理温度
は、必要とする抵抗率と発光素子の劣化の程度を考慮し
て決定した。抵抗率は、図５の接触抵抗の温度特性から
２２５℃付近で極小となる。一方、発光素子は熱処理温
度が高いほど特に３００℃を越えると前述したように積
層欠陥が発生しやすい。そこで、この熱処理は、１９０
℃〜３００℃好ましくは２００℃から２５０℃とする。
は、必要とする抵抗率と発光素子の劣化の程度を考慮し
て決定した。抵抗率は、図５の接触抵抗の温度特性から
２２５℃付近で極小となる。一方、発光素子は熱処理温
度が高いほど特に３００℃を越えると前述したように積
層欠陥が発生しやすい。そこで、この熱処理は、１９０
℃〜３００℃好ましくは２００℃から２５０℃とする。
【００３４】Ｎｉ薄膜４１は、その成膜時の厚さを、５
〜１５ｎｍの範囲に選定することが好ましく、この厚さ
とするときにＧａＡｓに対する電極４の接触抵抗を低く
することができる。すなわち、Ｎｉ薄膜４１の厚さが５
ｎｍ未満であるとＮｉ薄膜を形成することの効果が充分
に発揮できず、１５ｎｍを越えるとＧｅの拡散を阻害し
ｎ型のドナーとしての効果を低下させ、いずれも電極４
のオーミック特性を低下させる。
〜１５ｎｍの範囲に選定することが好ましく、この厚さ
とするときにＧａＡｓに対する電極４の接触抵抗を低く
することができる。すなわち、Ｎｉ薄膜４１の厚さが５
ｎｍ未満であるとＮｉ薄膜を形成することの効果が充分
に発揮できず、１５ｎｍを越えるとＧｅの拡散を阻害し
ｎ型のドナーとしての効果を低下させ、いずれも電極４
のオーミック特性を低下させる。
【００３５】また、ＡｕＧｅ薄膜４３は、５０ｎｍ〜２
００ｎｍ、例えば１５０ｎｍ程度とすることにより、Ｎ
ｉ薄膜４１、Ｓｎ薄膜４２、ＡｕＧｅ薄膜４３のアロイ
化熱処理の際の、ＡｕＧｅ薄膜４３の剥がれを防止する
ことができる。
００ｎｍ、例えば１５０ｎｍ程度とすることにより、Ｎ
ｉ薄膜４１、Ｓｎ薄膜４２、ＡｕＧｅ薄膜４３のアロイ
化熱処理の際の、ＡｕＧｅ薄膜４３の剥がれを防止する
ことができる。
【００３６】上述のＡｕＧｅ薄膜４３の合金組成は、Ｇ
ｅが１２％のものが最も融点が低くなり（３５６℃）、
熱処理温度を低く選定でき、アロイ化が容易になること
からオーミック電極が形成しやすくなる。
ｅが１２％のものが最も融点が低くなり（３５６℃）、
熱処理温度を低く選定でき、アロイ化が容易になること
からオーミック電極が形成しやすくなる。
【００３７】また、図６に示すように、Ｎｉ、Ｓｎ、Ａ
ｕＧｅをアロイ化して電極４を形成した後に、Ｔｉ薄膜
５１、Ｐｔ薄膜５２、Ａｕ薄膜５３の各金属層をこの順
に順次積層形成することにより、さらに密着性に優れた
オーミック電極を得ることができる。尚、このときのＴ
ｉ薄膜５１、Ｐｔ薄膜５２、Ａｕ薄膜５３の膜厚は、そ
れぞれ５ｎｍ，１０ｎｍ，３００ｎｍとすることができ
る。
ｕＧｅをアロイ化して電極４を形成した後に、Ｔｉ薄膜
５１、Ｐｔ薄膜５２、Ａｕ薄膜５３の各金属層をこの順
に順次積層形成することにより、さらに密着性に優れた
オーミック電極を得ることができる。尚、このときのＴ
ｉ薄膜５１、Ｐｔ薄膜５２、Ａｕ薄膜５３の膜厚は、そ
れぞれ５ｎｍ，１０ｎｍ，３００ｎｍとすることができ
る。
【００３８】また、ｎ側の電極４の被着に先だって、基
板１のｎ側の電極４との被着面１ｂにラッピング処理を
行ってもよい。このラッピング処理は、基板１をｎ側か
ら所要の厚さ例えば１００μｍ程度となるように例えば
機械的・化学的研磨によって行う。この研磨した被着面
１ｂにｎ側の電極４を構成する上述の電極材料を蒸着等
によって形成し、熱処理によってアロイ（合金）化する
ことができる。このラッピング処理は、例えば上述の図
１で示した半導体発光素子において、チップの微細加工
を容易に行えるなどの目的を持って基板１の薄膜化を行
う場合に実施することができるものである。
板１のｎ側の電極４との被着面１ｂにラッピング処理を
行ってもよい。このラッピング処理は、基板１をｎ側か
ら所要の厚さ例えば１００μｍ程度となるように例えば
機械的・化学的研磨によって行う。この研磨した被着面
１ｂにｎ側の電極４を構成する上述の電極材料を蒸着等
によって形成し、熱処理によってアロイ（合金）化する
ことができる。このラッピング処理は、例えば上述の図
１で示した半導体発光素子において、チップの微細加工
を容易に行えるなどの目的を持って基板１の薄膜化を行
う場合に実施することができるものである。
【００３９】上述の例では、ｎ型ＧａＡｓ基板１上に、
II−VI族化合物半導体層３による半導体発光素子例えば
半導体レーザを形成した場合であるが、本発明は、他の
半導体素子あるいは他の化合物半導体層等を形成してな
るオーミック電極を有する半導体装置を構成する場合に
適用することができる。
II−VI族化合物半導体層３による半導体発光素子例えば
半導体レーザを形成した場合であるが、本発明は、他の
半導体素子あるいは他の化合物半導体層等を形成してな
るオーミック電極を有する半導体装置を構成する場合に
適用することができる。
【００４０】また、上述した例では、ＧａＡｓ基板１の
一方の主面１ａに、半導体層のエピタキシャル成長によ
って半導体素子（上述の例では半導体発光素子）の形成
を行い、他方の主面１ｂにオーミック電極の形成を行っ
た場合であるが、ＧａＡｓ基板１の同一主面に、半導体
素子の形成とＧａＡｓ基板１に対する電極４の形成を行
うこともできる。例えば本出願人の出願に係る特願平６
−４８２８６号出願「半導体カラー発光素子」で提案さ
れた半導体発光装置においてＧａＡｓ基板１の一主面
に、多数の発光素子を配列形成し、これらに対してこれ
ら発光素子が形成された主面に電極４を配列形成する場
合等に本発明を適用することができる。
一方の主面１ａに、半導体層のエピタキシャル成長によ
って半導体素子（上述の例では半導体発光素子）の形成
を行い、他方の主面１ｂにオーミック電極の形成を行っ
た場合であるが、ＧａＡｓ基板１の同一主面に、半導体
素子の形成とＧａＡｓ基板１に対する電極４の形成を行
うこともできる。例えば本出願人の出願に係る特願平６
−４８２８６号出願「半導体カラー発光素子」で提案さ
れた半導体発光装置においてＧａＡｓ基板１の一主面
に、多数の発光素子を配列形成し、これらに対してこれ
ら発光素子が形成された主面に電極４を配列形成する場
合等に本発明を適用することができる。
【００４１】尚、本発明は上述の実施例に限られず、本
発明の要旨を逸脱しない範囲でその他様々な薄膜の厚さ
や熱処理条件等の変更、構成をとることができる。
発明の要旨を逸脱しない範囲でその他様々な薄膜の厚さ
や熱処理条件等の変更、構成をとることができる。
【００４２】
【発明の効果】上述の本発明によれば、３００℃以下の
例えば２００℃程度の低温での熱処理によって、ｎ型Ｇ
ａＡｓ基板１上に接触抵抗の低いオーミック電極４を形
成することができる。従って、ｎ型ＧａＡｓ基板１に例
えばII−VI族化合物半導体をエピタキシャル成長させて
後に、オーミック電極４を被着形成することができる。
すなわち、例えばII−VI族化合物半導体発光素子におい
て、ｎ型ＧａＡｓ基板１にこの発光素子を構成するII−
VI族化合物半導体層３のエピタキシーを行って後に、Ｇ
ａＡｓ基板１にｎ側電極４の形成を行っても、積層欠陥
の発生などの素子の特性劣化、寿命の低下の招来を回避
でき、良好な特性を有するII−VI族化合物半導体発光装
置例えば青色レーザを製造することができる。
例えば２００℃程度の低温での熱処理によって、ｎ型Ｇ
ａＡｓ基板１上に接触抵抗の低いオーミック電極４を形
成することができる。従って、ｎ型ＧａＡｓ基板１に例
えばII−VI族化合物半導体をエピタキシャル成長させて
後に、オーミック電極４を被着形成することができる。
すなわち、例えばII−VI族化合物半導体発光素子におい
て、ｎ型ＧａＡｓ基板１にこの発光素子を構成するII−
VI族化合物半導体層３のエピタキシーを行って後に、Ｇ
ａＡｓ基板１にｎ側電極４の形成を行っても、積層欠陥
の発生などの素子の特性劣化、寿命の低下の招来を回避
でき、良好な特性を有するII−VI族化合物半導体発光装
置例えば青色レーザを製造することができる。
【００４３】また、上述したように、II−VI族化合物半
導体のエピタキシャル成長の後にＧａＡｓ基板をラッピ
ングしてから電極形成することができることから、たと
えばレーザ等の半導体発光素子において、長寿命化をは
かることができる。またこの場合発光素子全体を薄くす
ることができることから、この発光素子を用いた半導体
装置の設計の自由度が増すこととなる。
導体のエピタキシャル成長の後にＧａＡｓ基板をラッピ
ングしてから電極形成することができることから、たと
えばレーザ等の半導体発光素子において、長寿命化をは
かることができる。またこの場合発光素子全体を薄くす
ることができることから、この発光素子を用いた半導体
装置の設計の自由度が増すこととなる。
【図１】本発明によるオーミック電極を有する半導体装
置の一例であるII−VI族化合物半導体発光素子を示す断
面図である。
置の一例であるII−VI族化合物半導体発光素子を示す断
面図である。
【図２】本発明によるオーミック電極を有する半導体装
置の製法の一例の説明に供するオーミック電極部の断面
図である。
置の製法の一例の説明に供するオーミック電極部の断面
図である。
【図３】本発明によるオーミック電極を有する半導体装
置の実施例のオーミック電極における電流電圧特性測定
に用いた試料の断面図である。
置の実施例のオーミック電極における電流電圧特性測定
に用いた試料の断面図である。
【図４】図３に示した試料の電流電圧特性を示す図であ
る。
る。
【図５】本発明によるオーミック電極を有する半導体装
置の実施例のオーミック電極における熱処理温度−接触
抵抗相関図である。
置の実施例のオーミック電極における熱処理温度−接触
抵抗相関図である。
【図６】本発明によるオーミック電極を有する半導体装
置の製法の他の例の説明に供するオーミック電極部の断
面図である。
置の製法の他の例の説明に供するオーミック電極部の断
面図である。
【符号の説明】 １ 基板 ２ バッファ層 ３ II−VI族半導体層 ４ （ｎ側）電極 ３１ 第１のクラッド層 ３２ 第１のガイド層 ３３ 活性層 ３４ 第２のガイド層 ３５ 第２のクラッド層 ３６ キャップ層 ３７ ＭＱＷ構造層 ３８ コンタクト層 ３９ 電極狭窄部 ４０ （ｐ側）電極 ４１ Ｎｉ薄膜 ４２ Ｓｎ薄膜 ４３ ＡｕＧｅ薄膜 ５１ Ｔｉ薄膜 ５２ Ｐｔ薄膜 ５３ Ａｕ薄膜
Claims (6)
- 【請求項１】 オーミック電極を有する半導体装置の製
法において、 ｎ型ＧａＡｓの一主面上に、Ｎｉ、Ｓｎ、およびＡｕＧ
ｅを含む金属層を形成する工程と、 上記ｎ型ＧａＡｓおよび上記金属層に、１９０℃以上３
００℃以下の熱処理を行う工程とを採り、 上記ｎ型ＧａＡｓの上記一主面にオーミック電極を形成
することを特徴とするオーミック電極を有する半導体装
置の製法。 - 【請求項２】 上記金属層は、上記ｎ型ＧａＡｓ側から
Ｎｉ、Ｓｎ、ＡｕＧｅの順に形成することを特徴とする
請求項１に記載のオーミック電極を有する半導体装置の
製法。 - 【請求項３】 上記金属層の形成前に、上記ｎ型ＧａＡ
ｓ上の上記一主面または他の主面にII−VI族化合物半導
体層を形成することを特徴とする請求項１に記載のオー
ミック電極を有する半導体装置の製法。 - 【請求項４】 上記II−VI族化合物半導体層を分子線エ
ピタキシー法によって形成することを特徴とする請求項
３に記載のオーミック電極を有する半導体装置の製法。 - 【請求項５】 上記熱処理を行った後に、上記ＡｕＧｅ
上にさらに、Ｔｉ，Ｐｔ，Ａｕの順に金属層を形成する
ことを特徴とする請求項１に記載のオーミック電極を有
する半導体装置の製法。 - 【請求項６】 ｎ型ＧａＡｓの一主面上に、Ｎｉ、Ｓ
ｎ、およびＡｕＧｅを含む金属によるｎ型のオーミック
電極が形成され、 上記ｎ型ＧａＡｓの上記一主面または他の主面に、少な
くともｎ型クラッド層と、活性層と、ｐ型クラッド層
と、ｐ型のオーミック電極とが形成され、 上記ｎ型クラッド層およびｐ型クラッド層の少なくとも
一方がII−VI族化合物半導体層よりなることを特徴とす
るオーミック電極を有する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32323995A JPH08227864A (ja) | 1994-12-22 | 1995-12-12 | オーミック電極を有する半導体装置と製法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32071694 | 1994-12-22 | ||
| JP6-320716 | 1994-12-22 | ||
| JP32323995A JPH08227864A (ja) | 1994-12-22 | 1995-12-12 | オーミック電極を有する半導体装置と製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08227864A true JPH08227864A (ja) | 1996-09-03 |
Family
ID=26570187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32323995A Pending JPH08227864A (ja) | 1994-12-22 | 1995-12-12 | オーミック電極を有する半導体装置と製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08227864A (ja) |
-
1995
- 1995-12-12 JP JP32323995A patent/JPH08227864A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6218207B1 (en) | Method for growing nitride semiconductor crystals, nitride semiconductor device, and method for fabricating the same | |
| US6150672A (en) | P-type group III-nitride semiconductor device | |
| US5985687A (en) | Method for making cleaved facets for lasers fabricated with gallium nitride and other noncubic materials | |
| US6100174A (en) | GaN group compound semiconductor device and method for producing the same | |
| JP2007157853A (ja) | 半導体発光素子およびその製造方法 | |
| JP2001015807A (ja) | 半導体発光素子の製造方法 | |
| US20050156188A1 (en) | Nitride semiconductor light emitting device and method of manufacturing the same | |
| JP2021129119A (ja) | 半導体光デバイスの製造方法及び半導体光デバイス | |
| US6887311B2 (en) | Method of forming ohmic electrode | |
| US20120228664A1 (en) | Nitride semiconductor light emitting device and method of manufacturing the same | |
| JP3665243B2 (ja) | 窒化物半導体素子及びその製造方法 | |
| US5373175A (en) | Ohmic electrode and a light emitting device | |
| US20110175103A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2000022276A (ja) | 半導体素子および半導体発光素子ならびに半導体受光素子 | |
| KR20050042715A (ko) | 전극 구조체, 이를 구비하는 반도체 발광 소자 및 그제조방법 | |
| JPH09116234A (ja) | 半導体装置 | |
| US5917243A (en) | Semiconductor device having ohmic electrode and method of manufacturing the same | |
| JPH08227864A (ja) | オーミック電極を有する半導体装置と製法 | |
| JP3464629B2 (ja) | ｐ型コンタクト電極装置および発光装置 | |
| JP2000101134A (ja) | 窒化物半導体素子の製造方法および窒化物半導体素子 | |
| JP3693436B2 (ja) | ＺｎＳｅ基板上に成長した発光素子 | |
| JP3157208B2 (ja) | 発光ダイオード | |
| JPH0786697A (ja) | 発光素子 | |
| JP5028177B2 (ja) | 半導体素子 | |
| JP4060438B2 (ja) | 低転位密度の薄膜成長法 |