JPH08222740A - 薄膜トランジスタアレイ及び液晶表示装置 - Google Patents
薄膜トランジスタアレイ及び液晶表示装置Info
- Publication number
- JPH08222740A JPH08222740A JP2433595A JP2433595A JPH08222740A JP H08222740 A JPH08222740 A JP H08222740A JP 2433595 A JP2433595 A JP 2433595A JP 2433595 A JP2433595 A JP 2433595A JP H08222740 A JPH08222740 A JP H08222740A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- liquid crystal
- transistor array
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 ガラス基板上に多結晶シリコン薄膜で形成さ
れた電極に一部分不純物が注入されない領域を有する構
成の薄膜トランジスタアレイ、もしくは薄膜トランジス
タアレイを用いた液晶表示装置とし、特に高品位、広視
野な液晶表示が可能な素子を提供する。 【構成】 ガラス基板１上に多結晶シリコン薄膜で形成
された薄膜トランジスタと接続された電極が、不純物が
注入されて形成される際に、一部分不純物が注入されな
い高抵抗の領域１４が設けられて、複数個の領域６’、
１２が設けられることにより、液晶に印加される電圧を
各領域毎に変えることができ、１つの画素電極内に複数
の電位が存在し、これを用いて液晶表示装置を製造すれ
ば、広視野な液晶表示装置を得ることができる。
れた電極に一部分不純物が注入されない領域を有する構
成の薄膜トランジスタアレイ、もしくは薄膜トランジス
タアレイを用いた液晶表示装置とし、特に高品位、広視
野な液晶表示が可能な素子を提供する。 【構成】 ガラス基板１上に多結晶シリコン薄膜で形成
された薄膜トランジスタと接続された電極が、不純物が
注入されて形成される際に、一部分不純物が注入されな
い高抵抗の領域１４が設けられて、複数個の領域６’、
１２が設けられることにより、液晶に印加される電圧を
各領域毎に変えることができ、１つの画素電極内に複数
の電位が存在し、これを用いて液晶表示装置を製造すれ
ば、広視野な液晶表示装置を得ることができる。
Description
【０００１】
【産業上の利用分野】本発明は薄膜トランジスタアレイ
に関する。さらに詳しくは、ポリシリコンからなる薄膜
トランジスタをマトリクス状に配置した薄膜トランジス
タアレイもしくはこの薄膜トランジスタアレイを用いた
液晶表示装置、特に高品位、広視野な液晶表示が可能な
液晶表示素子の画素を得ることができる薄膜トランジス
タアレイ及び液晶表示装置に関する。
に関する。さらに詳しくは、ポリシリコンからなる薄膜
トランジスタをマトリクス状に配置した薄膜トランジス
タアレイもしくはこの薄膜トランジスタアレイを用いた
液晶表示装置、特に高品位、広視野な液晶表示が可能な
液晶表示素子の画素を得ることができる薄膜トランジス
タアレイ及び液晶表示装置に関する。
【０００２】
【従来の技術】近年、液晶表示装置は、薄型軽量なディ
スプレイとして、ＯＡ用、ＡＶ用に限らずあらゆる分野
で使用されている。特に薄膜トランジスタ（ＴＦＴ）を
用いた液晶表示装置（ＬＣＤ）は階調表示に優れ、カラ
ーディスプレイとしてＣＲＴにせまる性能を実現してい
る。現在ＴＦＴ−ＬＣＤで主流となっているのは、アモ
ルファスシリコンＴＦＴとポリシリコンＴＦＴの２種類
である。これらのうちポリシリコンＴＦＴは、ＬＣＤに
使用する場合、マトリクス状に配置し、表示画素部の画
素用トランジスタと表示画面の周辺駆動回路用トランジ
スタを同一基板上で同時に作成できるという利点と、同
じ画面サイズであっても画面周辺部（非表示部）の面積
が小さくできるという利点がある。さらに低温プロセス
で作成するポリシリコンＴＦＴの作成技術は、大版のガ
ラス基板が使用できるため大幅なコストダウンを実現す
る技術として注目されている。
スプレイとして、ＯＡ用、ＡＶ用に限らずあらゆる分野
で使用されている。特に薄膜トランジスタ（ＴＦＴ）を
用いた液晶表示装置（ＬＣＤ）は階調表示に優れ、カラ
ーディスプレイとしてＣＲＴにせまる性能を実現してい
る。現在ＴＦＴ−ＬＣＤで主流となっているのは、アモ
ルファスシリコンＴＦＴとポリシリコンＴＦＴの２種類
である。これらのうちポリシリコンＴＦＴは、ＬＣＤに
使用する場合、マトリクス状に配置し、表示画素部の画
素用トランジスタと表示画面の周辺駆動回路用トランジ
スタを同一基板上で同時に作成できるという利点と、同
じ画面サイズであっても画面周辺部（非表示部）の面積
が小さくできるという利点がある。さらに低温プロセス
で作成するポリシリコンＴＦＴの作成技術は、大版のガ
ラス基板が使用できるため大幅なコストダウンを実現す
る技術として注目されている。
【０００３】以下、一従来例として、「SOCIETY FOR IN
FORMATION DISPLAY INTERNATIONALSYMPOSIUM DIGEST OF
TECHNICAL PAPERS VOLUME XXIV」P.387〜P.388に記載
されたＴＦＴについて、その製造方法を図４（ａ）〜
（ｄ）に基づいて用いて説明する。
FORMATION DISPLAY INTERNATIONALSYMPOSIUM DIGEST OF
TECHNICAL PAPERS VOLUME XXIV」P.387〜P.388に記載
されたＴＦＴについて、その製造方法を図４（ａ）〜
（ｄ）に基づいて用いて説明する。
【０００４】まず、図４（ａ）に示すように、ガラス基
板１上に半導体層として多結晶シリコン薄膜２をＬＰ−
ＣＶＤ（減圧−ＣＶＤ）法、プラズマＣＶＤ法、スパッ
タリング法等により２０〜５０ｎｍの膜厚に形成する。
板１上に半導体層として多結晶シリコン薄膜２をＬＰ−
ＣＶＤ（減圧−ＣＶＤ）法、プラズマＣＶＤ法、スパッ
タリング法等により２０〜５０ｎｍの膜厚に形成する。
【０００５】次に、多結晶シリコン薄膜２上に酸化シリ
コン、窒化シリコン等のゲート絶縁膜３を５０〜４００
ｎｍの膜厚に形成する。その上に、図４（ｂ）に示すよ
うに、コプレナー型ＴＦＴのゲート電極をかねる走査線
４を、例えばスパッタリング法、真空蒸着法等によりク
ロム（Ｃｒ）、アルミニウム（Ａｌ）、タンタル（Ｔ
ａ）等で被着し、続いて選択的パターン形成を行なう。
コン、窒化シリコン等のゲート絶縁膜３を５０〜４００
ｎｍの膜厚に形成する。その上に、図４（ｂ）に示すよ
うに、コプレナー型ＴＦＴのゲート電極をかねる走査線
４を、例えばスパッタリング法、真空蒸着法等によりク
ロム（Ｃｒ）、アルミニウム（Ａｌ）、タンタル（Ｔ
ａ）等で被着し、続いて選択的パターン形成を行なう。
【０００６】次いで、図４（ｃ）に示すように、ゲート
電極４をマスクとして多結晶シリコン薄膜２に高濃度の
リン（Ｐ）をイオン注入し、ソース領域５及びドレイン
領域６を形成する。
電極４をマスクとして多結晶シリコン薄膜２に高濃度の
リン（Ｐ）をイオン注入し、ソース領域５及びドレイン
領域６を形成する。
【０００７】次いで、ゲート電極４及びゲート絶縁膜３
上に、例えば酸化シリコン、窒化シリコン層（Ｓｉ
ＮX ）等の層間絶縁膜７を２００〜８００ｎｍ程度の膜
厚で常圧ＣＶＤ法、プラズマＣＶＤ法等により形成し、
さらにスパッタリング法、蒸着法などの真空成膜法によ
りＩＴＯよりなる画素電極８を形成する。次いで、ゲー
ト絶縁膜３と層間絶縁膜７の一部を選択的に除去してソ
ース領域５及びドレイン領域６への接続のためのコンタ
クトホールを開口する。
上に、例えば酸化シリコン、窒化シリコン層（Ｓｉ
ＮX ）等の層間絶縁膜７を２００〜８００ｎｍ程度の膜
厚で常圧ＣＶＤ法、プラズマＣＶＤ法等により形成し、
さらにスパッタリング法、蒸着法などの真空成膜法によ
りＩＴＯよりなる画素電極８を形成する。次いで、ゲー
ト絶縁膜３と層間絶縁膜７の一部を選択的に除去してソ
ース領域５及びドレイン領域６への接続のためのコンタ
クトホールを開口する。
【０００８】その後、図４（ｄ）に示すように、開口部
を介してソース領域５に接続したソース電極９及び開口
部を介してドレイン領域６と画素電極を接続するドレイ
ン電極１０をアルミニウム等のスパッタリング、蒸着な
どにより形成する。
を介してソース領域５に接続したソース電極９及び開口
部を介してドレイン領域６と画素電極を接続するドレイ
ン電極１０をアルミニウム等のスパッタリング、蒸着な
どにより形成する。
【０００９】
【発明が解決しようとする課題】しかしながら、上記従
来の構成の薄膜トランジスタアレイを用いて液晶表示装
置を製造し、表示を行った場合、十分な視野角が得られ
ず、特に上下方向での階調反転が問題となり、視野角特
性の向上は重要な課題となっている。
来の構成の薄膜トランジスタアレイを用いて液晶表示装
置を製造し、表示を行った場合、十分な視野角が得られ
ず、特に上下方向での階調反転が問題となり、視野角特
性の向上は重要な課題となっている。
【００１０】本発明は、かかる課題に鑑み、ドレインに
直接つながる低抵抗領域と、高抵抗領域を介して前記低
抵抗領域に接続される他の低抵抗領域を形成することに
よって、それぞれの低抵抗領域毎に画像信号レベルを異
ならせ、簡単な構成で、１つの画素電極内に、液晶に印
加される電圧の異なる領域を複数個設け、高品位で広視
野な液晶表示装置を提供することを目的としている。
直接つながる低抵抗領域と、高抵抗領域を介して前記低
抵抗領域に接続される他の低抵抗領域を形成することに
よって、それぞれの低抵抗領域毎に画像信号レベルを異
ならせ、簡単な構成で、１つの画素電極内に、液晶に印
加される電圧の異なる領域を複数個設け、高品位で広視
野な液晶表示装置を提供することを目的としている。
【００１１】
【課題を解決するための手段】上記課題を解決し、高品
位で広視野な液晶表示装置を提供するため、本発明の薄
膜トランジスタアレイは、透明基板上に多結晶シリコン
膜で形成された電極が薄膜トランジスタと接続され、前
記電極に不純物を注入する際に、一部分不純物が注入さ
れない領域を設けたことを特徴とする。
位で広視野な液晶表示装置を提供するため、本発明の薄
膜トランジスタアレイは、透明基板上に多結晶シリコン
膜で形成された電極が薄膜トランジスタと接続され、前
記電極に不純物を注入する際に、一部分不純物が注入さ
れない領域を設けたことを特徴とする。
【００１２】また、前記薄膜トランジスタアレイの構造
において、前記電極に用いる多結晶シリコン膜が、前記
薄膜トランジスタに用いる多結晶シリコン膜と同時に形
成された多結晶シリコン膜であることが好ましい。
において、前記電極に用いる多結晶シリコン膜が、前記
薄膜トランジスタに用いる多結晶シリコン膜と同時に形
成された多結晶シリコン膜であることが好ましい。
【００１３】また、前記電極の不純物を注入した複数個
の領域のうちの１つに前記薄膜トランジスタが電気的に
接続されることが好ましい。また、前記電極の不純物を
注入した領域と前記薄膜トランジスタのソース及びドレ
イン領域との、不純物注入量が同一になることが好まし
い。
の領域のうちの１つに前記薄膜トランジスタが電気的に
接続されることが好ましい。また、前記電極の不純物を
注入した領域と前記薄膜トランジスタのソース及びドレ
イン領域との、不純物注入量が同一になることが好まし
い。
【００１４】本発明の液晶表示装置は、透明電極を有す
る基板と薄膜トランジスタアレイを有する基板間に液晶
を挟持した液晶表示装置であって、多結晶シリコン膜で
形成された画素電極が、薄膜トランジスタと接続され、
前記画素電極は不純物が注入される複数個の領域と、一
部分不純物が注入されない領域を設けた薄膜トランジス
タアレイを用いることを特徴とする。
る基板と薄膜トランジスタアレイを有する基板間に液晶
を挟持した液晶表示装置であって、多結晶シリコン膜で
形成された画素電極が、薄膜トランジスタと接続され、
前記画素電極は不純物が注入される複数個の領域と、一
部分不純物が注入されない領域を設けた薄膜トランジス
タアレイを用いることを特徴とする。
【００１５】
【作用】本発明の薄膜トランジスタアレイは、透明基板
上に多結晶シリコン膜で形成された電極が薄膜トランジ
スタと接続され、前記電極に不純物を注入する際に、一
部分不純物が注入されない領域を設けたので、１つの画
素電極内にできる不純物を注入した複数個の領域ごとに
液晶に印加される電圧を変えることができ、１つの画素
電極内で画像信号レベルを変えることができる。これに
より、従来の液晶表示装置に比べ、簡単な構成で、階調
反転を制御することができ、広視野な表示品位の高い液
晶表示装置を得ることができる。
上に多結晶シリコン膜で形成された電極が薄膜トランジ
スタと接続され、前記電極に不純物を注入する際に、一
部分不純物が注入されない領域を設けたので、１つの画
素電極内にできる不純物を注入した複数個の領域ごとに
液晶に印加される電圧を変えることができ、１つの画素
電極内で画像信号レベルを変えることができる。これに
より、従来の液晶表示装置に比べ、簡単な構成で、階調
反転を制御することができ、広視野な表示品位の高い液
晶表示装置を得ることができる。
【００１６】前記薄膜トランジスタアレイにおいては、
電極に用いる多結晶シリコン膜が、前記薄膜トランジス
タに用いる多結晶シリコン膜と同時に形成された多結晶
シリコン膜である好ましい構成によれば、上記の作用、
効果を奏する薄膜トランジスタアレイの製造工程を簡略
にすることができる。
電極に用いる多結晶シリコン膜が、前記薄膜トランジス
タに用いる多結晶シリコン膜と同時に形成された多結晶
シリコン膜である好ましい構成によれば、上記の作用、
効果を奏する薄膜トランジスタアレイの製造工程を簡略
にすることができる。
【００１７】また前記薄膜トランジスタアレイにおいて
は、前記電極の不純物を注入した複数個の領域のうちの
１つに前記薄膜トランジスタが電気的に接続される好ま
しい構成によれば、さらなる画像密度を向上させること
ができる。
は、前記電極の不純物を注入した複数個の領域のうちの
１つに前記薄膜トランジスタが電気的に接続される好ま
しい構成によれば、さらなる画像密度を向上させること
ができる。
【００１８】また前記薄膜トランジスタアレイにおいて
は、前記電極の不純物を注入した領域と前記薄膜トラン
ジスタのソース及びドレイン領域との、不純物注入量が
同一になるようにする好ましい構成によれば、さらなる
製造工程の簡略化と画像密度の向上を達成することがで
きる。
は、前記電極の不純物を注入した領域と前記薄膜トラン
ジスタのソース及びドレイン領域との、不純物注入量が
同一になるようにする好ましい構成によれば、さらなる
製造工程の簡略化と画像密度の向上を達成することがで
きる。
【００１９】本発明の液晶表示装置は、透明電極を有す
る基板と薄膜トランジスタアレイを有する基板間に液晶
を挟持した液晶表示装置であって、多結晶シリコン膜で
形成された画素電極が、薄膜トランジスタと接続され、
前記画素電極は不純物が注入される複数個の領域と、一
部分不純物が注入されない領域を設けた薄膜トランジス
タアレイを用いることを特徴とする。これにより、１つ
の画素電極内に不純物を注入した複数個の領域が形成さ
れるので、１つの画素電極内で液晶に印加される電圧が
領域ごとに変わり、各領域ごとに画像信号レベルを変え
ることができる。その結果、従来の液晶表示装置に比
べ、簡単な構成で、階調反転を制御することができ、広
視野な表示品位の高い液晶表示装置を得ることができ
る。
る基板と薄膜トランジスタアレイを有する基板間に液晶
を挟持した液晶表示装置であって、多結晶シリコン膜で
形成された画素電極が、薄膜トランジスタと接続され、
前記画素電極は不純物が注入される複数個の領域と、一
部分不純物が注入されない領域を設けた薄膜トランジス
タアレイを用いることを特徴とする。これにより、１つ
の画素電極内に不純物を注入した複数個の領域が形成さ
れるので、１つの画素電極内で液晶に印加される電圧が
領域ごとに変わり、各領域ごとに画像信号レベルを変え
ることができる。その結果、従来の液晶表示装置に比
べ、簡単な構成で、階調反転を制御することができ、広
視野な表示品位の高い液晶表示装置を得ることができ
る。
【００２０】
【実施例】以下、本発明の薄膜トランジスタの実施例に
ついて図面を参照しながら説明する。
ついて図面を参照しながら説明する。
【００２１】（実施例１）図１は本発明の１実施例の薄
膜トランジスタの製造工程を説明する断面図、図２は図
１（ｅ）の構成の薄膜トランジスタアレイを説明する平
面図である。
膜トランジスタの製造工程を説明する断面図、図２は図
１（ｅ）の構成の薄膜トランジスタアレイを説明する平
面図である。
【００２２】図１（ａ）に示すように、ガラス基板１
（例えばコーニング社製 ＃７０５９）上に５０〜１５
０ｎｍの膜厚の多結晶シリコン薄膜２を選択的に形成
し、その上に、ゲート絶縁膜３としてＳｉＯ2 膜を堆積
する。
（例えばコーニング社製 ＃７０５９）上に５０〜１５
０ｎｍの膜厚の多結晶シリコン薄膜２を選択的に形成
し、その上に、ゲート絶縁膜３としてＳｉＯ2 膜を堆積
する。
【００２３】続いてゲート電極４としてＴａ膜を堆積す
る（図１（ｂ））。ここで多結晶シリコン薄膜２はプラ
ズマＣＶＤ装置、ＬＰ−ＣＶＤ装置、スパッタ装置等に
よりａ−Ｓｉ膜またはａ−Ｓｉ：μｃ−Ｓｉ（微結晶シ
リコン）膜のいずれかを膜厚５０〜１５０ｎｍで堆積し
た後、レーザー光照射による溶融結晶化法、固相成長法
等により形成する。また、プラズマＣＶＤやＬＰ−ＣＶ
Ｄ装置により、直接多結晶シリコン薄膜を堆積すること
も可能である。
る（図１（ｂ））。ここで多結晶シリコン薄膜２はプラ
ズマＣＶＤ装置、ＬＰ−ＣＶＤ装置、スパッタ装置等に
よりａ−Ｓｉ膜またはａ−Ｓｉ：μｃ−Ｓｉ（微結晶シ
リコン）膜のいずれかを膜厚５０〜１５０ｎｍで堆積し
た後、レーザー光照射による溶融結晶化法、固相成長法
等により形成する。また、プラズマＣＶＤやＬＰ−ＣＶ
Ｄ装置により、直接多結晶シリコン薄膜を堆積すること
も可能である。
【００２４】ゲート絶縁膜３のＳｉＯ2 膜は常圧ＣＶＤ
装置、ＬＰ−ＣＶＤ装置、スパッタ装置、プラズマＣＶ
Ｄ装置等により膜厚１０〜３００ｎｍ堆積する。ゲート
電極４の材料としてＴａ以外にもＣｒ膜，Ａｌ膜，Ｔｉ
膜等であってもよい。
装置、ＬＰ−ＣＶＤ装置、スパッタ装置、プラズマＣＶ
Ｄ装置等により膜厚１０〜３００ｎｍ堆積する。ゲート
電極４の材料としてＴａ以外にもＣｒ膜，Ａｌ膜，Ｔｉ
膜等であってもよい。
【００２５】次に、図１（ｃ）に示すように、多結晶シ
リコン薄膜２上の画素電極６上の任意の部分に、例え
ば、フォトリソグラフィ技術によりドーピングマスク１
１を設ける。
リコン薄膜２上の画素電極６上の任意の部分に、例え
ば、フォトリソグラフィ技術によりドーピングマスク１
１を設ける。
【００２６】次に、図１（ｄ）に示すように、ドーピン
グマスク１１とゲート電極４とをマスクとして多結晶シ
リコン薄膜２に不純物を注入し、ソース領域５及びドレ
イン領域ないし画素電極６’及び副画素電極(a) １２を
形成する。不純物の注入法としては、水素希釈したＢ2
Ｈ6もしくはＰＨ3 をプラズマにより分解、イオン化さ
せ、さらに電界により加速して不純物を注入する非質量
分離型のドーピング法を用いる。このドーピングマスク
１１とゲート電極４とをマスクとして多結晶シリコン薄
膜２に不純物を注入することにより、ソース領域５及び
ドレイン領域ないし画素電極６’及び副画素電極(a) １
２を形成する。
グマスク１１とゲート電極４とをマスクとして多結晶シ
リコン薄膜２に不純物を注入し、ソース領域５及びドレ
イン領域ないし画素電極６’及び副画素電極(a) １２を
形成する。不純物の注入法としては、水素希釈したＢ2
Ｈ6もしくはＰＨ3 をプラズマにより分解、イオン化さ
せ、さらに電界により加速して不純物を注入する非質量
分離型のドーピング法を用いる。このドーピングマスク
１１とゲート電極４とをマスクとして多結晶シリコン薄
膜２に不純物を注入することにより、ソース領域５及び
ドレイン領域ないし画素電極６’及び副画素電極(a) １
２を形成する。
【００２７】次に、ドーピングマスク１１をエッチング
法等の方法により除去した後、図１（ｅ）に示すよう
に、ゲート電極４上に層間絶縁膜７としてＳｉＯ2 膜を
常圧ＣＶＤ装置、ＬＰ−ＣＶＤ装置またはプラズマＣＶ
Ｄ装置のいずれかで膜厚１０〜５０ｎｍ程度堆積する。
なおＳｉＯ2 膜以外に、ＳｉＮx 膜、ＳｉＯ2 膜とＳｉ
Ｎx 膜の２層などであってもよい。また、堆積装置とし
ては、前記装置のほかに光ＣＶＤ装置、ＥＣＲ−ＳＰ
（電子サイクロトロン共鳴−スパッタ）装置やＥＣＲ−
プラズマＣＶＤ装置等を用いることができる。
法等の方法により除去した後、図１（ｅ）に示すよう
に、ゲート電極４上に層間絶縁膜７としてＳｉＯ2 膜を
常圧ＣＶＤ装置、ＬＰ−ＣＶＤ装置またはプラズマＣＶ
Ｄ装置のいずれかで膜厚１０〜５０ｎｍ程度堆積する。
なおＳｉＯ2 膜以外に、ＳｉＮx 膜、ＳｉＯ2 膜とＳｉ
Ｎx 膜の２層などであってもよい。また、堆積装置とし
ては、前記装置のほかに光ＣＶＤ装置、ＥＣＲ−ＳＰ
（電子サイクロトロン共鳴−スパッタ）装置やＥＣＲ−
プラズマＣＶＤ装置等を用いることができる。
【００２８】次に、コンタクトホールを開口して、ソー
ス電極としてＡｌ／Ｔｉ膜を選択的に形成する。画素電
極６内の不純物が注入されない領域１４により、ドレイ
ン領域ないし画素電極６’及び副画素電極(a) １２で液
晶に印加される電圧を変えることができる。即ち、画素
電極６’は電圧が高く、副画素電極(a) １２は高抵抗の
ポリシリコン領域１４を介して画素電極６’に接続され
ているため電圧が低い。従って１つの画素電極内に２つ
の電位が存在し、これを用いて液晶表示装置を製造すれ
ば、広視野な液晶表示装置を得ることができる。
ス電極としてＡｌ／Ｔｉ膜を選択的に形成する。画素電
極６内の不純物が注入されない領域１４により、ドレイ
ン領域ないし画素電極６’及び副画素電極(a) １２で液
晶に印加される電圧を変えることができる。即ち、画素
電極６’は電圧が高く、副画素電極(a) １２は高抵抗の
ポリシリコン領域１４を介して画素電極６’に接続され
ているため電圧が低い。従って１つの画素電極内に２つ
の電位が存在し、これを用いて液晶表示装置を製造すれ
ば、広視野な液晶表示装置を得ることができる。
【００２９】（実施例２）図３は本発明の他の実施例の
薄膜トランジスタアレイを説明する平面図である。
薄膜トランジスタアレイを説明する平面図である。
【００３０】本実施例の薄膜トランジスタは、前記実施
例でドレイン領域ないし画素電極６’上の任意の部分に
ドーピングマスク１１を直線状に形成したのに対し、ド
ーピングマスクの形状を十字としたドーピングマスク１
１’を形成することを特徴としている。それ以外は前記
実施例と同様に構成されている。
例でドレイン領域ないし画素電極６’上の任意の部分に
ドーピングマスク１１を直線状に形成したのに対し、ド
ーピングマスクの形状を十字としたドーピングマスク１
１’を形成することを特徴としている。それ以外は前記
実施例と同様に構成されている。
【００３１】本実施例では、このように十字としたドー
ピングマスク１１’を用いるので、画素電極６内の不純
物が注入されない領域１４により、ドレイン領域ないし
画素電極６’と副画素電極(a) １２、さらに副画素電極
(b) １３で液晶に印加される電圧を変えることができ
る。即ち、画素電極６’は電圧が高く、副画素電極(a)
１２は高抵抗のポリシリコン領域１４を介して画素電極
６’に接続されているため電圧は低い。副画素電極(b)
１３は高抵抗のポリシリコン領域１４を介して副画素電
極(a) １２に接続されているため電圧はさらに低い。従
って１つの画素電極に３つの電位が存在し、これを用い
て液晶表示装置を製造すれば、広視野な液晶表示装置を
得ることができる。
ピングマスク１１’を用いるので、画素電極６内の不純
物が注入されない領域１４により、ドレイン領域ないし
画素電極６’と副画素電極(a) １２、さらに副画素電極
(b) １３で液晶に印加される電圧を変えることができ
る。即ち、画素電極６’は電圧が高く、副画素電極(a)
１２は高抵抗のポリシリコン領域１４を介して画素電極
６’に接続されているため電圧は低い。副画素電極(b)
１３は高抵抗のポリシリコン領域１４を介して副画素電
極(a) １２に接続されているため電圧はさらに低い。従
って１つの画素電極に３つの電位が存在し、これを用い
て液晶表示装置を製造すれば、広視野な液晶表示装置を
得ることができる。
【００３２】
【発明の効果】以上説明したように、本発明は、簡単な
構成で、１つの画素電極内に液晶に印加される電圧が異
なる複数個の領域を設けることができる。さらに従来の
液晶表示装置に比べ、階調反転を制御することができ、
広視野な表示品位の高い液晶表示装置を得ることができ
る。
構成で、１つの画素電極内に液晶に印加される電圧が異
なる複数個の領域を設けることができる。さらに従来の
液晶表示装置に比べ、階調反転を制御することができ、
広視野な表示品位の高い液晶表示装置を得ることができ
る。
【図１】本発明の第１の実施例に基づく薄膜トランジス
タの製造工程を説明する断面図である。
タの製造工程を説明する断面図である。
【図２】本発明に基づく薄膜トランジスタの構成を説明
する平面図である。
する平面図である。
【図３】本発明の第２の実施例に基づく薄膜トランジス
タの構成を説明する平面図である。
タの構成を説明する平面図である。
【図４】従来のプロセスによるポリシリコン薄膜トラン
ジスタアレイの製造工程を説明する断面図である。
ジスタアレイの製造工程を説明する断面図である。
１ ガラス基板 ２ 多結晶シリコン薄膜 ３ ゲート絶縁膜 ４ ゲート電極 ５ ソース領域 ６ ドレイン領域 ６’ ドレイン領域ないし画素電極 ７ 層間絶縁膜 ８ ＩＴＯによる画素電極 ９ ソース電極 １０ ドレイン電極 １１ ドーピングマスク １１’ 形状を十字としたドーピングマスク １２ 副画素電極(a) １３ 副画素電極(b) １４ 不純物が注入されない領域
フロントページの続き (72)発明者 筒 博司 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (5)
- 【請求項１】 基板上に薄膜トランジスタをマトリクス
状に配置した薄膜トランジスタアレイにおいて、前記基
板上に多結晶シリコン膜で形成された電極が、前記薄膜
トランジスタと接続され、前記電極は不純物が注入され
る複数個の領域と、不純物が注入されない領域を設けた
ことを特徴とする薄膜トランジスタアレイ。 - 【請求項２】 前記電極に用いる多結晶シリコン膜が、
前記薄膜トランジスタに用いる多結晶シリコン膜と同時
に形成された多結晶シリコン膜であることを特徴とする
請求項１記載の薄膜トランジスタアレイ。 - 【請求項３】 前記電極の不純物を注入した複数個の領
域のうちの１つに前記薄膜トランジスタが電気的に接続
されることを特徴とする請求項１記載の薄膜トランジス
タアレイ。 - 【請求項４】 前記電極の不純物を注入した領域と前記
薄膜トランジスタのソース及びドレイン領域との、不純
物注入量が同一になることを特徴とする請求項１記載の
薄膜トランジスタアレイ。 - 【請求項５】 透明電極を有する基板と薄膜トランジス
タアレイを有する基板間に液晶を挟持した液晶表示装置
であって、多結晶シリコン膜で形成された画素電極が、
薄膜トランジスタと接続され、前記画素電極は不純物が
注入される複数個の領域と、一部分不純物が注入されな
い領域を設けた薄膜トランジスタアレイを用いることを
特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2433595A JPH08222740A (ja) | 1995-02-13 | 1995-02-13 | 薄膜トランジスタアレイ及び液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2433595A JPH08222740A (ja) | 1995-02-13 | 1995-02-13 | 薄膜トランジスタアレイ及び液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08222740A true JPH08222740A (ja) | 1996-08-30 |
Family
ID=12135321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2433595A Pending JPH08222740A (ja) | 1995-02-13 | 1995-02-13 | 薄膜トランジスタアレイ及び液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08222740A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140082936A (ko) * | 2012-12-25 | 2014-07-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 및 반도체 장치의 제작 방법 |
-
1995
- 1995-02-13 JP JP2433595A patent/JPH08222740A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140082936A (ko) * | 2012-12-25 | 2014-07-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 및 반도체 장치의 제작 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6133074A (en) | Thin film transistor and method of fabricating the same | |
| US6236064B1 (en) | Electro-optical device | |
| US6831318B2 (en) | Thin film transistor array | |
| US7671931B2 (en) | Liquid crystal display device and method of fabricating the same | |
| US20080265254A1 (en) | Thin film transistor array substrate, method of manufacturing same, and display device | |
| US5168074A (en) | Active matrix liquid crystal display fabrication for grayscale | |
| US6180438B1 (en) | Thin film transistors and electronic devices comprising such | |
| KR20050001252A (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| JP2803713B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
| KR100418008B1 (ko) | 표시장치및그제조방법 | |
| US6515728B1 (en) | Multi-domain liquid crystal display device | |
| US6952251B2 (en) | Method for forming data lines of a liquid crystal display device | |
| CN100399167C (zh) | 平板显示器件 | |
| JPH10133233A (ja) | アクティブマトリクス型表示回路およびその作製方法 | |
| JPH08222740A (ja) | 薄膜トランジスタアレイ及び液晶表示装置 | |
| JP2000305483A (ja) | アクティブマトリクス基板の製造方法 | |
| KR19980021018A (ko) | 액정표시장치 및 그 제조방법 | |
| KR100390457B1 (ko) | 박막트랜지스터의 구조 및 제조 방법 | |
| JP2001255554A (ja) | アクティブマトリクス基板とその製造方法、及び電気光学装置とその製造方法 | |
| JP2862739B2 (ja) | 液晶表示装置 | |
| KR100195253B1 (ko) | 다결정실리콘-박막트랜지스터의 제조방법 | |
| KR100494705B1 (ko) | 액정표시소자의 박막트랜지스터 제조방법 | |
| KR100243813B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR19990016120A (ko) | 박막트랜지스터 및 그 제조방법 | |
| JPH09269503A (ja) | 液晶表示装置 |