JP2001255554A - アクティブマトリクス基板とその製造方法、及び電気光学装置とその製造方法 - Google Patents
アクティブマトリクス基板とその製造方法、及び電気光学装置とその製造方法Info
- Publication number
- JP2001255554A JP2001255554A JP2000065271A JP2000065271A JP2001255554A JP 2001255554 A JP2001255554 A JP 2001255554A JP 2000065271 A JP2000065271 A JP 2000065271A JP 2000065271 A JP2000065271 A JP 2000065271A JP 2001255554 A JP2001255554 A JP 2001255554A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- substrate
- refractive index
- active matrix
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 アクティブマトリクス基板とその製造方法、
及び電気光学装置とその製造方法において、基板からの
不純物拡散を防ぐために形成した絶縁膜に起因する色付
きを抑制すること。 【解決手段】 複数の走査線と、複数のデータ線と、前
記走査線と前記データ線の交差に対応してマトリクス状
に配置された画素電極及びスイッチング素子とを有する
アクティブマトリクス基板であって、前記画素電極及び
前記スイッチング素子は、基板４１上に下地絶縁膜４２
を介して設けられ、該下地絶縁膜は、前記基板上に該基
板と異なる一定の屈折率を有する第１の絶縁膜４２ｂを
備え、前記基板と前記第１の絶縁膜との間には、基板側
から第１の絶縁膜側に向けて屈折率が基板の屈折率から
第１の絶縁膜の屈折率に漸次又は段階的に変わっている
第２の絶縁膜４２ａが形成されている。
及び電気光学装置とその製造方法において、基板からの
不純物拡散を防ぐために形成した絶縁膜に起因する色付
きを抑制すること。 【解決手段】 複数の走査線と、複数のデータ線と、前
記走査線と前記データ線の交差に対応してマトリクス状
に配置された画素電極及びスイッチング素子とを有する
アクティブマトリクス基板であって、前記画素電極及び
前記スイッチング素子は、基板４１上に下地絶縁膜４２
を介して設けられ、該下地絶縁膜は、前記基板上に該基
板と異なる一定の屈折率を有する第１の絶縁膜４２ｂを
備え、前記基板と前記第１の絶縁膜との間には、基板側
から第１の絶縁膜側に向けて屈折率が基板の屈折率から
第１の絶縁膜の屈折率に漸次又は段階的に変わっている
第２の絶縁膜４２ａが形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス基板とその製造方法、及び電気光学装置とその製造
方法に関し、特に、ガラス基板からのアルカリ金属不純
物の拡散を防ぐ絶縁膜の干渉等によって生じる色付きを
抑制する等に好適なものに関する。
クス基板とその製造方法、及び電気光学装置とその製造
方法に関し、特に、ガラス基板からのアルカリ金属不純
物の拡散を防ぐ絶縁膜の干渉等によって生じる色付きを
抑制する等に好適なものに関する。
【０００２】
【従来の技術】一般に、薄膜トランジスタ(Thin Film T
ransistor：以下適宜ＴＦＴと略称する）駆動によるア
クティブマトリクス駆動方式の電気光学装置（例えば、
液晶装置）においては、縦横に夫々配列された多数の走
査線及びデータ線並びにこれらの各交点に対応して多数
の画素電極及びＴＦＴがＴＦＴアレイ基板であるアクテ
ィブマトリクス基板上に設けられている。
ransistor：以下適宜ＴＦＴと略称する）駆動によるア
クティブマトリクス駆動方式の電気光学装置（例えば、
液晶装置）においては、縦横に夫々配列された多数の走
査線及びデータ線並びにこれらの各交点に対応して多数
の画素電極及びＴＦＴがＴＦＴアレイ基板であるアクテ
ィブマトリクス基板上に設けられている。
【０００３】従来、液晶装置等のアクティブマトリクス
基板では、多数の画素電極及びＴＦＴをガラス基板上に
形成しているが、図１０に示すように、ガラス基板１０
１からのＮａ（ナトリウム）等のアルカリ金属不純物の
拡散を防止するためにガラス基板１０１上にＳｉＮx膜
（窒化シリコン膜）１０２を形成し、さらにその上にＴ
ＦＴ等を形成するための下地としてＳｉＯy膜（酸化シ
リコン膜）１０３を形成し、ＳｉＯy／ＳｉＮxの下地絶
縁膜１０４を形成する技術が知られている。
基板では、多数の画素電極及びＴＦＴをガラス基板上に
形成しているが、図１０に示すように、ガラス基板１０
１からのＮａ（ナトリウム）等のアルカリ金属不純物の
拡散を防止するためにガラス基板１０１上にＳｉＮx膜
（窒化シリコン膜）１０２を形成し、さらにその上にＴ
ＦＴ等を形成するための下地としてＳｉＯy膜（酸化シ
リコン膜）１０３を形成し、ＳｉＯy／ＳｉＮxの下地絶
縁膜１０４を形成する技術が知られている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来のアクティブマトリクス基板及び電気光学装置に関す
る技術では、以下の課題が残されている。すなわち、ガ
ラス基板とＳｉＯy膜とＳｉＮx膜とは、可視光での屈折
率がそれぞれ１．５４、１．４６、１．９０と異なるた
め、それぞれの界面で光が反射し干渉が生じてしまう。
したがって、このような技術をＬＣＤ（液晶表示装置）
に適用すると、ＬＣＤが色づく原因となるおそれがあっ
た。なお、ＳｉＮx膜を厚くすれば干渉が起き難くなる
が、生産性を低下させてしまうという不都合があった。
来のアクティブマトリクス基板及び電気光学装置に関す
る技術では、以下の課題が残されている。すなわち、ガ
ラス基板とＳｉＯy膜とＳｉＮx膜とは、可視光での屈折
率がそれぞれ１．５４、１．４６、１．９０と異なるた
め、それぞれの界面で光が反射し干渉が生じてしまう。
したがって、このような技術をＬＣＤ（液晶表示装置）
に適用すると、ＬＣＤが色づく原因となるおそれがあっ
た。なお、ＳｉＮx膜を厚くすれば干渉が起き難くなる
が、生産性を低下させてしまうという不都合があった。
【０００５】本発明は、前述の課題に鑑みてなされたも
ので、基板からの不純物拡散を防ぐために形成した絶縁
膜に起因する色付きを抑制することができるアクティブ
マトリクス基板とその製造方法、及び電気光学装置とそ
の製造方法を提供することを目的とする。
ので、基板からの不純物拡散を防ぐために形成した絶縁
膜に起因する色付きを抑制することができるアクティブ
マトリクス基板とその製造方法、及び電気光学装置とそ
の製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、前記課題を解
決するために以下の構成を採用した。すなわち、本発明
のアクティブマトリクス基板は、複数の走査線と、複数
のデータ線と、前記走査線と前記データ線の交差に対応
してマトリクス状に配置された画素電極及びスイッチン
グ素子とを有する電気光学装置であって、前記画素電極
及び前記スイッチング素子は、基板上に下地絶縁膜を介
して設けられ、該下地絶縁膜は、前記基板上に該基板と
異なる一定の屈折率を有する第１の絶縁膜を備え、前記
基板と前記第１の絶縁膜との間には、基板側から第１の
絶縁膜側に向けて屈折率が基板の屈折率から第１の絶縁
膜の屈折率に漸次又は段階的に変わっている第２の絶縁
膜が形成されていることを特徴とする。
決するために以下の構成を採用した。すなわち、本発明
のアクティブマトリクス基板は、複数の走査線と、複数
のデータ線と、前記走査線と前記データ線の交差に対応
してマトリクス状に配置された画素電極及びスイッチン
グ素子とを有する電気光学装置であって、前記画素電極
及び前記スイッチング素子は、基板上に下地絶縁膜を介
して設けられ、該下地絶縁膜は、前記基板上に該基板と
異なる一定の屈折率を有する第１の絶縁膜を備え、前記
基板と前記第１の絶縁膜との間には、基板側から第１の
絶縁膜側に向けて屈折率が基板の屈折率から第１の絶縁
膜の屈折率に漸次又は段階的に変わっている第２の絶縁
膜が形成されていることを特徴とする。
【０００７】そして、本発明のアクティブマトリクス基
板の製造方法は、複数の走査線と、複数のデータ線と、
前記走査線と前記データ線の交差に対応してマトリクス
状に配置された画素電極及びスイッチング素子とを有す
る電気光学装置の製造方法であって、基板上に下地絶縁
膜を形成する工程と、前記下地絶縁膜上に前記画素電極
及び前記スイッチング素子を形成する工程とを備え、前
記下地絶縁膜を形成する工程は、前記基板上に該基板と
異なる一定の屈折率を有する第１の絶縁膜を形成する工
程と、前記第１の絶縁膜を形成する工程前に前記基板上
に屈折率を基板の屈折率から第１の絶縁膜の屈折率に漸
次又は段階的に変えた第２の絶縁膜を形成する工程とを
備えていることを特徴とする。
板の製造方法は、複数の走査線と、複数のデータ線と、
前記走査線と前記データ線の交差に対応してマトリクス
状に配置された画素電極及びスイッチング素子とを有す
る電気光学装置の製造方法であって、基板上に下地絶縁
膜を形成する工程と、前記下地絶縁膜上に前記画素電極
及び前記スイッチング素子を形成する工程とを備え、前
記下地絶縁膜を形成する工程は、前記基板上に該基板と
異なる一定の屈折率を有する第１の絶縁膜を形成する工
程と、前記第１の絶縁膜を形成する工程前に前記基板上
に屈折率を基板の屈折率から第１の絶縁膜の屈折率に漸
次又は段階的に変えた第２の絶縁膜を形成する工程とを
備えていることを特徴とする。
【０００８】これらのアクティブマトリクス基板及びア
クティブマトリクス基板の製造方法では、基板上に屈折
率を基板の屈折率から第１の絶縁膜の屈折率に漸次又は
段階的に変えた第２の絶縁膜を形成するので、基板と第
１の絶縁膜との急峻な屈折率の変化をこれらの傾斜材料
である第２の絶縁膜によって緩和することでき、光の反
射・干渉による色付きを抑制することができる。
クティブマトリクス基板の製造方法では、基板上に屈折
率を基板の屈折率から第１の絶縁膜の屈折率に漸次又は
段階的に変えた第２の絶縁膜を形成するので、基板と第
１の絶縁膜との急峻な屈折率の変化をこれらの傾斜材料
である第２の絶縁膜によって緩和することでき、光の反
射・干渉による色付きを抑制することができる。
【０００９】また、本発明のアクティブマトリクス基板
は、前記第１の絶縁膜上に該第１の絶縁膜と異なる一定
の屈折率を有する第３の絶縁膜を備え、該第３の絶縁膜
と前記第１の絶縁膜との間には、第１の絶縁膜側から第
３の絶縁膜側に向けて屈折率が第１の絶縁膜の屈折率か
ら第３の絶縁膜の屈折率に漸次又は段階的に変わってい
る第４の絶縁膜が形成されていることが好ましい。
は、前記第１の絶縁膜上に該第１の絶縁膜と異なる一定
の屈折率を有する第３の絶縁膜を備え、該第３の絶縁膜
と前記第１の絶縁膜との間には、第１の絶縁膜側から第
３の絶縁膜側に向けて屈折率が第１の絶縁膜の屈折率か
ら第３の絶縁膜の屈折率に漸次又は段階的に変わってい
る第４の絶縁膜が形成されていることが好ましい。
【００１０】そして、本発明のアクティブマトリクス基
板の製造方法は、前記下地絶縁膜を形成する工程が、前
記第１の絶縁膜上に該第１の絶縁膜と異なる一定の屈折
率を有する第３の絶縁膜を形成する工程と、第３の絶縁
膜を形成する工程前に前記第１の絶縁膜側から第３の絶
縁膜側に向けて屈折率を第１の絶縁膜の屈折率から第３
の絶縁膜の屈折率に漸次又は段階的に変えた第４の絶縁
膜を形成する工程とを備えていることが好ましい。
板の製造方法は、前記下地絶縁膜を形成する工程が、前
記第１の絶縁膜上に該第１の絶縁膜と異なる一定の屈折
率を有する第３の絶縁膜を形成する工程と、第３の絶縁
膜を形成する工程前に前記第１の絶縁膜側から第３の絶
縁膜側に向けて屈折率を第１の絶縁膜の屈折率から第３
の絶縁膜の屈折率に漸次又は段階的に変えた第４の絶縁
膜を形成する工程とを備えていることが好ましい。
【００１１】これらのアクティブマトリクス基板及びア
クティブマトリクス基板の製造方法では、第１の絶縁膜
側から第３の絶縁膜側に向けて屈折率を第１の絶縁膜の
屈折率から第３の絶縁膜の屈折率に漸次又は段階的に変
えた第４の絶縁膜を形成するので、第３の絶縁膜と第１
の絶縁膜との急峻な屈折率の変化をこれらの傾斜材料で
ある第４の絶縁膜によって緩和することでき、光の反射
・干渉による色付きを基板との間で生じるものだけでな
く、第３の絶縁膜との間で生じるものも抑制することが
できる。
クティブマトリクス基板の製造方法では、第１の絶縁膜
側から第３の絶縁膜側に向けて屈折率を第１の絶縁膜の
屈折率から第３の絶縁膜の屈折率に漸次又は段階的に変
えた第４の絶縁膜を形成するので、第３の絶縁膜と第１
の絶縁膜との急峻な屈折率の変化をこれらの傾斜材料で
ある第４の絶縁膜によって緩和することでき、光の反射
・干渉による色付きを基板との間で生じるものだけでな
く、第３の絶縁膜との間で生じるものも抑制することが
できる。
【００１２】また、本発明のアクティブマトリクス基板
は、前記基板がガラス基板とされ、前記第１の絶縁膜が
窒化シリコン膜とされることが好ましい。このアクティ
ブマトリクス基板では、基板がガラス基板とされ、第１
の絶縁膜が窒化シリコン膜とされるので、ガラス基板中
のＮａ等のアルカリ金属不純物の拡散を窒化シリコン膜
の第１の絶縁膜によって色付きを抑えた状態で防止する
ことができる。
は、前記基板がガラス基板とされ、前記第１の絶縁膜が
窒化シリコン膜とされることが好ましい。このアクティ
ブマトリクス基板では、基板がガラス基板とされ、第１
の絶縁膜が窒化シリコン膜とされるので、ガラス基板中
のＮａ等のアルカリ金属不純物の拡散を窒化シリコン膜
の第１の絶縁膜によって色付きを抑えた状態で防止する
ことができる。
【００１３】また、本発明のアクティブマトリクス基板
の製造方法は、前記基板をガラス基板とし、前記第１の
絶縁膜を窒化シリコン膜とし、前記第２の絶縁膜を形成
する工程は、ＳｉＨ4、Ｎ2Ｏ、ＮＨ3、Ｈ2及びＮ2を反
応ガスとしたＣＶＤ法で行われ、ＳｉＨ4の流量を一定
にした状態で、Ｎ2Ｏの流量に対してＮＨ3、Ｈ2及びＮ 2
の流量を相対的に漸次又は段階的に増やしながら第２の
絶縁膜を成膜することが好ましい。
の製造方法は、前記基板をガラス基板とし、前記第１の
絶縁膜を窒化シリコン膜とし、前記第２の絶縁膜を形成
する工程は、ＳｉＨ4、Ｎ2Ｏ、ＮＨ3、Ｈ2及びＮ2を反
応ガスとしたＣＶＤ法で行われ、ＳｉＨ4の流量を一定
にした状態で、Ｎ2Ｏの流量に対してＮＨ3、Ｈ2及びＮ 2
の流量を相対的に漸次又は段階的に増やしながら第２の
絶縁膜を成膜することが好ましい。
【００１４】このアクティブマトリクス基板の製造方法
では、ＳｉＨ4の流量を一定にした状態で、Ｎ2Ｏの流量
に対してＮＨ3、Ｈ2及びＮ2の流量を相対的に漸次又は
段階的に増やしながら第２の絶縁膜を成膜するので、第
２の絶縁膜中のＯ（酸素）成分が徐々に減少すると共に
Ｎ（窒素）成分が増加し、酸化シリコンから窒化シリコ
ンへと徐々に成分が変化する。すなわち、酸化シリコン
の屈折率（酸化シリコンはガラス基板の屈折率に近い）
から窒化シリコンの屈折率まで屈折率が徐々に変化する
第２の絶縁膜を流量調整だけで容易に成膜することがで
きる。
では、ＳｉＨ4の流量を一定にした状態で、Ｎ2Ｏの流量
に対してＮＨ3、Ｈ2及びＮ2の流量を相対的に漸次又は
段階的に増やしながら第２の絶縁膜を成膜するので、第
２の絶縁膜中のＯ（酸素）成分が徐々に減少すると共に
Ｎ（窒素）成分が増加し、酸化シリコンから窒化シリコ
ンへと徐々に成分が変化する。すなわち、酸化シリコン
の屈折率（酸化シリコンはガラス基板の屈折率に近い）
から窒化シリコンの屈折率まで屈折率が徐々に変化する
第２の絶縁膜を流量調整だけで容易に成膜することがで
きる。
【００１５】また、本発明のアクティブマトリクス基板
は、前記基板がガラス基板とされ、前記第１の絶縁膜が
窒化シリコン膜とされるとともに前記第３の絶縁膜が酸
化シリコン膜とされることが好ましい。このアクティブ
マトリクス基板では、第３の絶縁膜が酸化シリコン膜と
されるので、第３の絶縁膜上にアモルファスシリコンを
形成でき、レーザアニールでポリシリコンの半導体層を
形成して、ＴＦＴ等のスイッチング素子を形成すること
が容易となる。
は、前記基板がガラス基板とされ、前記第１の絶縁膜が
窒化シリコン膜とされるとともに前記第３の絶縁膜が酸
化シリコン膜とされることが好ましい。このアクティブ
マトリクス基板では、第３の絶縁膜が酸化シリコン膜と
されるので、第３の絶縁膜上にアモルファスシリコンを
形成でき、レーザアニールでポリシリコンの半導体層を
形成して、ＴＦＴ等のスイッチング素子を形成すること
が容易となる。
【００１６】また、本発明のアクティブマトリクス基板
の製造方法は、前記基板をガラス基板とし、前記第１の
絶縁膜を窒化シリコン膜とするとともに前記第３の絶縁
膜を酸化シリコン膜とし、前記第４の絶縁膜を形成する
工程は、ＳｉＨ4、Ｎ2Ｏ、ＮＨ3、Ｈ2及びＮ2を反応ガ
スとしたＣＶＤ法で行われ、ＳｉＨ4の流量を一定にし
た状態で、Ｎ2Ｏの流量に対してＮＨ3、Ｈ2及びＮ2の流
量を相対的に漸次又は段階的に減らしながら第４の絶縁
膜を成膜することが好ましい。
の製造方法は、前記基板をガラス基板とし、前記第１の
絶縁膜を窒化シリコン膜とするとともに前記第３の絶縁
膜を酸化シリコン膜とし、前記第４の絶縁膜を形成する
工程は、ＳｉＨ4、Ｎ2Ｏ、ＮＨ3、Ｈ2及びＮ2を反応ガ
スとしたＣＶＤ法で行われ、ＳｉＨ4の流量を一定にし
た状態で、Ｎ2Ｏの流量に対してＮＨ3、Ｈ2及びＮ2の流
量を相対的に漸次又は段階的に減らしながら第４の絶縁
膜を成膜することが好ましい。
【００１７】このアクティブマトリクス基板の製造方法
では、ＳｉＨ4の流量を一定にした状態で、Ｎ2Ｏの流量
に対してＮＨ3、Ｈ2及びＮ2の流量を相対的に漸次又は
段階的に減らしながら第４の絶縁膜を成膜するので、第
４の絶縁膜中のＮ（窒素）成分が徐々に減少すると共に
Ｏ（酸素）成分が増加し、窒化シリコンから酸化シリコ
ンへと徐々に成分が変化する。すなわち、窒化シリコン
の屈折率から酸化シリコンの屈折率まで屈折率が徐々に
変化する第４の絶縁膜を流量調整だけで容易に成膜する
ことができる。
では、ＳｉＨ4の流量を一定にした状態で、Ｎ2Ｏの流量
に対してＮＨ3、Ｈ2及びＮ2の流量を相対的に漸次又は
段階的に減らしながら第４の絶縁膜を成膜するので、第
４の絶縁膜中のＮ（窒素）成分が徐々に減少すると共に
Ｏ（酸素）成分が増加し、窒化シリコンから酸化シリコ
ンへと徐々に成分が変化する。すなわち、窒化シリコン
の屈折率から酸化シリコンの屈折率まで屈折率が徐々に
変化する第４の絶縁膜を流量調整だけで容易に成膜する
ことができる。
【００１８】本発明の電気光学装置は、互いに対向する
一対の基板間に電気光学材料を有する電気光学装置であ
って、前記一対の基板のうちの一方が、上記本発明のア
クティブマトリクス基板であることを特徴とする。ま
た、本発明の電気光学装置の製造方法は、互いに対向す
る一対の基板間に電気光学材料を有する電気光学装置の
製造方法であって、前記一対の基板のうちの一方が、ア
クティブマトリクス基板とされ、該アクティブマトリク
ス基板は、上記本発明のアクティブマトリクス基板の製
造方法により作製されることを特徴とする。
一対の基板間に電気光学材料を有する電気光学装置であ
って、前記一対の基板のうちの一方が、上記本発明のア
クティブマトリクス基板であることを特徴とする。ま
た、本発明の電気光学装置の製造方法は、互いに対向す
る一対の基板間に電気光学材料を有する電気光学装置の
製造方法であって、前記一対の基板のうちの一方が、ア
クティブマトリクス基板とされ、該アクティブマトリク
ス基板は、上記本発明のアクティブマトリクス基板の製
造方法により作製されることを特徴とする。
【００１９】これらの電気光学装置の製造方法及び電気
光学装置では、上記本発明のアクティブマトリクス基板
の製造方法及びアクティブマトリクス基板を用いること
により、基板からの不純物拡散を防止しつつ色付きを抑
えた表示品位の高い液晶装置等の電気光学装置を実現す
ることができる。
光学装置では、上記本発明のアクティブマトリクス基板
の製造方法及びアクティブマトリクス基板を用いること
により、基板からの不純物拡散を防止しつつ色付きを抑
えた表示品位の高い液晶装置等の電気光学装置を実現す
ることができる。
【００２０】
【発明の実施の形態】以下、本発明に係る一実施形態
を、図１から図９を参照しながら説明する。図１は、本
実施形態の液晶装置（電気光学装置）の画像表示領域を
構成する複数の画素における各種素子、配線等の等価回
路である。図２はデータ線、走査線、画素電極等が形成
されたＴＦＴアレイ基板（アクティブマトリクス基板）
における隣接する複数の画素群の平面図である。
を、図１から図９を参照しながら説明する。図１は、本
実施形態の液晶装置（電気光学装置）の画像表示領域を
構成する複数の画素における各種素子、配線等の等価回
路である。図２はデータ線、走査線、画素電極等が形成
されたＴＦＴアレイ基板（アクティブマトリクス基板）
における隣接する複数の画素群の平面図である。
【００２１】［液晶装置要部の構成］本実施形態のＴＦ
Ｔアレイ基板（アクティブマトリクス基板）７は、ＴＦ
Ｔ駆動によるアクティブマトリクス駆動方式の電気光学
装置である液晶装置に用いられるものである。図１に示
すように、このＴＦＴアレイ基板７において、画像表示
領域を構成するマトリクス状に形成された複数の画素
は、画素電極１と当該画素電極１を制御するためのデュ
アルゲート構造のＴＦＴ（スイッチング素子）２とから
なり、画像信号を供給するデータ線３が当該ＴＦＴ２の
ソース領域に電気的に接続されている。データ線３に書
き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順
次に供給しても構わないし、相隣接する複数のデータ線
３同士に対して、グループ毎に供給するようにしても良
い。また、ＴＦＴ２のゲート電極に走査線４が電気的に
接続されており、所定のタイミングで走査線４に対して
パルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に
線順次で印加するように構成されている。画素電極１
は、ＴＦＴ２のドレイン領域に電気的に接続されてお
り、スイッチング素子であるＴＦＴ２を一定期間だけそ
のスイッチを閉じることにより、データ線３から供給さ
れる画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミング
で書き込む。
Ｔアレイ基板（アクティブマトリクス基板）７は、ＴＦ
Ｔ駆動によるアクティブマトリクス駆動方式の電気光学
装置である液晶装置に用いられるものである。図１に示
すように、このＴＦＴアレイ基板７において、画像表示
領域を構成するマトリクス状に形成された複数の画素
は、画素電極１と当該画素電極１を制御するためのデュ
アルゲート構造のＴＦＴ（スイッチング素子）２とから
なり、画像信号を供給するデータ線３が当該ＴＦＴ２の
ソース領域に電気的に接続されている。データ線３に書
き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順
次に供給しても構わないし、相隣接する複数のデータ線
３同士に対して、グループ毎に供給するようにしても良
い。また、ＴＦＴ２のゲート電極に走査線４が電気的に
接続されており、所定のタイミングで走査線４に対して
パルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に
線順次で印加するように構成されている。画素電極１
は、ＴＦＴ２のドレイン領域に電気的に接続されてお
り、スイッチング素子であるＴＦＴ２を一定期間だけそ
のスイッチを閉じることにより、データ線３から供給さ
れる画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミング
で書き込む。
【００２２】なお、ＴＦＴ２は、２つのＴＦＴ２ａ、２
ｂが互いのソース領域及びドレイン領域を共通にして直
列に接続されているデュアルゲート構造を有している。
このような複数ゲート構造の場合、それぞれのゲート電
極となる走査線には同一の信号が印加されるようになっ
ており、チャネルとソース−ドレイン領域接合部のリー
ク電流を防止でき、オフ時の電流を低減することができ
るものである。
ｂが互いのソース領域及びドレイン領域を共通にして直
列に接続されているデュアルゲート構造を有している。
このような複数ゲート構造の場合、それぞれのゲート電
極となる走査線には同一の信号が印加されるようになっ
ており、チャネルとソース−ドレイン領域接合部のリー
ク電流を防止でき、オフ時の電流を低減することができ
るものである。
【００２３】画素電極１を介して液晶に書き込まれた所
定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板
（後述する）に形成された対向電極（後述する）との間
で一定期間保持される。液晶は、印加される電圧レベル
により分子集合の配向や秩序が変化することにより、光
が変調し、階調表示を可能にする。ここで、保持された
画像信号がリークするのを防ぐために、画素電極１と対
向電極との間に形成される液晶容量と並列に補助容量と
しての蓄積容量５を付加する。例えば画素電極１の電圧
は、蓄積容量５によりソース電圧が印加された時間より
も３桁も長い時間だけ保持される。これにより、保持特
性はさらに改善され、コントラスト比の高い液晶装置が
実現できる。なお、本実施の形態では、蓄積容量５を形
成する方法として、半導体層との間で容量を形成するた
めの配線である容量線６を設けている。
定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板
（後述する）に形成された対向電極（後述する）との間
で一定期間保持される。液晶は、印加される電圧レベル
により分子集合の配向や秩序が変化することにより、光
が変調し、階調表示を可能にする。ここで、保持された
画像信号がリークするのを防ぐために、画素電極１と対
向電極との間に形成される液晶容量と並列に補助容量と
しての蓄積容量５を付加する。例えば画素電極１の電圧
は、蓄積容量５によりソース電圧が印加された時間より
も３桁も長い時間だけ保持される。これにより、保持特
性はさらに改善され、コントラスト比の高い液晶装置が
実現できる。なお、本実施の形態では、蓄積容量５を形
成する方法として、半導体層との間で容量を形成するた
めの配線である容量線６を設けている。
【００２４】図２に示すように、ＴＦＴアレイ基板７上
には、インジウム錫酸化物（IndiumTin Oxide, 以下、
ＩＴＯと略記する）等の透明導電膜からなる複数の画素
電極１（輪郭を破線で示す）がマトリクス状に配置され
ており、画素電極１の紙面縦方向に延びる辺に沿ってデ
ータ線３（輪郭を２点鎖線で示す）が設けられ、紙面横
方向に延びる辺に沿って走査線４及び容量線６（ともに
輪郭を実線で示す）が設けられている。すなわち、画素
電極１は、走査線４とデータ線３で区画された画素領域
に形成されている。
には、インジウム錫酸化物（IndiumTin Oxide, 以下、
ＩＴＯと略記する）等の透明導電膜からなる複数の画素
電極１（輪郭を破線で示す）がマトリクス状に配置され
ており、画素電極１の紙面縦方向に延びる辺に沿ってデ
ータ線３（輪郭を２点鎖線で示す）が設けられ、紙面横
方向に延びる辺に沿って走査線４及び容量線６（ともに
輪郭を実線で示す）が設けられている。すなわち、画素
電極１は、走査線４とデータ線３で区画された画素領域
に形成されている。
【００２５】本実施の形態において、ポリシリコン膜か
らなる半導体層８（輪郭を１点鎖線で示す）には、デー
タ線３と走査線４との交差点の近傍でＵ字状に形成され
たＵ字状部８ａが形成されている。すなわち、Ｕ字状部
８ａは、走査線４と２度交差して、２つのチャネル領域
を形成している。そして、Ｕ字状部８ａは、Ｕ字状部８
ａの一端が隣接するデータ線３の方向（紙面右方向）及
び当該データ線３に沿う方向（紙面上方向）に長く延び
ている。
らなる半導体層８（輪郭を１点鎖線で示す）には、デー
タ線３と走査線４との交差点の近傍でＵ字状に形成され
たＵ字状部８ａが形成されている。すなわち、Ｕ字状部
８ａは、走査線４と２度交差して、２つのチャネル領域
を形成している。そして、Ｕ字状部８ａは、Ｕ字状部８
ａの一端が隣接するデータ線３の方向（紙面右方向）及
び当該データ線３に沿う方向（紙面上方向）に長く延び
ている。
【００２６】半導体層８のＵ字状部８ａの両端にコンタ
クトホール９，１０が形成され、一方のコンタクトホー
ル９はデータ線３と半導体層８のソース領域とを電気的
に接続するソースコンタクトホールとなり、他方のコン
タクトホール１０はドレイン電極１１（輪郭を２点鎖線
で示す）と半導体層８のドレイン領域とを電気的に接続
するドレインコンタクトホールとなっている。
クトホール９，１０が形成され、一方のコンタクトホー
ル９はデータ線３と半導体層８のソース領域とを電気的
に接続するソースコンタクトホールとなり、他方のコン
タクトホール１０はドレイン電極１１（輪郭を２点鎖線
で示す）と半導体層８のドレイン領域とを電気的に接続
するドレインコンタクトホールとなっている。
【００２７】また、ドレイン電極１１上のドレインコン
タクトホール１０が設けられた側と反対側の端部には、
ドレイン電極１１と画素電極１とを電気的に接続するた
めの画素コンタクトホール１２が形成されている。
タクトホール１０が設けられた側と反対側の端部には、
ドレイン電極１１と画素電極１とを電気的に接続するた
めの画素コンタクトホール１２が形成されている。
【００２８】本実施の形態におけるＴＦＴ２は、半導体
層８のＵ字状部８ａで走査線４を２回交差しており、前
述したように、１つの半導体層上に２つのゲートを有す
るＴＦＴ、いわゆるデュアルゲート型ＴＦＴを構成す
る。また、容量線６は走査線４に沿って紙面横方向に並
ぶ画素を貫くように延びるとともに、分岐した一部６ａ
がデータ線３に沿って紙面縦方向に延びている。そこ
で、図２及び図５に示すように、ともにデータ線３に沿
って長く延びる半導体層８（下部電極４６）と容量線６
とがゲート絶縁層４４を挟んで、蓄積容量５が形成され
ている。なお、半導体層８は、ガラス基板４１の上に下
地絶縁膜４２を介して設けられているが、下地絶縁膜４
２の詳細な構成については製造方法とともに後述する。
層８のＵ字状部８ａで走査線４を２回交差しており、前
述したように、１つの半導体層上に２つのゲートを有す
るＴＦＴ、いわゆるデュアルゲート型ＴＦＴを構成す
る。また、容量線６は走査線４に沿って紙面横方向に並
ぶ画素を貫くように延びるとともに、分岐した一部６ａ
がデータ線３に沿って紙面縦方向に延びている。そこ
で、図２及び図５に示すように、ともにデータ線３に沿
って長く延びる半導体層８（下部電極４６）と容量線６
とがゲート絶縁層４４を挟んで、蓄積容量５が形成され
ている。なお、半導体層８は、ガラス基板４１の上に下
地絶縁膜４２を介して設けられているが、下地絶縁膜４
２の詳細な構成については製造方法とともに後述する。
【００２９】［液晶装置の全体構成］次に、本実施形態
のＴＦＴアレイ基板７を用いた液晶装置４０の全体構成
について図３及び図４を用いて説明する。
のＴＦＴアレイ基板７を用いた液晶装置４０の全体構成
について図３及び図４を用いて説明する。
【００３０】図３及び図４において、ＴＦＴアレイ基板
７の上には、シール材２８がその縁に沿って設けられて
おり、その内側に並行して額縁としての遮光膜２９が設
けられている。シール材２８の外側の領域には、データ
線駆動回路３０及び外部回路接続端子３１がＴＦＴアレ
イ基板７の一辺に沿って設けられており、走査線駆動回
路３２がこの一辺に隣接する２辺に沿って設けられてい
る。走査線４に供給される走査信号遅延が問題にならな
いのならば、走査線駆動回路３２は片側だけでも良いこ
とは言うまでもない。また、データ線駆動回路３０を画
像表示領域の辺に沿って両側に配列してもよい。例え
ば、奇数列のデータ線３は画像表示領域の一方の辺に沿
って配設されたデータ線駆動回路から画像信号を供給
し、偶数列のデータ線３は前記画像表示領域の反対側の
辺に沿って配設されたデータ線駆動回路から画像信号を
供給するようにしてもよい。このようにデータ線３を櫛
歯状に駆動するようにすれば、データ線駆動回路の占有
面積を拡張することができるため、複雑な回路を構成す
ることが可能となる。さらに、ＴＦＴアレイ基板７の残
る一辺には、画像表示領域の両側に設けられた走査線駆
動回路３２間をつなぐための複数の配線３３が設けられ
ている。また、対向基板１５のコーナー部の少なくとも
１箇所には、ＴＦＴアレイ基板７と対向基板１５との間
で電気的導通をとるための導通材３４が設けられてい
る。そして、シール材２８とほぼ同じ輪郭を持つ対向基
板１５が当該シール材２８によりＴＦＴアレイ基板７に
固着されている。
７の上には、シール材２８がその縁に沿って設けられて
おり、その内側に並行して額縁としての遮光膜２９が設
けられている。シール材２８の外側の領域には、データ
線駆動回路３０及び外部回路接続端子３１がＴＦＴアレ
イ基板７の一辺に沿って設けられており、走査線駆動回
路３２がこの一辺に隣接する２辺に沿って設けられてい
る。走査線４に供給される走査信号遅延が問題にならな
いのならば、走査線駆動回路３２は片側だけでも良いこ
とは言うまでもない。また、データ線駆動回路３０を画
像表示領域の辺に沿って両側に配列してもよい。例え
ば、奇数列のデータ線３は画像表示領域の一方の辺に沿
って配設されたデータ線駆動回路から画像信号を供給
し、偶数列のデータ線３は前記画像表示領域の反対側の
辺に沿って配設されたデータ線駆動回路から画像信号を
供給するようにしてもよい。このようにデータ線３を櫛
歯状に駆動するようにすれば、データ線駆動回路の占有
面積を拡張することができるため、複雑な回路を構成す
ることが可能となる。さらに、ＴＦＴアレイ基板７の残
る一辺には、画像表示領域の両側に設けられた走査線駆
動回路３２間をつなぐための複数の配線３３が設けられ
ている。また、対向基板１５のコーナー部の少なくとも
１箇所には、ＴＦＴアレイ基板７と対向基板１５との間
で電気的導通をとるための導通材３４が設けられてい
る。そして、シール材２８とほぼ同じ輪郭を持つ対向基
板１５が当該シール材２８によりＴＦＴアレイ基板７に
固着されている。
【００３１】［液晶装置要部の製造プロセス］次に、本
実施形態における液晶装置要部の製造プロセスについ
て、図５から図９を参照して説明する。図５及び図６に
おいては、画素内のＴＦＴ２（ＮチャネルＴＦＴ）及び
蓄積容量５の製造工程を説明するものである。
実施形態における液晶装置要部の製造プロセスについ
て、図５から図９を参照して説明する。図５及び図６に
おいては、画素内のＴＦＴ２（ＮチャネルＴＦＴ）及び
蓄積容量５の製造工程を説明するものである。
【００３２】図５の（ａ）に示されるように、第１工程
として、ガラス基板４１上に下地絶縁膜４２を形成す
る。この下地絶縁膜４２は、４層の絶縁層から構成さ
れ、まず、図６の（ａ）に示すように、第１中間絶縁層
（第２の絶縁膜）４２ａをプラズマＣＶＤ法によりガラ
ス基板４１上に１０ｎｍの厚さだけ成膜する。このと
き、第１中間絶縁層４２ａは、図７に示すように、ガラ
ス基板４１の屈折率１．５４に近い１．４６（ＳｉＯy
の屈折率）から徐々に屈折率が大きくなり最終的には屈
折率１．９０（ＳｉＮxの屈折率）となるように成膜さ
れる。すなわち、ＳｉＨ4、Ｎ2Ｏ、ＮＨ3、Ｈ2及びＮ2
を反応ガスとしたプラズマＣＶＤ（ＰＥＣＶＤ）法で成
膜が行われ、図８に示すように、ＳｉＨ4の流量を一定
にした状態で、Ｎ2Ｏの流量を漸次減らすとともにＮ
Ｈ3、Ｈ2及びＮ2の流量を漸次に増やしながら第１中間
絶縁層４２ａを成膜する。したがって、第１中間絶縁層
４２ａ中のＯ成分が徐々に減少すると共にＮ成分が増加
し、ＳｉＯyからＳｉＮxへと徐々に成分が変化し、Ｓｉ
Ｏyの屈折率からＳｉＮxの屈折率まで屈折率が徐々に変
化する第１中間絶縁層４２ａがガスの流量調整だけで容
易に得られる。
として、ガラス基板４１上に下地絶縁膜４２を形成す
る。この下地絶縁膜４２は、４層の絶縁層から構成さ
れ、まず、図６の（ａ）に示すように、第１中間絶縁層
（第２の絶縁膜）４２ａをプラズマＣＶＤ法によりガラ
ス基板４１上に１０ｎｍの厚さだけ成膜する。このと
き、第１中間絶縁層４２ａは、図７に示すように、ガラ
ス基板４１の屈折率１．５４に近い１．４６（ＳｉＯy
の屈折率）から徐々に屈折率が大きくなり最終的には屈
折率１．９０（ＳｉＮxの屈折率）となるように成膜さ
れる。すなわち、ＳｉＨ4、Ｎ2Ｏ、ＮＨ3、Ｈ2及びＮ2
を反応ガスとしたプラズマＣＶＤ（ＰＥＣＶＤ）法で成
膜が行われ、図８に示すように、ＳｉＨ4の流量を一定
にした状態で、Ｎ2Ｏの流量を漸次減らすとともにＮ
Ｈ3、Ｈ2及びＮ2の流量を漸次に増やしながら第１中間
絶縁層４２ａを成膜する。したがって、第１中間絶縁層
４２ａ中のＯ成分が徐々に減少すると共にＮ成分が増加
し、ＳｉＯyからＳｉＮxへと徐々に成分が変化し、Ｓｉ
Ｏyの屈折率からＳｉＮxの屈折率まで屈折率が徐々に変
化する第１中間絶縁層４２ａがガスの流量調整だけで容
易に得られる。
【００３３】次に、第１中間絶縁層４２ａ上に、図６の
（ｂ）に示すように、ガラス基板４１からのＮａ等のア
ルカリ金属不純物に対する拡散防止層としてＳｉＮx層
（窒化シリコン層（第１の絶縁膜））４２ｂを５０ｎｍ
の厚さだけ続けて成膜する。なお、ＳｉＮx層４２ｂが
２０ｎｍ以上であれば、アルカリ金属不純物に対する十
分なパッシベーション効果がある。
（ｂ）に示すように、ガラス基板４１からのＮａ等のア
ルカリ金属不純物に対する拡散防止層としてＳｉＮx層
（窒化シリコン層（第１の絶縁膜））４２ｂを５０ｎｍ
の厚さだけ続けて成膜する。なお、ＳｉＮx層４２ｂが
２０ｎｍ以上であれば、アルカリ金属不純物に対する十
分なパッシベーション効果がある。
【００３４】さらに、ＳｉＮx層４２ｂ上に、図６の
（ｃ）に示すように、第２中間絶縁層（第４の絶縁膜）
４２ｃを続けて１００ｎｍの厚さだけ成膜する。このと
き、第２中間絶縁層４２ｃは、図７に示すように、Ｓｉ
Ｎx層４２ｂの屈折率１．９０から徐々に屈折率が小さ
くなり最終的には屈折率１．４６（ＳｉＯyの屈折率）
となるように成膜される。すなわち、プラズマＣＶＤ法
において、図８に示すように、ＳｉＨ4の流量を一定に
した状態で、ＮＨ3、Ｈ2及びＮ2の流量を漸次減らすと
ともにＮ2Ｏの流量を漸次に増やしながら第２中間絶縁
層４２ｃを成膜する。したがって、第２中間絶縁層４２
ｃ中のＯ成分が徐々に増加すると共にＮ成分が減少し、
ＳｉＮxからＳｉＯyへと徐々に成分が変化し、ＳｉＮx
の屈折率からＳｉＯyの屈折率まで屈折率が徐々に変化
する第２中間絶縁層４２ｃが得られる。
（ｃ）に示すように、第２中間絶縁層（第４の絶縁膜）
４２ｃを続けて１００ｎｍの厚さだけ成膜する。このと
き、第２中間絶縁層４２ｃは、図７に示すように、Ｓｉ
Ｎx層４２ｂの屈折率１．９０から徐々に屈折率が小さ
くなり最終的には屈折率１．４６（ＳｉＯyの屈折率）
となるように成膜される。すなわち、プラズマＣＶＤ法
において、図８に示すように、ＳｉＨ4の流量を一定に
した状態で、ＮＨ3、Ｈ2及びＮ2の流量を漸次減らすと
ともにＮ2Ｏの流量を漸次に増やしながら第２中間絶縁
層４２ｃを成膜する。したがって、第２中間絶縁層４２
ｃ中のＯ成分が徐々に増加すると共にＮ成分が減少し、
ＳｉＮxからＳｉＯyへと徐々に成分が変化し、ＳｉＮx
の屈折率からＳｉＯyの屈折率まで屈折率が徐々に変化
する第２中間絶縁層４２ｃが得られる。
【００３５】そして、最後に、第２中間絶縁層４２ｃ上
に、図６の（ｄ）に示すように、後述するアモルファス
シリコンを積層するための下地としてＳｉＯy層（酸化
シリコン層（第３の絶縁膜））４２ｄを１００ｎｍの厚
さだけ続けて成膜する。したがって、下地絶縁膜４２
は、第１中間絶縁層４２ａ、ＳｉＮx層４２ｂ、第２中
間絶縁層４２ｃ及びＳｉＯy層４２ｄの４層が順次連続
成膜されて構成される。なお、下地絶縁膜４２全体の厚
さは、従来のＳｉＯy／ＳｉＮxの下地絶縁膜１０４と同
様に設定されている。
に、図６の（ｄ）に示すように、後述するアモルファス
シリコンを積層するための下地としてＳｉＯy層（酸化
シリコン層（第３の絶縁膜））４２ｄを１００ｎｍの厚
さだけ続けて成膜する。したがって、下地絶縁膜４２
は、第１中間絶縁層４２ａ、ＳｉＮx層４２ｂ、第２中
間絶縁層４２ｃ及びＳｉＯy層４２ｄの４層が順次連続
成膜されて構成される。なお、下地絶縁膜４２全体の厚
さは、従来のＳｉＯy／ＳｉＮxの下地絶縁膜１０４と同
様に設定されている。
【００３６】次に、上記のように形成した下地絶縁膜４
２上に、図５の（ｂ）に示すように、第２工程としてア
モルファスのシリコン層を積層する。その後、シリコン
層に対して例えばレーザアニール処理等の加熱処理を施
すことにより、アモルファスのシリコン層を再結晶さ
せ、結晶性のポリシリコン層である半導体層８を形成す
る。
２上に、図５の（ｂ）に示すように、第２工程としてア
モルファスのシリコン層を積層する。その後、シリコン
層に対して例えばレーザアニール処理等の加熱処理を施
すことにより、アモルファスのシリコン層を再結晶さ
せ、結晶性のポリシリコン層である半導体層８を形成す
る。
【００３７】次に、図２、図５の（ｃ）に示されるよう
に、第３工程として、第２工程で形成された半導体層８
をパターニングする。このとき、半導体層８には、図２
に示すように、後述する工程で形成するソースコンタク
トホール９とドレインコンタクトホール１０との間に、
後述する工程で形成する走査線４を２度交差するＵ字状
部８ａを形成しておく。
に、第３工程として、第２工程で形成された半導体層８
をパターニングする。このとき、半導体層８には、図２
に示すように、後述する工程で形成するソースコンタク
トホール９とドレインコンタクトホール１０との間に、
後述する工程で形成する走査線４を２度交差するＵ字状
部８ａを形成しておく。
【００３８】さらに、半導体層８の上にプラズマＣＶＤ
法により酸化シリコン膜のゲート絶縁層４４を積層す
る。このゲート絶縁層４４の厚さは、例えば５０〜１５
０ｎｍ程度である。
法により酸化シリコン膜のゲート絶縁層４４を積層す
る。このゲート絶縁層４４の厚さは、例えば５０〜１５
０ｎｍ程度である。
【００３９】そして、図５の（ｄ）に示されるように、
第４工程として、表示領域のうち、接続部４５及び蓄積
容量５の下部電極４６となるべき領域以外の領域をレジ
スト４７ａでマスク処理する。すなわち、ゲート絶縁層
４４上の少なくともＴＦＴ２になる領域に、レジスト４
７ａをマスクとしてパターン形成する。そして、マスク
処理後、ドナーとして、例えばリンイオンＰ+（不純
物）をイオン注入装置でゲート絶縁層４４を通過させな
がら半導体層８にドーピングする。この第３工程によ
り、上記接続部４５及び下部電極４６が形成される。こ
のイオン注入は、半導体層８を蓄積容量５の電極とする
ために、ポリシリコン層の低抵抗化を行うものである。
このときのイオン注入は、注入エネルギーが８０ｋｅＶ
程度で、ドーズ量が３×１０14〜５×１０15／ｃｍ2程
度のドーピング条件で行われる。
第４工程として、表示領域のうち、接続部４５及び蓄積
容量５の下部電極４６となるべき領域以外の領域をレジ
スト４７ａでマスク処理する。すなわち、ゲート絶縁層
４４上の少なくともＴＦＴ２になる領域に、レジスト４
７ａをマスクとしてパターン形成する。そして、マスク
処理後、ドナーとして、例えばリンイオンＰ+（不純
物）をイオン注入装置でゲート絶縁層４４を通過させな
がら半導体層８にドーピングする。この第３工程によ
り、上記接続部４５及び下部電極４６が形成される。こ
のイオン注入は、半導体層８を蓄積容量５の電極とする
ために、ポリシリコン層の低抵抗化を行うものである。
このときのイオン注入は、注入エネルギーが８０ｋｅＶ
程度で、ドーズ量が３×１０14〜５×１０15／ｃｍ2程
度のドーピング条件で行われる。
【００４０】次に、レジスト４７ａを除去し、ＨＦを用
いない前洗浄を行った後、第５工程として、図５の
（ｅ）に示すように、ゲート絶縁層４４上の少なくとも
ＴＦＴ２になる領域を除いて選択的にレジスト４７ｂを
マスクとしてパターン形成する。さらに、イオン注入装
置で、レジスト４７ｂがない領域にドナーとしてのＰ+
（不純物）をゲート絶縁層４４を通過させながら半導体
層８にドーピングする。
いない前洗浄を行った後、第５工程として、図５の
（ｅ）に示すように、ゲート絶縁層４４上の少なくとも
ＴＦＴ２になる領域を除いて選択的にレジスト４７ｂを
マスクとしてパターン形成する。さらに、イオン注入装
置で、レジスト４７ｂがない領域にドナーとしてのＰ+
（不純物）をゲート絶縁層４４を通過させながら半導体
層８にドーピングする。
【００４１】このイオン注入は、表示領域におけるＴＦ
Ｔ２のしきい値電圧の調整を行うものであり、注入エネ
ルギーが２０〜８０ｋｅＶで、ドーズ量が１×１０11〜
１×１０13／ｃｍ2程度のドーピング条件で行われる。
このイオン注入により、ＴＦＴ２になる領域の半導体層
８にはＰ+が添加される。
Ｔ２のしきい値電圧の調整を行うものであり、注入エネ
ルギーが２０〜８０ｋｅＶで、ドーズ量が１×１０11〜
１×１０13／ｃｍ2程度のドーピング条件で行われる。
このイオン注入により、ＴＦＴ２になる領域の半導体層
８にはＰ+が添加される。
【００４２】次に、図５の（ｆ）に示されるように、第
６工程として、上記Ｐ+イオンをドーピング後、レジス
ト４７ｂを剥離し、その後、走査線４並びに容量線６を
形成する。これらの形成は、例えば、金属をスパッタ又
は真空蒸着した後、レジストで当該走査線等のパターン
を形成し、走査線等に供される部分以外をドライエッチ
ングすることにより行う。
６工程として、上記Ｐ+イオンをドーピング後、レジス
ト４７ｂを剥離し、その後、走査線４並びに容量線６を
形成する。これらの形成は、例えば、金属をスパッタ又
は真空蒸着した後、レジストで当該走査線等のパターン
を形成し、走査線等に供される部分以外をドライエッチ
ングすることにより行う。
【００４３】そして、当該走査線４並びに容量線６の形
成後、表示領域内の下部電極４６に相当する領域に夫々
レジスト４８を塗布してマスク処理した後、再度、Ｐ+
イオンをドーピングする。このときのドーピング条件
は、例えば、31Ｐのドーズ量が５×１０14〜７×１０14
／ｃｍ2程度であり、エネルギーとしては、８０ｋｅＶ
程度必要とされる。上側電極へのドーピングは下部電極
への注入量に比べて少ない。以上の第６工程により、Ｔ
ＦＴ２のチャネル領域５０の両側にソース領域４９とド
レイン領域５１とが形成される。
成後、表示領域内の下部電極４６に相当する領域に夫々
レジスト４８を塗布してマスク処理した後、再度、Ｐ+
イオンをドーピングする。このときのドーピング条件
は、例えば、31Ｐのドーズ量が５×１０14〜７×１０14
／ｃｍ2程度であり、エネルギーとしては、８０ｋｅＶ
程度必要とされる。上側電極へのドーピングは下部電極
への注入量に比べて少ない。以上の第６工程により、Ｔ
ＦＴ２のチャネル領域５０の両側にソース領域４９とド
レイン領域５１とが形成される。
【００４４】最後に、図５の（ｇ）に示されるように、
第７工程として、レジスト４８を剥離した後、第１層間
絶縁層５２を積層し、その後、コンタクトホール９及び
１０に対応するコンタクトホールとなる位置を開孔し、
アルミニウムを蒸着した後に、各電極のパターンをレジ
ストでパターニングしてドライエッチングにより、ドレ
イン電極１１並びにデータ線３を形成する。
第７工程として、レジスト４８を剥離した後、第１層間
絶縁層５２を積層し、その後、コンタクトホール９及び
１０に対応するコンタクトホールとなる位置を開孔し、
アルミニウムを蒸着した後に、各電極のパターンをレジ
ストでパターニングしてドライエッチングにより、ドレ
イン電極１１並びにデータ線３を形成する。
【００４５】その後、第２層間絶縁層５３を積層して画
素コンタクトホール１２となる位置を開孔し、その上の
所定の領域に画素電極１を蒸着等により形成して図１及
び図２に示すＴＦＴ２が完成する。その後は、対向基板
１５に対向電極を形成し、図４に示すように、当該ＴＦ
Ｔアレイ基板７と対向基板１５との間に液晶１６を充填
する等の処理を経て液晶装置４０が完成する。
素コンタクトホール１２となる位置を開孔し、その上の
所定の領域に画素電極１を蒸着等により形成して図１及
び図２に示すＴＦＴ２が完成する。その後は、対向基板
１５に対向電極を形成し、図４に示すように、当該ＴＦ
Ｔアレイ基板７と対向基板１５との間に液晶１６を充填
する等の処理を経て液晶装置４０が完成する。
【００４６】また、第４工程において、ゲート絶縁膜４
４形成後にＰ+イオンを注入するので、半導体層８がイ
オン注入により破損することが少なく、さらに高いエネ
ルギーでイオン注入を行うので、短時間で接続部４５及
び下部電極４６を製造することができる。さらに、コン
タクトホール１２及び１０により画素電極１との導通を
図るので、ドレイン領域５１と接続部４５と画素電極１
とを電気的に確実に接続することができる。
４形成後にＰ+イオンを注入するので、半導体層８がイ
オン注入により破損することが少なく、さらに高いエネ
ルギーでイオン注入を行うので、短時間で接続部４５及
び下部電極４６を製造することができる。さらに、コン
タクトホール１２及び１０により画素電極１との導通を
図るので、ドレイン領域５１と接続部４５と画素電極１
とを電気的に確実に接続することができる。
【００４７】本実施形態のＴＦＴアレイ基板７及びその
製造方法では、ガラス基板４１上に屈折率をガラス基板
４１の屈折率からＳｉＮx層４２ｂの屈折率に漸次変え
た第１中間絶縁層４２ａを形成するので、ガラス基板４
１とＳｉＮx層４２ｂとの急峻な屈折率の変化をこれら
の傾斜材料である第１中間絶縁層４２ａによって緩和す
ることでき、光の反射・干渉による色付きを抑制するこ
とができる。
製造方法では、ガラス基板４１上に屈折率をガラス基板
４１の屈折率からＳｉＮx層４２ｂの屈折率に漸次変え
た第１中間絶縁層４２ａを形成するので、ガラス基板４
１とＳｉＮx層４２ｂとの急峻な屈折率の変化をこれら
の傾斜材料である第１中間絶縁層４２ａによって緩和す
ることでき、光の反射・干渉による色付きを抑制するこ
とができる。
【００４８】また、ＳｉＮx層４２ｂ側からＳｉＯy層４
２ｄ側に向けて屈折率をＳｉＮx層４２ｂの屈折率から
ＳｉＯy層４２ｄの屈折率に漸次変えた第２中間絶縁層
４２ｃを形成するので、ＳｉＯy層４２ｄとＳｉＮx層４
２ｂとの急峻な屈折率の変化もこれらの傾斜材料である
第２中間絶縁層４２ｃによって緩和することでき、Ｓｉ
Ｎx層４２ｂとＳｉＯy層４２ｄとの間で生じる光の反射
・干渉による色付きも抑制することができる。
２ｄ側に向けて屈折率をＳｉＮx層４２ｂの屈折率から
ＳｉＯy層４２ｄの屈折率に漸次変えた第２中間絶縁層
４２ｃを形成するので、ＳｉＯy層４２ｄとＳｉＮx層４
２ｂとの急峻な屈折率の変化もこれらの傾斜材料である
第２中間絶縁層４２ｃによって緩和することでき、Ｓｉ
Ｎx層４２ｂとＳｉＯy層４２ｄとの間で生じる光の反射
・干渉による色付きも抑制することができる。
【００４９】なお、上記実施形態では、屈折率が漸次変
化する第１中間絶縁層４２ａ及び第２中間絶縁層４２ｃ
を形成したが、屈折率を段階的に変化させた第１中間絶
縁層及び第２中間絶縁層を形成しても良い。すなわち、
プラズマＣＶＤによるガスの流量を段階的に変化させる
ことにより、図９に示すように、ガラス基板４１上に屈
折率をガラス基板４１の屈折率からＳｉＮx層４２ｂの
屈折率に段階的に変えた第１中間絶縁層４２ａを形成す
るとともに、ＳｉＮx層４２ｂ側からＳｉＯy層４２ｄ側
に向けて屈折率をＳｉＮx層４２ｂの屈折率からＳｉＯy
層４２ｄの屈折率に段階的に変えた第２中間絶縁層４２
ｃを形成する。この場合も、第１中間絶縁層４２ａ及び
第２中間絶縁層４２ｃが、階段状に屈折率が変化してお
り、ガラス基板４１とＳｉＮx層４２ｂとの間及びＳｉ
Ｎx層４２ｂとＳｉＯy層４２ｄとの間の急峻な屈折率変
化を緩和することができ、色付きを抑えることができ
る。
化する第１中間絶縁層４２ａ及び第２中間絶縁層４２ｃ
を形成したが、屈折率を段階的に変化させた第１中間絶
縁層及び第２中間絶縁層を形成しても良い。すなわち、
プラズマＣＶＤによるガスの流量を段階的に変化させる
ことにより、図９に示すように、ガラス基板４１上に屈
折率をガラス基板４１の屈折率からＳｉＮx層４２ｂの
屈折率に段階的に変えた第１中間絶縁層４２ａを形成す
るとともに、ＳｉＮx層４２ｂ側からＳｉＯy層４２ｄ側
に向けて屈折率をＳｉＮx層４２ｂの屈折率からＳｉＯy
層４２ｄの屈折率に段階的に変えた第２中間絶縁層４２
ｃを形成する。この場合も、第１中間絶縁層４２ａ及び
第２中間絶縁層４２ｃが、階段状に屈折率が変化してお
り、ガラス基板４１とＳｉＮx層４２ｂとの間及びＳｉ
Ｎx層４２ｂとＳｉＯy層４２ｄとの間の急峻な屈折率変
化を緩和することができ、色付きを抑えることができ
る。
【００５０】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、基板上に屈折率を基板の屈折率から第１の絶縁
膜の屈折率に漸次又は段階的に変えた第２の絶縁膜を形
成するので、基板と第１の絶縁膜との急峻な屈折率の変
化をこれらの傾斜材料である第２の絶縁膜によって緩和
することでき、光の反射・干渉による色付きを抑制する
ことができる。すなわち、アルカリ金属不純物の拡散防
止層としてガラス基板と屈折率が異なる第１の絶縁膜を
ガラス基板上に形成しても、その間に介在する第２の絶
縁膜で色付きを抑えて高品質な表示が可能な液晶装置等
を作製することができる。
よれば、基板上に屈折率を基板の屈折率から第１の絶縁
膜の屈折率に漸次又は段階的に変えた第２の絶縁膜を形
成するので、基板と第１の絶縁膜との急峻な屈折率の変
化をこれらの傾斜材料である第２の絶縁膜によって緩和
することでき、光の反射・干渉による色付きを抑制する
ことができる。すなわち、アルカリ金属不純物の拡散防
止層としてガラス基板と屈折率が異なる第１の絶縁膜を
ガラス基板上に形成しても、その間に介在する第２の絶
縁膜で色付きを抑えて高品質な表示が可能な液晶装置等
を作製することができる。
【図１】 本発明に係る一実施形態における液晶装置の
等価回路図である。
等価回路図である。
【図２】 本発明に係る一実施形態における液晶装置の
画素構成を示す要部の拡大平面図である。
画素構成を示す要部の拡大平面図である。
【図３】 本発明に係る一実施形態における液晶装置の
全体構成を示す平面図である。
全体構成を示す平面図である。
【図４】 図３のＨ−Ｈ線矢視断面図である。
【図５】 本発明に係る一実施形態における液晶装置の
ＴＦＴ及び蓄積容量の製造工程を工程順に示す断面図
（図２のＡ−Ａ線矢視断面）である。
ＴＦＴ及び蓄積容量の製造工程を工程順に示す断面図
（図２のＡ−Ａ線矢視断面）である。
【図６】 本発明に係る一実施形態における液晶装置の
ＴＦＴ及び蓄積容量の製造工程のうち第１工程を工程順
に示す断面図である。
ＴＦＴ及び蓄積容量の製造工程のうち第１工程を工程順
に示す断面図である。
【図７】 本発明に係る一実施形態における液晶装置の
ＴＦＴ及び蓄積容量の製造工程のうち第１工程におい
て、下地絶縁膜各層の厚さと屈折率を示すグラフであ
る。
ＴＦＴ及び蓄積容量の製造工程のうち第１工程におい
て、下地絶縁膜各層の厚さと屈折率を示すグラフであ
る。
【図８】 本発明に係る一実施形態における液晶装置の
ＴＦＴ及び蓄積容量の製造工程のうち第１工程におい
て、プラズマＣＶＤによる各反応ガスの流量変化を示す
グラフである。
ＴＦＴ及び蓄積容量の製造工程のうち第１工程におい
て、プラズマＣＶＤによる各反応ガスの流量変化を示す
グラフである。
【図９】 本発明に係る一実施形態の他の例における液
晶装置のＴＦＴ及び蓄積容量の製造工程のうち第１工程
において、下地絶縁膜各層の厚さと屈折率を示すグラフ
である。
晶装置のＴＦＴ及び蓄積容量の製造工程のうち第１工程
において、下地絶縁膜各層の厚さと屈折率を示すグラフ
である。
【図１０】 本発明に係る従来例における液晶装置等の
アクティブマトリクス基板において、ガラス基板上の下
地絶縁膜を示す断面図である。
アクティブマトリクス基板において、ガラス基板上の下
地絶縁膜を示す断面図である。
１ 画素電極 ２ ＴＦＴ（スイッチング素子） ３ データ線 ４ 走査線 ７ ＴＦＴアレイ基板（アクティブマトリクス基板） ８ 半導体層 １５ 対向基板 ４０ 液晶装置（電気光学装置） ４１ ガラス基板（基板） ４２ 下地絶縁膜 ４２ａ 第１中間絶縁層（第２の絶縁膜） ４２ｂ ＳｉＮx層（第１の絶縁膜） ４２ｃ 第２中間絶縁層（第４の絶縁膜） ４２ｄ ＳｉＯy層（第３の絶縁膜）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６２６Ｃ (72)発明者 高鍋 昌一 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 2H090 HA04 HB03X HB04X HC03 HC18 HC20 HD02 HD06 JC07 JD04 JD10 LA04 2H092 JA25 JA38 JA42 JA46 JB13 JB22 JB23 JB32 JB33 JB38 JB42 JB57 JB63 JB69 KA04 KB21 MA05 MA08 MA13 MA17 MA27 MA30 MA35 MA37 MA41 NA03 NA25 PA07 5C094 AA03 AA08 AA42 AA43 BA03 BA43 CA19 EA04 EA07 EB02 EB05 GB10 5F058 BB07 BD02 BD04 BD10 BD15 BF07 BF23 BF29 BF30 5F110 CC02 DD02 DD13 DD14 DD17 EE02 EE28 EE43 EE44 FF02 FF30 GG02 GG12 GG23 GG32 GG34 GG52 HJ01 HJ04 HJ13 HL03 HL22 NN03 NN73 PP03 QQ11
Claims (10)
- 【請求項１】 複数の走査線と、複数のデータ線と、前
記走査線と前記データ線の交差に対応してマトリクス状
に配置された画素電極及びスイッチング素子とを有する
アクティブマトリクス基板であって、 前記画素電極及び前記スイッチング素子は、基板上に下
地絶縁膜を介して設けられ、 該下地絶縁膜は、前記基板上に該基板と異なる一定の屈
折率を有する第１の絶縁膜を備え、 前記基板と前記第１の絶縁膜との間には、基板側から第
１の絶縁膜側に向けて屈折率が基板の屈折率から第１の
絶縁膜の屈折率に漸次又は段階的に変わっている第２の
絶縁膜が形成されていることを特徴とするアクティブマ
トリクス基板。 - 【請求項２】 前記第１の絶縁膜上に該第１の絶縁膜と
異なる一定の屈折率を有する第３の絶縁膜を備え、 該第３の絶縁膜と前記第１の絶縁膜との間には、第１の
絶縁膜側から第３の絶縁膜側に向けて屈折率が第１の絶
縁膜の屈折率から第３の絶縁膜の屈折率に漸次又は段階
的に変わっている第４の絶縁膜が形成されていることを
特徴とする請求項１記載のアクティブマトリクス基板。 - 【請求項３】 前記基板がガラス基板とされ、 前記第１の絶縁膜が窒化シリコン膜とされることを特徴
とする請求項１又は２記載のアクティブマトリクス基
板。 - 【請求項４】 前記基板がガラス基板とされ、 前記第１の絶縁膜が窒化シリコン膜とされるとともに前
記第３の絶縁膜が酸化シリコン膜とされることを特徴と
する請求項２記載のアクティブマトリクス基板。 - 【請求項５】 互いに対向する一対の基板間に電気光学
材料を有する電気光学装置であって、 前記一対の基板のうちの一方が、請求項１から４のいず
れかに記載のアクティブマトリクス基板であることを特
徴とする電気光学装置。 - 【請求項６】 複数の走査線と、複数のデータ線と、前
記走査線と前記データ線の交差に対応してマトリクス状
に配置された画素電極及びスイッチング素子とを有する
アクティブマトリクス基板の製造方法であって、 基板上に下地絶縁膜を形成する工程と、前記下地絶縁膜
上に前記画素電極及び前記スイッチング素子を形成する
工程とを備え、 前記下地絶縁膜を形成する工程は、前記基板上に該基板
と異なる一定の屈折率を有する第１の絶縁膜を形成する
工程と、 前記第１の絶縁膜を形成する工程前に前記基板上に屈折
率を基板の屈折率から第１の絶縁膜の屈折率に漸次又は
段階的に変えた第２の絶縁膜を形成する工程とを備えて
いることを特徴とするアクティブマトリクス基板の製造
方法。 - 【請求項７】 前記下地絶縁膜を形成する工程は、前記
第１の絶縁膜上に該第１の絶縁膜と異なる一定の屈折率
を有する第３の絶縁膜を形成する工程と、第３の絶縁膜
を形成する工程前に前記第１の絶縁膜側から第３の絶縁
膜側に向けて屈折率を第１の絶縁膜の屈折率から第３の
絶縁膜の屈折率に漸次又は段階的に変えた第４の絶縁膜
を形成する工程とを備えていることを特徴とする請求項
６記載のアクティブマトリクス基板の製造方法。 - 【請求項８】 前記基板をガラス基板とし、 前記第１の絶縁膜を窒化シリコン膜とし、 前記第２の絶縁膜を形成する工程は、ＳｉＨ4、Ｎ2Ｏ、
ＮＨ3、Ｈ2及びＮ2を反応ガスとしたＣＶＤ法で行わ
れ、ＳｉＨ4の流量を一定にした状態で、Ｎ2Ｏの流量に
対してＮＨ3、Ｈ2及びＮ2の流量を相対的に漸次又は段
階的に増やしながら第２の絶縁膜を成膜することを特徴
とする請求項６又は７記載のアクティブマトリクス基板
の製造方法。 - 【請求項９】 前記基板をガラス基板とし、 前記第１の絶縁膜を窒化シリコン膜とするとともに前記
第３の絶縁膜を酸化シリコン膜とし、 前記第４の絶縁膜を形成する工程は、ＳｉＨ4、Ｎ2Ｏ、
ＮＨ3、Ｈ2及びＮ2を反応ガスとしたＣＶＤ法で行わ
れ、ＳｉＨ4の流量を一定にした状態で、Ｎ2Ｏの流量に
対してＮＨ3、Ｈ2及びＮ2の流量を相対的に漸次又は段
階的に減らしながら第４の絶縁膜を成膜することを特徴
とする請求項７記載のアクティブマトリクス基板の製造
方法。 - 【請求項１０】 互いに対向する一対の基板間に電気光
学材料を有する電気光学装置の製造方法であって、 前記一対の基板のうちの一方が、アクティブマトリクス
基板とされ、 該アクティブマトリクス基板は、請求項６から１０のい
ずれかに記載のアクティブマトリクス基板の製造方法に
より作製されることを特徴とする電気光学装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000065271A JP3989666B2 (ja) | 2000-03-09 | 2000-03-09 | アクティブマトリクス基板とその製造方法、及び電気光学装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000065271A JP3989666B2 (ja) | 2000-03-09 | 2000-03-09 | アクティブマトリクス基板とその製造方法、及び電気光学装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001255554A true JP2001255554A (ja) | 2001-09-21 |
| JP3989666B2 JP3989666B2 (ja) | 2007-10-10 |
Family
ID=18584833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000065271A Expired - Fee Related JP3989666B2 (ja) | 2000-03-09 | 2000-03-09 | アクティブマトリクス基板とその製造方法、及び電気光学装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3989666B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002158226A (ja) * | 2000-11-21 | 2002-05-31 | Sharp Corp | 窒化シリコン固体表面保護膜及びその製造方法とホール素子 |
| JP2005242338A (ja) * | 2004-01-26 | 2005-09-08 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| JP2006040881A (ja) * | 2004-06-25 | 2006-02-09 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2007095886A (ja) * | 2005-09-28 | 2007-04-12 | Seiko Epson Corp | 電気光学装置 |
| JP2012151278A (ja) * | 2011-01-19 | 2012-08-09 | Ulvac Japan Ltd | 成膜方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180018585A (ko) | 2015-07-08 | 2018-02-21 | 어플라이드 머티어리얼스, 인코포레이티드 | SiON 구배 개념 |
-
2000
- 2000-03-09 JP JP2000065271A patent/JP3989666B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002158226A (ja) * | 2000-11-21 | 2002-05-31 | Sharp Corp | 窒化シリコン固体表面保護膜及びその製造方法とホール素子 |
| JP2005242338A (ja) * | 2004-01-26 | 2005-09-08 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| JP2006040881A (ja) * | 2004-06-25 | 2006-02-09 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2007095886A (ja) * | 2005-09-28 | 2007-04-12 | Seiko Epson Corp | 電気光学装置 |
| JP2012151278A (ja) * | 2011-01-19 | 2012-08-09 | Ulvac Japan Ltd | 成膜方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3989666B2 (ja) | 2007-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7102164B2 (en) | Semiconductor device having a conductive layer with a light shielding part | |
| JP3708637B2 (ja) | 液晶表示装置 | |
| US6855954B1 (en) | Thin film transistor, fabrication method thereof and liquid crystal display having the thin film transistor | |
| US6078365A (en) | Active matrix liquid crystal panel having an active layer and an intervening layer formed of a common semiconductor film | |
| KR20050001252A (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| US6759711B2 (en) | Method of manufacturing a transistor | |
| KR100380141B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| JPH06295924A (ja) | 液晶表示素子の製造方法 | |
| JP3997682B2 (ja) | 電気光学装置の製造方法及び電気光学装置 | |
| KR20020001733A (ko) | 박막 트랜지스터와 그 제조 방법 | |
| JP2001255554A (ja) | アクティブマトリクス基板とその製造方法、及び電気光学装置とその製造方法 | |
| JPH06167722A (ja) | アクティブマトリクス基板及びその製造方法 | |
| KR20010015091A (ko) | 박막 트랜지스터, 액정 표시 패널, 박막 트랜지스터의제조 방법 | |
| JPH098311A (ja) | 薄膜半導体装置の製造方法とその構造 | |
| JP2001358212A (ja) | 電極基板の製造方法、並びにこの製造方法により製造された電極基板、これを用いた液晶装置 | |
| JP3794240B2 (ja) | アクティブマトリクス基板とその製造方法、電気光学装置とその製造方法及び電子機器 | |
| JPH02157729A (ja) | 薄膜トランジスタアレイ基板 | |
| KR100219504B1 (ko) | 이중 게이트 구조를 갖는 박막 트랜지스터-액정 표시장치 및 그 제조방법 | |
| JPH0682834A (ja) | アクティブマトリクスパネル | |
| KR20020002516A (ko) | 액정 표시 소자의 게이트 전극 형성방법 | |
| KR100205867B1 (ko) | 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판 | |
| JPH03790B2 (ja) | ||
| KR100205868B1 (ko) | 이중 게이트 박막 트랜지스터 및 그 제조방법 | |
| KR100683142B1 (ko) | 박막트랜지스터-액정표시장치의 제조방법 | |
| JP4062825B2 (ja) | 電気光学装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040422 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040426 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061002 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070410 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070601 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070710 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070718 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |