JPH08220561A - 表示パネル - Google Patents
表示パネルInfo
- Publication number
- JPH08220561A JPH08220561A JP7053698A JP5369895A JPH08220561A JP H08220561 A JPH08220561 A JP H08220561A JP 7053698 A JP7053698 A JP 7053698A JP 5369895 A JP5369895 A JP 5369895A JP H08220561 A JPH08220561 A JP H08220561A
- Authority
- JP
- Japan
- Prior art keywords
- pixel electrode
- line
- scanning line
- lead
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【目的】 アクティブマトリックス型液晶表示装置にお
いて、走査ラインと画素電極との間の寄生容量を低減す
る。 【構成】 補助容量ライン６は、画素電極５の上辺部に
対応する位置に設けられた共通直線部６ａと、この共通
直線部６ａから画素電極５の左辺部及び右辺部に沿って
引き出された引出部６ｂ、６ｃと、右側の引出部６ｃの
先端部から画素電極５の下辺部に沿って引き出された引
出部６ｄとからなっている。そして、共通直線部６ａ及
び引出部６ｂ、６ｃ、６ｄの各所定の部分は画素電極５
の各辺部と重ね合わされ、この重ね合わされた部分によ
って補助容量部が形成されている。この場合、走査ライ
ン２と引出部６ｄとの水平方向の間隔ｔ1は走査ライン
２と画素電極５との水平方向の間隔ｔ2よりも小さくな
っている。これにより、走査ライン２と画素電極５との
間の寄生容量を低減することができる。
いて、走査ラインと画素電極との間の寄生容量を低減す
る。 【構成】 補助容量ライン６は、画素電極５の上辺部に
対応する位置に設けられた共通直線部６ａと、この共通
直線部６ａから画素電極５の左辺部及び右辺部に沿って
引き出された引出部６ｂ、６ｃと、右側の引出部６ｃの
先端部から画素電極５の下辺部に沿って引き出された引
出部６ｄとからなっている。そして、共通直線部６ａ及
び引出部６ｂ、６ｃ、６ｄの各所定の部分は画素電極５
の各辺部と重ね合わされ、この重ね合わされた部分によ
って補助容量部が形成されている。この場合、走査ライ
ン２と引出部６ｄとの水平方向の間隔ｔ1は走査ライン
２と画素電極５との水平方向の間隔ｔ2よりも小さくな
っている。これにより、走査ライン２と画素電極５との
間の寄生容量を低減することができる。
Description
【０００１】
【産業上の利用分野】この発明はアクティブマトリック
ス型液晶表示装置などにおける表示パネルに関する。
ス型液晶表示装置などにおける表示パネルに関する。
【０００２】
【従来の技術】例えばアクティブマトリックス型液晶表
示装置には、画素容量部のほかに補助容量部を備えたも
のがある。図５及び図６は従来のこのようなアクティブ
マトリックス型液晶表示装置における表示パネルの一部
を示したものである。この表示パネルはガラス基板１を
備えている。ガラス基板１の上面側には走査ライン（ゲ
ートライン）２と信号ライン（ドレインライン）３がマ
トリックス状に設けられ、その各交点近傍にはスイッチ
ング素子としての薄膜トランジスタ４及び画素電極５が
設けられ、また画素電極５を挾んで走査ライン２とは反
対側において信号ライン３と交差して補助容量ライン６
が設けられている。
示装置には、画素容量部のほかに補助容量部を備えたも
のがある。図５及び図６は従来のこのようなアクティブ
マトリックス型液晶表示装置における表示パネルの一部
を示したものである。この表示パネルはガラス基板１を
備えている。ガラス基板１の上面側には走査ライン（ゲ
ートライン）２と信号ライン（ドレインライン）３がマ
トリックス状に設けられ、その各交点近傍にはスイッチ
ング素子としての薄膜トランジスタ４及び画素電極５が
設けられ、また画素電極５を挾んで走査ライン２とは反
対側において信号ライン３と交差して補助容量ライン６
が設けられている。
【０００３】すなわち、ガラス基板１の上面の所定の個
所にはゲート電極７を含む走査ライン２が形成され、他
の所定の個所には補助容量ライン６が形成され、その上
面全体にはゲート絶縁膜８が形成されている。ゲート絶
縁膜８の上面の所定の個所にはアモルファスシリコンか
らなる半導体薄膜９が形成され、半導体薄膜９の上面の
中央部にはチャネル保護膜１０が形成されている。半導
体薄膜９及びチャネル保護膜１０の上面の両側にはｎ+
シリコンからなるコンタクト層１１、１２が形成され、
コンタクト層１１、１２の上面にはドレイン電極１３及
びソース電極１４が形成され、またこれら電極１３、１
４の形成と同時に信号ライン３が形成されている。ゲー
ト絶縁膜８の上面の所定の個所にはＩＴＯからなる画素
電極５がソース電極１４に接続されて形成されている。
所にはゲート電極７を含む走査ライン２が形成され、他
の所定の個所には補助容量ライン６が形成され、その上
面全体にはゲート絶縁膜８が形成されている。ゲート絶
縁膜８の上面の所定の個所にはアモルファスシリコンか
らなる半導体薄膜９が形成され、半導体薄膜９の上面の
中央部にはチャネル保護膜１０が形成されている。半導
体薄膜９及びチャネル保護膜１０の上面の両側にはｎ+
シリコンからなるコンタクト層１１、１２が形成され、
コンタクト層１１、１２の上面にはドレイン電極１３及
びソース電極１４が形成され、またこれら電極１３、１
４の形成と同時に信号ライン３が形成されている。ゲー
ト絶縁膜８の上面の所定の個所にはＩＴＯからなる画素
電極５がソース電極１４に接続されて形成されている。
【０００４】補助容量ライン６は、画素電極５の上辺部
に対応する位置において走査ライン２と平行して設けら
れた共通直線部６ａと、この共通直線部６ａから画素電
極５の左辺部及び右辺部に沿って引き出された引出部６
ｂ、６ｃとからなっている。共通直線部６ａ及び引出部
６ｂ、６ｃの各所定の部分は画素電極５の上辺部、左辺
部及び右辺部と重ね合わされ、この重ね合わされた部分
によって補助容量部が形成されている。一方、図示して
いないが、画素容量部は、画素電極５とこれに対向配置
された共通電極とその間に配置された液晶とによって形
成されている。
に対応する位置において走査ライン２と平行して設けら
れた共通直線部６ａと、この共通直線部６ａから画素電
極５の左辺部及び右辺部に沿って引き出された引出部６
ｂ、６ｃとからなっている。共通直線部６ａ及び引出部
６ｂ、６ｃの各所定の部分は画素電極５の上辺部、左辺
部及び右辺部と重ね合わされ、この重ね合わされた部分
によって補助容量部が形成されている。一方、図示して
いないが、画素容量部は、画素電極５とこれに対向配置
された共通電極とその間に配置された液晶とによって形
成されている。
【０００５】次に、図７は以上のような表示パネルを備
えたアクティブマトリックス型液晶表示装置の等価回路
を示したものである。符号２１は画素容量部、２２は補
助容量部、２３は薄膜トランジスタ４のゲート電極７と
ソース電極１４との間の寄生容量部、２４は走査ライン
２と画素電極５との間の寄生容量部を示す。そして、画
素容量部２１の容量をＣLCとし、補助容量部２２の容量
をＣSとし、両寄生容量部２３、２４の合計容量をＣGS
とし、ゲートパルスのハイレベルとローレベルの電位差
をＶGHLとすると、ゲートパルスがオフするときに、次
の（１）式で求められる飛び込み電圧ΔＶが生じる。 ΔＶ＝（ＣGS・ＶGHL）／（ＣLC＋ＣS＋ＣGS）……（１）
えたアクティブマトリックス型液晶表示装置の等価回路
を示したものである。符号２１は画素容量部、２２は補
助容量部、２３は薄膜トランジスタ４のゲート電極７と
ソース電極１４との間の寄生容量部、２４は走査ライン
２と画素電極５との間の寄生容量部を示す。そして、画
素容量部２１の容量をＣLCとし、補助容量部２２の容量
をＣSとし、両寄生容量部２３、２４の合計容量をＣGS
とし、ゲートパルスのハイレベルとローレベルの電位差
をＶGHLとすると、ゲートパルスがオフするときに、次
の（１）式で求められる飛び込み電圧ΔＶが生じる。 ΔＶ＝（ＣGS・ＶGHL）／（ＣLC＋ＣS＋ＣGS）……（１）
【０００６】ところで、画素容量部２１の容量ＣLCはオ
ン状態のときとオフ状態のときとで異なるので、飛び込
み電圧ΔＶもオン状態のときとオフ状態のときとで異な
った値をとる。両状態における飛び込み電圧ΔＶの電圧
差ΔΔＶを求めると、次の（２）式のようになる。ただ
し、画素容量部２１の容量ＣLCはオン状態のときでもデ
ータ（階調）によってすべて異なるので、最大容量をＣ
LC/FULLとし、データによる変動容量をＣLC/DATAとす
る。 ΔΔＶ＝（ＣLC/FULL−ＣLC/DATA）／｛（ＣLC/FULL＋ＣS＋ＣGS）・ （ＣLC/DATA＋ＣS＋ＣGS）｝……（２）
ン状態のときとオフ状態のときとで異なるので、飛び込
み電圧ΔＶもオン状態のときとオフ状態のときとで異な
った値をとる。両状態における飛び込み電圧ΔＶの電圧
差ΔΔＶを求めると、次の（２）式のようになる。ただ
し、画素容量部２１の容量ＣLCはオン状態のときでもデ
ータ（階調）によってすべて異なるので、最大容量をＣ
LC/FULLとし、データによる変動容量をＣLC/DATAとす
る。 ΔΔＶ＝（ＣLC/FULL−ＣLC/DATA）／｛（ＣLC/FULL＋ＣS＋ＣGS）・ （ＣLC/DATA＋ＣS＋ＣGS）｝……（２）
【０００７】この電圧差ΔΔＶは、残像や焼き付けの原
因となるので、その絶対値をできるだけ小さくした方が
望ましい。このための１つの方法として、補助容量部２
２の容量ＣSを大きくする方法がある。しかしながら、
補助容量部２２の容量ＣSを大きくするということは、
補助容量ライン６の共通直線部６ａ及び引出部６ｂ、６
ｃと画素電極５との重なり合う量を大きくすることにな
るので、開口率を減らすことなく、補助容量部２２の容
量ＣSを大きくするには限界があり、また薄膜トランジ
スタ４にとっての負荷容量も増大することになる。
因となるので、その絶対値をできるだけ小さくした方が
望ましい。このための１つの方法として、補助容量部２
２の容量ＣSを大きくする方法がある。しかしながら、
補助容量部２２の容量ＣSを大きくするということは、
補助容量ライン６の共通直線部６ａ及び引出部６ｂ、６
ｃと画素電極５との重なり合う量を大きくすることにな
るので、開口率を減らすことなく、補助容量部２２の容
量ＣSを大きくするには限界があり、また薄膜トランジ
スタ４にとっての負荷容量も増大することになる。
【０００８】もう１つの方法は、薄膜トランジスタ４を
セルフアライメント構造とすることにより、薄膜トラン
ジスタ４のゲート電極７とソース電極１４との間の寄生
容量部２３の容量を小さくして、合計容量ＣGSを小さく
する方法がある。しかしながら、この場合、走査ライン
２と画素電極５との間の寄生容量部２４の容量を低減す
ることはできない。
セルフアライメント構造とすることにより、薄膜トラン
ジスタ４のゲート電極７とソース電極１４との間の寄生
容量部２３の容量を小さくして、合計容量ＣGSを小さく
する方法がある。しかしながら、この場合、走査ライン
２と画素電極５との間の寄生容量部２４の容量を低減す
ることはできない。
【０００９】
【発明が解決しようとする課題】このように、従来のア
クティブマトリックス型液晶表示装置では、特に、走査
ライン２と画素電極５との間の寄生容量部２４の容量を
低減することができず、この結果オン状態とオフ状態に
おける飛び込み電圧ΔＶの電圧差ΔΔＶの絶対値の低減
に限界があり、ひいてはより一層良好な画質を得ること
ができないという問題があった。この発明の目的は、走
査ラインと画素電極との間の寄生容量部の容量を低減す
ることができる表示パネルを提供することにある。
クティブマトリックス型液晶表示装置では、特に、走査
ライン２と画素電極５との間の寄生容量部２４の容量を
低減することができず、この結果オン状態とオフ状態に
おける飛び込み電圧ΔＶの電圧差ΔΔＶの絶対値の低減
に限界があり、ひいてはより一層良好な画質を得ること
ができないという問題があった。この発明の目的は、走
査ラインと画素電極との間の寄生容量部の容量を低減す
ることができる表示パネルを提供することにある。
【００１０】
【課題を解決するための手段】この発明は、マトリック
ス状に設けられた走査ライン及び信号ラインと、前記走
査ラインと前記信号ラインの各交点近傍に設けられた画
素電極及び該画素電極に接続されたスイッチング素子
と、前記画素電極を挾んで前記走査ラインとは反対側に
おいて前記信号ラインと交差し且つ前記画素電極の一辺
部と絶縁膜を介して重ね合わされて設けられた補助容量
ラインとを備えた表示パネルにおいて、前記補助容量ラ
インから前記画素電極の対向辺部に引き出された引出部
を設け、前記走査ライン近傍における前記画素電極と前
記補助容量ラインとの容量結合を前記画素電極と前記走
査ラインとの容量結合よりも大きくしたものである。
ス状に設けられた走査ライン及び信号ラインと、前記走
査ラインと前記信号ラインの各交点近傍に設けられた画
素電極及び該画素電極に接続されたスイッチング素子
と、前記画素電極を挾んで前記走査ラインとは反対側に
おいて前記信号ラインと交差し且つ前記画素電極の一辺
部と絶縁膜を介して重ね合わされて設けられた補助容量
ラインとを備えた表示パネルにおいて、前記補助容量ラ
インから前記画素電極の対向辺部に引き出された引出部
を設け、前記走査ライン近傍における前記画素電極と前
記補助容量ラインとの容量結合を前記画素電極と前記走
査ラインとの容量結合よりも大きくしたものである。
【００１１】
【作用】この発明によれば、補助容量ラインから画素電
極の対向辺部に引き出された引出部を設け、走査ライン
近傍における画素電極と補助容量ラインとの容量結合を
画素電極と走査ラインとの容量結合よりも大きくしてい
るので、走査ラインと画素電極との間の寄生容量部の容
量を低減することができる。
極の対向辺部に引き出された引出部を設け、走査ライン
近傍における画素電極と補助容量ラインとの容量結合を
画素電極と走査ラインとの容量結合よりも大きくしてい
るので、走査ラインと画素電極との間の寄生容量部の容
量を低減することができる。
【００１２】
【実施例】図１はこの発明の一実施例を適用した表示パ
ネルの要部を示したものである。なお、この図におい
て、図５と同一部分には同一の符号を付し、その説明を
適宜省略する。この表示パネルでは、補助容量ライン６
の共通直線部６ａから画素電極５の右辺部に沿って引き
出された引出部６ｃの先端部から画素電極５の下辺部に
沿って引き出された引出部６ｄを備えた構造となってい
る。すなわち、走査ライン２の近傍に引出部６ｄを設け
るとともに、この引出部６ｄの幅方向ほぼ半分を画素電
極５の下辺部と重ね合わせている。したがって、引出部
６ｄと走査ライン２との水平方向の間隔ｔ1は画素電極
５と走査ライン２との水平方向の間隔ｔ2よりも小さく
なっている。
ネルの要部を示したものである。なお、この図におい
て、図５と同一部分には同一の符号を付し、その説明を
適宜省略する。この表示パネルでは、補助容量ライン６
の共通直線部６ａから画素電極５の右辺部に沿って引き
出された引出部６ｃの先端部から画素電極５の下辺部に
沿って引き出された引出部６ｄを備えた構造となってい
る。すなわち、走査ライン２の近傍に引出部６ｄを設け
るとともに、この引出部６ｄの幅方向ほぼ半分を画素電
極５の下辺部と重ね合わせている。したがって、引出部
６ｄと走査ライン２との水平方向の間隔ｔ1は画素電極
５と走査ライン２との水平方向の間隔ｔ2よりも小さく
なっている。
【００１３】次に、図２は図１のＡ−Ａ線に沿う断面を
簡略化して示したものである。この図において、点線は
電気力線を示す。この電気力線は、走査ライン２と画素
電極５との間、走査ライン２と引出部６ｄとの間及び画
素電極５と引出部６ｄとの間でそれぞれ結ばれ、その両
端点において走査ライン２、画素電極５及び引出部６ｄ
に対して垂直になるという性質を持っている。そして、
電気力線が多いほどその間の容量が大きくなる。この場
合、走査ライン２と引出部６ｄとの水平方向の間隔ｔ1
が走査ライン２と画素電極５との水平方向の間隔ｔ2よ
りも小さくなっているので、走査ライン２と引出部６ｄ
との電気力線による結びつきが走査ライン２と画素電極
５との電気力線による結びつきよりも強くなる。この結
果、走査ライン２と画素電極５との電気力線による結び
つきが引出部６ｄの存在によって弱められることにな
り、したがって走査ライン２と画素電極５との間の寄生
容量部の容量を低減することができ、ひいてはより一層
良好な画質を得ることができる。
簡略化して示したものである。この図において、点線は
電気力線を示す。この電気力線は、走査ライン２と画素
電極５との間、走査ライン２と引出部６ｄとの間及び画
素電極５と引出部６ｄとの間でそれぞれ結ばれ、その両
端点において走査ライン２、画素電極５及び引出部６ｄ
に対して垂直になるという性質を持っている。そして、
電気力線が多いほどその間の容量が大きくなる。この場
合、走査ライン２と引出部６ｄとの水平方向の間隔ｔ1
が走査ライン２と画素電極５との水平方向の間隔ｔ2よ
りも小さくなっているので、走査ライン２と引出部６ｄ
との電気力線による結びつきが走査ライン２と画素電極
５との電気力線による結びつきよりも強くなる。この結
果、走査ライン２と画素電極５との電気力線による結び
つきが引出部６ｄの存在によって弱められることにな
り、したがって走査ライン２と画素電極５との間の寄生
容量部の容量を低減することができ、ひいてはより一層
良好な画質を得ることができる。
【００１４】ここで、比較のために、図３に、走査ライ
ン２と引出部６ｄとの水平方向の間隔ｔ1が走査ライン
２と画素電極５との水平方向の間隔ｔ2よりも大きい場
合を示す。この場合には、走査ライン２と画素電極５と
の電気力線による結びつきが強くなり、走査ライン２と
引出部６ｄとの電気力線による結びつきがかなり弱くな
る。したがって、この場合には、走査ライン２と画素電
極５との間の寄生容量部の容量を低減することはできな
い。
ン２と引出部６ｄとの水平方向の間隔ｔ1が走査ライン
２と画素電極５との水平方向の間隔ｔ2よりも大きい場
合を示す。この場合には、走査ライン２と画素電極５と
の電気力線による結びつきが強くなり、走査ライン２と
引出部６ｄとの電気力線による結びつきがかなり弱くな
る。したがって、この場合には、走査ライン２と画素電
極５との間の寄生容量部の容量を低減することはできな
い。
【００１５】なお、図２に示す場合には、走査ライン２
と引出部６ｄとの間の寄生容量部の容量が増大するが、
画質にはほとんど悪影響を及ぼさない。その理由は、走
査ライン２上の電位と引出部６ｄ上の電位とはいずれも
ほぼ確定状態にあるからである。なおまた、上記実施例
では、画素電極５の下辺側に走査ライン２を設け、上辺
側に補助容量ライン６の共通直線部６ａを設けている
が、これは逆であってもよいことはもちろんである。
と引出部６ｄとの間の寄生容量部の容量が増大するが、
画質にはほとんど悪影響を及ぼさない。その理由は、走
査ライン２上の電位と引出部６ｄ上の電位とはいずれも
ほぼ確定状態にあるからである。なおまた、上記実施例
では、画素電極５の下辺側に走査ライン２を設け、上辺
側に補助容量ライン６の共通直線部６ａを設けている
が、これは逆であってもよいことはもちろんである。
【００１６】次に、図４はこの発明の他の実施例を適用
した表示パネルの要部を示したものである。なお、この
図において、図１と同一名称部分には同一の符号を付
し、その説明を適宜省略する。この実施例においては、
走査ライン２が補助容量ラインを兼用している。すなわ
ち、図４の中央部に示す画素電極５に対応する走査ライ
ン２は当該画素電極５の下辺側に設けられているが、そ
の前段の走査ライン２つまり当該画素電極５の上辺側に
設けられた走査ライン２が当該画素電極５用の補助容量
ラインを兼用している。したがって、前段の走査ライン
２は、当該画素電極５の上辺部に対応する位置に設けら
れた共通直線部２ａと、この共通直線部２ａから当該画
素電極５の左辺部及び右辺部に沿って引き出された引出
部２ｂ、２ｃと、右側の引出部２ｃの先端部から当該画
素電極５の下辺部に沿って引き出された引出部２ｄとか
らなっている。そして、共通直線部２ａ及び引出部２
ｂ、２ｃ、２ｄの各所定の部分は当該画素電極５の上辺
部、左辺部、右辺部及び下辺部と重ね合わされ、この重
ね合わされた部分によって補助容量部が形成されてい
る。この場合も、引出部２ｄと当該画素電極５用の走査
ライン２との水平方向の間隔ｔ1は当該画素電極５と当
該画素電極５用の走査ライン２との水平方向の間隔ｔ2
よりも小さくなっている。したがって、この場合も、当
該画素電極５と当該画素電極５用の走査ライン２との間
の寄生容量部の容量を低減することができ、ひいてはよ
り一層良好な画質を得ることができる。また、この場合
には、専用の補助容量ラインを設けていないので、画素
電極５の面積を大きくすることができ、したがって開口
率を大きくすることができる。
した表示パネルの要部を示したものである。なお、この
図において、図１と同一名称部分には同一の符号を付
し、その説明を適宜省略する。この実施例においては、
走査ライン２が補助容量ラインを兼用している。すなわ
ち、図４の中央部に示す画素電極５に対応する走査ライ
ン２は当該画素電極５の下辺側に設けられているが、そ
の前段の走査ライン２つまり当該画素電極５の上辺側に
設けられた走査ライン２が当該画素電極５用の補助容量
ラインを兼用している。したがって、前段の走査ライン
２は、当該画素電極５の上辺部に対応する位置に設けら
れた共通直線部２ａと、この共通直線部２ａから当該画
素電極５の左辺部及び右辺部に沿って引き出された引出
部２ｂ、２ｃと、右側の引出部２ｃの先端部から当該画
素電極５の下辺部に沿って引き出された引出部２ｄとか
らなっている。そして、共通直線部２ａ及び引出部２
ｂ、２ｃ、２ｄの各所定の部分は当該画素電極５の上辺
部、左辺部、右辺部及び下辺部と重ね合わされ、この重
ね合わされた部分によって補助容量部が形成されてい
る。この場合も、引出部２ｄと当該画素電極５用の走査
ライン２との水平方向の間隔ｔ1は当該画素電極５と当
該画素電極５用の走査ライン２との水平方向の間隔ｔ2
よりも小さくなっている。したがって、この場合も、当
該画素電極５と当該画素電極５用の走査ライン２との間
の寄生容量部の容量を低減することができ、ひいてはよ
り一層良好な画質を得ることができる。また、この場合
には、専用の補助容量ラインを設けていないので、画素
電極５の面積を大きくすることができ、したがって開口
率を大きくすることができる。
【００１７】なお、図２において補助容量ライン６の引
出部６ｄに沿う端部は、画素電極５の端部よりも外側に
設けられているが、引出部６ｄの端部は画素電極５の端
部の内側の位置であっても、該引出部６ｄと画素電極５
との容量結合が走査ライン２と画素電極５との容量結合
よりも大きい位置であればよい。
出部６ｄに沿う端部は、画素電極５の端部よりも外側に
設けられているが、引出部６ｄの端部は画素電極５の端
部の内側の位置であっても、該引出部６ｄと画素電極５
との容量結合が走査ライン２と画素電極５との容量結合
よりも大きい位置であればよい。
【００１８】
【発明の効果】以上説明したように、この発明によれ
ば、補助容量ラインから画素電極の対向辺部に引き出さ
れた引出部を設け、走査ライン近傍における画素電極と
補助容量ラインとの容量結合を画素電極と走査ラインと
の容量結合よりも大きくしているので、走査ラインと画
素電極との間の寄生容量部の容量を低減することがで
き、ひいてはより一層良好な画質を得ることができる。
ば、補助容量ラインから画素電極の対向辺部に引き出さ
れた引出部を設け、走査ライン近傍における画素電極と
補助容量ラインとの容量結合を画素電極と走査ラインと
の容量結合よりも大きくしているので、走査ラインと画
素電極との間の寄生容量部の容量を低減することがで
き、ひいてはより一層良好な画質を得ることができる。
【図１】この発明の一実施例を適用した表示パネルの要
部の平面図。
部の平面図。
【図２】図１のＡ−Ａ線に沿う断面を簡略化して示す
図。
図。
【図３】比較のために示す図２同様の断面図。
【図４】この発明の他の実施例を適用した表示パネルの
要部の平面図。
要部の平面図。
【図５】従来の表示パネルの一部の平面図。
【図６】図５のＢ−Ｂ線に沿う断面図。
【図７】アクティブマトリックス型液晶表示装置の等価
回路を示す図。
回路を示す図。
２ 走査ライン ３ 信号ライン ４ 薄膜トランジスタ（スイッチング素子） ５ 画素電極 ６ 補助容量ライン ６ａ 共通直線部 ６ｂ、６ｃ、６ｄ 引出部
Claims (6)
- 【請求項１】 マトリックス状に設けられた走査ライン
及び信号ラインと、前記走査ラインと前記信号ラインの
各交点近傍に設けられた画素電極及び該画素電極に接続
されたスイッチング素子と、前記画素電極を挾んで前記
走査ラインとは反対側において前記信号ラインと交差し
且つ前記画素電極の一辺部と絶縁膜を介して重ね合わさ
れて設けられた補助容量ラインとを備えた表示パネルに
おいて、 前記補助容量ラインから前記画素電極の対向辺部に引き
出された引出部を設け、前記走査ライン近傍における前
記画素電極と前記補助容量ラインとの容量結合を前記画
素電極と前記走査ラインとの容量結合よりも大きくした
ことを特徴とする表示パネル。 - 【請求項２】 前記引出部を前記画素電極と重ね合わせ
た部分において、前記引出部と前記走査ラインとの水平
方向の間隔を前記画素電極と前記走査ラインとの水平方
向の間隔よりも小さくしたことを特徴とする請求項１記
載の表示パネル。 - 【請求項３】 前記引出部は前記画素電極の右辺部また
は左辺部と重ね合わされていることを特徴とする請求項
１または２記載の表示パネル。 - 【請求項４】 マトリックス状に設けられた走査ライン
及び信号ラインと、前記走査ラインと前記信号ラインの
各交点近傍に設けられた画素電極及び該画素電極に接続
されたスイッチング素子とを備え、前記走査ラインの一
部を前段または後段の画素電極の一辺部と絶縁膜を介し
て重ね合わせた表示パネルにおいて、 前記走査ラインから前記前段または後段の画素電極のの
対向辺部に引き出された引出部を設け、前段または後段
の走査ラインの近傍における前記前段または後段の画素
電極と前記走査ラインとの容量結合を前記前段または後
段の画素電極と前記前段または後段の走査ラインとの容
量結合よりも大きくしたことを特徴とする表示パネル。 - 【請求項５】 前記引出部を前記前段または後段の画素
電極と重ね合わせた部分において、前記引出部と前記前
段または後段の走査ラインとの水平方向の間隔を前記前
段または後段の画素電極と前記前段または後段の走査ラ
インとの水平方向の間隔よりも小さくしたことを特徴と
する請求項４記載の表示パネル。 - 【請求項６】 前記引出部は前記前段または後段の画素
電極の右辺部または左辺部と重ね合わされていることを
特徴とする請求項４または５記載の表示パネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7053698A JPH08220561A (ja) | 1995-02-20 | 1995-02-20 | 表示パネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7053698A JPH08220561A (ja) | 1995-02-20 | 1995-02-20 | 表示パネル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08220561A true JPH08220561A (ja) | 1996-08-30 |
Family
ID=12950044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7053698A Pending JPH08220561A (ja) | 1995-02-20 | 1995-02-20 | 表示パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08220561A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005091406A (ja) * | 2003-09-12 | 2005-04-07 | Casio Comput Co Ltd | 液晶表示装置 |
| JP2009128907A (ja) * | 2007-11-23 | 2009-06-11 | Lg Display Co Ltd | 液晶表示装置 |
-
1995
- 1995-02-20 JP JP7053698A patent/JPH08220561A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005091406A (ja) * | 2003-09-12 | 2005-04-07 | Casio Comput Co Ltd | 液晶表示装置 |
| JP4496741B2 (ja) * | 2003-09-12 | 2010-07-07 | カシオ計算機株式会社 | 液晶表示装置 |
| JP2009128907A (ja) * | 2007-11-23 | 2009-06-11 | Lg Display Co Ltd | 液晶表示装置 |
| US8314762B2 (en) | 2007-11-23 | 2012-11-20 | Lg Display Co., Ltd. | Liquid crystal display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0288011A2 (en) | Liquid crystal display device and method of driving the same | |
| US5701166A (en) | Active matrix liquid crystal display having first and second display electrodes capacitively couple to second and first data buses, respectively | |
| JPH09162412A (ja) | 薄膜トランジスタおよび薄膜トランジスタアレイ | |
| JPH03163529A (ja) | アクティブマトリクス表示装置 | |
| JPH05257164A (ja) | アクティブマトリクス基板 | |
| US6717630B1 (en) | Liquid crystal display device and method of fabricating the same | |
| JP2002040480A (ja) | 液晶表示装置 | |
| JPH05232512A (ja) | 液晶表示装置 | |
| JP2556253B2 (ja) | 液晶表示装置 | |
| KR960014824B1 (ko) | 박막 트랜지스터와 액정셀을 갖는 대향형 액티브 매트릭스 액정표시장치 | |
| JP2735070B2 (ja) | アクティブマトリクス液晶表示パネル | |
| JP3869463B2 (ja) | アクティブ・マトリックス液晶ディスプレイ用の大口径比アレイ・アーキテクチャ | |
| JP2000310956A (ja) | 薄膜トランジスタアレイ | |
| JP3518851B2 (ja) | アクティブマトリクス基板の駆動方法 | |
| JPH08211406A (ja) | アクティブマトリクス表示素子 | |
| JP3480105B2 (ja) | 表示パネル | |
| JPH08220561A (ja) | 表示パネル | |
| KR100511172B1 (ko) | 박막트랜지스터의 구조 | |
| JPH10293324A (ja) | 液晶表示素子 | |
| JPH05251700A (ja) | 薄膜電界効果型トランジスタ | |
| JPH04358127A (ja) | 薄膜トランジスタ型液晶表示装置 | |
| JP3321949B2 (ja) | 薄膜トランジスタ及びそれを用いた表示装置 | |
| JP3484363B2 (ja) | 液晶表示装置 | |
| JP3533476B2 (ja) | 液晶表示装置 | |
| KR100885838B1 (ko) | 액정 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Effective date: 20040406 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040521 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040610 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040625 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070702 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20090702 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20100702 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20110702 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20120702 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20120702 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 9 |