JPH0822009B2 - プリンタへのデータ転送方法および装置 - Google Patents
プリンタへのデータ転送方法および装置Info
- Publication number
- JPH0822009B2 JPH0822009B2 JP63222669A JP22266988A JPH0822009B2 JP H0822009 B2 JPH0822009 B2 JP H0822009B2 JP 63222669 A JP63222669 A JP 63222669A JP 22266988 A JP22266988 A JP 22266988A JP H0822009 B2 JPH0822009 B2 JP H0822009B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer
- image generator
- image
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Storing Facsimile Image Data (AREA)
Description
【発明の詳細な説明】 〔概要〕 ビットマップメモリからプリンタへのデータ転送方法
に関し、特に、バーストモードでの上記データ転送方法
に関し、 画像発生器の内部処理時にもビットマップメモリから
プリンタへのデータ転送ができるようにして効率のよい
データ転送を行うデータ転送方法を提供することを目的
とし、 画像発生器で作られた画像データをビットマップメモ
リに一旦収納しておき、該ビットマップメモリからバー
ストモードにてプリンタにデータを転送するデータ転送
方法において、データ転送を一時中断し、該中断時間に
画像発生器での描画を行わせ、次ぎにデータ転送を再開
させるとともに画像発生器での内部処理を並行して行う
ようにし、また上記データ転送の中断はプリンタへの転
送ワード数が所定数になるごとに行うように構成する。
に関し、特に、バーストモードでの上記データ転送方法
に関し、 画像発生器の内部処理時にもビットマップメモリから
プリンタへのデータ転送ができるようにして効率のよい
データ転送を行うデータ転送方法を提供することを目的
とし、 画像発生器で作られた画像データをビットマップメモ
リに一旦収納しておき、該ビットマップメモリからバー
ストモードにてプリンタにデータを転送するデータ転送
方法において、データ転送を一時中断し、該中断時間に
画像発生器での描画を行わせ、次ぎにデータ転送を再開
させるとともに画像発生器での内部処理を並行して行う
ようにし、また上記データ転送の中断はプリンタへの転
送ワード数が所定数になるごとに行うように構成する。
この発明はビットマップメモリからプリンタへのデー
タ転送方法に関し、特に、バーストモードでの上記デー
タ転送方法と装置に関する。
タ転送方法に関し、特に、バーストモードでの上記デー
タ転送方法と装置に関する。
ビットマップメモリからプリンタへのデータ転送方式
として、サイクルスチールモードと称される転送方式と
バーストモードと称される転送方式がある。サイクルス
チールモードはデータ転送回路へのデータバスの開放と
閉鎖を繰り返しながら１ワード毎にデータ転送を行うも
のであって、転送中に該データ転送以外の作業が出来る
利点があるが、転送時間が長くなる欠点がある。そこ
で、所定量のデータを一度に転送する以下のようなバー
ストモードが良く使用される。
として、サイクルスチールモードと称される転送方式と
バーストモードと称される転送方式がある。サイクルス
チールモードはデータ転送回路へのデータバスの開放と
閉鎖を繰り返しながら１ワード毎にデータ転送を行うも
のであって、転送中に該データ転送以外の作業が出来る
利点があるが、転送時間が長くなる欠点がある。そこ
で、所定量のデータを一度に転送する以下のようなバー
ストモードが良く使用される。
第５図は従来のバーストモードによるデータ転送装置
の１例を示すブロック図である。画像発生器１で作られ
た画像データはゲートG2を介してビットマップメモリ２
に一旦収納され、また、このようにビットマップメモリ
２に収納された画像データはゲートG1とデータ転送回路
３を介してプリンタ４に転送されるようになっている。
上記２つのゲートG1、G2はデータ転送回路３および画像
発生器１の状態を検出する状態検出回路15とゲートコン
トロール回路11よりなる制御部10の制御下におかれる。
の１例を示すブロック図である。画像発生器１で作られ
た画像データはゲートG2を介してビットマップメモリ２
に一旦収納され、また、このようにビットマップメモリ
２に収納された画像データはゲートG1とデータ転送回路
３を介してプリンタ４に転送されるようになっている。
上記２つのゲートG1、G2はデータ転送回路３および画像
発生器１の状態を検出する状態検出回路15とゲートコン
トロール回路11よりなる制御部10の制御下におかれる。
第６図は上記従来回路のタイミングチャートを示すも
のである。図示しないマイクロプロセッサ等の制御装置
から転送命令が出されるとデータ転送回路３が作動しバ
スグラントアクノリッジ信号S1（第６図（ａ）：以下BG
ACK信号S1という）が立下がり、データ転送回路３のた
めにデータバスが開放される。このBGACK信号S1は状態
検出回路15に入力され、該状態検出回路15が上記立下が
りを受けてデータ転送回路３のためにデータバスが開放
されたことを認識すると、ゲートコントロール回路11よ
り出力されるゲート信号SG1（第６図（ｄ））が立下が
ってゲートG1がONになる（ステップ）とともに、該BG
ACK信号S1を受けて状態検出回路15から出力されるアド
レスストローブ信号S2（第６図（ｂ）：以下AS信号S2と
いう）と該AS信号S2を受けて状態検出回路15から出力さ
れるデータアクノリッジ信号S3（第６図（ｃ）：以下DT
ACK信号C3という）とによってデータ転送が行われる
（ステップ−1,−22,−３の繰り返し）。データ
転送回路３に予め設定された所定の数のデータ数（ワー
ド数）が転送されるとBGACK信号S1が立上がり（ステッ
プ）、該立ち上がりを受けてゲート信号SG1が立上が
って（ステップ）ゲートG1をOFFにするとともに、ビ
ットマップメモリ２へのアクセス要求信号S6（第６図
（ｆ）：以下ACC信号S6という）が発生していることを
条件にゲート信号SG2（第６図（ｅ）が立上がり（ステ
ップ−1,−２）ゲートG2がONになってデーターバス
が画像発生器１のために開放される。ゲートG2がONにな
ると、画像発生器１が描画処理を開始するとともに、所
定時間が経過するとアクセス要求確認信号S7（第６図
（ｇ）：以下ACCACK信号S7という）が立下がって（ステ
ップ）画像発生器１とビットマップメモリ２の間でデ
ータ転送が行われる。ゲートG2がONになって描画処理時
間T1が経過するとACC信号S6は立上がり（ステップ
）、画像発生器１は内部処理が移行するとともに、ゲ
ートG2をOFFにする（ステップ−１）し、更にACCACK
信号S7を立上げる（ステップ−２）。画像発生器１が
所定時間T2内部処理を行うと再びACC信号S6は立下が
り、再びゲートG2をONにするとともに、ACCACK信号S7を
立上げて（ステップ′−１、′−２、′）描画処
理に移行する。この後、画像発生器１は描画処理と内部
処理を繰り返してマイクロプロセッサ等によって指示さ
れたデータの数（例えば１ページのデータ数）だけ処理
し終えると、再びBGACK信号S1がアクチィブ（立下が
る）になって、上記ステップ−1,−2,−３のステ
ップを繰り返す。
のである。図示しないマイクロプロセッサ等の制御装置
から転送命令が出されるとデータ転送回路３が作動しバ
スグラントアクノリッジ信号S1（第６図（ａ）：以下BG
ACK信号S1という）が立下がり、データ転送回路３のた
めにデータバスが開放される。このBGACK信号S1は状態
検出回路15に入力され、該状態検出回路15が上記立下が
りを受けてデータ転送回路３のためにデータバスが開放
されたことを認識すると、ゲートコントロール回路11よ
り出力されるゲート信号SG1（第６図（ｄ））が立下が
ってゲートG1がONになる（ステップ）とともに、該BG
ACK信号S1を受けて状態検出回路15から出力されるアド
レスストローブ信号S2（第６図（ｂ）：以下AS信号S2と
いう）と該AS信号S2を受けて状態検出回路15から出力さ
れるデータアクノリッジ信号S3（第６図（ｃ）：以下DT
ACK信号C3という）とによってデータ転送が行われる
（ステップ−1,−22,−３の繰り返し）。データ
転送回路３に予め設定された所定の数のデータ数（ワー
ド数）が転送されるとBGACK信号S1が立上がり（ステッ
プ）、該立ち上がりを受けてゲート信号SG1が立上が
って（ステップ）ゲートG1をOFFにするとともに、ビ
ットマップメモリ２へのアクセス要求信号S6（第６図
（ｆ）：以下ACC信号S6という）が発生していることを
条件にゲート信号SG2（第６図（ｅ）が立上がり（ステ
ップ−1,−２）ゲートG2がONになってデーターバス
が画像発生器１のために開放される。ゲートG2がONにな
ると、画像発生器１が描画処理を開始するとともに、所
定時間が経過するとアクセス要求確認信号S7（第６図
（ｇ）：以下ACCACK信号S7という）が立下がって（ステ
ップ）画像発生器１とビットマップメモリ２の間でデ
ータ転送が行われる。ゲートG2がONになって描画処理時
間T1が経過するとACC信号S6は立上がり（ステップ
）、画像発生器１は内部処理が移行するとともに、ゲ
ートG2をOFFにする（ステップ−１）し、更にACCACK
信号S7を立上げる（ステップ−２）。画像発生器１が
所定時間T2内部処理を行うと再びACC信号S6は立下が
り、再びゲートG2をONにするとともに、ACCACK信号S7を
立上げて（ステップ′−１、′−２、′）描画処
理に移行する。この後、画像発生器１は描画処理と内部
処理を繰り返してマイクロプロセッサ等によって指示さ
れたデータの数（例えば１ページのデータ数）だけ処理
し終えると、再びBGACK信号S1がアクチィブ（立下が
る）になって、上記ステップ−1,−2,−３のステ
ップを繰り返す。
また、特開昭63−27890号には第10図、第11図に示す
装置が提案されている。すなわち、RAM143aに収納され
たコードデータが変換手段111で中間コード変換されたR
AM143bに収納され（図11、ステップAa,Ab,Ac）、イメー
ジ形成手段112によって、ビッドマップメモリ142にイメ
ージを書き込むようになっている（図11、ステップBa,B
b,Bc）。更に、このようにビットマップメモリ142に書
き込まれたイメージは信号転送手段113をによって記録
部122に転送するようになっている（図11、ステップCa,
Cb,Cc）。
装置が提案されている。すなわち、RAM143aに収納され
たコードデータが変換手段111で中間コード変換されたR
AM143bに収納され（図11、ステップAa,Ab,Ac）、イメー
ジ形成手段112によって、ビッドマップメモリ142にイメ
ージを書き込むようになっている（図11、ステップBa,B
b,Bc）。更に、このようにビットマップメモリ142に書
き込まれたイメージは信号転送手段113をによって記録
部122に転送するようになっている（図11、ステップCa,
Cb,Cc）。
この構成いおいて、上記RAM143aより中間コードがRAM
143bに収納されるステップは（図11、ステップAa,Ab,A
c）ビットマップメモリ142が介在しないので、図11に示
すように、前のサイクルの転送ステップCa,Cb,Ccと重ね
合わせることができ、全体として時間の短縮を図ること
ができることになる。
143bに収納されるステップは（図11、ステップAa,Ab,A
c）ビットマップメモリ142が介在しないので、図11に示
すように、前のサイクルの転送ステップCa,Cb,Ccと重ね
合わせることができ、全体として時間の短縮を図ること
ができることになる。
上記従来の構成及び、動作において、画像発生器１で
は第７図に示すように、例えば１ページ目を転送した後
２ページ目を画像発生器内で描画し、次に該２ページ目
を転送するようになっている。上記画像発生器１が作動
している時間T0は、上記したように、描画処理時間T1、
すなわち画像発生器１がビットマップメモリ２から読出
したデータに基づいて必要な画像データを作り、ゲート
G2を介してビットマップメモリ２に転送する時間と、内
部処理時間T2即ち、上記のようにビットマップメモリ２
から読出したデータに対して画像発生器１の内部でラス
ターオペレーション（画像編集処理）等を施す時間とを
繰り返している。上記内部処理時間T2の間はデータバス
は使用されておらず、従って上記内部処理時間T2の総合
計の時間が無駄な時間とし費やされていることになる。
は第７図に示すように、例えば１ページ目を転送した後
２ページ目を画像発生器内で描画し、次に該２ページ目
を転送するようになっている。上記画像発生器１が作動
している時間T0は、上記したように、描画処理時間T1、
すなわち画像発生器１がビットマップメモリ２から読出
したデータに基づいて必要な画像データを作り、ゲート
G2を介してビットマップメモリ２に転送する時間と、内
部処理時間T2即ち、上記のようにビットマップメモリ２
から読出したデータに対して画像発生器１の内部でラス
ターオペレーション（画像編集処理）等を施す時間とを
繰り返している。上記内部処理時間T2の間はデータバス
は使用されておらず、従って上記内部処理時間T2の総合
計の時間が無駄な時間とし費やされていることになる。
上記の事情は上記特開昭63−27890号公報に記載の構
成においても全く同じである。
成においても全く同じである。
すなわち、上記特開昭63−27890号公報に記載の構成
においても、中間コードを用いているために処理ははや
くなっていることが充分に考えられるが、そのこととは
関係なく、イメージ形成手段112とビットマップメモリ1
42とのデータのやり取りの段階（図11、ステップBa,Bb,
Bc）で図10の部分拡大図に示すように描画処理と、内部
処理を必要とする点は従来と全く変わりない。従って、
上記特開昭63−27890号においても内部処理時間T2の総
合計時間が無駄な時間として費やされていることには変
わりない。
においても、中間コードを用いているために処理ははや
くなっていることが充分に考えられるが、そのこととは
関係なく、イメージ形成手段112とビットマップメモリ1
42とのデータのやり取りの段階（図11、ステップBa,Bb,
Bc）で図10の部分拡大図に示すように描画処理と、内部
処理を必要とする点は従来と全く変わりない。従って、
上記特開昭63−27890号においても内部処理時間T2の総
合計時間が無駄な時間として費やされていることには変
わりない。
一方、単に画像発生器よりビットマップメモリへの画
像データの収納処理を早くするためには、例えば第８図
に示すような構成とすることができる。
像データの収納処理を早くするためには、例えば第８図
に示すような構成とすることができる。
第９図に示すタイムチャートとともに第８図の構成を
説明すると、画像発生器21よりの画像データを複数の領
域を持つ第２のビットマップメモリ22の各領域＃１〜＃
Ｎに順次書き込み、書き込み対象でない他の領域＃１〜
＃Ｎよりデータ転送回路23によって第１のビットマップ
メモリ24に収納する構成である。
説明すると、画像発生器21よりの画像データを複数の領
域を持つ第２のビットマップメモリ22の各領域＃１〜＃
Ｎに順次書き込み、書き込み対象でない他の領域＃１〜
＃Ｎよりデータ転送回路23によって第１のビットマップ
メモリ24に収納する構成である。
しかしながら画像発生器21の動作は画像データを上記
第２のビットマップメモリ22に収納する描画処理と、画
像発生器21の内部だけの処理である画像編集を主体とす
る内部処理とよりなるが、上記の構成は画像発生器21の
動作全体（描画処理＋内部処理）とデータ転送回路23に
よる転送処理とを並行させようとするものであり、画像
データの第１のビットマップメモリ24への書き込み速度
は早くなるが、その間に第２のビットマップメモリ22と
データ転送回路23を必要とする構成となり、コスト高と
なる。
第２のビットマップメモリ22に収納する描画処理と、画
像発生器21の内部だけの処理である画像編集を主体とす
る内部処理とよりなるが、上記の構成は画像発生器21の
動作全体（描画処理＋内部処理）とデータ転送回路23に
よる転送処理とを並行させようとするものであり、画像
データの第１のビットマップメモリ24への書き込み速度
は早くなるが、その間に第２のビットマップメモリ22と
データ転送回路23を必要とする構成となり、コスト高と
なる。
本発明は上記従来の事情に鑑みて提案されたものであ
って、内部処理時にもビットマップメモリからプリンタ
へのデータ転送ができるようにして効率のよいデータ転
送を行うとともに、安価に上記データ転送することがで
きる方法と装置を提供することを目的とするものであ
る。
って、内部処理時にもビットマップメモリからプリンタ
へのデータ転送ができるようにして効率のよいデータ転
送を行うとともに、安価に上記データ転送することがで
きる方法と装置を提供することを目的とするものであ
る。
本発明は上記目的を達成するために以下の手段を採用
している。すなわち、画像発生器で、画像データをビッ
トマップメモリ２に収納する描画処理と画像の編集を行
う内部処理とを交互に行うとともに、上記ビットマップ
メモリ２に収納された画像データを、データ転送回路３
にて上記ビットマップメモリ２からプリンタに転送処理
するデータ転送方法において、上記転送処理中に該転送
処理を所定時間中断して上記画像発生器での描画処理を
行わせ、上記所定時間後に、転送処理を再開させるとと
もに画像発生器での内部処理を並行して行うことを特徴
としている。
している。すなわち、画像発生器で、画像データをビッ
トマップメモリ２に収納する描画処理と画像の編集を行
う内部処理とを交互に行うとともに、上記ビットマップ
メモリ２に収納された画像データを、データ転送回路３
にて上記ビットマップメモリ２からプリンタに転送処理
するデータ転送方法において、上記転送処理中に該転送
処理を所定時間中断して上記画像発生器での描画処理を
行わせ、上記所定時間後に、転送処理を再開させるとと
もに画像発生器での内部処理を並行して行うことを特徴
としている。
上記転送処理は、プリンタへの転送ワード数が所定数
になるごとに、上記所定時間中断するようにする。
になるごとに、上記所定時間中断するようにする。
上記の方法を実施する装置は以下のように考えられ
る。すなわち、図１に示すように、画像発生器１で、画
像データをビットマップメモリ２に収納する描画処理と
画像の編集を行う内部処理とを交互に行うとともに、上
記ビットマップメモリ２に収納された画像データを、デ
ータ転送回路３にて上記ビットマップメモリ２からプリ
ンタに転送処理するプリンタへのデータ転送装置におい
て、上記データ転送回路３による転送データ数を計数す
る転送中断カウンタと、上記転送中断カウンタが、所定
数を計数したときにビットマップメモリ２とデータ転送
回路３との間のゲートをオフにし、上記画像発生器１と
ビットマップメモリ２との間のゲートをオンにするとと
もに、該描画処理の開始から所定時間経過後にビットマ
ップメモリ２とデータ転送回路３との間のゲートをオン
にし、上記画像発生器１とビットマップメモリ２との間
のゲートをオフにするゲートコントロール回路11と、画
像発生器１とビットマップメモリ２との間のゲートがオ
ンになったときに画像発生器１に描画処理を指示し、上
記所定時間経過後に画像発生器１に内部処理を指示する
中断コントロール14とを備えた構成とする。
る。すなわち、図１に示すように、画像発生器１で、画
像データをビットマップメモリ２に収納する描画処理と
画像の編集を行う内部処理とを交互に行うとともに、上
記ビットマップメモリ２に収納された画像データを、デ
ータ転送回路３にて上記ビットマップメモリ２からプリ
ンタに転送処理するプリンタへのデータ転送装置におい
て、上記データ転送回路３による転送データ数を計数す
る転送中断カウンタと、上記転送中断カウンタが、所定
数を計数したときにビットマップメモリ２とデータ転送
回路３との間のゲートをオフにし、上記画像発生器１と
ビットマップメモリ２との間のゲートをオンにするとと
もに、該描画処理の開始から所定時間経過後にビットマ
ップメモリ２とデータ転送回路３との間のゲートをオン
にし、上記画像発生器１とビットマップメモリ２との間
のゲートをオフにするゲートコントロール回路11と、画
像発生器１とビットマップメモリ２との間のゲートがオ
ンになったときに画像発生器１に描画処理を指示し、上
記所定時間経過後に画像発生器１に内部処理を指示する
中断コントロール14とを備えた構成とする。
第１図に示すようにプリンタへのデータ転送を一旦中
断して、画像発生器１に描画処理させ（ステップα）所
定の時間経過して内部処理に移行させる（第１図破線
部）と同時に上記データ転送の中断を解除（ステップ
β）すると、その後画像発生器１での内部処理とビット
マップメモリ２からプリンタ４へのデータ転送が並行し
て行われることになる。
断して、画像発生器１に描画処理させ（ステップα）所
定の時間経過して内部処理に移行させる（第１図破線
部）と同時に上記データ転送の中断を解除（ステップ
β）すると、その後画像発生器１での内部処理とビット
マップメモリ２からプリンタ４へのデータ転送が並行し
て行われることになる。
第２図はこの発明を実施する装置の概要を示すブロッ
ク図である。画像発生器１からの画像データがゲートG1
を介してビットマップメモリ２に一旦収納され、ゲート
G2とデータ転送回路３を介してプリンタ４に転送される
点は従来と同じである。制御部10は上記２つのゲート
G1、G2のON、OFFを制御すると同時に、データ転送回路
３のデータ転送動作の中断と再開の制御をも行うように
なっている。
ク図である。画像発生器１からの画像データがゲートG1
を介してビットマップメモリ２に一旦収納され、ゲート
G2とデータ転送回路３を介してプリンタ４に転送される
点は従来と同じである。制御部10は上記２つのゲート
G1、G2のON、OFFを制御すると同時に、データ転送回路
３のデータ転送動作の中断と再開の制御をも行うように
なっている。
第３図は上記制御部10を更に詳しく表したブロック回
路図であり、第４図はタイミングチャートである。以下
上記した従来例と共通する名称には同一の符号を付して
説明する。
路図であり、第４図はタイミングチャートである。以下
上記した従来例と共通する名称には同一の符号を付して
説明する。
図示しないマイクロプロセッサ等により、転送指令が
出されたビットマップメモリ２からプリンタ４へのデー
タ転送が可能になったとき、AS信号S2とDTACK信号S3と
でデータ転送を行う（ステップ−1,，）が、これ
は従来（第６図ステップ−1,−2,−３）と同じで
ある。但し、DTACK信号S3及びACCACKは後述するゲート
コントロール回路11の出力を受けて、中断コントロール
回路14で作られている。
出されたビットマップメモリ２からプリンタ４へのデー
タ転送が可能になったとき、AS信号S2とDTACK信号S3と
でデータ転送を行う（ステップ−1,，）が、これ
は従来（第６図ステップ−1,−2,−３）と同じで
ある。但し、DTACK信号S3及びACCACKは後述するゲート
コントロール回路11の出力を受けて、中断コントロール
回路14で作られている。
データ転送回路３からBGACK信号S1（第４図（ａ））
が立下がると、該立下がりを受けて制御部10を構成する
転送中断カウンタ12を介してゲートコントロル回路11よ
り出力されるゲート信号SG1が立下がり（ステップ−
２）、ゲートG1をONにしてデータバスをデータ転送回路
３に開放する。また、上記（ステップ−1,，）を
経てAS信号S2（第４図（ｂ））が中断コントロール回路
14から発生するDTACK信号S3（第４図（ｃ））を利用し
て立上がるごとに転送中断カウンタ12の計数値を１つづ
つ増加していく。この転送中断カウンタ12には所定数ｎ
がプリセットされており、データ転送回路３を画像デー
タが上記所定数ｎ（所定ワード数ｎ）通過するとクリア
され、再び、上記所定数ｎがプリセットされる。該転送
中断カウンタ12のカウント信号はゲートコントロール回
路11に入力されており、転送中断カウンタ12が所定数ｎ
をカウントすると、該ゲートコントロール回路11の指示
に従って、中断コントローラ14がDTACK信号S3を立上げ
たままの状態（ステップ）とし、データ転送回路３を
待機状態にする。また、同時にゲートコントロール回路
11がゲート信号SG1（第４図（ｄ））を立上げて（ステ
ップ）ゲートG1をOFFにし、ビットマップメモリ２に
アクセス要求が出されている（画像発生器１からACC信
号S6が出力され、状態検出器13で該ACC信号S6を記憶し
ている）ことを条件として、ゲート信号SG2（第４図
（ｅ））を立下げ（ステップ−1,−２）てゲートG2
をONにする。上記のようにゲートG2がONになるとデータ
バスは画像発生器１に開放され、画像発生器１で描画処
理が開始される。画像発生器１がビットマップメモリ２
へのアクセスを完了すると、ACCACK信号S7が立下がる
（ステップ）。ゲートG2がONになってから、所定時間
T1描画処理が行われるとACCACK信号が立下がっているこ
とを条件にACC信号S6（第４図（ｆ））が立上がり（ス
テップ）、このACC信号S6の立上がりを受けて画像発
生器１は内部処理に移行すると同時に、ゲートG1がON
（ステップ）、ゲートG2がOFF（ステップ）になる
とともに、ACCACK信号S7（第４図（ｇ））が立上がる。
更に、上記ACC信号S6の立上がりを受けて上記データ転
送回路３の待機状態を解除（ステップ）し、再びデー
タバスがデータ転送回路３に開放されてデータ転送が再
開される。これによって、内部処理時間T2の一部とデー
タ転送時間の一部が重なることになり、２つの処理が並
行して行われることになる。上記のようにデータ転送回
路３の待機状態が解除されると、AS信号S2が立上がり
（ステップ′）（前記ステップと同じ）前記のよう
にワード数ｎがプリセットされた転送中断カウンタ12が
再び計数を開始して上記ステップ……が繰り返さ
れる。データ転送回路３には予め１回の転送時間Ｔに転
送されるべきワード数Ｍ（Ｍ＝Pn:Pは整数）が設定され
ており、転送データ数がＭを数え終わったとき、すなわ
ちＰ回目（この場合２回）の中断処理が終たったとき
（ステップ）、AS信号S2の立上がり（ステップ）を
利用してゲートG1をOFFにし、ゲートG2をON（ステップ
，にする。またDTACK信号S3を立上げたままの状態
にして（ステップ）、データ転送回路15を待機状態に
する。更に上記AS信号S2の立上がりを受けてBGACK信号S
1も立上がり、データバスは画像発生器１に開放され、
従来と同様描画処理と内部処理が繰返し行われる状態を
形成する。しかしながらここでは上記のようにプリンタ
４へのデータ転送中に何回かの描画処理と内部処理が行
われているので、画像発生器１で処理すへきデータ（次
のページのデータ）の数はそれだけ少なくなっているの
で、画像発生器１にデータバスを開放する時間はそれだ
け短くなる。
が立下がると、該立下がりを受けて制御部10を構成する
転送中断カウンタ12を介してゲートコントロル回路11よ
り出力されるゲート信号SG1が立下がり（ステップ−
２）、ゲートG1をONにしてデータバスをデータ転送回路
３に開放する。また、上記（ステップ−1,，）を
経てAS信号S2（第４図（ｂ））が中断コントロール回路
14から発生するDTACK信号S3（第４図（ｃ））を利用し
て立上がるごとに転送中断カウンタ12の計数値を１つづ
つ増加していく。この転送中断カウンタ12には所定数ｎ
がプリセットされており、データ転送回路３を画像デー
タが上記所定数ｎ（所定ワード数ｎ）通過するとクリア
され、再び、上記所定数ｎがプリセットされる。該転送
中断カウンタ12のカウント信号はゲートコントロール回
路11に入力されており、転送中断カウンタ12が所定数ｎ
をカウントすると、該ゲートコントロール回路11の指示
に従って、中断コントローラ14がDTACK信号S3を立上げ
たままの状態（ステップ）とし、データ転送回路３を
待機状態にする。また、同時にゲートコントロール回路
11がゲート信号SG1（第４図（ｄ））を立上げて（ステ
ップ）ゲートG1をOFFにし、ビットマップメモリ２に
アクセス要求が出されている（画像発生器１からACC信
号S6が出力され、状態検出器13で該ACC信号S6を記憶し
ている）ことを条件として、ゲート信号SG2（第４図
（ｅ））を立下げ（ステップ−1,−２）てゲートG2
をONにする。上記のようにゲートG2がONになるとデータ
バスは画像発生器１に開放され、画像発生器１で描画処
理が開始される。画像発生器１がビットマップメモリ２
へのアクセスを完了すると、ACCACK信号S7が立下がる
（ステップ）。ゲートG2がONになってから、所定時間
T1描画処理が行われるとACCACK信号が立下がっているこ
とを条件にACC信号S6（第４図（ｆ））が立上がり（ス
テップ）、このACC信号S6の立上がりを受けて画像発
生器１は内部処理に移行すると同時に、ゲートG1がON
（ステップ）、ゲートG2がOFF（ステップ）になる
とともに、ACCACK信号S7（第４図（ｇ））が立上がる。
更に、上記ACC信号S6の立上がりを受けて上記データ転
送回路３の待機状態を解除（ステップ）し、再びデー
タバスがデータ転送回路３に開放されてデータ転送が再
開される。これによって、内部処理時間T2の一部とデー
タ転送時間の一部が重なることになり、２つの処理が並
行して行われることになる。上記のようにデータ転送回
路３の待機状態が解除されると、AS信号S2が立上がり
（ステップ′）（前記ステップと同じ）前記のよう
にワード数ｎがプリセットされた転送中断カウンタ12が
再び計数を開始して上記ステップ……が繰り返さ
れる。データ転送回路３には予め１回の転送時間Ｔに転
送されるべきワード数Ｍ（Ｍ＝Pn:Pは整数）が設定され
ており、転送データ数がＭを数え終わったとき、すなわ
ちＰ回目（この場合２回）の中断処理が終たったとき
（ステップ）、AS信号S2の立上がり（ステップ）を
利用してゲートG1をOFFにし、ゲートG2をON（ステップ
，にする。またDTACK信号S3を立上げたままの状態
にして（ステップ）、データ転送回路15を待機状態に
する。更に上記AS信号S2の立上がりを受けてBGACK信号S
1も立上がり、データバスは画像発生器１に開放され、
従来と同様描画処理と内部処理が繰返し行われる状態を
形成する。しかしながらここでは上記のようにプリンタ
４へのデータ転送中に何回かの描画処理と内部処理が行
われているので、画像発生器１で処理すへきデータ（次
のページのデータ）の数はそれだけ少なくなっているの
で、画像発生器１にデータバスを開放する時間はそれだ
け短くなる。
上記のように、データバスは画像発生器１に開放され
てビットマップメモリ２に次のページの画像データが収
納されると、再び、上記ステップに移行し、ステップ
に至って再びこの発明が実施例されることになる。
てビットマップメモリ２に次のページの画像データが収
納されると、再び、上記ステップに移行し、ステップ
に至って再びこの発明が実施例されることになる。
以上、中断処理が２回の場合に付いて説明したが、２
回以上であってもよいことは勿論である。
回以上であってもよいことは勿論である。
以上説明したようにこの発明はビットマップメモリか
らプリンタへのデータ転送中に、該転送を一旦中断し、
画像発生器を作動させ該画像発生器の描画処理に続く、
内部処理の開始と同時にデータ転送を再開するようにし
ているので、簡単で安価な構成で、データ転送中の内部
処理時間の総合計だけ画像発生器にデータバースを占有
させる時間を短くすることができる効果がある。
らプリンタへのデータ転送中に、該転送を一旦中断し、
画像発生器を作動させ該画像発生器の描画処理に続く、
内部処理の開始と同時にデータ転送を再開するようにし
ているので、簡単で安価な構成で、データ転送中の内部
処理時間の総合計だけ画像発生器にデータバースを占有
させる時間を短くすることができる効果がある。
【図面の簡単な説明】 第１図はこの発明の原理説明図、第２図はこの発明を実
施する装置の基本構成を示すブロック図、第３図はこの
発明の一実施例の構成を示すブロック図、第４図は第３
図のブロック図のタイミングチャート、第５図は従来例
のブロック図、第６図はそのタミングチャート、第７図
は従来の方法の説明、第８図は別の従来例のブロック
図、第９図は第８図のタイムチャート、第10図は更に別
の従来例のブロック図、第11図はそのタイムチャートで
ある。 図中、 １……画像発生器、 ２……ビットマップメモリ、 ４……プリンタ。
施する装置の基本構成を示すブロック図、第３図はこの
発明の一実施例の構成を示すブロック図、第４図は第３
図のブロック図のタイミングチャート、第５図は従来例
のブロック図、第６図はそのタミングチャート、第７図
は従来の方法の説明、第８図は別の従来例のブロック
図、第９図は第８図のタイムチャート、第10図は更に別
の従来例のブロック図、第11図はそのタイムチャートで
ある。 図中、 １……画像発生器、 ２……ビットマップメモリ、 ４……プリンタ。
Claims (3)
- 【請求項１】画像発生器で、画像データをビットマップ
メモリに収納する描画処理と画像の編集を行う内部処理
とを交互に行うとともに、上記ビットマップメモリに収
納された画像データを、データ転送回路にて上記ビット
マップメモリからプリンタに転送処理するデータ転送方
法において、 上記転送処理中に該転送処理を所定時間中断して上記画
像発生器での描画処理を行わせ、上記所定時間後に、転
送処理を再開させるとともに画像発生器での内部処理を
並行して行うことを特徴とするプリンタへのデータ転送
方法。 - 【請求項２】プリンタへの転送ワード数が所定数になる
ごとに、転送処理を上記所定時間中断する請求項１に記
載のプリンタへのデータ転送方法。 - 【請求項３】画像発生器で、画像データをビットマップ
メモリに収納する描画処理と画像の編集を行う内部処理
とを交互に行うとともに、上記ビットマップメモリに収
納された画像データを、データ転送回路にて上記ビット
マップメモリからプリンタに転送処理するプリンタへの
データ転送装置において、 上記データ転送回路による転送データ数を計数する転送
中断カウンタと、 上記転送中断カウンタが、所定数を計数したときにビッ
トマップメモリとデータ転送回路との間のゲートをオフ
にし、上記画像発生器とビットマップメモリとの間のゲ
ートをオンにするとともに、該描画処理の開始から所定
時間経過後にビットマップメモリとデータ転送回路との
間のゲートをオンにし、上記画像発生器とビットマップ
メモリとの間のゲートをオフにするゲートコントロール
回路と、 画像発生器とビットマップメモリとの間のゲートがオン
になったときに画像発生器に描画処理を指示し、上記所
定時間経過後に画像発生器に内部処理を指示する中断コ
ントロール とを備えたことを特徴とするプリンタへのデータ転送装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63222669A JPH0822009B2 (ja) | 1988-09-05 | 1988-09-05 | プリンタへのデータ転送方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63222669A JPH0822009B2 (ja) | 1988-09-05 | 1988-09-05 | プリンタへのデータ転送方法および装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0269069A JPH0269069A (ja) | 1990-03-08 |
| JPH0822009B2 true JPH0822009B2 (ja) | 1996-03-04 |
Family
ID=16786072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63222669A Expired - Fee Related JPH0822009B2 (ja) | 1988-09-05 | 1988-09-05 | プリンタへのデータ転送方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0822009B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2884407B2 (ja) * | 1986-07-22 | 1999-04-19 | 富士ゼロックス株式会社 | 画像処理装置 |
| JP2533605B2 (ja) * | 1988-03-22 | 1996-09-11 | 株式会社日立製作所 | 文字図形描画装置 |
-
1988
- 1988-09-05 JP JP63222669A patent/JPH0822009B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0269069A (ja) | 1990-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5809517A (en) | Detachable memory apparatus capable of varying number of wait states for access based on stored timing information | |
| EP0432575A2 (en) | Data processor having wait state control unit | |
| EP0053360B1 (en) | Information processing apparatus with data transfer between external memories | |
| US4133043A (en) | Shift register type memory | |
| JPH0822009B2 (ja) | プリンタへのデータ転送方法および装置 | |
| EP0077835A1 (en) | Data exchanging method and device | |
| JPH0526235B2 (ja) | ||
| US4881169A (en) | Apparatus for controlling peripheral equipment | |
| JPS61177564A (ja) | 共有記憶装置 | |
| JPH0340417B2 (ja) | ||
| JP3300016B2 (ja) | 通信インターフェイス及び記録装置及び通信制御方法 | |
| JP2691560B2 (ja) | Ｄ−ｒａｍのリフレッシュ制御方式 | |
| JPS6214868B2 (ja) | ||
| JP3230489B2 (ja) | メモリ制御回路 | |
| JP2884620B2 (ja) | ディジタル画像処理装置 | |
| JPS6119072B2 (ja) | ||
| JPS6055433A (ja) | フロッピ−ディスクコントロ−ル装置 | |
| JPH0245274B2 (ja) | ||
| JPH06111568A (ja) | 画像メモリ装置 | |
| JPH11167519A (ja) | メモリリフレッシュ制御回路、メモリ、メモリモジュー ル、デジタル装置 | |
| JPS59189433A (ja) | ダイレクトメモリアクセスによるデ−タ消去方式 | |
| JPS61120396A (ja) | マイクロ・プロセッサ | |
| JPH07182272A (ja) | Ｄｍａコントローラ回路 | |
| JPH0553982A (ja) | メモリ制御回路 | |
| JPH02310749A (ja) | キャッシュ・メインメモリ制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |