JPH08213511A - 金属膜、混成集積回路基板及び混成集積回路基板の成形方法と製造方法及び混成集積回路基板用導体の製造方法 - Google Patents

金属膜、混成集積回路基板及び混成集積回路基板の成形方法と製造方法及び混成集積回路基板用導体の製造方法

Info

Publication number
JPH08213511A
JPH08213511A JP4408795A JP4408795A JPH08213511A JP H08213511 A JPH08213511 A JP H08213511A JP 4408795 A JP4408795 A JP 4408795A JP 4408795 A JP4408795 A JP 4408795A JP H08213511 A JPH08213511 A JP H08213511A
Authority
JP
Japan
Prior art keywords
layer
metal film
integrated circuit
hybrid integrated
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4408795A
Other languages
English (en)
Inventor
Makoto Fukuda
誠 福田
Takeshi Shimizu
剛 清水
Masayoshi Tadano
政義 多々納
Yukio Uchida
幸夫 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denka Co Ltd
Original Assignee
Denki Kagaku Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denki Kagaku Kogyo KK filed Critical Denki Kagaku Kogyo KK
Priority to JP4408795A priority Critical patent/JPH08213511A/ja
Publication of JPH08213511A publication Critical patent/JPH08213511A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate

Landscapes

  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【目的】 高密度実装可能な、しかもワイヤーボンディ
ング性に優れる混成集積回路基板を提供できることを目
的とする。 【構成】 最外層の少なくとも一層がAlであり、Cu
とAlが交互に積層された金属膜であって、最外層のA
l層の少なくとも一層の表面にAl酸化層を有すること
を特徴とする。またAl酸化層の少なくとも一層の厚さ
が0.1μm以上2μm以下であることを特徴とする。
さらに、最外層のAl層の少なくとも一層の厚みが、
0.5μm以上40μm以下であることを特徴とする。
上記金属膜からなり、最小導体幅及び最小導体間隔が4
00μm未満であることを特徴とする。混成集積回路基
板の製造方法であって、最外層にAl酸化層を有する回
路導体を形成した後、ワイヤーボンディング工程前にA
l酸化層を除去することを特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、アルミニウム(Al)
層と銅(Cu)層からなる金属膜と該金属膜を用いて高
密度実装性に優れ、しかもワイヤーボンディング性に優
れる混成集積回路基板並びに該混成集積回路基板の成形
方法に関する。
【0002】
【従来の技術】抵抗やコンデンサ、インダクタンス等の
電気部品チップや半導体、IC、LSI、VLSI等を
搭載した混成配線回路基板においては、近年の軽薄短小
時代に即して、一層の高集積化、高密度実装化が要求さ
れている。かかるより高密度の実装を達成するために、
各部品を接続して機能する回路、特に回路導体は、より
小さな導体幅、導体間隔を持つことが要求される。しか
し、単に導体幅、導体間隔のみを小さくしようとする
と、回路導体の断面積が小さくなり抵抗値も増加するの
で、回路導体に流れる電流による熱発生が大きくなって
しまう。その結果、混成集積回路基板自体の温度が高ま
り、回路部品が誤動作を起こしたり、寿命が短くなると
いう問題が発生する。そのため、導体の厚みを厚くしな
がら、導体幅及び導体間隔を小さくすることが試みられ
てきたが、エッチング速度の速度制御が容易でない等の
理由から、400μm未満の小さな導体幅或いは導体間
隔を有する混成集積回路を得ることはできなかった。
【0003】さらに、高密度実装化に関しては、回路導
体と半導体素子等の部品をAlリード線(以下、単にワ
イヤーという。)を介し、超音波にて溶融接続するワイ
ヤーボンディング法が公知であるが、ワイヤーボンディ
ングをより厚い回路導体の厚みで、しかもより小さな導
体幅、導体間隔を有する回路導体について、安定して、
確実に達成できるようにすることが重要である。従来、
ワイヤーボンディングでは、ワイヤーと回路導体との接
続が密接になるように、配線パターンの回路が形成され
たCu層上に、貴金属メッキもしくはNi等の卑金属メ
ッキを施すか、またはCu層上にAl片等のワイヤーボ
ンディングが可能な金属片を接合する必要があった。し
かし、貴金属メッキやNiメッキは高価であるだけでな
く、均一なメッキ面を得ることが難しく、ワイヤーボン
ディング性能は不安定であり、また金属片を接合する方
法では金属片の数が多いと、回路形成作業が煩雑になる
という問題があった。
【0004】また、ワイヤーボンディングに優れる回路
導体を提供する方法が、特開昭58ー48432号公報
に開示されている。この技術によれば、金属基板上に絶
縁物層、アルミニウムー銅クラッド箔を順に積層して一
体化してなる積層物において、アルミニウムー銅クラッ
ド箔をエッチングして配線回路を形成させ、さらにエッ
チングしてアルミニウム回路を形成させ、該アルミニウ
ム回路と半導体とを超音波振動法によりアルミニウムリ
ード線で固着させる混成集積回路の製法が開示されてい
る。これにより、高分子樹脂絶縁層を有する銅箔回路で
は絶縁層が低ヤング率であるためワイヤーボンディング
を行えば、超音波がにげる現象を防止でき、ボンディン
グ条件も向上するという効果を奏している。
【0005】
【発明が解決しようとしている課題】しかし、上記の回
路形成法に従って、Cu層を厚くしたAlとCuとの複
層金属膜を用いて回路形成する場合、回路導体のエッチ
ング時間の増加に伴い、Al層部もエッチング液と接触
しているので同時にエッチングされ、その結果、得られ
たAl回路において、優れたAlワイヤーボンディング
性が失われるという問題が発生する。これに対し、Al
層部の厚みを増加することで、エッチング液からのエッ
チングを抑えようとすると、次に続くAl回路をアルカ
リエッチングで形成する際に、サイドエッチングが激し
くなり、高密度実装に適したAl回路を形成することが
困難になるという問題があった。
【0006】即ち、配線パターンの回路導体の導体幅、
導体間隔を小さくするためにはAl回路をできるだけ薄
いことが望ましいが、一方ワイヤーボンディング性に優
れるためにはAl回路が厚いほうが望ましいという相反
する関係がある。本発明はこれらの問題を解決するため
鋭意検討した結果、本願発明に開示する金属膜を用い、
また形成方法に従う時に、導体幅、導体間隔が400μ
m未満で、高密度実装可能な、しかもワイヤーボンディ
ング性に優れる混成集積回路基板を提供できることを見
いだしたのである。
【0007】
【課題を解決するための手段】本発明は、上記問題点を
解決するために、最外層の少なくとも一層がAlであ
り、CuとAlが交互に積層された金属膜であって、該
最外層のAl層の少なくとも一層の表面にAl酸化層を
有することを特徴とする混成集積回路用金属膜であり、
より具体的には、上記Al酸化層の少なくとも一層の厚
さが0.1μm以上2μm以下であることを特徴とし、
また上記最外層のAl層の少なくとも一層の厚みが、
0.5μm以上40μm以下である混成集積回路に用い
られる金属膜を提供するものである。かかる構成によ
り、本金属膜はAl酸化層のエッチング耐性による2段
階のエッチングにもサイドエッチングに耐え、回路導体
による回路パターンを正確に且つ安定に取り出すことが
できる。
【0008】また、本発明によれば、最小導体幅及び最
小導体間隔が400μm未満であることを特徴とする混
成集積回路基板、及び最外層にAl酸化層を有する回路
導体を形成した後、ワイヤーボンディング工程前にAl
酸化層を除去することを特徴とする混成集積回路基板の
製造方法を提供するものである。上記金属膜のエッチン
グ特性により、最小導体幅及び最小導体間隔が400μ
m未満であっても、超音波振動法等によるワイヤーボン
ディングの際に確実な固着が実施できることがわかっ
た。
【0009】以下、具体的に本願発明について、図を参
照しつつ説明する。
【0010】図1乃至図4は、本発明による金属膜の一
例を示す断面図であり、図5は図1に例示の金属膜を用
いた混成集積回路基板の回路形成前の状況(以下、母板
という)を示す断面図である。さらに、図8は、図5を
経て作られる混成集積回路基板の一例を示す断面図であ
る。また、図9は本発明による混成集積回路基板の他の
一例を示す断面図である。
【0011】本発明による金属膜は、Cu層とAl層が
交互に積層され、最外層の少なくとも一層がAl層であ
る構造を有するもののうち、最外層のAl層の少なくと
も一層の表面にAl酸化層を有するものである。Cu層
とAl層の層数については、図2に例示したようにおの
おの一層づつの場合であっても、また、図1、図3及び
図4に例示したように、Cu層及びAl層のそれぞれが
複数層であってもよい。また、本発明の金属膜を構成す
るCu、Alについては、電気抵抗の小さな高純度のも
のが好ましく、少なくとも99%以上の純度であれば良
いが、それぞれを主成分とする合金をも用いることがで
きる。また、本発明はCuとAlの組合せについてのも
ので、他の組合せについては金属膜の形成手段やコスト
の面で推奨できない。また、金属膜とは金属箔をも含む
薄い金属のフィルム形状のもので、基板の上に印刷、メ
ッキ、、スプレー、蒸着やプラズマスパッタリング等で
形成しても、延ばして平たくしたものでもよい。
【0012】以下、図1をもって、さらに詳細に説明す
る。図1において、3はCu膜で、圧延、展延、展伸し
た厚さ9〜1000μmが好ましく、薄すぎれば抵抗値
が増加して回路導体として熱を発生し、厚すぎれば所定
の導体幅を得るためのエッチング時間がかかりすぎる。
また、20,20’はAl層で、Cu膜にメッキ、蒸
着、スパッタリング法により積層する。さらに1,1’
はAl酸化層で、Al層20,20’表面に陽極酸化法
や大気中での熱処理酸化法等で積層する。また、混成集
積回路基板用としては、図1で、下方のAl酸化層1’
面がベース基板に面するものと仮定する。
【0013】最外層のAl層20,20’の表面にある
Al酸化層1,1’の少なくとも一層1の厚さは、0.
1μm以上2.0μm以下である。最外層Al層20の
表面にAl酸化層1を存在させれば、導体回路形成時の
エッチングにおいて、最外層のAl層20がエッチング
されにくくなるので、サイドエッチング等の不良発生を
防止できる。しかし、一方でAl酸化層1があまりにも
厚くなると、ワイヤーボンディング性が不良となる。本
発明者らは、エッチングを行なうときにはAl酸化層1
を存在させ、しかもワイヤーボンディングを行う時には
Al酸化層1を存在させなければ、本発明の当初目的が
達成できると考え、実験的に検討を重ね、本発明に至っ
たものである。
【0014】また、図2において、3はCu膜で、ベー
ス基板に積層する場合は蒸着、溶融精製、電解、陰イオ
ン交換精製法により、膜単体としては上記圧延、展伸等
により形成する。また、20はAl層で、例えば三層電
解法、偏析法、帯溶融法等や電気メッキ、真空蒸着等に
より、Cu膜3上に積層する。さらに1はAl酸化層
で、硫酸系陽極酸化処理により形成する。
【0015】また、図3において、3はCu膜で、2は
Al膜であり、例えば下層のCu膜3にメッキ、蒸着等
でAl膜2を形成し、その上にCu膜3をメッキ、蒸着
等で形成する。20は同じくAl膜で、上層のCu膜3
の上にメッキ、蒸着等で形成する。あるいは、下層のC
u膜3にメッキ、蒸着等でAl膜2を形成して複合層を
得て、更にこの複合層を2層積層し、圧延、接合するこ
とによっても得ることができる。ここで、1はAl酸化
層で、陽極酸化法等でAl膜20上に形成する。図3に
示す金属膜をベース基板上に形成する場合は、ベース基
板上に順次、溶融浸せきメッキや金属溶射メッキして行
き、Al酸化層で陽極酸化法等を適用する。又はベース
基板上に順次蒸着してもよい。
【0016】図4においては、Cu層が2層でAl層が
3層の例を示したもので、20,20’はAl層、2も
同様にAl層、3はCu層、1はAl酸化層であり、形
成方法は図3の方法と同じでよい。また、ベース基板上
に積層する場合においても同様である。
【0017】上記図2〜図4においても、図1と同様
に、最外層のAl層20,20’の表面にあるAl酸化
層1,1’の少なくとも一層1の厚さは、0.1μm以
上2.0μm以下で、最外層Al層20の表面にAl酸
化層1を存在させれば、導体回路形成時のエッチングに
おいて、最外層のAl層20がエッチングされにくくな
るので、サイドエッチング等の不良発生を防止できる。
一方で、Al酸化層1があまりにも厚くなると、ワイヤ
ーボンディング性が不良となる。
【0018】上述の金属膜の内、図1に示す金属膜を例
にベース基板上に積層した混成集積回路基板の例を図5
に示す。図において、5はAl板、Fe板などのベース
基板としての金属板で、4は絶縁物としての樹脂で、金
属板5上に溶融固着又は接着固着する。1,1’は図1
で説明したようにAl酸化層で、20,20’はAl
層、3はCu層である。また、ベース基板としては、ア
ルミナ、ベリリア、ステアサイト、チタン酸バリウム等
のセラミック、あるいはポリイミド、ガラスーエポキ
シ、紙ーフェノール等の樹脂あるいは複合材でもよく、
耐性、強度が維持できればこれらのセラミック、樹脂あ
るいは複合材に直接金属膜を形成してもよい。
【0019】図6は、上記Al酸化層1の厚みに対する
回路導体のエッチング特性を示すグラフである。図6に
例示するように、サイドエッチング等を起こさずに良好
な導体回路がえられるAl酸化層1の厚みは、0.1μ
m以上であれば良い。また、混成集積回路基板のワイヤ
ーボンディングを施すに当たり、回路導体の洗浄を目的
に、アルカリ脱脂またはバフ研磨を施すのが一般的であ
るが、この洗浄操作を積極的に行なうことで、回路導体
の表面のAl酸化層部分の数μmの部分を安定に除去す
ることができる。Al酸化層1の厚さの上限について
は、上記の操作によって除かれる厚み以内であることが
好ましい。2μmを越える場合には、Al酸化層1の除
去に余計な手間と費用が掛かり、得策ではない。
【0020】最外層のAl層20,20’の表面にある
Al酸化層1,1’の一方のAl酸化層1’の存在は、
特に必須のものではないが、Cu層3に対して対象的に
積層して金属膜及びAl酸化層を形成し、そのままベー
ス基板に絶縁物層を介して接合するために好都合であ
り、特に、硫酸系陽極酸化法では、硫酸系液剤に浸析し
て積層するので、一方のAl酸化層1’を除去する工程
が不要となる。
【0021】また、上記金属膜中、最外層のAl層2
0,20’のうち少なくとも一層20の厚みは0.5μ
m以上40μm以下である。最外層のAl層20は、ワ
イヤーボンディングをする時にワイヤーと直接的に接合
されるので重要である。最外層のAl層20の厚みが
0.5μm未満の場合には、回路導体を形成するエッチ
ングの際にエッチングされてしまい、表面にAl層20
が無くなることがある。最外層のAl層20がなくなる
と、リード線とのワイヤーボンディング性が不良とな
る。また、図7には最外層のAl層の厚みに対する回路
導体の最小導体幅のグラフを示すが、Al層の厚みが4
0μmを越える場合には、Al層20で構成される回路
導体の導体幅及び導体間隔を400μm未満に制限する
ことができなくなり、従来の混成集積回路における最小
導体幅や間隔と同様になり、高密度の実装が困難にな
る。
【0022】金属膜全体の厚みについては、混成集積回
路基板の用途、目的に応じて、いろいろなものが選択さ
れる。一般的には、9μm〜1000μmであり、大電
流用との場合には35μm〜1000μmが、制御用の
小電流用との場合には9μm〜70μmの厚みのものが
用いられる。
【0023】また、本発明の金属膜は、Al膜とCu膜
との圧着クラッド法、Al膜をメッキ基体とした電気C
uメッキ法、Cu膜をメッキ基体とした電気Alメッキ
法、或いはCu膜をメッキ基体として蒸着Alメッキ法
等のCu層とAl層を積層する方法、或いは、前記方法
で得られた金属膜の複数をクラッド圧着、ロール圧着等
の積層圧着する方法、更に、最外層のAl層の表面を陽
極酸化や大気中で熱処理してAl酸化層とする方法等を
組み合わせて製造されるのが好ましいが、いずれの方法
によるものであっても構わない。
【0024】次に、金属膜は、図5に例示するように絶
縁物層4を介してベース基板5上に積層される。絶縁物
層4に面する最外層がCu層3の場合には、その表面を
予めエッチング処理し、粗化することで、前記絶縁物層
4との接合・接着強度を高めることができる。この時の
エッチング液としては、アンモニアー過酸化水素系の軽
いエッチング液が適する。
【0025】ベース基板5としては、アルミニウム、鉄
等の金属を用いることができるが、酸化アルミニウム、
窒化アルミニウム等のセラミック、或いは、エポキシ、
フェノール等の樹脂であってもよい。このうち、小さな
導体幅、及び導体間隔を有していて、高密度実装に適す
るベース基材としては、熱放散性に優れるという理由か
ら、金属、とりわけアルミニウムあるいはその合金が好
ましく用いられる。絶縁物層4は、エポキシ樹脂、ポリ
イミド樹脂等の接着性を有する樹脂からなり、ベース基
材5上に直接形成された後に金属膜と接合したり、ある
いは、金属膜上に形成した後にベース基材5上に一体的
に形成して積層することで得られるが、ベース基材5か
らの熱放散を助長する目的で、電気絶縁性の無機物、例
えば酸化アルミニウム、酸化ケイ素、窒化ケイ素、窒化
硼素等、或いはこれらの混合物を充填してもよい。
【0026】図8は、本発明の一例を示す混成集積回路
基板の断面の模式図である。ベース基板5上に絶縁物層
4を介して、回路パターンとしてAl酸化層の1’、A
l層201’、Cu層31およびAl層201が積層さ
れた構造をなしていて、Cu回路31の一部には、必要
に応じて回路素子として抵抗、コンデンサや半導体6が
半田層8を介して配置され、また半導体6はAlリード
線(ワイヤー)7を介しAl回路201に電気的に接続
されている。ここで、Cu回路31およびAl回路20
1,201’は、相互に積層した複合膜からエッチング
されて形成されるので、相互に直接的に接している。
【0027】具体的には、例えば図5に示す混成集積回
路基板上にスクリーン印刷法でAl酸化層1の上からレ
ジストを塗布し、Al層とCu層の両方に対してエッチ
ング可能な塩化第二鉄等でエッチングし、配線回路を形
成する。その後レジストを取り除いた後、Al層導電回
路を必要とする部分に再びレジストを塗布し、Al層を
選択的に溶解できるアルカリエッチング液で不必要な部
分のAl層を取り除くとともにCu層を露出させる。そ
して、レジストを取り除いた後、露出したCu層導電回
路上に半田8を介して、混成集積回路部品の例えば半導
体6やチップ抵抗等を搭載固着した後、混成集積回路部
品とAl回路導体とをAlリード線ワイヤー7により超
音波振動法等で固着する。而して、回路導体の導体幅や
導体間隔を400μm未満とすることができ、ボンディ
ング特性の良い高密度に実装された混成集積回路を得る
ことができる。
【0028】また、図9には、本発明の他の一例を示す
混成集積回路基板の断面の模式図である。図において、
ベース基板5上に絶縁物層4を介して、回路パターンと
して、Al層201’、Cu層31およびAl層201
が積層された構造をなしていて、Cu回路31の一部に
は、必要に応じて回路素子として抵抗、コンデンサや半
導体6が半田層8を介して配置され、また半導体6はA
lリード線(ワイヤー)7を介しAl回路201に電気
的に接続されている。ここで、Cu回路31およびAl
回路201,201’は、相互に積層した複合膜から、
上述のごとく2段階でエッチングされて形成されるの
で、相互に直接的に接している。この場合にも、回路導
体の導体幅や導体間隔を従来より極めて狭くでき、混成
集積回路上の回路パターンの占有面積を小さくできるの
で、実装密度を高めることが可能となる。
【0029】
【実施例】以下、実施例により本発明を更に詳細に説明
する。
【0030】〔実施例1〕厚さ300μmのCu膜の片
面に電気メッキ法で厚み5μmのAlメッキを施して、
Al層とCu層との複層金属膜を図2に示す構成で作成
した。この複層金属膜のAl層表面を硫酸系陽極酸化処
理液にて処理し、厚み1μmのAl酸化層を形成し、混
成集積回路基板用の金属膜を作成した。この金属膜のC
u層表面をアンモニアー過酸化水素系の液で軽くエッチ
ングを施した。
【0031】上記金属膜を、厚さ1.5μmのAl板
に、厚み100μmのシリカ含有エポキシ樹脂からなる
絶縁物層を介して積層し、回路形成用の母板を作成し
た。この母板にスクリーン印刷法にてレジストを塗布
し、Al層とCu層の両者に対してエッチング効果を有
する塩化第2鉄水溶液でエッチングして回路導体を形成
した。
【0032】レジストを除去した後、Al回路導体を必
要とする部分に再びレジストを塗布し、アルカリエッチ
ング液により選択的に不必要なAl層を取り除いてCu
回路導体を露出させた。レジストを取り除いた後に、C
u回路導体上に半田を介して半導体を搭載し、更に、半
導体とAl回路導体とをワイヤーを用い、超音波振動法
で固着させた。前記ワイヤーボンディングにおいて、何
等の異常も見いだされなかった。
【0033】更に、Alメッキにて形成されるAl層の
厚みを0.5〜50μmの範囲で変化させたこと以外
は、上記と同一の操作をして得られた混成集積回路基板
について、製作可能な導体幅と導体間隔を測定した。こ
の結果を、最外層のAl層の厚みとともに、図7に示し
た。最外層のAl層の厚みが0.5μm以上40μm以
下の範囲にある時、導体幅が250μm以上400μm
未満の混成集積回路が得られることが明らかである。な
お、導体幅が250μm以上としたのは、エッチング液
材やエッチング時間との関係で導体幅が制限されたもの
で、本発明がこの数字に影響されるものではなく、導体
幅が400μm未満の回路導体を形成できることが実証
される。
【0034】〔実施例2〕厚さ300μmのCu膜の両
面に電気メッキ法で厚み5μmのAlメッキを施して、
Al層とCu層との複層金属膜を作成した。この複層金
属膜のAl層表面を硫酸系陽極酸化処理液にて処理し、
厚みを1μmのAl酸化層を形成し、混成集積回路用の
金属膜を作成した。
【0035】上記の金属膜を用い、実施例1と同一の処
理を施して、混成集積回路基板を作成した。この際のワ
イヤーボンディングにおいて、何等の異常も見いだされ
なかった。
【0036】〔比較例1〕混成集積回路用金属膜の作成
において、最外層のAl層の表面を硫酸系陽極酸化処理
液にて処理し、厚み1μmのAl酸化層を形成すること
を行わなかった以外は、実施例1と同一の方法で混成集
積回路基板を作成した。この混成集積回路基板はワイヤ
ーボンディング性が不良であった。
【0037】〔比較例2〕混成集積回路用金属膜の作成
において、最外層のAl層の厚さ50μmとしたこと以
外は、実施例2と同一の方法で混成集積回路基板を作成
したところ、Al回路導体の導体幅が300μmに設計
した部位でエッチング性が悪く、しかもワイヤーボンデ
ィング性が不良であった。
【0038】
【発明の効果】本発明の混成集積回路基板は、上述のよ
うに、導体幅及び導体間隔が従来得られなかった400
μm未満であり、高密度実装に適する。また、本発明に
よれば、前記の導体幅および導体間隔が400μm未満
と小さく、従って高密度実装可能な、しかもワイヤーボ
ンディング性に優れる混成集積回路基板を容易に得るこ
とができる。
【図面の簡単な説明】
【図1】本発明による金属膜の一例を示す断面図であ
る。
【図2】本発明による金属膜の他の一例を示す断面図で
ある。
【図3】本発明による金属膜の他の一例を示す断面図で
ある。
【図4】本発明による金属膜の他の一例を示す断面図で
ある。
【図5】本発明による金属膜を用いた混成集積回路基板
用の母板の一例を示す断面図である。
【図6】最外層のAl層の表面上のAl酸化層の厚みと
回路導体形成時のエッチング特性との関係を示すグラフ
である。
【図7】最外層のAl層の厚みと作成可能な最小の導体
幅及び導体間隔との関係を示すグラフである。
【図8】本発明による金属膜を用いた混成集積回路基板
の一例を示す断面図である。
【図9】本発明による金属膜を用いて作成した混成集積
回路基板の他の一例を示す断面図である。
【符号の説明】
1,1’ Al酸化層 2 Al層 3 Cu層 4 絶縁物層 5 ベース基板 6 半導体 7 Alリード線 8 半田 20 最外層のAl層 30 最外層のCu層 31 Cu層から形成されるCu回路導体 201 最外層のAl層から形成されるAl回路導体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 内田 幸夫 大阪府堺市石津西町5番地 日新製鋼株式 会社鉄鋼研究所表面処理研究部内

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 最外層の少なくとも一層がAl層であ
    り、Cu層とAl層が交互に積層された金属膜であっ
    て、前記最外層のAl層の少なくとも一層の表面にAl
    酸化層を有することを特徴とする金属膜。
  2. 【請求項2】 前記Al酸化層の少なくとも一層の厚さ
    が0.1μm以上2μm以下であることを特徴とする請
    求項1に記載の金属膜。
  3. 【請求項3】 前記最外層のAl層の少なくとも一層の
    厚みが、0.5μm以上40μm以下であることを特徴
    とする請求項1に記載の金属膜。
  4. 【請求項4】 請求項1、2又は3に記載の金属膜から
    なり、最小導体幅及び最小導体間隔が400μm未満で
    あることを特徴とする混成集積回路基板。
  5. 【請求項5】 請求項1、2又は3に記載の金属膜を、
    ベース基板上の絶縁物層の上位に形成したことを特徴と
    する混成集積回路基板。
  6. 【請求項6】 請求項1乃至3のいずれかに記載の金属
    膜を積層した混成集積回路基板の成形方法であって、前
    記最外層にAl酸化層を有する導体回路を形成した後、
    ワイヤーボンディング工程前に該Al酸化層を除去する
    ことを特徴とする混成集積回路基板の成形方法。
  7. 【請求項7】 請求項1乃至3のいずれかに記載の金属
    膜を積層した混成集積回路基板の製造方法であって、前
    記Cu層に、厚さ0.5〜40μmの前記Al層と、厚
    さ0.1〜2μmの前記Al酸化層を順次積層したこと
    を特徴とする混成集積回路基板の製造方法。
  8. 【請求項8】 最外層の少なくとも一層がAl層で、C
    u層とAl層が交互に積層された金属膜と、該金属膜の
    前記最外層の少なくとも一層のAl層の表面に形成され
    たAl酸化層と、前記金属膜下に形成された絶縁物層
    と、該絶縁物層下に形成されたベース基材とから成る混
    成集積回路基板用導体の製造方法であって、 前記Al酸化層の厚さが0.1〜2μmを有し、前記混
    成集積回路基板を最小導体幅又は最小導体間隔を400
    μm未満とするエッチングを行なうことを特徴とする混
    成集積回路基板用導体の製造方法。
JP4408795A 1994-03-03 1995-03-03 金属膜、混成集積回路基板及び混成集積回路基板の成形方法と製造方法及び混成集積回路基板用導体の製造方法 Pending JPH08213511A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4408795A JPH08213511A (ja) 1994-03-03 1995-03-03 金属膜、混成集積回路基板及び混成集積回路基板の成形方法と製造方法及び混成集積回路基板用導体の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5680594 1994-03-03
JP6-56805 1994-03-03
JP4408795A JPH08213511A (ja) 1994-03-03 1995-03-03 金属膜、混成集積回路基板及び混成集積回路基板の成形方法と製造方法及び混成集積回路基板用導体の製造方法

Publications (1)

Publication Number Publication Date
JPH08213511A true JPH08213511A (ja) 1996-08-20

Family

ID=26383936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4408795A Pending JPH08213511A (ja) 1994-03-03 1995-03-03 金属膜、混成集積回路基板及び混成集積回路基板の成形方法と製造方法及び混成集積回路基板用導体の製造方法

Country Status (1)

Country Link
JP (1) JPH08213511A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180030150A (ko) * 2015-07-17 2018-03-21 로저스 저매니 게엠베하 전기 회로용 기질 및 상기 형태의 기질을 생산하기 위한 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180030150A (ko) * 2015-07-17 2018-03-21 로저스 저매니 게엠베하 전기 회로용 기질 및 상기 형태의 기질을 생산하기 위한 방법
JP2018533197A (ja) * 2015-07-17 2018-11-08 ロジャーズ ジャーマニー ゲーエムベーハーRogers Germany GmbH 電気回路基板および同型の基板の製造方法
US10940671B2 (en) 2015-07-17 2021-03-09 Rogers Germany Gmbh Substrate for electrical circuits and method for producing a substrate of this type

Similar Documents

Publication Publication Date Title
US6159586A (en) Multilayer wiring substrate and method for producing the same
US4780957A (en) Method for producing rigid-type multilayer printed wiring board
JPWO2004103039A1 (ja) 両面配線基板および両面配線基板の製造方法
EP0981268A1 (en) Circuit board with an electronic component mounted thereon and multi-layer board
JP2002043752A (ja) 配線基板,多層配線基板およびそれらの製造方法
JPH08148828A (ja) 薄膜多層回路基板およびその製造方法
JP2833642B2 (ja) 多層配線基板及びその製造方法
JP2005038918A (ja) 多層フレキシブルプリント配線板及びその製造方法
JP2005159330A (ja) 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ
JPH08213511A (ja) 金属膜、混成集積回路基板及び混成集積回路基板の成形方法と製造方法及び混成集積回路基板用導体の製造方法
JPH08274123A (ja) 混成集積回路基板用導体の製造方法
JPH0653684A (ja) 薄膜多層配線基板とそれを用いたモジュール
JP3641986B2 (ja) 金属張り積層板用金属箔及び金属張り積層板用金属箔の製造方法並びにそれを用いた印刷配線板の製造方法
JPH08124958A (ja) 混成集積回路基板用導体
JPH08125295A (ja) 金属ベース回路基板
JPH06318782A (ja) 金属ベース多層プリント配線板とその製造方法
JP2005136034A (ja) 多層フレキシブルプリント配線板及びその製造方法
JP2007134410A (ja) 抵抗回路付プリント配線板及びその製造方法
JPS622591A (ja) 金属ベ−ス混成集積回路基板の製法
JPH0745950A (ja) 薄膜多層回路基板
JPH02914Y2 (ja)
JPS62128596A (ja) リジッド型多層プリント回路基板の製造方法
JPS63260198A (ja) 多層回路板の製造方法
JP3188783B2 (ja) フィルムキャリア、フィルムキャリアデバイスおよびフィルムキャリアの製造方法
JP2000036664A (ja) 多層配線基板およびその製造方法