JPH08212055A - ビット検索器並びに中央演算処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 一つのプライオリティエンコーダで正方向検
索と逆方向検索、更には“０”検索と“１”検索を任意
に行うことのできるビット検索器を提供することを目的
とする。 【構成】 入力データのビット順を逆にするビット順逆
転器１と、入力データのビット順を前記のビット順逆転
器にて逆転させるか否かを切り替える切替部７と、ビッ
ト順がそのままの或いは逆にされた入力データを入力し
て各ビットの論理値の反転値又は正転値を出力する入力
データ正／反選択器２と、入力データ正／反選択器の出
力を入力して正方向からみて最初の“１”の論理値があ
るビット位置を２進数として出力するプライオリティエ
ンコーダ３と、プライオリティエンコーダの出力を入力
して各ビットの論理値の反転値又は正転値を出力するビ
ット位置データ正／反選択器４とを備えた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタル信号を処理
する回路に用いられるビット検索器並びに中央演算処理
装置に関する。

【０００２】

【従来の技術】中央演算処理装置における命令処理の過
程でビット検索機能を必要とする場合は数多い。ビット
検索機能とは、データの中の“１”（又は“０”）を探
し出し、そのビット位置を検出する機能である。検索
は、“１”を検出するか又は“０”を検出するか、及
び、「最下位ビットから上位方向に向かって検索する
か」又は「最上位ビットから下位方向にむかって検出す
るか」といった種類がある。

【０００３】検索の種類が、例えば、「最下位ビットか
ら上位方向へ“１”を検索する」という単一機能が要求
されるのみであれば、その機能を有する一つのプライオ
リティエンコーダを使うことが一般的に行われるが、処
理機能の向上を図るためには上記各種の検索を実行でき
ることが要求される。

【０００４】

【発明が解決しようとする課題】しかしながら、上記各
種の検索を実行するためにそれぞれの検索に合わせたプ
ライオリティエンコーダを備えるとすれば、回路規模が
大きくなり、制御が複雑化するという問題を生ずる。

【０００５】例えば、特開昭５７−６９１９号公報や特
開昭５７−１６１９１７号公報においては、正／逆両方
向の検索を行うために、二つのプライオリティエンコー
ダを備えている。ただし、この従来技術では、正方向検
索の結果と逆方向検索の結果の両方を同時に必要とする
ので、二つのプライオリティエンコーダを備えるざるを
得ないといえる。

【０００６】一方、特開昭６３−１８７２９１号公報の
従来技術では、正方向検索の結果と逆方向検索の結果を
同時に必要とするわけではないのに、正方向検索の結果
と逆方向検索の結果をそれぞれ得るために二つのプライ
オリティエンコーダを備えている。即ち、一方のプライ
オリティエンコーダの出力を利用するときには、他方の
プライオリティエンコーダの出力は利用されることがな
いから、効率の良くない回路となっている。

【０００７】本発明は、上記の事情に鑑み、一つのプラ
イオリティエンコーダで正方向検索と逆方向検索、更に
は“０”検索と“１”検索を任意に行うことのできるビ
ット検索器を提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明の第１の構成とし
てのビット検索器は、入力データのビット順を逆にする
ビット順逆転器と、入力データのビット順を前記のビッ
ト順逆転器にて逆転させるか否かを切り替える切替部
と、ビット順がそのままの或いは逆にされた入力データ
を入力して単一の方向からみて最初の“１”又は“０”
の論理値があるビット位置を２進数として出力するプラ
イオリティエンコーダと、プライオリティエンコーダの
出力を入力して各ビットの論理値の反転値又は正転値を
出力するビット位置データ正／反選択器とを備えたこと
を特徴とする。

【０００９】本発明の第２の構成としてのビット検索器
は、入力データのビット順を逆にするビット順逆転器
と、入力データのビット順を前記のビット順逆転器にて
逆転させるか否かを切り替える切替部と、ビット順がそ
のままの或いは逆にされた入力データを入力して各ビッ
トの論理値の反転値又は正転値を出力する入力データ正
／反選択器と、入力データ正／反選択器の出力を入力し
て単一の方向からみて最初の“１”又は“０”の論理値
があるビット位置を２進数として出力するプライオリテ
ィエンコーダと、プライオリティエンコーダの出力を入
力して各ビットの論理値の反転値又は正転値を出力する
ビット位置データ正／反選択器とを備えたことを特徴と
する。

【００１０】本発明の第３の構成として、上記いずれか
の構成において、前記ビット順逆転器の出力と前記ビッ
ト位置データ正／反選択器の出力とのどちらを出力する
かを選択する手段を備えてもよい。

【００１１】本発明の第４の構成としての中央演算処理
装置は、入力データのビット順を逆にするビット順逆転
器と、入力データのビット順を前記のビット順逆転器に
て逆転させるか否かを切り替える切替部と、ビット順が
そのままの或いは逆にされた入力データを入力して単一
の方向からみて最初の“１”又は“０”の論理値がある
ビット位置を２進数として出力するプライオリティエン
コーダと、プライオリティエンコーダの出力を入力して
各ビットの論理値の反転値又は正転値を出力するビット
位置データ正／反選択器とを備えたことを特徴とする。

【００１２】本発明の第５の構成としての中央演算処理
装置は、入力データのビット順を逆にするビット順逆転
器と、入力データのビット順を前記のビット順逆転器に
て逆転させるか否かを切り替える切替部と、ビット順が
そのままの或いは逆にされた入力データを入力して各ビ
ットの論理値の反転値又は正転値を出力する入力データ
正／反選択器と、入力データ正／反選択器の出力を入力
して単一の方向からみて最初の“１”又は“０”の論理
値があるビット位置を２進数として出力するプライオリ
ティエンコーダと、プライオリティエンコーダの出力を
入力して各ビットの論理値の反転値又は正転値を出力す
るビット位置データ正／反選択器とを備えたことを特徴
とする。

【００１３】本発明の第６の構成として、上記第４又は
第５の構成において、前記ビット順逆転器の出力と前記
ビット位置データ正／反選択器の出力とのどちらを出力
するかを選択する手段を備えてもよい。

【００１４】本発明の第７の構成として、上記第４乃至
第６の構成において、ビット検索の種類に応じた命令を
解読する制御部を備え、その解読結果に応じた出力をす
るように構成されていてもよい。

【００１５】

【作用】上記第１の構成によれば、例えば、プライオリ
ティエンコーダとして、下位から上位方向に最初の
“１”を検索する正方向プライオリティエンコーダを用
いた場合、当該正方向プライオリティエンコーダの本来
の機能をそのまま用いて、 「最も下位の“１”の存在するビットのビット位置」 を検出することができる。

【００１６】また、ビット順逆転器にて入力データのビ
ット順を逆転させるとともに、ビット位置データ正／反
選択器にてプライオリティエンコーダの出力論理値を反
転させることで、 「最も上位の“１”の存在するビットのビット位置」 を検出することができる。

【００１７】上記第２の構成によれば、入力データ正／
反選択器を備えたので、この入力データ正／反選択器に
て入力データのビットの論理値の正転値を出力する場合
には上記と同様の結果を得ることができ、その一方、入
力データ正／反選択器にて入力データのビットの論理値
の反転値を出力する場合には、 「最も下位の“０”の存在するビットのビット位置」及
び「最も上位の“０”の存在するビットのビット位置」 を検出することができる。

【００１８】上記第３の構成によれば、選択器を備えた
ので、前記ビット順逆転器の出力と前記ビット位置デー
タ正／反選択器の出力とのどちらかを選択して出力する
ことが可能になり、ビット検索機能に加えてビット順逆
転出力機能をも併有することになる。

【００１９】上記第４の構成によれば、中央演算処理装
置として、前記第１の構成と同様の作用を奏する。

【００２０】上記第５の構成によれば、中央演算処理装
置として、前記第２の構成と同様の作用を奏する。

【００２１】上記第６の構成によれば、中央演算処理装
置として、前記第３の構成と同様の作用を奏する。

【００２２】上記第７の構成によれば、中央演算処理装
置として、各種のビット検索命令を持つことになり、中
央演算処理装置の機能向上が図れる。

【００２３】

【実施例】 （実施例１）以下、本発明をその実施例を示す図に基づ
いて説明する。

【００２４】図１は本発明のビット検索器を示すブロッ
ク図である。このビット検索器は、ビット順逆転器１
と、入力データ正／反選択器２と、正方向プライオリテ
ィエンコーダ３（以下、単にプライオリティエンコーダ
という）と、ビット位置データ正／反選択器４と、ラッ
チ５と、切替部７とから構成されている。

【００２５】ビット順逆転器１は、ビットの並びを逆転
させる機能を有する。即ち、入力データのビット３１〜
０の順の内容が当該ビット順逆転器１を経ることによ
り、０〜３１の順の内容として出力される。

【００２６】図２は、ビット順逆転器１の回路図であ
る。この図から分かるように、入力の最下位ビット（０
ビット目）は出力の最上位ビット（３１ビット目）に、
入力の１ビット目は出力の３０ビット目に、というよう
に信号ラインを接続した構成になっている。

【００２７】切替部７は、入力データそのままと前記ビ
ット順逆転器１を経てビット順を逆転された入力データ
とのどちらを入力データ正／反選択器２に導くかを切り
替えるように構成されている。例えば、入力データをそ
のまま入力データ正／反選択器２に導くときには、ビッ
ト順逆転器１側の出力をハイインピーダンスにして切替
部７側の出力が入力データ正／反選択器２に入力される
ようにする。

【００２８】入力データ正／反選択器２は、正／反セレ
クト信号に基づき、入力データを正のまま（“１”の信
号は“１”のまま、“０”の信号は“０”のまま）出力
するか、入力データを反転（“１”の信号は“０”に、
“０”の信号は“１”に）して出力するようになってい
る。また、この入力データ正／反選択器２は、入力デー
タが３２ビットで出力データも３２ビットである。

【００２９】図３は、入力データ正／反選択器２におけ
る１ビット分の回路部分を示す回路図である。この回路
部分は、入力をそのまま通すライン及び反転器２ａにて
入力を反転させるラインとを備え、各々のラインには正
／反セレクト信号にて択一的に信号を通すバッファ２
ｂ，２ｂを備えた構成を有している。

【００３０】プライオリティエンコーダ３は、入力され
たデータの最も下位の“１”を探し出し、そのビット位
置を出力する機能を有する。例えば、３２ビットのデー
タ“11110000111100001111000011110000b ”が入力され
ると、“１”の存在する最も下位のビットは、４ビット
目（最下位ビットを０ビット目とする）である。従っ
て、この例における出力データは、４を示す“００１０
０ｂ”となる。

【００３１】図４及び図５は、プライオリティエンコー
ダ３を示す回路図であり、図４及び図５で一つのプライ
オリティエンコーダ３が構成される。この図から分かる
ように、プライオリティエンコーダ３は、“０〜３１”
の入力端子を備え、ビット検出結果を“０〜４”の５ビ
ットの２進数で出力するようになっている。

【００３２】ビット位置データ正／反選択器４は、前記
の入力データ正／反選択器２と同一の機能を有するが、
入力ビット数が５ビットであるので、前記図３に示した
回路部分を当該ビット数分備えた構成を有している。

【００３３】ラッチ５は、入力したデータを保持する機
能を有する。

【００３４】以上の構成において、次にビット検出の動
作を説明する。ここで、ビット検出を行うのは、正方向
プライオリティエンコーダ３である。このプライオリテ
ィエンコーダ３は、「最も下位の“１”を探し出す」と
いう１通りの動作しかしない。本実施例では、この１通
りの動作しかしないプライオリティエンコーダ３を使っ
て、以下の４通りの結果を得ることができる。

【００３５】結果１：最も下位の“１”の存在するビッ
トのビット位置 結果２：最も下位の“０”の存在するビットのビット位
置 結果３：最も上位の“１”の存在するビットのビット位
置 結果４：最も上位の“０”の存在するビットのビット位
置

【００３６】具体的に、入力データが“00000000111100
001111000011110000b ”である場合を想定して上記デー
タがどのようになるかを説明する。

【００３７】結果１を得たいときには、プライオリティ
エンコーダ３の機能をそのまま用いればよい。即ち、ビ
ット順逆転器１を経る必要はないので、切替部７によ
り、ビット順逆転器１を経ていない入力データを入力デ
ータ正／反選択器２に導く。

【００３８】また、入力データ正／反選択器２は、正を
選択する状態になっており、入力データは、そのままプ
ライオリティエンコーダ３に入力されることになる。前
記例示した入力データ“0000000011110000111100001111
0000b ”に対するプライオリティエンコーダ３の出力
（ビット位置データ）は、“００１００ｂ”となる。ビ
ット位置データ正／反選択器４は、正を選択する状態に
なっており、プライオリティエンコーダ３の出力“００
１００ｂ”はそのままラッチ５に保持されて出力され
る。これにより、結果１として、ビット４が得られるこ
とになる。

【００３９】結果２を得たいときには、プライオリティ
エンコーダ３の機能をそのまま用いることはできない。
なぜなら、当該プライオリティエンコーダ３は、“１”
のサーチしかできないからである。そこで、入力データ
正／反選択器２を、反を選択する状態に切り換える。な
お、この結果２を得る場合も、ビット順逆転器１を迂回
して入力データを入力データ正／反選択器２に入力す
る。

【００４０】前記例示した入力データ“00000000111100
001111000011110000b ”は、入力データ正／反選択器２
を経ることにより、“111111110000111100001111000011
11b”となり、この反転した入力データに対するプライ
オリティエンコーダ３の出力（ビット位置データ）は、
“０００００ｂ”となる。ビット位置データ正／反選択
器４は、正を選択する状態になっており、プライオリテ
ィエンコーダ３の出力“０００００ｂ”は、そのままラ
ッチ５に保持されて出力される。これにより、結果２と
して、ビット０が得られる。

【００４１】結果３を得たいときも、プライオリティエ
ンコーダ３の機能をそのまま用いることはできない。な
ぜなら、プライオリティエンコーダ３は、下位からのサ
ーチしかできないからである。そこで、前記例示した入
力データ“00000000111100001111000011110000b ”をビ
ット順逆転器１に入力する。これにより、入力データ
は、順序を逆転され、“0000111100001111000011110000
0000b ”となる。入力データ正／反選択器２は、正を選
択する状態になっており、プライオリティエンコーダ３
には、入力データとして“00001111000011110000111100
000000b ”が入力され、従って、プライオリティエンコ
ーダ３の出力（ビット位置データ）は、“０１０００
ｂ”となる。ビット位置データ正／反選択器４は、反を
選択する状態になっており、プライオリティエンコーダ
３の出力“０１０００ｂ”は、“１０１１１ｂ”とな
る。このデータ１０１１１ｂ”は、ラッチ５にて保持さ
れて出力される。これにより、結果３として、ビット２
３が得られる。

【００４２】結果４を得たいときは、前記例示した入力
データ“00000000111100001111000011110000b ”をビッ
ト順逆転器１に入力する。これにより、入力データは、
順序を逆転され、“00001111000011110000111100000000
b ”となる。入力データ正／反選択器２は、反を選択す
る状態に切り換えられており、上記の順序を逆転して得
た入力データ“00001111000011110000111100000000b ”
は、入力データ正／反選択器２を経ることにより、“11
110000111100001111000011111111b ”となる。この反転
した入力データに対するプライオリティエンコーダ３の
出力は、“００００ｂ”となる。ビット位置データ正／
反選択器４は、反を選択する状態になっており、プライ
オリティエンコーダ３の出力（ビット位置データ）“０
００００ｂ”は、第２正／反選択器４によって“１１１
１１ｂ”となり、ラッチ５に保持されて出力される。こ
れにより、結果４として、ビット３１が得られる。

【００４３】（実施例２）以下、本発明の他の実施例を
図６を用いて説明する。なお、実施例１と同一の機能を
有する構成部分には、同一の符号を付記してその説明を
省略する。

【００４４】図６は、本実施例のビット検索器を示すブ
ロック図である。このビット検索器は、ビット位置デー
タ正／反選択器４とラッチ５との間に、選択器６を備え
る。この選択器６は、ビット順逆転器１の３２ビット出
力と、ビット位置データ正／反選択器４の５ビット出力
のいずれをラッチ５に出力するかを切り換えるものであ
る。なお、ビット位置データ正／反選択器４の出力は５
ビットなので、この出力を選択した場合には、当該５ビ
ットのデータは３２ビットにまで拡張されて出力され
る。このため、ラッチ５は３２ビットのビット幅を持
つ。

【００４５】このような構成であれば、選択器６がビッ
ト位置データ正／反選択器４の出力を選択する場合に
は、前記実施例の動作と同様であり、相違点は、ビット
位置データ正／反選択器４の出力が３２ビットに拡張さ
れて出力されることである。一方、選択器６がビット順
逆転器１の出力を選択した場合は、入力データのビット
順を逆転したデータがラッチ５に保持されて出力される
ことになる。

【００４６】即ち、選択器６を備えたので、前記ビット
順逆転器１の出力と前記ビット位置データ正／反選択器
４の出力とのどちらかを選択して出力することが可能に
なり、ビット検索機能に加えてビット順逆転出力機能を
も併有することになる。

【００４７】なお、もう一つの別のラッチを設け、この
ラッチにビット順逆転器１の出力を保持させ、これら二
つのラッチのどちらかの出力を選択するようにしてもよ
いものである。

【００４８】（実施例３）以下、本発明の他の実施例を
説明する。

【００４９】以上の実施例においては、いわゆるビット
検索器として構成されたものを示したが、本実施例で
は、中央演算処理装置として構成されたものを示す。

【００５０】中央演算処理装置は、大きく分けて制御部
と演算部とにより構成されるが、上記演算部に、ビット
順逆転命令に対応するためのビット順逆転器を備えてい
るものも存在している。本実施例の中央演算処理装置
は、上記ビット順逆転器を備えるとともに、プライオリ
ティエンコーダや正／反逆転器を備えて構成されてい
る。そして、制御部からは、前記の正／反逆転器等を制
御する信号が与えられるようになっている。

【００５１】これにより、中央演算処理装置において、
実施例１で説明したのと同様、正方向／逆方向（更に
は、“０”検索又は“１”検索）の選択的なビット検索
が行えるという利点がある。なお、中央演算処理装置に
元々備えられているビット順逆転器とは別に新たにビッ
ト順逆転器を備えてもよいが、元々備えられているビッ
ト順逆転器を利用する方が回路規模を小さくする上で望
ましい。

【００５２】（実施例４）以下、本発明の他の実施例を
説明する。

【００５３】上記の実施例３におけるビット検索は、命
令としての“ビット検索命令”があってビット検索を行
うわけではなく、例えば、レジスタの内容を退避させる
場合等のレジスタ選択においてビットの“０”又は
“１”の正方向又は反方向の検索を行う場合に対応する
ことを想定している。

【００５４】本実施例は、中央演算処理装置が、命令と
しての“ビット検索命令（正方向又は反方向や“０”又
は“１”検出に対応した命令）”を処理するようにした
ものである。

【００５５】即ち、ユーザーは、プログラム作成におい
て命令として“ビット検索命令”を当該中央演算処理装
置に与えることができ、当該中央演算処理装置は、その
与えられた“ビット検索命令”を解読し、プライオリテ
ィエンコーダ等を備える実行部にその命令に合わせた処
理を行わせる。

【００５６】このように、命令として“ビット検索命
令”を与えることができることから、中央演算処理装置
の機能アップを図ることができる。

【００５７】また、以上の実施例においては、最下位ビ
ットから上位方向へ“１”を検索するプライオリティエ
ンコーダ３を用いたが、これに限らず、最下位ビットか
ら上位方向へ“０”を検索するプライオリティエンコー
ダ、最上位ビットから下位方向へ“１”を検索するプラ
イオリティエンコーダ、或いは、最上位ビットから下位
方向へ“０”を検索するプライオリティエンコーダを用
いてもよいことは勿論である。

【００５８】

【発明の効果】以上のように、本発明によれば、一つの
プライオリティエンコーダで正方向検索と逆方向検索、
更には“０”検索と“１”検索を任意に行うことができ
るという効果を奏する。

【図面の簡単な説明】

【図１】本発明のビット検索器を示すブロック図であ
る。

【図２】本発明のビット順逆転器の回路図である。

【図３】本発明の正／反選択器の１ビット分の回路を示
す回路図である。

【図４】正方向プライオリティエンコーダの一部を示す
回路図である。

【図５】正方向プライオリティエンコーダの残り部分を
示す回路図である。

【図６】本発明の第２実施例のビット検索器のブロック
図である。

【符号の説明】

１ ビット順逆転器 ２ 入力データ正／反選択器 ３ 正方向プライオリティエンコーダ ４ ビット位置データ正／反選択器 ５ ラッチ ６ 選択器 ７ 切替部

Claims (7)

【特許請求の範囲】
1. 【請求項１】 入力データのビット順を逆にするビット
   順逆転器と、入力データのビット順を前記のビット順逆
   転器にて逆転させるか否かを切り替える切替部と、ビッ
   ト順がそのままの或いは逆にされた入力データを入力し
   て単一の方向からみて最初の“１”又は“０”の論理値
   があるビット位置を２進数として出力するプライオリテ
   ィエンコーダと、プライオリティエンコーダの出力を入
   力して各ビットの論理値の反転値又は正転値を出力する
   ビット位置データ正／反選択器とを備えたことを特徴と
   するビット検索器。
2. 【請求項２】 入力データのビット順を逆にするビット
   順逆転器と、入力データのビット順を前記のビット順逆
   転器にて逆転させるか否かを切り替える切替部と、ビッ
   ト順がそのままの或いは逆にされた入力データを入力し
   て各ビットの論理値の反転値又は正転値を出力する入力
   データ正／反選択器と、入力データ正／反選択器の出力
   を入力して単一の方向からみて最初の“１”又は“０”
   の論理値があるビット位置を２進数として出力するプラ
   イオリティエンコーダと、プライオリティエンコーダの
   出力を入力して各ビットの論理値の反転値又は正転値を
   出力するビット位置データ正／反選択器とを備えたこと
   を特徴とするビット検索器。
3. 【請求項３】 前記ビット順逆転器の出力と前記ビット
   位置データ正／反選択器の出力とのどちらを出力するか
   を選択する手段を備えたことを特徴とする請求項１又は
   請求項２に記載のビット検索器。
4. 【請求項４】 入力データのビット順を逆にするビット
   順逆転器と、入力データのビット順を前記のビット順逆
   転器にて逆転させるか否かを切り替える切替部と、ビッ
   ト順がそのままの或いは逆にされた入力データを入力し
   て単一の方向からみて最初の“１”又は“０”の論理値
   があるビット位置を２進数として出力するプライオリテ
   ィエンコーダと、プライオリティエンコーダの出力を入
   力して各ビットの論理値の反転値又は正転値を出力する
   ビット位置データ正／反選択器とを備えたことを特徴と
   する中央演算処理装置。
5. 【請求項５】 入力データのビット順を逆にするビット
   順逆転器と、入力データのビット順を前記のビット順逆
   転器にて逆転させるか否かを切り替える切替部と、ビッ
   ト順がそのままの或いは逆にされた入力データを入力し
   て各ビットの論理値の反転値又は正転値を出力する入力
   データ正／反選択器と、入力データ正／反選択器の出力
   を入力して単一の方向からみて最初の“１”又は“０”
   の論理値があるビット位置を２進数として出力するプラ
   イオリティエンコーダと、プライオリティエンコーダの
   出力を入力して各ビットの論理値の反転値又は正転値を
   出力するビット位置データ正／反選択器とを備えたこと
   を特徴とする中央演算処理装置。
6. 【請求項６】 前記ビット順逆転器の出力と前記ビット
   位置データ正／反選択器の出力とのどちらを出力するか
   を選択する手段を備えたことを特徴とする請求項４又は
   請求項５に記載の中央演算処理装置。
7. 【請求項７】 ビット検索の種類に応じた命令を解読す
   る制御部を備え、その解読結果に応じた出力をするよう
   に構成された請求項４乃至請求項６のいずれかに記載の
   中央演算処理装置。