JPH08202526A - 圧縮データの高速シリアル転送による表示システム - Google Patents
圧縮データの高速シリアル転送による表示システムInfo
- Publication number
- JPH08202526A JPH08202526A JP889595A JP889595A JPH08202526A JP H08202526 A JPH08202526 A JP H08202526A JP 889595 A JP889595 A JP 889595A JP 889595 A JP889595 A JP 889595A JP H08202526 A JPH08202526 A JP H08202526A
- Authority
- JP
- Japan
- Prior art keywords
- data
- display
- serial
- parallel
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】
【目的】 コンピュータ本体と表示コントローラ間のデ
ータのシリアル転送を大量かつリアルタイムで実現す
る、特に、ビットブリット命令が発行された時のよう
に、大量のデータをリアルタイムで転送すべき場合の伝
送量不足を無くした表示システムを提供する。 【構成】 メインメモリ28から表示メモリ54へデー
タを転送する特定のコマンドに応答して、表示データを
圧縮してインタフェースデータに変換し(38,4
2)、インタフェースデータをパラレルデータからシリ
アルデータに変換して(42)、前記変換されたシリア
ルデータを伝送し(45)、前記伝送されたシリアルデ
ータをパラレルデータに変換(51)後に、非圧縮デー
タに伸長して(52)前記伸長された表示データを表示
メモリ54に書き込む。前記表示器61が強誘電性液晶
表示装置であると効果が著しい。
ータのシリアル転送を大量かつリアルタイムで実現す
る、特に、ビットブリット命令が発行された時のよう
に、大量のデータをリアルタイムで転送すべき場合の伝
送量不足を無くした表示システムを提供する。 【構成】 メインメモリ28から表示メモリ54へデー
タを転送する特定のコマンドに応答して、表示データを
圧縮してインタフェースデータに変換し(38,4
2)、インタフェースデータをパラレルデータからシリ
アルデータに変換して(42)、前記変換されたシリア
ルデータを伝送し(45)、前記伝送されたシリアルデ
ータをパラレルデータに変換(51)後に、非圧縮デー
タに伸長して(52)前記伸長された表示データを表示
メモリ54に書き込む。前記表示器61が強誘電性液晶
表示装置であると効果が著しい。
Description
【0001】
【産業上の利用分野】本発明は、インタフェースを介し
てコンピュータ本体と表示コントローラを接続した表示
システムに関するものである。
てコンピュータ本体と表示コントローラを接続した表示
システムに関するものである。
【0002】
【従来の技術】従来、インタフェースを介してコンピュ
ータ本体と表示コントローラを接続しようとする際、こ
の間のデータ転送をシリアルとして、ケーブルをできる
だけ細く、可動性及び操作性を高めようとする試みがあ
った。
ータ本体と表示コントローラを接続しようとする際、こ
の間のデータ転送をシリアルとして、ケーブルをできる
だけ細く、可動性及び操作性を高めようとする試みがあ
った。
【0003】
【発明が解決しようとする課題】しかしながら、表示デ
ータは、大量かつリアルタイム性を持つので、シリアル
データでは伝送量が不足するという問題点がある。特
に、メインメモリに展開された表示画面の表示データ
を、ビデオメモリに1コマンドで転送する、あるいはそ
の逆の転送を行うビットブリット命令が発行された時の
ように、大量のデータをリアルタイムで転送すべき場合
には、伝送量不足が大きな問題となる。
ータは、大量かつリアルタイム性を持つので、シリアル
データでは伝送量が不足するという問題点がある。特
に、メインメモリに展開された表示画面の表示データ
を、ビデオメモリに1コマンドで転送する、あるいはそ
の逆の転送を行うビットブリット命令が発行された時の
ように、大量のデータをリアルタイムで転送すべき場合
には、伝送量不足が大きな問題となる。
【0004】本発明は、前記従来の欠点を除去し、コン
ピュータ本体と表示コントローラ間のデータのシリアル
転送を大量かつリアルタイムで実現する表示システムを
提供する。特に、ビットブリット命令が発行された時の
ように、大量のデータをリアルタイムで転送すべき場合
の伝送量不足を無くした表示システムを提供する。
ピュータ本体と表示コントローラ間のデータのシリアル
転送を大量かつリアルタイムで実現する表示システムを
提供する。特に、ビットブリット命令が発行された時の
ように、大量のデータをリアルタイムで転送すべき場合
の伝送量不足を無くした表示システムを提供する。
【0005】
【課題を解決するための手段】この課題を解決するため
に、本発明の表示システムは、インタフェースを介して
CPUやメインメモリを持つコンピュータ本体と表示器
の表示コントローラを接続した表示システムにおいて、
表示コントローラ内に表示メモリを持ち、表示メモリへ
表示データを転送する特定のコマンドに応答して、圧縮
された表示データをインタフェースデータに変換するデ
ータ変換手段と、前記変換されたインタフェースデータ
をパラレルデータからシリアルデータに変換するパラレ
ル/シリアル変換手段と、前記変換されたシリアルデー
タを伝送する伝送手段と、前記伝送されたシリアルデー
タをパラレルデータに変換するシリアル/パラレル変換
手段と、前記圧縮されたパラレルデータを非圧縮データ
に伸長する伸長手段と、前記伸長された表示データを表
示メモリに書き込む表示制御手段とを備えることを特徴
とする。
に、本発明の表示システムは、インタフェースを介して
CPUやメインメモリを持つコンピュータ本体と表示器
の表示コントローラを接続した表示システムにおいて、
表示コントローラ内に表示メモリを持ち、表示メモリへ
表示データを転送する特定のコマンドに応答して、圧縮
された表示データをインタフェースデータに変換するデ
ータ変換手段と、前記変換されたインタフェースデータ
をパラレルデータからシリアルデータに変換するパラレ
ル/シリアル変換手段と、前記変換されたシリアルデー
タを伝送する伝送手段と、前記伝送されたシリアルデー
タをパラレルデータに変換するシリアル/パラレル変換
手段と、前記圧縮されたパラレルデータを非圧縮データ
に伸長する伸長手段と、前記伸長された表示データを表
示メモリに書き込む表示制御手段とを備えることを特徴
とする。
【0006】また、メインメモリから表示メモリへ表示
データを転送する特定のコマンドに応答して、表示デー
タを圧縮する圧縮手段を更に備えることを特徴とする。
ここで、前記表示器は強誘電性液晶表示装置である。ま
た、本発明の表示システムは、インタフェースを介して
CPUやメインメモリを持つコンピュータ本体と表示器
の表示コントローラを接続した表示システムにおいて、
表示コントローラ内に表示メモリを持ち、(1)メイン
メモリから表示メモリへデータを転送する特定のコマン
ドに応答して、表示データを圧縮する圧縮手段と、前記
圧縮された表示データをインタフェースデータに変換す
るデータ変換手段と、前記変換されたインタフェースデ
ータをパラレルデータからシリアルデータに変換するパ
ラレル/シリアル変換手段と、前記変換されたシリアル
データを伝送する伝送手段と、前記伝送されたシリアル
データをパラレルデータに変換するシリアル/パラレル
変換手段と、前記圧縮されたパラレルデータを非圧縮デ
ータに伸長する伸長手段と、前記伸長された表示データ
を表示メモリに書き込む表示制御手段とを備え、(2)
表示メモリからメインメモリへデータを転送する特定の
コマンドに応答して、前記表示メモリ中の表示データを
圧縮する圧縮手段と、前記圧縮された表示データをパラ
レルデータからシリアルデータに変換するパラレル/シ
リアル変換手段と、前記変換されたシリアルデータを伝
送する伝送手段と、前記伝送されたシリアルデータをパ
ラレルデータに変換するシリアル/パラレル変換手段
と、前記変換されたパラレルデータをインタフェースデ
ータに変換するデータ変換手段と、前記変換されたパラ
レルデータを非圧縮データに伸長する伸長手段と、前記
伸長された表示データをメインメモリに書き込むメモリ
制御手段とを備えることを特徴とする。
データを転送する特定のコマンドに応答して、表示デー
タを圧縮する圧縮手段を更に備えることを特徴とする。
ここで、前記表示器は強誘電性液晶表示装置である。ま
た、本発明の表示システムは、インタフェースを介して
CPUやメインメモリを持つコンピュータ本体と表示器
の表示コントローラを接続した表示システムにおいて、
表示コントローラ内に表示メモリを持ち、(1)メイン
メモリから表示メモリへデータを転送する特定のコマン
ドに応答して、表示データを圧縮する圧縮手段と、前記
圧縮された表示データをインタフェースデータに変換す
るデータ変換手段と、前記変換されたインタフェースデ
ータをパラレルデータからシリアルデータに変換するパ
ラレル/シリアル変換手段と、前記変換されたシリアル
データを伝送する伝送手段と、前記伝送されたシリアル
データをパラレルデータに変換するシリアル/パラレル
変換手段と、前記圧縮されたパラレルデータを非圧縮デ
ータに伸長する伸長手段と、前記伸長された表示データ
を表示メモリに書き込む表示制御手段とを備え、(2)
表示メモリからメインメモリへデータを転送する特定の
コマンドに応答して、前記表示メモリ中の表示データを
圧縮する圧縮手段と、前記圧縮された表示データをパラ
レルデータからシリアルデータに変換するパラレル/シ
リアル変換手段と、前記変換されたシリアルデータを伝
送する伝送手段と、前記伝送されたシリアルデータをパ
ラレルデータに変換するシリアル/パラレル変換手段
と、前記変換されたパラレルデータをインタフェースデ
ータに変換するデータ変換手段と、前記変換されたパラ
レルデータを非圧縮データに伸長する伸長手段と、前記
伸長された表示データをメインメモリに書き込むメモリ
制御手段とを備えることを特徴とする。
【0007】ここで、前記表示器は強誘電性液晶表示装
置である。
置である。
【0008】
[実施例1]図1は、実施例1の表示システムを有する
情報処理システムの構成例を示すブロック図、図2は、
実施例1の表示システムの構成例を示すブロック図であ
る。図1及び図2において、21は情報処理システム全
体の制御を実行するCPU、22はCPU21が実行す
るプログラムを格納するROM、また、28はこのプロ
グラム実行の際のワーク領域等として用いられるメイン
メモリである。23はCPU21を介さずにメインメモ
リ28と本システムを構成する各種機器との間でデータ
の転送を行うDMAコントローラ(Dircet Memory Acce
ss Controll,以下DMACという)である。32はイ
ーサネット(XEROX社による)などのLAN(ロー
カルエリアネットワーク)37と本システムとの間のL
ANインタフェースである。26および27は外部記憶
装置としてのそれぞれハードディスク装置とそのインタ
フェースおよびフロッピーディスク装置とそのインタフ
ェースである。本実施例では、ハードディスク装置26
に圧縮された表示データが記憶されている。
情報処理システムの構成例を示すブロック図、図2は、
実施例1の表示システムの構成例を示すブロック図であ
る。図1及び図2において、21は情報処理システム全
体の制御を実行するCPU、22はCPU21が実行す
るプログラムを格納するROM、また、28はこのプロ
グラム実行の際のワーク領域等として用いられるメイン
メモリである。23はCPU21を介さずにメインメモ
リ28と本システムを構成する各種機器との間でデータ
の転送を行うDMAコントローラ(Dircet Memory Acce
ss Controll,以下DMACという)である。32はイ
ーサネット(XEROX社による)などのLAN(ロー
カルエリアネットワーク)37と本システムとの間のL
ANインタフェースである。26および27は外部記憶
装置としてのそれぞれハードディスク装置とそのインタ
フェースおよびフロッピーディスク装置とそのインタフ
ェースである。本実施例では、ハードディスク装置26
に圧縮された表示データが記憶されている。
【0009】36は比較的高解像度の記録を行うことが
可能なインクジェットプリンタ、レーザビームプリンタ
等によって構成することができるプリンタ、31はプリ
ンタと本システムとの間で信号接続を行うためのパラレ
ルインタフェース、29は各種文字等のキャラクタ情報
や制御情報などを入力するためのキーボードおよびその
コントローラである。33は通信回線と本例システムと
の間で信号変調を行うための通信モデム、34はポイン
ティングデバイスとしてのマウス、35は画像等の読取
りを行うイメージスキャナであり、これらはシリアルイ
ンタフェースを介して本例システムと信号の授受を行
う。割込みコントローラ24は、プログラム実行におけ
る割込み処理を制御し、リアルタイムクロック25は本
例システムにおける計時機能を司る。
可能なインクジェットプリンタ、レーザビームプリンタ
等によって構成することができるプリンタ、31はプリ
ンタと本システムとの間で信号接続を行うためのパラレ
ルインタフェース、29は各種文字等のキャラクタ情報
や制御情報などを入力するためのキーボードおよびその
コントローラである。33は通信回線と本例システムと
の間で信号変調を行うための通信モデム、34はポイン
ティングデバイスとしてのマウス、35は画像等の読取
りを行うイメージスキャナであり、これらはシリアルイ
ンタフェースを介して本例システムと信号の授受を行
う。割込みコントローラ24は、プログラム実行におけ
る割込み処理を制御し、リアルタイムクロック25は本
例システムにおける計時機能を司る。
【0010】10はメモリカード、モデムカード等が接
続できるJEIDA、PCMCIAなどの汎用カードイ
ンタフェースであり、本例でもこれらの汎用インタフェ
ースを用い後述する専用シリアル変換カード41を接続
する。41はパラレルデータをシリアルデータに変換す
るパラレル/シリアル変換器42を含むシリアル変換カ
ードである。45はシリアルデータを伝送する伝送路、
61は表示データを表示する表示器、50は表示器61
を制御する表示制御ユニットである。
続できるJEIDA、PCMCIAなどの汎用カードイ
ンタフェースであり、本例でもこれらの汎用インタフェ
ースを用い後述する専用シリアル変換カード41を接続
する。41はパラレルデータをシリアルデータに変換す
るパラレル/シリアル変換器42を含むシリアル変換カ
ードである。45はシリアルデータを伝送する伝送路、
61は表示データを表示する表示器、50は表示器61
を制御する表示制御ユニットである。
【0011】表示制御ユニット50には、伝送路45を
通って来たシリアルデータをパラレルデータに変換する
シリアル−パラレル変換器51、圧縮データを伸長する
伸長器52、表示器61に対し表示データをコントロー
ルするグラフィックコントローラ53、表示データを格
納しグラフィックコントローラ53が管理しているビデ
オメモリ54を含む。
通って来たシリアルデータをパラレルデータに変換する
シリアル−パラレル変換器51、圧縮データを伸長する
伸長器52、表示器61に対し表示データをコントロー
ルするグラフィックコントローラ53、表示データを格
納しグラフィックコントローラ53が管理しているビデ
オメモリ54を含む。
【0012】40は上記各機器間を信号接続するための
データバス、コントロールバス、アドレスバスからなる
システムバスである。38はシステムバス40に接続さ
れ、データを圧縮してデータ量を減少させる圧縮器であ
る。以上説明した各種機器などを接続してなる本実施例
の情報処理システムでは、一般にシステムのユーザは、
表示器61の表示画面に表示される各種情報に対応しな
がら操作を行う。すなわち、LAN37等に接続される
外部機器、ハードディスク26、フロッピーディスク2
7、スキャナ35、キーボード29、マウス34から供
給される文字や画像情報など、またメインメモリ28に
格納されたユーザのシステム操作にかかる操作情報など
が表示器61の表示画面に表示され、ユーザはこの表示
を見ながら情報の編集、システムに対する指示操作等を
行う。ここで、上記各種機器等は、それぞれ表示器61
に対して表示情報供給手段を構成する。
データバス、コントロールバス、アドレスバスからなる
システムバスである。38はシステムバス40に接続さ
れ、データを圧縮してデータ量を減少させる圧縮器であ
る。以上説明した各種機器などを接続してなる本実施例
の情報処理システムでは、一般にシステムのユーザは、
表示器61の表示画面に表示される各種情報に対応しな
がら操作を行う。すなわち、LAN37等に接続される
外部機器、ハードディスク26、フロッピーディスク2
7、スキャナ35、キーボード29、マウス34から供
給される文字や画像情報など、またメインメモリ28に
格納されたユーザのシステム操作にかかる操作情報など
が表示器61の表示画面に表示され、ユーザはこの表示
を見ながら情報の編集、システムに対する指示操作等を
行う。ここで、上記各種機器等は、それぞれ表示器61
に対して表示情報供給手段を構成する。
【0013】図2に従い本実施例の表示システムのデー
タの流れ及び動作を説明する。ハードディスク26に、
表示すべきデータが圧縮されて保持されているとする。
CPU21はこの圧縮データを伸長しながらメインメモ
リ28に書き込む。つまり、メインメモリ28には非圧
縮形式で表示データが書き込まれる。ここで、ビットブ
リッド命令によりメインメモリ28から表示コントロー
ラ50内のビデオメモリ54に画像データを転送するこ
ととする。メインメモリ28からの画像データを圧縮器
38を通して圧縮データにする。その圧縮されたデータ
を、カードインタフェース10を介して汎用カード信号
に変換する。
タの流れ及び動作を説明する。ハードディスク26に、
表示すべきデータが圧縮されて保持されているとする。
CPU21はこの圧縮データを伸長しながらメインメモ
リ28に書き込む。つまり、メインメモリ28には非圧
縮形式で表示データが書き込まれる。ここで、ビットブ
リッド命令によりメインメモリ28から表示コントロー
ラ50内のビデオメモリ54に画像データを転送するこ
ととする。メインメモリ28からの画像データを圧縮器
38を通して圧縮データにする。その圧縮されたデータ
を、カードインタフェース10を介して汎用カード信号
に変換する。
【0014】本例ではカードインタフェースには専用シ
リアル変換カード4が装着されており、前述の圧縮デー
タは内蔵されたパラレル/シリアル変換器42によりシ
リアルデータに変換される。変換されたシリアルデータ
が伝送路45を伝送される。伝送路45の形状は、パラ
レル/シリアル変換器42やシリアル/パラレル変換器
51の構成に応じて変り、シリアルデータを伝送する伝
送路45としては、平行電線の他、ツイストペア線、よ
り高速性に優れた同軸ケーブル、更に光ケーブル等が考
えられる。
リアル変換カード4が装着されており、前述の圧縮デー
タは内蔵されたパラレル/シリアル変換器42によりシ
リアルデータに変換される。変換されたシリアルデータ
が伝送路45を伝送される。伝送路45の形状は、パラ
レル/シリアル変換器42やシリアル/パラレル変換器
51の構成に応じて変り、シリアルデータを伝送する伝
送路45としては、平行電線の他、ツイストペア線、よ
り高速性に優れた同軸ケーブル、更に光ケーブル等が考
えられる。
【0015】伝送路45を通って送られてきた圧縮シリ
アルデータは、シリアル/パラレル変換器51で圧縮パ
ラレルデータに変換される。更に、伸長器52を通るこ
とにより非圧縮データに戻る。このデータは、グラフィ
ックコントローラ53の管理の下でビデオメモリ54に
書き込まれ、ビットブリット命令は完了する。グラフィ
ックコントローラ53は、ビデオメモリ54のデータを
適切なタイミングで呼び出し、表示器61に表示データ
を表示する。
アルデータは、シリアル/パラレル変換器51で圧縮パ
ラレルデータに変換される。更に、伸長器52を通るこ
とにより非圧縮データに戻る。このデータは、グラフィ
ックコントローラ53の管理の下でビデオメモリ54に
書き込まれ、ビットブリット命令は完了する。グラフィ
ックコントローラ53は、ビデオメモリ54のデータを
適切なタイミングで呼び出し、表示器61に表示データ
を表示する。
【0016】[実施例2]図3は、実施例2の表示シス
テムを有する情報処理システムの構成例を示すブロック
図、図4は、実施例2の表示システムの構成例を示すブ
ロック図である。この構成は、実施例1の構成から圧縮
器38を除いたものである。図4に従い本実施例の表示
システムのデータの流れ及び動作を説明する。
テムを有する情報処理システムの構成例を示すブロック
図、図4は、実施例2の表示システムの構成例を示すブ
ロック図である。この構成は、実施例1の構成から圧縮
器38を除いたものである。図4に従い本実施例の表示
システムのデータの流れ及び動作を説明する。
【0017】ハードディスク26には表示すべきデータ
が圧縮されて保存されているとする。ここで、ビットブ
リット命令によりメインメモリ28から表示コントロー
ラ50内のビデオメモリ54に大量の画像データを転送
することとなる。CPU21はハードディスク26から
の圧縮データを読取り、メインメモリ28にデータを展
開せずそのまま、カードインタフェース10を介して汎
用カード信号に変換する。
が圧縮されて保存されているとする。ここで、ビットブ
リット命令によりメインメモリ28から表示コントロー
ラ50内のビデオメモリ54に大量の画像データを転送
することとなる。CPU21はハードディスク26から
の圧縮データを読取り、メインメモリ28にデータを展
開せずそのまま、カードインタフェース10を介して汎
用カード信号に変換する。
【0018】本例ではカードインタフェースには専用シ
リアル変換カード41が装着されており、前述の圧縮デ
ータは内蔵されたパラレル/シリアル変換器42により
シリアルデータに変換される。変換されたシリアルデー
タが伝送路45を伝送される。伝送路45の形状は、パ
ラレル/シリアル変換器42やシリアル/パラレル変換
器51の構成に応じて変り、シリアルデータを伝送する
伝送路45は、平行電線の他、ツイストペア線、より高
速性に優れた同軸ケーブル、更に光ケーブル等が考えら
れる。
リアル変換カード41が装着されており、前述の圧縮デ
ータは内蔵されたパラレル/シリアル変換器42により
シリアルデータに変換される。変換されたシリアルデー
タが伝送路45を伝送される。伝送路45の形状は、パ
ラレル/シリアル変換器42やシリアル/パラレル変換
器51の構成に応じて変り、シリアルデータを伝送する
伝送路45は、平行電線の他、ツイストペア線、より高
速性に優れた同軸ケーブル、更に光ケーブル等が考えら
れる。
【0019】伝送路45を通って送られてきた圧縮シリ
アルデータは、シリアル/パラレル変換器51で圧縮パ
ラレルデータに変換される。更に、伸長器52を通るこ
とにより非圧縮データに戻る。このデータは、グラフィ
ックコントローラ53の管理の下でビデオメモリ54に
書き込まれ、ビットブリット命令は完了する。グラフィ
ックコントローラ53は、ビデオメモリ54のデータを
適切なタイミングで呼び出し、表示器61に表示データ
を表示する。
アルデータは、シリアル/パラレル変換器51で圧縮パ
ラレルデータに変換される。更に、伸長器52を通るこ
とにより非圧縮データに戻る。このデータは、グラフィ
ックコントローラ53の管理の下でビデオメモリ54に
書き込まれ、ビットブリット命令は完了する。グラフィ
ックコントローラ53は、ビデオメモリ54のデータを
適切なタイミングで呼び出し、表示器61に表示データ
を表示する。
【0020】[実施例3]図5は、実施例3の表示シス
テムの構成例を示すブロック図である。実施例1と比較
すると、39はシステムバス40に接続し、圧縮データ
を伸長する伸長器である。表示制御ユニット50内に
は、グラフィックコントローラ53からのデータを圧縮
する圧縮器56、そのパラレルデータをシリアル信号に
変換するパラレル/シリアル変換器55が追加される。
シリアル変換カード41内には、シリアルデータをパラ
レルに変換するシリアル/パラレル変換器43が追加さ
れる。パラレル/シリアル変換器55とシリアル/パラ
レル変換器43とをつなぐ圧縮シリアルデータ伝送路4
6も追加される。
テムの構成例を示すブロック図である。実施例1と比較
すると、39はシステムバス40に接続し、圧縮データ
を伸長する伸長器である。表示制御ユニット50内に
は、グラフィックコントローラ53からのデータを圧縮
する圧縮器56、そのパラレルデータをシリアル信号に
変換するパラレル/シリアル変換器55が追加される。
シリアル変換カード41内には、シリアルデータをパラ
レルに変換するシリアル/パラレル変換器43が追加さ
れる。パラレル/シリアル変換器55とシリアル/パラ
レル変換器43とをつなぐ圧縮シリアルデータ伝送路4
6も追加される。
【0021】メインメモリ28からビデオメモリ54へ
のデータ転送であるビットブリット命令の説明は、実施
例1と同じである。以下に、ビデオメモリ54からメイ
ンメモリ28へのデータ転送であるビットブリット命令
の説明をする。グラフィックコントローラ53は、ビッ
トブリット命令によりビデオメモリ54から転送すべき
データを抜き出し圧縮器56に送り、データを圧縮す
る。圧縮データは、パラレル/シリアル変換器55によ
りシリアルデータに変換され、伝送路46を伝送され
る。
のデータ転送であるビットブリット命令の説明は、実施
例1と同じである。以下に、ビデオメモリ54からメイ
ンメモリ28へのデータ転送であるビットブリット命令
の説明をする。グラフィックコントローラ53は、ビッ
トブリット命令によりビデオメモリ54から転送すべき
データを抜き出し圧縮器56に送り、データを圧縮す
る。圧縮データは、パラレル/シリアル変換器55によ
りシリアルデータに変換され、伝送路46を伝送され
る。
【0022】伝送路46を通って送られてきた圧縮シリ
アルデータは、シリアル/パラレル変換器43で圧縮パ
ラレルデータに変換される。カードインタフェース10
を通った後、更に伸長器39を通ることにより非圧縮デ
ータに戻る。このデータは、CPU21の管理のもとで
メインメモリ28に書き込まれ、ビットブリット命令は
完了する。
アルデータは、シリアル/パラレル変換器43で圧縮パ
ラレルデータに変換される。カードインタフェース10
を通った後、更に伸長器39を通ることにより非圧縮デ
ータに戻る。このデータは、CPU21の管理のもとで
メインメモリ28に書き込まれ、ビットブリット命令は
完了する。
【0023】以上のようにして、ビットブリット命令が
メインメモリ28とビデオメモリ54との間で双方向で
圧縮シリアルデータに変換され転送される。
メインメモリ28とビデオメモリ54との間で双方向で
圧縮シリアルデータに変換され転送される。
【0024】[実施例4]図6は、実施例4の表示シス
テムの構成例を示すブロック図である。実施例3と比較
すると、表示制御ユニット50内には、伸長器52への
データをレシーブし、圧縮器56からのデータをドライ
ブするドライバ/レシーバ回路57が追加される。パラ
レルドライバ/レシーバカード47内には、パラレルデ
ータをドライブ/レシーブするドライバ/レシーバ回路
48が内蔵される。ドライバ/レシーバ回路48と57
とをつなぐパラレル伝送路62も追加される。
テムの構成例を示すブロック図である。実施例3と比較
すると、表示制御ユニット50内には、伸長器52への
データをレシーブし、圧縮器56からのデータをドライ
ブするドライバ/レシーバ回路57が追加される。パラ
レルドライバ/レシーバカード47内には、パラレルデ
ータをドライブ/レシーブするドライバ/レシーバ回路
48が内蔵される。ドライバ/レシーバ回路48と57
とをつなぐパラレル伝送路62も追加される。
【0025】以下に動作説明をする。 (1)メインメモリからビデオメモリへのビットブリッ
ト命令 ハードディスク26には表示すべきデータが圧縮されて
保持されているとする。CPU21はこの圧縮データを
伸長しながらメインメモリ28に書き込む。つまり、メ
インメモリ28には非圧縮形式で表示データが書き込ま
れている。ここで、ビットブリット命令によりメインメ
モリ28から表示コントローラ50内のビデオメモリ5
4に画像データを転送することとする。メインメモリ2
8からの画像データを圧縮器38を通して圧縮データに
する。その圧縮されたデータを、カードインタフェース
10を介して汎用カード信号に変換する。
ト命令 ハードディスク26には表示すべきデータが圧縮されて
保持されているとする。CPU21はこの圧縮データを
伸長しながらメインメモリ28に書き込む。つまり、メ
インメモリ28には非圧縮形式で表示データが書き込ま
れている。ここで、ビットブリット命令によりメインメ
モリ28から表示コントローラ50内のビデオメモリ5
4に画像データを転送することとする。メインメモリ2
8からの画像データを圧縮器38を通して圧縮データに
する。その圧縮されたデータを、カードインタフェース
10を介して汎用カード信号に変換する。
【0026】本例では、カードインタフェースには専用
パラレルドライバ/レシーバカード47が装着されてお
り、前述の圧縮データは内蔵されたドライバ/レシーバ
回路48によりドライブされる。ドライブされたパラレ
ルデータがパラレル伝送路62を伝送される。伝送路6
2を通って送られて来た圧縮パラレルデータは、ドライ
バ/レシーバ回路57によりレシーブされる。伸長器5
2を通ることにより非圧縮データに戻る。このデータは
グラフィックコントローラ53の管理の元でビデオメモ
リ54に書き込まれ、ビットブリット命令は完了する。
グラフィックコントローラ53は、ビデオメモリ54の
データを適切なタイミングで呼び出し、表示器61に表
示データを表示する。
パラレルドライバ/レシーバカード47が装着されてお
り、前述の圧縮データは内蔵されたドライバ/レシーバ
回路48によりドライブされる。ドライブされたパラレ
ルデータがパラレル伝送路62を伝送される。伝送路6
2を通って送られて来た圧縮パラレルデータは、ドライ
バ/レシーバ回路57によりレシーブされる。伸長器5
2を通ることにより非圧縮データに戻る。このデータは
グラフィックコントローラ53の管理の元でビデオメモ
リ54に書き込まれ、ビットブリット命令は完了する。
グラフィックコントローラ53は、ビデオメモリ54の
データを適切なタイミングで呼び出し、表示器61に表
示データを表示する。
【0027】(2)ビデオメモリからメインメモリへの
ビットブリット命令 グラフィックコントローラ53は、ビットブリット命令
によりビデオメモリ54から転送すべきデータを抜き出
し圧縮器56に送り、データを圧縮する。圧縮データ
は、ドライバ/レシーバ回路57によりドライブされ、
パラレル伝送路62を伝送される。
ビットブリット命令 グラフィックコントローラ53は、ビットブリット命令
によりビデオメモリ54から転送すべきデータを抜き出
し圧縮器56に送り、データを圧縮する。圧縮データ
は、ドライバ/レシーバ回路57によりドライブされ、
パラレル伝送路62を伝送される。
【0028】伝送路62を通って送られてきた圧縮パラ
レルデータは、ドライバ/レシーバ回路48によりレシ
ーブされる。カードインタフェース10を通った後、更
に伸長器39を通ることにより非圧縮データに戻る。こ
のデータはCPU21の管理の元でメインメモリ28に
書き込まれ、ビットブリット命令は完了する。以上のよ
うにして、ビットブリット命令がメインメモリ28とビ
デオメモリ54との間で双方向で圧縮パラレル変換され
転送される。
レルデータは、ドライバ/レシーバ回路48によりレシ
ーブされる。カードインタフェース10を通った後、更
に伸長器39を通ることにより非圧縮データに戻る。こ
のデータはCPU21の管理の元でメインメモリ28に
書き込まれ、ビットブリット命令は完了する。以上のよ
うにして、ビットブリット命令がメインメモリ28とビ
デオメモリ54との間で双方向で圧縮パラレル変換され
転送される。
【0029】尚、本実施例は、表示装置を限定せずに説
明したが、表示状態を長時間保持可能な、例えば強誘電
性液晶表示装置(FLCD)に適用すると、その効果が
著しい。また、本実施例は、本発明に係る数例の表示シ
ステムを説明したもので、これに限定されることなく、
これらの変形や複数例の組合わせも本発明の含まれる。
また、本発明は、複数の機器から構成されるシステムに
適用しても、1つの機器から成る装置に適用しても良
い。また、本発明はシステム或は装置にプログラムを供
給することによって達成される場合にも適用できること
はいうまでもない。
明したが、表示状態を長時間保持可能な、例えば強誘電
性液晶表示装置(FLCD)に適用すると、その効果が
著しい。また、本実施例は、本発明に係る数例の表示シ
ステムを説明したもので、これに限定されることなく、
これらの変形や複数例の組合わせも本発明の含まれる。
また、本発明は、複数の機器から構成されるシステムに
適用しても、1つの機器から成る装置に適用しても良
い。また、本発明はシステム或は装置にプログラムを供
給することによって達成される場合にも適用できること
はいうまでもない。
【0030】
【発明の効果】本発明により、コンピュータ本体と表示
コントローラ間のデータのシリアル転送を大量かつリア
ルタイムで実現する表示システムを提供できる。特に、
ビットブリット命令が発行された時のように、大量のデ
ータをリアルタイムで転送すべき場合の伝送量不足を無
くした表示システムを提供できる。更に、本発明を強誘
電性液晶表示装置(FLCD)に適用すると、その効果
が著しい。
コントローラ間のデータのシリアル転送を大量かつリア
ルタイムで実現する表示システムを提供できる。特に、
ビットブリット命令が発行された時のように、大量のデ
ータをリアルタイムで転送すべき場合の伝送量不足を無
くした表示システムを提供できる。更に、本発明を強誘
電性液晶表示装置(FLCD)に適用すると、その効果
が著しい。
【図1】実施例1の情報処理システム全体の構成を示す
ブロック図である。
ブロック図である。
【図2】実施例1の表示システムの構成及びデータの流
れを示すブロック図である。
れを示すブロック図である。
【図3】実施例2の情報処理システム全体の構成を示す
ブロック図である。
ブロック図である。
【図4】実施例2の表示システムの構成及びデータの流
れを示すブロック図である。
れを示すブロック図である。
【図5】実施例3の表示システムの構成及びデータの流
れを示すブロック図である。
れを示すブロック図である。
【図6】実施例4の表示システムの構成及びデータの流
れを示すブロック図である。
れを示すブロック図である。
10 カードインタフェース 20 シリアル変換カード 21 CPU 28 メインメモリ 38,56 圧縮器 39,52 伸長器 42,55 パラレル/シリアル変換器 43,51 シリアル/パラレル変換器 45,46 シリアル伝送路 48,57 ドライバ/レシーバ回路 50 表示制御ユニット 53 グラフィックコントローラ 54 ビデオメモリ 61 表示器 62 パラレル伝送路
フロントページの続き (72)発明者 松崎 英一 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 守 浩史 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 山口 芳則 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 三部 英雄 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 市橋 信春 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 坂下 達也 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 棚橋 淳一 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 森本 はじめ 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内
Claims (5)
- 【請求項1】 インタフェースを介してCPUやメイン
メモリを持つコンピュータ本体と表示器の表示コントロ
ーラを接続した表示システムにおいて、 表示コントローラ内に表示メモリを持ち、表示メモリへ
表示データを転送する特定のコマンドに応答して、 圧縮された表示データをインタフェースデータに変換す
るデータ変換手段と、 前記変換されたインタフェースデータをパラレルデータ
からシリアルデータに変換するパラレル/シリアル変換
手段と、 前記変換されたシリアルデータを伝送する伝送手段と、 前記伝送されたシリアルデータをパラレルデータに変換
するシリアル/パラレル変換手段と、 前記圧縮されたパラレルデータを非圧縮データに伸長す
る伸長手段と、 前記伸長された表示データを表示メモリに書き込む表示
制御手段とを備えることを特徴とする表示システム。 - 【請求項2】 メインメモリから表示メモリへ表示デー
タを転送する特定のコマンドに応答して、表示データを
圧縮する圧縮手段を更に備えることを特徴とする請求項
1記載の表示システム。 - 【請求項3】 前記表示器は強誘電性液晶表示装置であ
ることを特徴とする請求項1または2記載の表示システ
ム。 - 【請求項4】 インタフェースを介してCPUやメイン
メモリを持つコンピュータ本体と表示器の表示コントロ
ーラを接続した表示システムにおいて、 表示コントローラ内に表示メモリを持ち、(1)メイン
メモリから表示メモリへデータを転送する特定のコマン
ドに応答して、 表示データを圧縮する圧縮手段と、 前記圧縮された表示データをインタフェースデータに変
換するデータ変換手段と、 前記変換されたインタフェースデータをパラレルデータ
からシリアルデータに変換するパラレル/シリアル変換
手段と、 前記変換されたシリアルデータを伝送する伝送手段と、 前記伝送されたシリアルデータをパラレルデータに変換
するシリアル/パラレル変換手段と、 前記圧縮されたパラレルデータを非圧縮データに伸長す
る伸長手段と、 前記伸長された表示データを表示メモリに書き込む表示
制御手段とを備え、(2)表示メモリからメインメモリ
へデータを転送する特定のコマンドに応答して、 前記表示メモリ中の表示データを圧縮する圧縮手段と、 前記圧縮された表示データをパラレルデータからシリア
ルデータに変換するパラレル/シリアル変換手段と、 前記変換されたシリアルデータを伝送する伝送手段と、 前記伝送されたシリアルデータをパラレルデータに変換
するシリアル/パラレル変換手段と、 前記変換されたパラレルデータをインタフェースデータ
に変換するデータ変換手段と、 前記変換されたパラレルデータを非圧縮データに伸長す
る伸長手段と、 前記伸長された表示データをメインメモリに書き込むメ
モリ制御手段とを備えることを特徴とする表示システ
ム。 - 【請求項5】 前記表示器は強誘電性液晶表示装置であ
ることを特徴とする請求項4記載の表示システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP889595A JPH08202526A (ja) | 1995-01-24 | 1995-01-24 | 圧縮データの高速シリアル転送による表示システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP889595A JPH08202526A (ja) | 1995-01-24 | 1995-01-24 | 圧縮データの高速シリアル転送による表示システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08202526A true JPH08202526A (ja) | 1996-08-09 |
Family
ID=11705423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP889595A Withdrawn JPH08202526A (ja) | 1995-01-24 | 1995-01-24 | 圧縮データの高速シリアル転送による表示システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08202526A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7146051B2 (en) | 2000-10-25 | 2006-12-05 | Samsung Electronics Co., Ltd | Apparatus for and method of transmitting optical signal of graphic signal |
-
1995
- 1995-01-24 JP JP889595A patent/JPH08202526A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7146051B2 (en) | 2000-10-25 | 2006-12-05 | Samsung Electronics Co., Ltd | Apparatus for and method of transmitting optical signal of graphic signal |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0473340B1 (en) | Pipeline structures for full-colour computer graphics | |
US5714985A (en) | Image processing system capable of high-speed and high-resolution image synthesis | |
JPH08129647A (ja) | グラフィック装置 | |
US7158140B1 (en) | Method and apparatus for rendering an image in a video graphics adapter | |
JPH08202526A (ja) | 圧縮データの高速シリアル転送による表示システム | |
US5623559A (en) | Communication terminal transmitting first and second coordinate data in first and second modes | |
JP3472057B2 (ja) | 出力制御装置および方法 | |
JP3109817B2 (ja) | 画像処理装置 | |
JPH0415720A (ja) | 制御回路ユニット | |
JPH0231416B2 (ja) | ||
JP2546574B2 (ja) | グラフィック情報処理システム | |
JP4118369B2 (ja) | 情報処理装置及び情報処理装置の表示制御方法 | |
JP3497864B2 (ja) | 信号処理装置 | |
KR20010074541A (ko) | 표시제어시스템, 표시제어방법 및 표시장치 | |
JP4963005B2 (ja) | 表示装置 | |
JP2000224559A (ja) | 画像処理装置、画像処理システムおよびそれらの方法 | |
JPH07221966A (ja) | 画像通信システム | |
JP3278149B2 (ja) | 画像処理装置 | |
CN114579071A (zh) | 一种基于多个jpeg图层的叠加显示电路及其实现方法 | |
JPH10191285A (ja) | ビデオカード、および、ビデオデータ通信装置 | |
JPH08129368A (ja) | グラフィックスサブシステムおよびその制御方法 | |
JPS61208576A (ja) | イメ−ジ処理装置 | |
JPH1023216A (ja) | 画像処理装置および画像転送方法 | |
JPH06309218A (ja) | データ・バッファ制御方式 | |
JPH0355967A (ja) | 画データ縮小装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020402 |