JPH08201847A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【目的】横スミア不良を改善し、表示品質や歩留りを向
上することができる液晶表示装置を提供する。 【構成】第１基板ＳＵＢ１上の引出配線ＩＮＴと第２基
板ＳＵＢ２上の共通画素電極ＩＴＯ２および導電性膜Ｂ
Ｍとは、シール材ＳＬの周辺部にて導電性部材ＥＢを介
して電気的に接続しており、更に共通画素電極ＩＴＯ２
および導電性膜ＢＭとは、カラーフィルタＦＩＬの３原
色基材の間隙にて電気的に接続している構成。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置に係り、
特に、薄膜トランジスタ等を使用したアクティブ・マト
リクス方式の液晶表示装置に関する。

【０００２】

【従来の技術】アクティブ・マトリクス方式の液晶表示
装置は、マトリクス状に配列された複数の画素電極のそ
れぞれに対応して非線形素子（スイッチング素子）を設
けたものである。各画素における液晶は理論的には常時
駆動（デューティ比 1.0）されているので、時分割駆動
方式を採用している、いわゆる単純マトリクス方式と比
べてアクティブ方式はコントラストが良く、特にカラー
液晶表示装置では欠かせない技術となりつつある。スイ
ッチング素子として代表的なものとしては薄膜トランジ
スタ（ＴＦＴ）がある。

【０００３】なお、薄膜トランジスタを使用したアクテ
ィブ・マトリクス方式の液晶表示装置は、例えば特開昭
６３−３０９９２１号公報や、「冗長構成を採用した1
2.5型アクティブ・マトリクス方式カラー液晶ディスプ
レイ」、日経エレクトロニクス、頁193〜210、1986年12
月15日、日経マグロウヒル社発行、で知られている。

【０００４】液晶表示装置は、例えば、表示用透明画素
電極と配向膜等をそれぞれ積層した面が対向するように
所定の間隔を隔ててガラス等からなる２枚の透明絶縁基
板を重ね合せ、該両基板間の縁部に枠状に設けたシール
材により、両基板を貼り合せると共に、シール材の一部
に設けた液晶封入口から両基板間のシール材の内側に液
晶を封入、封止し、さらに両基板の外側にそれぞれ偏光
板を設けてなる液晶表示パネル（すなわち、液晶表示
部、液晶表示素子、ＬＣＤ：リキッドクリスタルデイス
プレイとも称す）と、液晶表示パネルの下に配置され、
液晶表示パネルに光を供給するバックライトと、液晶表
示パネルの外周部の外側に配置した液晶表示パネルの駆
動用回路基板と、これらの各部材を保持するモールド成
形品である枠状体と、これらの各部材を収納し、液晶表
示窓があけられた金属製フレーム等を含んで構成されて
いる。

【０００５】アクティブ・マトリクス方式の液晶表示パ
ネルでは、第１の透明絶縁基板面上に、それぞれ平行に
伸びる複数本の走査信号線と、それぞれ平行に伸びる複
数本の映像信号線とが絶縁膜を介して格子状に直交して
形成され、これらの４本の信号線により囲まれた領域内
に透明画素電極がそれぞれ配置され、かつ、各画素電極
には該領域内にスイッチング素子として薄膜トランジス
タが備えられている。各画素毎に分割して形成された第
１の基板の透明画素電極に対向して、第２の基板面上に
は共通透明画素電極が一面に（画素毎に分割されず、ベ
タ状に）形成されている。液晶表示パネルとその周辺駆
動回路基板との電気的接続を容易にするために、共通透
明画素電極を含むすべての電極の端子が一方の第１の基
板上にまとめて引き出され、第２の基板側の共通透明画
素電極は、両基板間に配置された複数個の導電性粒子を
含んでなる導電性ペースト材により、第１の基板側に設
けた引出配線と電気的に接続されている。導電性ペース
ト材は、例えば銀粒子や、球状の有機系ポリマー樹脂の
表面にニッケルや金をメッキしたもの（導電性ビーズと
称される）を混合したペーストであり、印刷により、あ
るいはディスペンサを使用して両者の接続部に塗布し
て、両者を電気的に接続する。

【０００６】

【発明が解決しようとする課題】図１６は、従来の液晶
表示装置において、問題となった横スミア不良を示す図
である。本例では、画素に電圧が印加されない時に白表
示となるノーマリ・ホワイト型のパネルの例を示す。図
１６（ａ）は、中央ウィンドウ部分ＷＤに黒あるいは黒
に近い階調表示を周辺の背景部分ＢＡＣＫに中間調の階
調表示をした場合の正常な画面を示す図である。図１６
（ｂ）は、図１６（ａ）と同様の表示を行なった場合の
不良画面を示す図で、横スミア部分ＳＭＲが中央ウィン
ドウ部分ＷＤの両側に、正常時より明るい中間調の階調
表示部分が確認できた。

【０００７】図１７は、従来の液晶表示パネルのゲート
配線ＧＬｉ、ドレイン配線ＤＬｊ、共通画素電極Ｃｉｊ
付近の電気的等価回路を示す図である。各記号につき以
下に説明する。第１基板面上に示す記号として、Ｒｇは
１画素当たりゲート配線抵抗、Ｒｄは１画素当たりドレ
イン配線抵抗、Ｒｔは薄膜トランジスタのオンあるいは
オフ抵抗、Ｃａｄｄは付加容量、Ｃｄｓはドレインとソ
ース画素電極との寄生容量、Ｄｇｓはゲートとソース画
素電極との寄生容量、Ｃｇｄはゲートとドレインとの寄
生容量がある。更に、第２基板面上には、Ｒｃｉとして
共通画素電極ＩＴＯ２の１画素当たりの配線抵抗を示
す。更に、第２基板面上の共通画素電極ＩＴＯ２には、
第１基板面上のパターンから電圧が供給されるため、そ
の間の等価抵抗が生じる。即ち、ＲINTは、駆動ドライ
バーの出力箇所Ｐ１から第２基板面上のパターン箇所Ｐ
３に電気的に接続される第１基板面上のパターン箇所Ｐ
２までの抵抗、ＲEPは、第１基板面上のパターン箇所Ｐ
２と第２基板面上のパターン箇所Ｐ３の間の抵抗、Ｒｃ
は、パターン箇所Ｐ３から共通画素電極ＩＴＯ２の箇所
Ｃｉｊまでの抵抗を示す。更に、第１基板と第２基板の
間には、Ｃｃｄとして共通画素電極とドレイン間との容
量、Ｃｌｃとして共通画素電極とソース画素電極間の液
晶容量、Ｃｃｇとして共通画素電極とゲートとの容量を
示す。

【０００８】図１８は、横スミア現象発生時の要部の電
圧波形を示す図である。コモン反転駆動を行った場合の
横スミアは、１つの原因としてコモン波形歪みにより生
じる。図１８（ａ）は、ドレイン電圧Ｖｄを示す。ＤＡ
及びＤＢは、図１６（ｂ）における２箇所のドレイン配
線に供給されるドレイン電圧Ｖｄを示し、ゲート配線Ｇ
Ｌｉがオンとなる時間ｉ付近の波形を示すものである。
即ち、ＤＡでは、時間ｉ以後は黒表示になるように、Ｄ
Ｂでは、時間ｉ以前の中間調表示状態の電圧波形を維持
する。図１８（ｂ）は、共通画素電極の電圧Ｖｃｏｍを
示す。ＶＣ１は負荷の軽い場合で駆動ドライバーにて１
００％書き込みが行なわれた場合の共通画素電極の電圧
を示す。しかし、実際は、図１７に示すように、駆動ド
ライバー側Ｐ１から供給される共通画素電極の電圧Ｖｃ
ｏｍは、共通画素電極の位置Ｃｉｊに到るまでに、各種
の抵抗ＲINT、ＲEP、Ｒｃ、Ｒｃｉを通過し、更に容量
負荷として、主にＣｌｃ、Ｃｃｄにより波形の立上り、
立ち下がりにＣＲ時定数分のなまりを生じる。更に、Ｃ
ｃｄを介して共通画素電極側にドレイン波形の一部が漏
れ込み波形歪みを生じる。この漏れ込みの影響は、ドレ
イン波形に依存し、ＶＣ２はドレイン線ＤＢの電圧波形
に対応した共通画素電極の波形を、ＶＣ３はドレイン線
ＤＡの電圧波形に対応した共通画素電極の波形を示す。
これらの影響で、時間ｉからｉ＋１までの１水平期間の
最後での共通画素電極の波形は、ＤＢで変化分ＤＶ１、
及びＤＡで変化分ＤＶ２だけ正常値より変化してしま
う。

【０００９】図１９は、従来の液晶表示パネルの輝度特
性を示す図で、横軸に液晶に印加される電圧Ｖ、縦軸に
透過輝度Ｂを示す。前記の変化分ＤＶ１及びＤＶ２が有
ると正常な電圧がシフトし、輝度上の点Ｘ１及びＸ２も
シフトし、輝度変化ＤＢ１及びＤＢ２を生じ、特に中間
輝度Ｘ２付近の背景色で横スミアが目立つことになる。
最近は、６４階調以上の表示が一般となっており、この
場合、変化分ＤＶ１及びＤＶ２は、２０ｍＶ以下まで低
下させる必要がある。

【００１０】また、大画面化した場合の横スミア不良の
解析を行った例としては、シゲルヤチ、テツヤ イケモ
ト、セイキ タカハシ等“アン アナリシス オブ ソ
ース−コモン カップリング イフェクト イン ラー
ジエリア ＴＦＴ−ＬＣＤｓ”、３０〜３３頁、１９９
１年（Shigeru Yachi,Tetsuya Ikemoto,Seiki Takahash
i,et al,“An Analysis of Source-Common Coupling Ef
fect in Large-AreaTFT-LCDs",page 30 to 33,1991）に
記載されている。

【００１１】本発明の目的は、横スミア不良を改善し、
表示品質を向上することができる液晶表示装置を提供す
ることにある。

【００１２】

【課題を解決するための手段】上記の課題を解決するた
め、本発明の液晶表示装置は、第１と第２の透明絶縁基
板を所定の間隔を隔てて重ね合せ、前記間隔に液晶をシ
ール材で封入してなる液晶表示パネルを有する液晶表示
装置において、前記第１の透明絶縁基板上には引出配線
を設け、前記第２の透明絶縁基板上には共通画素電極お
よび導電性膜を設け、前記引出配線と前記共通画素電極
および前記導電性膜とは、シール材の周辺部にて導電性
部材を介して電気的に接続しており、更に前記共通画素
電極および前記導電性膜とは、カラーフィルタの３原色
基材の間隙にて電気的に接続していることを特徴とす
る。

【００１３】また、前記引出配線と前記共通画素電極お
よび前記導電性膜とが導電性部材を介して電気的に接続
される部分の少なくとも１箇所は、前記シール材の外側
の周辺部に位置することを特徴とする。

【００１４】また、絶縁性保護膜が前記導電性膜と前記
共通画素電極との間に介在されており、前記導電性膜と
前記共通画素電極とが接触している部分は、前記絶縁性
保護膜が除去されていることを特徴とする。

【００１５】また、前記導電性膜と前記共通画素電極と
電気的に接続している部分において、前記共通画素電極
が除去され、該共通画素電極をマスクとして、前記導電
性膜と前記共通画素電極との間に介在された絶縁性保護
膜が除去され、導電性部材を介して電気的に接続したこ
とを特徴とする。

【００１６】また、導電性保護膜が前記導電性膜と前記
共通画素電極との間に介在されていることを特徴とす
る。

【００１７】

【作用】本発明では、共通画素電極とブラックマトリク
ス等の導電性膜とを電気的に周辺部及び画面内において
多数箇所で接続することにより、共通画素電極と導電性
膜とで並列回路が形成され、共通画素電極の実効的なシ
ート抵抗値を４０Ω／□以下、例えば１〜４０Ω／□に
することができる。これにより、ＣＲ時定数を低減する
ことができ、表示画面上の横スミア不良を改善すること
ができる。

【００１８】

【実施例】本発明、本発明の更に他の目的及び本発明の
更に他の特徴は図面を参照した以下の説明から明らかと
なるであろう。

【００１９】《アクティブ・マトリクス液晶表示装置》
以下、アクティブ・マトリクス方式のカラー液晶表示装
置にこの発明を適用した実施例を説明する。なお、以下
説明する図面で、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。

【００２０】《マトリクス部の概要》図３はこの発明が
適用されるアクティブ・マトリクス方式カラー液晶表示
装置の一画素とその周辺を示す平面図、図４は図３の４
−４切断線における断面を示す図である。

【００２１】図３に示すように、各画素は隣接する２本
の走査信号線（ゲート信号線または水平信号線）ＧＬ
と、隣接する２本の映像信号線（ドレイン信号線または
垂直信号線）ＤＬとの交差領域内（４本の信号線で囲ま
れた領域内）に配置されている。各画素は薄膜トランジ
スタＴＦＴ、透明画素電極ＩＴＯ１および保持容量素子
Ｃaddを含む。走査信号線ＧＬは図では左右方向に延在
し、上下方向に複数本配置されている。映像信号線ＤＬ
は上下方向に延在し、左右方向に複数本配置されてい
る。

【００２２】図４に示すように、液晶層ＬＣを基準にし
て下部透明ガラス基板ＳＵＢ１側には薄膜トランジスタ
ＴＦＴおよび透明画素電極ＩＴＯ１が形成され、上部透
明ガラス基板ＳＵＢ２側にはカラーフィルタＦＩＬ、遮
光用ブラックマトリクスパターンＢＭが形成されてい
る。透明ガラス基板ＳＵＢ１、ＳＵＢ２の両面にはディ
ップ処理等によって形成された酸化シリコン膜ＳＩＯが
設けられている。

【００２３】上部透明ガラス基板ＳＵＢ２の内側（液晶
ＬＣ側）の表面には、遮光膜ＢＭ、カラーフィルタＦＩ
Ｌ、保護膜ＰＳＶ２、共通透明画素電極ＩＴＯ２（ＣＯ
Ｍ）および上部配向膜ＯＲＩ２が順次積層して設けられ
ている。本例では、図３、図４に示すように、絶縁性保
護膜ＰＳＶ２をストライプ状にエッチングして、共通透
明画素電極ＩＴＯ２と遮光膜ＢＭとを電気的に接触させ
ている。

【００２４】《マトリクス周辺の概要》図５は上下のガ
ラス基板ＳＵＢ１，ＳＵＢ２を含む表示パネルＰＮＬの
マトリクス（ＡＲ）周辺の要部平面を、図６はその周辺
部を更に誇張した平面を、図７は図５及び図６のパネル
左上角部に対応するシール部ＳＬ付近の拡大平面を示す
図である。また、図１は図４の断面を右側にして、左側
に図７の１ａ−１ａ切断線における断面を示す図であ
る。同様に図８は、左側に走査回路が接続されるべき外
部接続端子ＧＴＭ付近の断面を、右側に外部接続端子が
無いところのシール部付近の断面を示す図である。

【００２５】このパネルの製造では、小さいサイズであ
ればスループット向上のため１枚のガラス基板で複数個
分のデバイスを同時に加工してから分割し、大きいサイ
ズであれば製造設備の共用のためどの品種でも標準化さ
れた大きさのガラス基板を加工してから各品種に合った
サイズに小さくし、いずれの場合も一通りの工程を経て
からガラスを切断する。図５〜図７は後者の例を示すも
ので、図５、図６の両図とも上下基板ＳＵＢ１，ＳＵＢ
２の切断後を、図７は切断前を表しており、ＬＮは両基
板の切断前の縁を、ＣＴ１とＣＴ２はそれぞれ基板ＳＵ
Ｂ１，ＳＵＢ２の切断すべき位置を示す。いずれの場合
も、完成状態では外部接続端子群Ｔｇ，Ｔｄ（添字略）
が存在する（図で上下辺と左辺の）部分はそれらを露出
するように上側基板ＳＵＢ２の大きさが下側基板ＳＵＢ
１よりも内側に制限されている。端子群Ｔｇ，Ｔｄはそ
れぞれ後述する走査回路接続用端子ＧＴＭ、映像信号回
路接続用端子ＤＴＭとそれらの引出配線部を集積回路チ
ップＣＨＩが搭載されたテープキャリアパッケージＴＣ
Ｐ（図１１、図１２）の単位に複数本まとめて名付けた
ものである。各群のマトリクス部から外部接続端子部に
至るまでの引出配線は、両端に近づくにつれ傾斜してい
る。これは、パッケージＴＣＰの配列ピッチ及び各パッ
ケージＴＣＰにおける接続端子ピッチに表示パネルＰＮ
Ｌの端子ＤＴＭ，ＧＴＭを合わせるためである。

【００２６】透明ガラス基板ＳＵＢ１、ＳＵＢ２の間に
はその縁に沿って、液晶封入口ＩＮＪを除き、液晶ＬＣ
を封止するようにシールパターンＳＬが形成される。シ
ール材は例えばエポキシ樹脂から成る。上部透明ガラス
基板ＳＵＢ２側の共通透明画素電極ＩＴＯ２は、少なく
とも一箇所において、本実施例では少なくともパネルの
４角で導電性ペースト材ＥＰによって下部透明ガラス基
板ＳＵＢ１側に形成されたその引出配線ＩＮＴに接続さ
れている。この引出配線ＩＮＴは後述するゲート端子Ｇ
ＴＭ、ドレイン端子ＤＴＭと同一製造工程で形成され
る。

【００２７】配向膜ＯＲＩ１、ＯＲＩ２、透明画素電極
ＩＴＯ１のそれぞれの層は、シールパターンＳＬの内側
に形成される。また、共通透明画素電極ＩＴＯ２は、図
６に示すように、引出配線ＩＮＴに接続するように、Ｔ
ｄ及びＴｇの端子間では凸状にパターン形成されてい
る。偏光板ＰＯＬ１、ＰＯＬ２はそれぞれ下部透明ガラ
ス基板ＳＵＢ１、上部透明ガラス基板ＳＵＢ２の外側の
表面に形成されている。液晶ＬＣは液晶分子の向きを設
定する下部配向膜ＯＲＩ１と上部配向膜ＯＲＩ２との間
でシールパターンＳＬで仕切られた領域に封入されてい
る。下部配向膜ＯＲＩ１は下部透明ガラス基板ＳＵＢ１
側の保護膜ＰＳＶ１の上部に形成される。

【００２８】この液晶表示装置は、下部透明ガラス基板
ＳＵＢ１側、上部透明ガラス基板ＳＵＢ２側で別個に種
々の層を積み重ね、シールパターンＳＬを基板ＳＵＢ２
側に形成し、下部透明ガラス基板ＳＵＢ１と上部透明ガ
ラス基板ＳＵＢ２とを重ね合わせ、シール材ＳＬの開口
部ＩＮＪから液晶ＬＣを注入し、注入口ＩＮＪをエポキ
シ樹脂などで封止し、上下基板を切断することによって
組み立てられる。

【００２９】《薄膜トランジスタＴＦＴ》次に、図３、
図４に戻り、ＴＦＴ基板ＳＵＢ１側の構成を詳しく説明
する。

【００３０】薄膜トランジスタＴＦＴは、ゲート電極Ｇ
Ｔに正のバイアスを印加すると、ソース−ドレイン間の
チャネル抵抗が小さくなり、バイアスを零にすると、チ
ャネル抵抗は大きくなるように動作する。

【００３１】各画素には複数（２つ）の薄膜トランジス
タＴＦＴ１、ＴＦＴ２が冗長して設けられる。薄膜トラ
ンジスタＴＦＴ１、ＴＦＴ２のそれぞれは、実質的に同
一サイズ（チャネル長、チャネル幅が同じ）で構成さ
れ、ゲート電極ＧＴ、ゲート絶縁膜ＧＩ、ｉ型（真性、
intrinsic、導電型決定不純物がドープされていない）
非晶質シリコン（Ｓｉ）からなるｉ型半導体層ＡＳ、一
対のソース電極ＳＤ１、ドレイン電極ＳＤ２を有す。な
お、ソース、ドレインは本来その間のバイアス極性によ
って決まるもので、この液晶表示装置の回路ではその極
性は動作中反転するので、ソース、ドレインは動作中入
れ替わると理解されたい。しかし、以下の説明では、便
宜上一方をソース、他方をドレインと固定して表現す
る。

【００３２】《ゲート電極ＧＴ》ゲート電極ＧＴは走査
信号線ＧＬから垂直方向に突出する形状で構成されてい
る（Ｔ字形状に分岐されている）。ゲート電極ＧＴは薄
膜トランジスタＴＦＴ１、ＴＦＴ２のそれぞれの能動領
域を越えるよう突出している。薄膜トランジスタＴＦＴ
１、ＴＦＴ２のそれぞれのゲート電極ＧＴは、一体に
（共通のゲート電極として）構成されており、走査信号
線ＧＬに連続して形成されている。本例では、ゲート電
極ＧＴは、単層の第２導電膜ｇ２で形成されている。第
２導電膜ｇ２としては例えばスパッタで形成されたアル
ミニウム（Ａｌ）膜が用いられ、その上にはＡｌの陽極
酸化膜ＡＯＦが設けられている。

【００３３】このゲート電極ＧＴはｉ型半導体層ＡＳを
完全に覆うよう（下方からみて）それより大き目に形成
され、ｉ型半導体層ＡＳに外光やバックライト光が当た
らないよう工夫されている。

【００３４】《走査信号線ＧＬ》走査信号線ＧＬは第２
導電膜ｇ２で構成されている。この走査信号線ＧＬの第
２導電膜ｇ２はゲート電極ＧＴの第２導電膜ｇ２と同一
製造工程で形成され、かつ一体に構成されている。ま
た、走査信号線ＧＬ上にもＡｌの陽極酸化膜ＡＯＦが設
けられている。

【００３５】《絶縁膜ＧＩ》絶縁膜ＧＩは、薄膜トラン
ジスタＴＦＴ１、ＴＦＴ２において、ゲート電極ＧＴと
共に半導体層ＡＳに電界を与えるためのゲート絶縁膜と
して使用される。絶縁膜ＧＩはゲート電極ＧＴおよび走
査信号線ＧＬの上層に形成されている。絶縁膜ＧＩとし
ては例えばプラズマＣＶＤで形成された窒化シリコン膜
が選ばれ、１２００〜２７００Åの厚さに（本実施例で
は、２０００Å程度）形成される。ゲート絶縁膜ＧＩは
図７に示すように、マトリクス部ＡＲの全体を囲むよう
に形成され、周辺部は外部接続端子ＤＴＭ，ＧＴＭを露
出するよう除去されている。絶縁膜ＧＩは走査信号線Ｇ
Ｌと映像信号線ＤＬの電気的絶縁にも寄与している。

【００３６】《ｉ型半導体層ＡＳ》ｉ型半導体層ＡＳ
は、本例では薄膜トランジスタＴＦＴ１、ＴＦＴ２のそ
れぞれに独立した島となるよう形成され、非晶質シリコ
ンで、２００〜２２００Åの厚さに（本実施例では、２
０００Å程度の膜厚）で形成される。層ｄ０はオーミッ
クコンタクト用のリン（Ｐ）をドープしたＮ⁺型非晶質
シリコン半導体層であり、下側にｉ型半導体層ＡＳが存
在し、上側に導電層ｄ２（ｄ３）が存在するところのみ
に残されている。

【００３７】ｉ型半導体層ＡＳは走査信号線ＧＬと映像
信号線ＤＬとの交差部（クロスオーバ部）の両者間にも
設けられている。この交差部のｉ型半導体層ＡＳは交差
部における走査信号線ＧＬと映像信号線ＤＬとの短絡を
低減する。

【００３８】《透明画素電極ＩＴＯ１》透明画素電極Ｉ
ＴＯ１は液晶表示部の画素電極の一方を構成する。

【００３９】透明画素電極ＩＴＯ１は薄膜トランジスタ
ＴＦＴ１のソース電極ＳＤ１および薄膜トランジスタＴ
ＦＴ２のソース電極ＳＤ１の両方に接続されている。こ
のため、薄膜トランジスタＴＦＴ１、ＴＦＴ２のうちの
１つに欠陥が発生しても、その欠陥が副作用をもたらす
場合はレーザ光等によって適切な箇所を切断し、そうで
ない場合は他方の薄膜トランジスタが正常に動作してい
るので放置すれば良い。透明画素電極ＩＴＯ１は第１導
電膜ｄ１によって構成されており、この第１導電膜ｄ１
はスパッタリングで形成された透明導電膜（Indium-Tin
-Oxide ＩＴＯ：ネサ膜）からなり、１０００〜２００
０Åの厚さに（本実施例では、１４００Å程度の膜厚）
形成される。

【００４０】《ソース電極ＳＤ１、ドレイン電極ＳＤ
２》ソース電極ＳＤ１、ドレイン電極ＳＤ２のそれぞれ
は、Ｎ⁺型半導体層ｄ０に接触する第２導電膜ｄ２とそ
の上に形成された第３導電膜ｄ３とから構成されてい
る。

【００４１】第２導電膜ｄ２はスパッタで形成したクロ
ム（Ｃｒ）膜を用い、５００〜１０００Åの厚さに（本
実施例では、６００Å程度）で形成される。Ｃｒ膜は膜
厚を厚く形成するとストレスが大きくなるので、２００
０Å程度の膜厚を越えない範囲で形成する。Ｃｒ膜はＮ
⁺型半導体層ｄ０との接着性を良好にし、第３導電膜ｄ
３のＡｌがＮ⁺型半導体層ｄ０に拡散することを防止す
る（いわゆるバリア層の）目的で使用される。第２導電
膜ｄ２として、Ｃｒ膜の他に高融点金属（Ｍｏ、Ｔｉ、
Ｔａ、Ｗ）膜、高融点金属シリサイド（ＭｏＳｉ₂、Ｔ
ｉＳｉ₂、ＴａＳｉ₂、ＷＳｉ₂）膜を用いてもよい。

【００４２】第３導電膜ｄ３はＡｌのスパッタリングで
３０００〜５０００Åの厚さに（本実施例では、４００
０Å程度）形成される。Ａｌ膜はＣｒ膜に比べてストレ
スが小さく、厚い膜厚に形成することが可能で、ソース
電極ＳＤ１、ドレイン電極ＳＤ２および映像信号線ＤＬ
の抵抗値を低減したり、ゲート電極ＧＴやｉ型半導体層
ＡＳに起因する段差乗り越えを確実にする（ステップカ
バーレッジを良くする）働きがある。

【００４３】第２導電膜ｄ２、第３導電膜ｄ３を同じマ
スクパターンでパターニングした後、同じマスクを用い
て、あるいは第２導電膜ｄ２、第３導電膜ｄ３をマスク
として、Ｎ⁺型半導体層ｄ０が除去される。つまり、ｉ
型半導体層ＡＳ上に残っていたＮ⁺型半導体層ｄ０は第
２導電膜ｄ２、第３導電膜ｄ３以外の部分がセルフアラ
インで除去される。このとき、Ｎ⁺型半導体層ｄ０はそ
の厚さ分は全て除去されるようエッチングされるので、
ｉ型半導体層ＡＳも若干その表面部分がエッチングされ
るが、その程度はエッチング時間で制御すればよい。

【００４４】《映像信号線ＤＬ》映像信号線ＤＬはソー
ス電極ＳＤ１、ドレイン電極ＳＤ２と同層の第２導電膜
ｄ２、第３導電膜ｄ３で構成されている。

【００４５】《保護膜ＰＳＶ１》薄膜トランジスタＴＦ
Ｔおよび透明画素電極ＩＴＯ１上には保護膜ＰＳＶ１が
設けられている。保護膜ＰＳＶ１は主に薄膜トランジス
タＴＦＴを湿気等から保護するために形成されており、
透明性が高くしかも耐湿性の良いものを使用する。保護
膜ＰＳＶ１はたとえばプラズマＣＶＤ装置で形成した酸
化シリコン膜や窒化シリコン膜で形成されており、１μ
ｍ程度の膜厚で形成する。

【００４６】保護膜ＰＳＶ１は図７に示すように、マト
リクス部ＡＲの全体を囲むように形成され、周辺部は外
部接続端子ＤＴＭ，ＧＴＭを露出するよう除去され、ま
た上基板側ＳＵＢ２の共通電極ＣＯＭを下側基板ＳＵＢ
１の外部接続端子接続用引出配線ＩＮＴに導電性ペース
トＥＰで接続する部分も除去されている。保護膜ＰＳＶ
１とゲート絶縁膜ＧＩの厚さ関係に関しては、前者は保
護効果を考え厚くされ、後者はトランジスタの相互コン
ダクタンスｇｍを薄くされる。従って図７に示すよう
に、保護効果の高い保護膜ＰＳＶ１は周辺部もできるだ
け広い範囲に亘って保護するようゲート絶縁膜ＧＩより
も大きく形成されている。

【００４７】《遮光膜ＢＭ》上部透明ガラス基板ＳＵＢ
２側には、外部光又はバックライト光がｉ型半導体層Ａ
Ｓに入射しないよう遮光膜ＢＭが設けられている。図３
に示す遮光膜ＢＭの閉じた多角形の輪郭線は、その内側
が遮光膜ＢＭが形成されない開口を示している。遮光膜
ＢＭは光に対する遮蔽性が高いたとえばアルミニウム膜
やクロム膜等で形成されており、本実施例ではクロム膜
がスパッタリングで１３００Å程度の厚さに形成され
る。

【００４８】従って、薄膜トランジスタＴＦＴ１、ＴＦ
Ｔ２のｉ型半導体層ＡＳは上下にある遮光膜ＢＭおよび
大き目のゲート電極ＧＴによってサンドイッチにされ、
外部の自然光やバックライト光が当たらなくなる。遮光
膜ＢＭは各画素の周囲に格子状に形成され（いわゆるブ
ラックマトリクス）、この格子で１画素の有効表示領域
が仕切られている。従って、各画素の輪郭が遮光膜ＢＭ
によってはっきりとし、コントラストが向上する。つま
り、遮光膜ＢＭはｉ型半導体層ＡＳに対する遮光とブラ
ックマトリクスとの２つの機能をもつ。

【００４９】透明画素電極ＩＴＯ１のラビング方向の根
本側のエッジ部分（図３右下部分）も遮光膜ＢＭによっ
て遮光されているので、上記部分にドメインが発生した
としても、ドメインが見えないので、表示特性が劣化す
ることはない。

【００５０】遮光膜ＢＭは図６に示すように周辺部にも
額縁状に形成され、そのパターンはドット状に複数の開
口を設けた図３に示すマトリクス部のパターンと連続し
て形成されている。周辺部の遮光膜ＢＭは図６〜図８、
図１に示すように、シール部ＳＬの外側に延長され、パ
ソコン等の実装機に起因する反射光等の漏れ光がマトリ
クス部に入り込むのを防いでいる。他方、この遮光膜Ｂ
Ｍは基板ＳＵＢ２の縁よりも約０．３〜１．０ｍｍ程内
側に留められ、基板ＳＵＢ２の切断領域を避けて形成さ
れている。

【００５１】《カラーフィルタＦＩＬ》カラーフィルタ
ＦＩＬは画素に対向する位置に赤、緑、青の繰り返しで
ストライプ状に形成される。カラーフィルタＦＩＬは透
明画素電極ＩＴＯ１の全てを覆うように大き目に形成さ
れ、遮光膜ＢＭはカラーフィルタＦＩＬおよび透明画素
電極ＩＴＯ１のエッジ部分と重なるよう透明画素電極Ｉ
ＴＯ１の周縁部より内側に形成されている。

【００５２】カラーフィルタＦＩＬは次のように形成す
ることができる。まず、上部透明ガラス基板ＳＵＢ２の
表面にアクリル系樹脂等の染色基材を形成し、フォトリ
ソグラフィ技術で赤色フィルタ形成領域以外の染色基材
を除去する。この後、染色基材を赤色染料で染め、固着
処理を施し、赤色フィルタＲを形成する。つぎに、同様
な工程を施すことによって、緑色フィルタＧ、青色フィ
ルタＢを順次形成する。

【００５３】《保護膜ＰＳＶ２》保護膜ＰＳＶ２はカラ
ーフィルタＦＩＬの染料が液晶ＬＣに漏れることを防止
するために設けられている。絶縁性保護膜ＰＳＶ２とし
ては、たとえばアクリル樹脂、エポキシ樹脂等の透明樹
脂材料で形成されている。

【００５４】《共通透明画素電極ＩＴＯ２》共通透明画
素電極ＩＴＯ２は、下部透明ガラス基板ＳＵＢ１側に画
素ごとに設けられた透明画素電極ＩＴＯ１に対向し、液
晶ＬＣの光学的な状態は各画素電極ＩＴＯ１と共通透明
画素電極ＩＴＯ２との間の電位差（電界）に応答して変
化する。この共通透明画素電極ＩＴＯ２にはコモン電圧
Ｖcomが印加されるように構成されている。本実施例で
は、コモン電圧Ｖcomは映像信号線ＤＬに印加される最
小レベルの駆動電圧Ｖｄminと最大レベルの駆動電圧Ｖ
ｄmaxとの中間直流電位に設定されるが、映像信号駆動
回路で使用される集積回路の電源電圧を約半分に低減し
たい場合は、交流電圧を印加すれば良い。なお、共通透
明画素電極ＩＴＯ２の平面形状は図６、図７を参照され
たい。

【００５５】《共通透明画素電極ＩＴＯ２と遮光膜ＢＭ
との電気的接続》 実施例１ 図１（ａ）は、本発明の実施例１の共通透明画素電極Ｉ
ＴＯ２と遮光膜ＢＭとの電気的接続部を示す要部断面図
である。

【００５６】図１に示すように、液晶層ＬＣを基準にし
て下部透明ガラス基板ＳＵＢ１の内側（液晶層ＬＣ側）
の表面には、薄膜トランジスタＴＦＴ、画素毎に分割さ
れた透明画素電極ＩＴＯ１等が形成され、シール材ＳＬ
の外側には引出配線ＩＮＴが形成されている。上部透明
ガラス基板ＳＵＢ２の内側の表面には、遮光膜（ブラッ
クマトリクス）ＢＭ、カラーフィルタＦＩＬ、保護膜Ｐ
ＳＶ２、共通透明画素電極ＩＴＯ２が順次積層されてい
る。遮光膜ＢＭは、クロム（Ｃｒ）膜からなり、１１０
０〜１３００Å程度の厚さにスパッタリングにより形成
されている。保護膜ＰＳＶ２は、カラーフィルタＦＩＬ
の染料が液晶層ＬＣに漏れるのを防止するために設けら
れており、アクリル樹脂やエポキシ樹脂等の透明樹脂で
形成されている。

【００５７】図１（ａ）に示すように、共通画素電極Ｉ
ＴＯ２と、下部透明ガラス基板ＳＵＢ１の端部の面上に
形成されたその引出配線ＩＮＴとは、両基板間に配置し
た導電性ビーズＥＢを含んでなる導電性ペーストＥＰに
よって電気的に接続されている。導電性ペーストＥＰ
は、球状の有機系ポリマー樹脂の表面に例えばニッケル
（あるいはニッケルその上に金）をメッキして構成され
る導電性ビースＥＢを、エポキシ系の熱硬化型接着剤に
混合してなり、印刷により、あるいはディスペンサを使
用して塗布される。なお、図１では、導電性ペーストＥ
Ｐの図の横方向の幅と両基板間のギャップとは、実際の
寸法に対応して図示されていない（図２も同様）。すな
わち、導電性ペーストＥＰの幅（すなわち、径。図７参
照）は約１〜２ｍｍであり、この領域に約１００個の導
電性ビーズＥＢが２次元方向（基板面方向）に配置され
ている。また、導電性ペーストＥＰが配置される両基板
間のギャップは約８μｍであり、液晶層ＬＣが存在する
表示部の両基板間のギャップは約５μｍである。つま
り、図１では、導電性ビーズＥＢが１個しか示されてい
ないが、実際には多数個配置されている（図２も同
様）。

【００５８】共通透明画素電極ＩＴＯ２と導電性ペース
トＥＰとが接触する複数箇所（すなわち、共通透明画素
電極ＩＴＯ２への給電部。つまり、コモン給電部。図６
参照）において、本実施例では、図１（ａ）に示すよう
に、保護膜ＰＳＶ２が一部除去されて、スルーホール
（または切欠）が形成され、このスルーホール（または
切欠）部で、共通透明画素電極ＩＴＯ２とクロムからな
る導電性の遮光膜ＢＭとが直接接している。なお、導電
性ペーストＥＰが共通透明画素電極ＩＴＯ２および引出
配線ＩＮＴと接触し、かつ、共通透明画素電極ＩＴＯ２
と導電性遮光膜ＢＭとが直接する複数箇所は、図６に示
されている。

【００５９】このような構成の液晶表示パネルＰＮＬを
作製するには、前にも説明したように、まず、洗浄した
上部透明ガラス基板ＳＵＢ２の面上に、Ｃｒ膜をスパッ
タリングにより１１００〜１３００Å程度の厚さに形成
し、フォトリソグラフィ技術を用いて（すなわち、レジ
スト塗布→露光→現像→エッチング→レジスト除去）所
定のパターンの遮光膜ＢＭを形成する。ついで、赤、
緑、青の３色のカラーフィルタＦＩＬを染色法により順
次形成する（すなわち、染色基材塗布→パターン形成→
染色→固着）。ついで、カラーフィルタＦＩＬの染料が
液晶表示パネルＰＮＬの組立後、液晶層ＬＣへにじみ出
るのを防止するために、アクリル樹脂を用いて塗布、焼
成してカラーフィルタＦＩＬの保護膜ＰＳＶ２を形成
し、フォトリソグラフィ技術を用いて（すなわち、レジ
スト塗布→露光→現像→エッチング→レジスト除去）保
護膜ＰＳＶ２を選択的に除去し、シールＳＬ周辺部の所
定の複数箇所及びカラーフィルタＦＩＬの３原色基材の
間隙にスルーホール（ストライプ状または切欠）を形成
する。このとき、保護膜ＰＳＶ２のスルーホール（スト
ライプ状または切欠）の壁を、図１（ａ）のＴＡ部分に
示すようにテーパ状に形成する。テーパ状に形成するに
は、レジストの灰化量が保護膜のエッチング量よりも、
エッチングレートを速くしておけばよい。この上に、透
明導電膜（ＩＴＯ膜）をスパッタリングにより１４００
Å程度の厚さに形成した後、フォトリソグラフィ技術を
用いて（すなわち、レジスト塗布→露光→現像→エッチ
ング→レジスト除去）パターニングし、共通透明画素電
極ＩＴＯ２を形成すると、共通透明画素電極ＩＴＯ２と
導電性遮光膜ＢＭとが直接接触し、両者が電気的に接続
される。

【００６０】なお、保護膜ＰＳＶ２に例えばカーボン等
のフィラーを混入させ、保護膜ＰＳＶ２を導電性として
もよい。保護膜ＰＳＶ２を導電性とした場合は、保護膜
ＰＳＶ２にスルーホールや切欠を設けなくてもよいが、
これらを設けて共通透明画素電極ＩＴＯ２と導電性遮光
膜ＢＭとを直接電気的に接続した方が抵抗を低減化でき
るので望ましい。

【００６１】一方、下部透明ガラス基板ＳＵＢ１側で
は、その面上にＣｒ（あるいはＡｌ）膜やＩＴＯ膜をス
パッタリングにより形成して透明画素電極ＩＴＯ１や信
号線の端子部（あるいは走査信号線）等を形成する際、
同時に引出配線ＩＮＴも形成する。

【００６２】ついで、上下両基板に、配向膜ＯＲＩ１、
ＯＲＩ２を塗布焼成して形成した後（基板端部は除
く）、ラビング（配向）処理を行う。

【００６３】この後、上部透明ガラス基板ＳＵＢ２の面
上に所定のパターンのシール材ＳＬを形成し、下部透明
ガラス基板ＳＵＢ１との複数個の電気的接続箇所（コモ
ン給電部）に、導電性ビーズＥＢを混合した導電性ペー
ストＥＰを塗布する。ついで、両基板のギャップを均一
に規定、維持する多数個のスペーサＳＰ（図１（ｂ））
をシール材ＳＬの内側の基板面上に散布する。ついで、
両基板を重ね合せ、真空で引き、仮硬化させた後、シー
ル材ＳＬの一部の液晶封入口ＩＮＪから液晶を封入し、
封入口ＩＮＪを封止する。

【００６４】このように共通透明画素電極ＩＴＯ２と導
電性遮光膜ＢＭとを最低２箇所、本実施例では、図６に
示すように、１６箇所で、更に各画素に対応する部分で
も、保護膜ＰＳＶ２の無い部分で電気的に接続したの
で、共通透明画素電極ＩＴＯ２と導電性遮光膜ＢＭとで
並列回路が形成され、共通透明画素電極ＩＴＯ２の実効
的なシート抵抗値を４０Ω／□以下、例えば１〜４０Ω
／□にすることができた。これにより、ＣＲ時定数を低
減することができ、表示画面上の横スミア不良を改善す
ることができる。すなわち、図１７において、例えばＲ
INTは５Ω程度、ＲEPは１０Ω程度が一般的な値で、Ｒ
ｃは、形状に依存するがシート抵抗値にほぼ等しいとみ
なせる。したがって、ＲINT＋ＲEP＋Ｒｃの和は、Ｒｃ
により大きく依存し、位置Ｐ３から位置Ｃｉｊまでの容
量性負荷、主にＣｌｃとＣｃｄの和との積であるＣＲ時
定数は、ＲＣに略比例して小さくなる。図１８（ｃ）
に、シート抵抗値を従来の１００Ω／□から２０Ω／□
以下にした場合の共通画素電極の波形を示す。ＶＣ４は
ドレイン線ＤＢの電圧波形に、ＶＣ５はドレイン線ＤＡ
の電圧波形に対応した共通画素電極の波形を示す。Ｒｃ
低減の影響で、時間ｉからｉ＋１までの１水平期間の最
後での共通画素電極の波形は、変化分ＤＶ１、ＤＶ２と
も零付近となり、ほぼ正常値とみなせる。以上のように
本例によれば、表示品質を向上することができる。ま
た、保護膜ＰＳＶ２のスルーホール（または切欠）の壁
にテーパをつけたので、保護膜ＰＳＶ２のエッジ部での
共通透明画素電極ＩＴＯ２の段切れが生じにくく、導電
性ペーストＥＰによる共通透明画素電極ＩＴＯ２と導電
性遮光膜ＢＭとの電気的接続を確実にすることができ
る。

【００６５】実施例２ 図２（ａ）は、本発明の実施例２の共通透明画素電極Ｉ
ＴＯ２と遮光膜ＢＭとの電気的接続部を示す要部断面図
である。

【００６６】共通透明画素電極ＩＴＯ２と導電性ペース
トＥＰとが接触する複数箇所（つまり、コモン給電部。
図７参照）において、本実施例では、図２（ａ）に示す
ように、一部を除去した共通透明画素電極ＩＴＯ２をマ
スクとして、保護膜ＰＳＶ２をエッチングにより除去し
て、スルーホール（または切欠）を形成し、このスルー
ホール（または切欠）部で、導電性ペーストＥＰが導電
性遮光膜ＢＭと共通透明画素電極ＩＴＯ２とに直接接し
ている。なお、両基板間に配置した導電性ペーストＥＰ
によって、共通透明画素電極ＩＴＯ２とその引出配線Ｉ
ＮＴとが電気的に接続され、引出配線ＩＮＴから共通透
明画素電極ＩＴＯ２に給電される。

【００６７】本実施例の液晶表示パネルＰＮＬを作製す
るには、まず、洗浄した上部透明ガラス基板ＳＵＢ２の
面上に、既述のように、導電性遮光膜ＢＭとカラーフィ
ルタＦＩＬをそれぞれ選択的に形成した後、カラーフィ
ルタＦＩＬの保護膜ＰＳＶ２を形成する。この上に、透
明導電膜（ＩＴＯ膜）をスパッタリングにより１４００
Å程度の厚さに形成した後、フォトリソグラフィ技術を
用いて（すなわち、レジスト塗布→露光→現像→エッチ
ング）、導電性ペーストＥＰが配置される電気的接続部
のスルーホール（または切欠）を含む所定のパターンの
共通透明画素電極ＩＴＯ２を形成する。この共通透明画
素電極ＩＴＯ２のパターンを耐エッチングマスクとし
て、保護膜ＰＳＶ２を酸素を用いて灰化（Ｏ₂アッシン
グ）除去すると、図２（ａ）に示すように、保護膜ＰＳ
Ｖ２が共通透明画素電極ＩＴＯ２と同一のパターンに形
成される。この後、共通透明画素電極ＩＴＯ２のパター
ニング用のレジストを除去する。

【００６８】つぎに、後で形成するシール材ＳＬのパタ
ーンの内側に、配向膜を印刷し、ラビング処理を行う。
ついで、導電性ビーズＥＢを混合した導電性ペーストＥ
Ｐを所定の位置に塗布し、シール材ＳＬを塗布し、対応
する下部透明ガラス基板ＳＵＢ１と組み合せる。これに
より、導電性ビーズＥＢを含む導電性ペーストＥＰが導
電性遮光膜ＢＭと共通透明画素電極ＩＴＯ２とに直接接
触し、導電性遮光膜ＢＭと共通透明画素電極ＩＴＯ２と
が電気的に接続されると同時に、導電性ペーストＥＰに
より、共通透明画素電極ＩＴＯ２とその引出配線ＩＮＴ
とが電気的に接続される。

【００６９】なお、本実施例でも、保護膜ＰＳＶ２に例
えばカーボン等のフィラーを混入させ、保護膜ＰＳＶ２
を導電性としてもよい。

【００７０】本実施例でも、実施例１と同様に、共通透
明画素電極ＩＴＯ２と導電性遮光膜ＢＭとを電気的に接
続したので、共通透明画素電極ＩＴＯ２と導電性遮光膜
ＢＭとで並列回路が形成され、共通透明画素電極ＩＴＯ
２の実効的なシート抵抗値を４０Ω／□以下、例えば１
〜４０Ω／□にすることができた。これにより、ＣＲ時
定数を低減することができ、表示画面において横スミア
不良を改善することができた。

【００７１】《表示装置全体等価回路》表示マトリクス
部の等価回路とその周辺回路の結線図を図９に示す。同
図は回路図ではあるが、実際の幾何学的配置に対応して
描かれている。ＡＲは複数の画素を二次元状に配列した
マトリクス・アレイである。

【００７２】図中、Ｘは映像信号線ＤＬを意味し、添字
Ｇ、ＢおよびＲがそれぞれ緑、青および赤画素に対応し
て付加されている。Ｙは走査信号線ＧＬを意味し、添字
１，２，３，…，endは走査タイミングの順序に従って
付加されている。

【００７３】映像信号線Ｘ（添字省略）は交互に上側
（または奇数）映像信号駆動回路Ｈｅ、下側（または偶
数）映像信号駆動回路Ｈｏに接続されている。

【００７４】走査信号線Ｙ（添字省略）は垂直走査回路
Ｖに接続されている。

【００７５】ＳＵＰは１つの電圧源から複数の分圧した
安定化された電圧源を得るための電源回路やホスト（上
位演算処理装置）からのＣＲＴ（陰極線管）用の情報を
ＴＦＴ液晶表示装置用の情報に交換する回路を含む回路
である。

【００７６】《表示パネルＰＮＬと駆動回路基板ＰＣＢ
１》図１０は、図６等に示した表示パネルＰＮＬに映像
信号駆動回路Ｈｅ、Ｈｏと垂直走査回路Ｖを接続した状
態を示す上面図である。

【００７７】ＣＨＩは表示パネルＰＮＬを駆動させる駆
動ＩＣチップ（下側の３個は垂直走査回路側の駆動ＩＣ
チップ、左右の６個ずつは映像信号駆動回路側の駆動Ｉ
Ｃチップ）である。ＴＣＰは図１１、図１２で後述する
ように駆動用ＩＣチップＣＨＩがテープ・オートメイテ
ィド・ボンディング法（ＴＡＢ）により実装されたテー
プキャリアパッケージ、ＰＣＢ１は上記ＴＣＰやコンデ
ンサＣＤＳ等が実装された駆動回路基板で、３つに分割
されている。ＦＧＰはフレームグランドパッドであり、
シールドケースＳＨＤに切り込んで設けられたバネ状の
破片ＦＧが半田付けされる。ＦＣは下側の駆動回路基板
ＰＣＢ１と左側の駆動回路基板ＰＣＢ１、および下側の
駆動回路基板ＰＣＢ１と右側の駆動回路基板ＰＣＢ１と
を電気的に接続するフラットケーブルである。フラット
ケーブルＦＣとしては図に示すように、複数のリード線
（りん青銅の素材にＳｎ鍍金を施したもの）をストライ
プ状のポリエチレン層とポリビニルアルコール層とでサ
ンドイッチして支持したものを使用する。

【００７８】《ＴＣＰの接続構造》図１１は走査信号駆
動回路Ｖや映像信号駆動回路Ｈｅ，Ｈｏを構成する、集
積回路チップＣＨＩがフレキシブル配線基板に搭載され
たテープキャリアパッケージＴＣＰの断面構造を示す図
であり、図１２はそれを液晶表示パネルの、本例では映
像信号回路用端子ＤＴＭに接続した状態を示す要部断面
図である。

【００７９】同図において、ＴＴＢは集積回路ＣＨＩの
入力端子・配線部であり、ＴＴＭは集積回路ＣＨＩの出
力端子・配線部であり、例えばＣｕから成り、それぞれ
の内側の先端部（通称インナーリード）には集積回路Ｃ
ＨＩのボンディングパッドＰＡＤがいわゆるフェースダ
ウンボンディング法により接続される。端子ＴＴＢ，Ｔ
ＴＭの外側の先端部（通称アウターリード）はそれぞれ
半導体集積回路チップＣＨＩの入力及び出力に対応し、
半田付け等によりＣＲＴ／ＴＦＴ変換回路・電源回路Ｓ
ＵＰに、異方性導電膜ＡＣＦによって液晶表示パネルＰ
ＮＬに接続される。パッケージＴＣＰは、その先端部が
パネルＰＮＬ側の接続端子ＤＴＭを露出した保護膜ＰＳ
Ｖ１を覆うようにパネルに接続されており、従って、外
部接続端子ＤＴＭ（ＧＴＭ）は保護膜ＰＳＶ１かパッケ
ージＴＣＰの少なくとも一方で覆われるので電触に対し
て強くなる。

【００８０】ＢＦ１はポリイミド等からなるベースフィ
ルムであり、ＳＲＳは半田付けの際半田が余計なところ
へつかないようにマスクするためのソルダレジスト膜で
ある。シールパターンＳＬの外側の上下ガラス基板の隙
間は洗浄後エポキシ樹脂ＥＰＸ等により保護され、パッ
ケージＴＣＰと上側基板ＳＵＢ２の間には更にシリコー
ン樹脂ＳＩＬが充填され保護が多重化されている。

【００８１】《他の液晶表示モジュールの全体構成》図
１３は、本発明が適用可能な別の例の液晶表示モジュー
ルＭＤＬの分解斜視図である。なお、図５、図６、図
９、図１０以外の図面は、このモジュールにおいても共
通である。

【００８２】ＳＨＤは金属板から成るシールドケース
（メタルフレームとも称す）、ＷＤは表示窓、ＩＮＳ１
〜３は絶縁シート、ＰＣＢ１〜３は回路基板（ＰＣＢ１
はドレイン側回路基板、ＰＣＢ２はゲート側回路基板、
ＰＣＢ３はインターフェイス回路基板）、ＪＮは回路基
板ＰＣＢ１〜３どうしを電気的に接続するジョイナ、Ｔ
ＣＰ１、ＴＣＰ２はテープキャリアパッケージ、ＰＮＬ
は液晶表示パネル、ＧＣはゴムクッション、ＩＬＳは遮
光スペーサ、ＰＲＳはプリズムシート、ＳＰＳは拡散シ
ート、ＧＬＢは導光板、ＲＦＳは反射シート、ＭＣＡは
一体成型により形成された下側ケース（モールドケー
ス）、ＬＰは蛍光管、ＬＰＣはランプケーブル、ＧＢは
蛍光管ＬＰを支持するゴムブッシュであり、図に示すよ
うな上下の配置関係で各部材が積み重ねられて液晶表示
モジュールＭＤＬが組み立てられる。

【００８３】モジュールＭＤＬは、下側ケースＭＣＡ、
シールドケースＳＨＤの２種の収納・保持部材を有す
る。絶縁シートＩＮＳ１〜３、回路基板ＰＣＢ１〜３、
液晶表示パネルＰＮＬを収納、固定した金属製シールド
ケースＳＨＤと、蛍光管ＬＰ、導光板ＧＬＢ、プリズム
シートＰＲＳ等から成るバックライトＢＬを収納した下
側ケースＭＣＡとを合体させることにより、モジュール
ＭＤＬが組み立てられる。

【００８４】《ドレイン側回路基板ＰＣＢ１》図１４
は、図１３の液晶表示モジュールのシールドケース内に
液晶表示パネルと回路基板を組み込んだ平面図、図１５
は、図１３の液晶表示モジュールの、周辺部をやや誇張
した液晶表示パネルの平面図である。

【００８５】ドレイン側回路基板ＰＣＢ１は、図１４、
図１３に示すように、液晶表示パネルＰＮＬの長辺の一
方側（図１４では左側）のみに１枚だけ配置されてい
る。すなわち、映像信号線ＤＬは、走査信号線ＧＬと同
様に、液晶表示パネルＰＮＬの片側のみに端子が引き出
されている。したがって、液晶表示パネルの対向する２
個の長辺に映像信号線を交互に引き出し、各長辺の外側
にそれぞれドレイン側回路基板を配置した構成に比べ
て、表示部の周囲のいわゆる額縁部の面積を小さくする
ことができるので、液晶表示モジュールＭＤＬおよびこ
れを表示部として組み込んだパソコン、ワープロ等の情
報処理装置の外形寸法を小型化することができ、したが
って、軽量化することができる。その結果、材料を低減
することができるので、製造コストを低減することがで
きる。なお、このドレイン側回路基板ＰＣＢ１が配置さ
れた側は、当該モジュールＭＤＬをパソコン、ワープロ
等に実装したときに、画面の上側に配置される位置であ
る。このため、ノートブック型のパソコン、ワープロで
は、通常、画面の下部に、表示部をキーボード部に取り
付けるためのヒンジを設けるためのスペースが必要であ
るので、ドレイン側回路基板を画面の上部に配置するこ
とにより、画面の上下位置が適切となる。

【００８６】このような液晶表示モジュールＭＤＬにお
いても、図１（ａ）、あるいは図２（ａ）に示したよう
に、共通透明画素電極ＩＴＯ２と導電性遮光膜ＢＭとを
電気的に接続することにより、共通透明画素電極ＩＴＯ
２と導電性遮光膜ＢＭとで並列回路が形成され、共通透
明画素電極ＩＴＯ２の実効的なシート抵抗値を４０Ω／
□以下、例えば１〜４０Ω／□にすることができるの
で、横スミア不良を改善することができ、本発明は非常
に有効である。このモジュールでも、図１５に示すよう
に、共通透明画素電極ＩＴＯ２への複数箇所の給電部
（コモン給電部）において、共通透明画素電極ＩＴＯ２
と導電性遮光膜ＢＭとの電気的接続部が取ってある。

【００８７】以上本発明を実施例に基づいて具体的に説
明したが、本発明は上記実施例に限定されるものではな
く、その要旨を逸脱しない範囲において種々変更可能で
あることは勿論である。例えば、図１（ａ）、図２
（ａ）に示した上記実施例１、実施例２では、共通透明
画素電極ＩＴＯ２と導電性遮光膜ＢＭとを電気的に接続
するのに、図６に示したように１６箇所で接続した。本
例では、図１５において右下部が一番駆動条件が悪くな
るが、本発明を適用することで、横スミア不良を改善す
ることができた。また、実施例１、２では、上部透明ガ
ラス基板ＳＵＢ２側に絶縁性あるいは導電性保護膜ＰＳ
Ｖ２が形成された場合について説明したが、これらの保
護膜が無い構造のカラーフィルタについても、同様に本
発明の構成を適用できることはもちろんである。

【００８８】

【発明の効果】以上説明したように、本発明によれば、
共通画素電極のシート抵抗値を下げることができるの
で、表示画面上の横スミア不良を改善することができ、
表示品質と歩留りが向上し、製造コストを下げることが
できる。

【図面の簡単な説明】

【図１】本発明の実施例１の共通透明画素電極と導電性
遮光膜との電気的接続部を示す断面図（すなわち、マト
リクスの画素部を右側に、左側にパネル角付近と映像信
号端子部付近を示す断面図）である。

【図２】本発明の実施例２における図１と同様の断面図
である。

【図３】本発明が適用されるアクティブ・マトリックス
方式のカラー液晶表示装置の液晶表示部の一画素とその
周辺を示す要部平面図である。

【図４】図３の４−４切断線における１画素とその周辺
を示す断面図である。

【図５】液晶表示パネルのマトリクス周辺部の構成を説
明するための平面図である。

【図６】図５の周辺部をやや誇張し、更に具体的に説明
するためのパネル平面図である。

【図７】上下基板の電気的接続部を含む表示パネルの角
部の拡大平面図である。

【図８】左側に走査信号端子、右側に外部接続端子の無
いパネル縁部分を示す断面図である。

【図９】アクティブ・マトリックス方式のカラー液晶表
示装置のマトリクス部とその周辺を含む回路図である。

【図１０】液晶表示パネルに周辺の駆動回路を実装した
状態を示す上面図である。

【図１１】駆動回路を構成する集積回路チップＣＨＩが
フレキシブル配線基板に搭載されたテープキャリアパッ
ケージＴＣＰの断面構造を示す図である。

【図１２】テープキャリアパッケージＴＣＰを液晶表示
パネルＰＮＬの映像信号回路用端子ＤＴＭに接続した状
態を示す要部断面図である。

【図１３】本発明が適用可能な他の例の液晶表示モジュ
ールの分解斜視図である。

【図１４】図１３の液晶表示モジュールのシールドケー
ス内に液晶表示パネルと回路基板を組み込んだ状態を示
す平面図である。

【図１５】図１３の液晶表示モジュールの、周辺部をや
や誇張した液晶表示パネルの平面図である。

【図１６】従来の液晶表示装置において、横スミア不良
を示す図である。

【図１７】従来の液晶表示装置において、ゲート線ＧＬ
ｉ、ドレイン線ＤＬｊ、共通透明画素電極Ｃｉｊ付近の
電気的等価回路を示す図である。

【図１８】横スミア現象発生時の要部の電圧波形を示す
図である。

【図１９】従来の液晶表示装置の輝度−印加電圧特性を
示す図である。

【符号の説明】

ＩＴＯ２…共通透明画素電極、ＢＭ…導電性遮光膜、Ｐ
ＳＶ２…保護膜、ＥＢ…導電性ビーズ、ＥＰ…導電性ペ
ースト、ＳＵＢ２…上部透明ガラス基板、ＳＵＢ１…下
部透明ガラス基板、ＩＮＴ…引出配線、ＳＬ…シール
材、ＦＩＬ…カラーフィルタ、ＬＣ…液晶層、ＳＭＲ…
スミア部分。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/786 (72)発明者 中谷 光雄 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 鈴木 雅彦 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 大和田 淳一 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内

Claims (5)

【特許請求の範囲】
1. 【請求項１】第１と第２の透明絶縁基板を所定の間隔を
   隔てて重ね合せ、前記間隔に液晶をシール材で封入して
   なる液晶表示パネルを有する液晶表示装置において、前
   記第１の透明絶縁基板上には引出配線を設け、前記第２
   の透明絶縁基板上には共通画素電極および導電性膜を設
   け、前記引出配線と前記共通画素電極および前記導電性
   膜とは、シール材の周辺部にて導電性部材を介して電気
   的に接続しており、更に前記共通画素電極および前記導
   電性膜とは、カラーフィルタの３原色基材の間隙にて電
   気的に接続していることを特徴とする液晶表示装置。
2. 【請求項２】前記引出配線と前記共通画素電極および前
   記導電性膜とが導電性部材を介して電気的に接続される
   部分の少なくとも１箇所は、前記シール材の外側の周辺
   部に位置することを特徴とする請求項１記載の液晶表示
   装置。
3. 【請求項３】絶縁性保護膜が前記導電性膜と前記共通画
   素電極との間に介在されており、前記導電性膜と前記共
   通画素電極とが接触している部分は、前記絶縁性保護膜
   が除去されていることを特徴とする請求項１記載の液晶
   表示装置。
4. 【請求項４】前記導電性膜と前記共通画素電極と電気的
   に接続している部分において、前記共通画素電極が除去
   され、該共通画素電極をマスクとして、前記導電性膜と
   前記共通画素電極との間に介在された絶縁性保護膜が除
   去され、導電性部材を介して電気的に接続したことを特
   徴とする請求項１記載の液晶表示装置。
5. 【請求項５】導電性保護膜が前記導電性膜と前記共通画
   素電極との間に介在されていることを特徴とする請求項
   １記載の液晶表示装置。