JPH08191123A - Manufacture of lead frame - Google Patents

Manufacture of lead frame

Info

Publication number
JPH08191123A
JPH08191123A JP7003264A JP326495A JPH08191123A JP H08191123 A JPH08191123 A JP H08191123A JP 7003264 A JP7003264 A JP 7003264A JP 326495 A JP326495 A JP 326495A JP H08191123 A JPH08191123 A JP H08191123A
Authority
JP
Japan
Prior art keywords
lead frame
lead
inner lead
frame
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7003264A
Other languages
Japanese (ja)
Inventor
Hidefumi Inoue
秀文 井上
Yuichi Noguchi
裕一 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP7003264A priority Critical patent/JPH08191123A/en
Publication of JPH08191123A publication Critical patent/JPH08191123A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Abstract

PURPOSE: To provide a method of manufacturing a lead frame, which can realize high reliability of a package, in the lead frame, which is formed by bonding together an inner lead part and an outer lead part, which are respectively formed by different methods, and is used for mounting a semiconductor element. CONSTITUTION: An inner lead frame 1 obtained in a process in which inner leads 3 are formed on a substrate 9 by an additive method and after that, these inner leads 3 are secured to the substrate with an insulator 10, such as resin or bonding agent, and the insulator 10 is separated from the substrate 9 along with the inner leads 3, is bonded to an outer lead frame 2 formed by a method different from the process, such as a stamping method or an etching method, and a narrow-pitch lead frame is formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、狭ピッチ化と高信頼性
を実現できる半導体装置のリードフレームの製造方法に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a lead frame of a semiconductor device which can realize a narrow pitch and high reliability.

【0002】[0002]

【従来の技術】従来より半導体パッケージは小型軽量
化、高速化、高機能化という電子機器の要求に対応する
為、新しい形態が次々と開発されて種類も増大してい
る。CPU,ASIC等のロジック半導体は機能が高度
になるにつれて、より多くの入出力ピンが必要となる。
この為、同じ大きさのパッケージサイズとなると必然的
にリードの狭ピッチ化が要求される。また、メモリー半
導体製品においては、パッケージの小型・薄型化が開発
の中心となっており、大容量の半導体チップを高密度に
パッケージングすること、また民生用製品に用いるロジ
ックの半導体の用途では低価格を前提とした小型・薄型
化の要求が強くなっている。
2. Description of the Related Art Conventionally, new forms have been developed one after another in order to meet the demands of electronic devices for miniaturization, weight reduction, high speed, and high functionality of semiconductor packages, and the types of semiconductor packages are increasing. As logic semiconductors such as CPUs and ASICs become more sophisticated, more input / output pins are required.
Therefore, if the package size is the same, it is inevitable that the lead pitch is narrowed. In the case of memory semiconductor products, the focus of development is on the miniaturization and thinning of packages, and it is low in packaging high-capacity semiconductor chips at high density and in the use of logic semiconductors for consumer products. There is an increasing demand for smaller size and thinner products that are price-based.

【0003】リードフレーム・パッケージの他ピン化の
限界は、リードフレームの加工限界によって制約を受け
る。従来からフレーム板材からリードフレームへの加工
はその作製方法により、銅や42合金等の金属板を片側
から機械的に打ち抜いたスタンピングフレームと、両側
から化学食刻法で平板にパターン抜き穴を開けたエッチ
ングフレームと大別され、半導体素子を搭載するアイラ
ンド部と半導体素子とボンディングワイヤーで接続する
インナーリード部と配線基板に装着するアウターリード
部が一括して作製されている。
The limitation of the leadframe package to other pins is restricted by the processing limit of the leadframe. Conventionally, from the frame plate material to the lead frame, depending on the manufacturing method, a stamping frame in which a metal plate such as copper or 42 alloy is mechanically punched from one side and a pattern punching hole from both sides by a chemical etching method It is roughly divided into an etching frame, and an island portion for mounting a semiconductor element, an inner lead portion for connecting to the semiconductor element with a bonding wire, and an outer lead portion for mounting on a wiring board are collectively manufactured.

【0004】図3(a)は従来のスタンピングフレーム
の断面図、図3(b)は従来のエッチングフレームの断
面図である。スタンピングフレームは、ワイヤーボンデ
ィングの為の十分なリード幅が得られ、大量生産におい
てエッチングフレームに比べ廉価である。これに対しエ
ッチングフレームは試作、評価により形状を変更する可
能性のある場合、マスクの変更で比較的簡単にフレーム
形状を変更でき短納期化が可能で、少量品の場合、金型
が不要な為コストダウンが図れる。また、多ピンフレー
ムの微細加工という面でエッチングフレームはスタンピ
ングフレームより優れており、現在、板厚0.15mm
でスタンピングフレームが200ピン程度に対して、3
50ピン程度の製造が可能である。また、エッチングに
よる方法でインナーリード部を微細加工したTAB(T
ape Automated Bonding)テープ
があるが、この基材として使用するポリイミドテープに
よりコスト的に高いものとなっている。
FIG. 3A is a sectional view of a conventional stamping frame, and FIG. 3B is a sectional view of a conventional etching frame. The stamping frame has a sufficient lead width for wire bonding and is cheaper than the etching frame in mass production. On the other hand, if there is a possibility that the shape of the etching frame will be changed by trial manufacture and evaluation, the frame shape can be changed relatively easily by changing the mask, and the delivery time can be shortened. Therefore, the cost can be reduced. In addition, the etching frame is superior to the stamping frame in terms of microfabrication of the multi-pin frame, and currently the plate thickness is 0.15 mm.
With a stamping frame of about 200 pins, 3
It is possible to manufacture with about 50 pins. In addition, the TAB (T
Ape Automated Bonding) tape is available, but the cost is high due to the polyimide tape used as the base material.

【0005】現在、前記した製造方法が主流となってい
るが、この他に所要金属をフレームパターン形状にめっ
きにより析出堆積することでフレームを形成するアディ
ティブ法と呼ばれる製造方法がある。図4(a)(b)
(c)(d)(e)(f)(g)は従来のエッチング法
によるリードフレームの作製工程概略図である。エッチ
ング法ではまず銅や42合金等の金属材料の表裏面にレ
ジストを塗布する(図4(a)(b))。これをリード
フレームパターンに形成したマスクでマスキングし、焼
付け露光・現像を行う(図4(c)(d)(e))。マ
スキングされていない部分のレジストが現像液に溶解せ
ずに残り、これをエッチングする液中に浸漬してレジス
トで被覆されていない部分を両面からエッチングする
(図4(f))。最後にレジストを剥離して所望のリー
ドフレームを得る(図4(g))。
At present, the above-mentioned manufacturing method is in the mainstream, but there is another manufacturing method called an additive method in which a frame is formed by depositing and depositing a required metal in a frame pattern shape by plating. 4 (a) (b)
(C) (d) (e) (f) (g) is a manufacturing process schematic diagram of the lead frame by the conventional etching method. In the etching method, first, a resist is applied to the front and back surfaces of a metal material such as copper or 42 alloy (FIGS. 4A and 4B). This is masked with a mask formed in a lead frame pattern, and is subjected to baking exposure and development (FIGS. 4 (c) (d) (e)). The resist in the unmasked portion remains undissolved in the developing solution and is immersed in an etching solution to etch the portion not covered with the resist from both sides (FIG. 4 (f)). Finally, the resist is peeled off to obtain a desired lead frame (FIG. 4 (g)).

【0006】図5(a)(b)(c)(d)(e)
(f)(g)(h)は従来のアディティブ法によるリー
ドフレームの作製工程概略図である。アディティブ法で
はめっき基板となるサブストレートの片面にレジストを
塗布し(図5(a)(b))、エッチング法と同様にリ
ードフレームパターンに形成したマスクでマスキングし
(図5(c))、焼付け露光、現像処理を行う(図5
(d)(e))。この後、銅およびニッケル等の金属め
っき液中にてレジストで被覆されていないサブストレー
ト部にめっきを行う(図5(f))。最後にレジストを
剥離し(図5(g))、フレームをサブストレートより
剥離してリードフレームを得ることになる(図5
(h))。狭ピッチに有利なエッチング法では、図3
(b)の断面形状より分かるようにワイヤーボンディン
グ面が狭くなる欠点があり、これに比べアディティブ法
ではそのリード断面形状がレジストに依存し、インナー
リードフレームを作製する場合、より安定したボンディ
ングエリアを確保できる有利さがある。
5 (a) (b) (c) (d) (e)
(F) (g) (h) is a manufacturing process schematic diagram of the lead frame by the conventional additive method. In the additive method, a resist is applied to one surface of a substrate which is a plated substrate (FIGS. 5A and 5B), and masked with a mask formed in a lead frame pattern as in the etching method (FIG. 5C). Baking exposure and development processing are performed (Fig. 5).
(D) (e)). Then, the substrate portion not covered with the resist is plated in a metal plating solution such as copper and nickel (FIG. 5 (f)). Finally, the resist is peeled off (FIG. 5 (g)) and the frame is peeled off from the substrate to obtain a lead frame (FIG. 5).
(H)). As shown in FIG.
As can be seen from the cross-sectional shape of (b), there is a drawback that the wire bonding surface becomes narrower. On the other hand, in the additive method, the lead cross-sectional shape depends on the resist, and when manufacturing the inner lead frame, a more stable bonding area is provided. There is an advantage that can be secured.

【0007】近年、リードフレームの多ピン化に伴い、
フレームの作製工程上薄形化が望まれるが、これにより
機械的強度の確保が困難となるため、リードピッチの狭
くなるインナーリード部と、比較的リードピッチが広
く、アセンブリでリードフォーミングを行う為の十分な
リード剛性が必要なアウターリード部を別方式で作製
し、両者を熱圧着等により接合することで狭ピッチ化を
実現している。
With the increase in the number of lead frames in recent years,
It is desired to make the frame thinner in the manufacturing process of the frame, but this makes it difficult to secure the mechanical strength. Therefore, the inner lead part with a narrow lead pitch and the lead pitch with a relatively wide lead pitch are used for lead forming in the assembly. The outer lead portion that requires sufficient lead rigidity is manufactured by another method, and the two are joined by thermocompression bonding or the like to achieve a narrow pitch.

【0008】以下にインナーリード部をアディティブ法
により形成し、アウターリード部をスタンピング,エッ
チング法等の別方式で作製した接合リードフレームにつ
いて説明する。
A description will be given below of a bonded lead frame in which the inner lead portion is formed by the additive method and the outer lead portion is manufactured by another method such as stamping and etching.

【0009】図6(a)(b)(c)(d)は従来の接
合リードフレームの製造工程断面模式図である。以下そ
の製造工程を説明する。まず、図5に示すような工程の
アディティブ法によりサブストレート上にインナーリー
ドフレーム1を作製したものが図6(a)である。次に
図6(b)に示すようにインナーリードフレーム1に対
し、テーピングを行う。図中、3はインナーリードであ
ってポリイミドテープ6等の絶縁物でインナーリード3
を固定している。5はアイランドである。このインナー
リードフレーム1の一端に外部より力を加えて剥離を行
い、図6(c)のようになる。次にスタンピングまたは
エッチング法により作製され、アウターリード4が形成
されているアウターリードフレーム2と位置合わせを行
い、図6(d)に示すように予め銀めっき等により表面
処理をしたインナーリードフレーム1とアウターリード
フレーム2の各リード接合部を熱圧着等により接合して
通常のリードフレーム形状となる。
FIGS. 6A, 6B, 6C and 6D are schematic sectional views showing the manufacturing process of a conventional bonded lead frame. The manufacturing process will be described below. First, FIG. 6A shows the inner lead frame 1 manufactured on the substrate by the additive method in the process shown in FIG. Next, as shown in FIG. 6B, taping is performed on the inner lead frame 1. In the figure, 3 is an inner lead, which is an insulator such as a polyimide tape 6 and the like.
Is fixed. 5 is an island. A force is applied to one end of the inner lead frame 1 from the outside to separate the inner lead frame 1 to obtain a state as shown in FIG. Next, the inner lead frame 1 which is manufactured by stamping or etching, is aligned with the outer lead frame 2 on which the outer leads 4 are formed, and is surface-treated in advance by silver plating or the like as shown in FIG. 6D. And each lead joint portion of the outer lead frame 2 are joined by thermocompression bonding or the like to form a normal lead frame shape.

【0010】また、LSIの高速化、高集積化によりそ
の消費電力も高くなり、発生する熱量が増大してきてお
り、パッケージの高放熱性が要求されている。その為前
記した接合リードフレームにおいて放熱板を取り付けた
形状にすることで対応している。図7(a)(b)
(c)(d)に従来の放熱板付き接合リードフレームの
製造工程断面模式図を示す。以下その製造工程を説明す
る。まず、図5に示すような工程のアディティブ法によ
りサブストレート上にインナーリードフレーム1を作製
したものが図7(a)である。次に図7(b)に示すよ
うにインナーリードフレーム1に対し、両面に接着剤が
形成されているポリイミドテープ6等の絶縁物を介して
放熱板11を取り付け、インナーリード3を固定する。
このインナーリードフレーム1の一端に外部より力を加
えて剥離を行い、図7(c)のようになる。次にスタン
ピングまたはエッチング法により作製され、アウターリ
ード4が形成されているアウターリードフレーム2と位
置合わせを行い、図7(d)に示すように予め銀めっき
等により表面処理をしたインナーリードフレーム1とア
ウターリードフレーム2の各リード接合部を熱圧着等に
より接合して放熱板付リードフレームの形状となる。
Further, the power consumption of the LSI has become high due to the high speed and high integration of the LSI, and the amount of heat generated has been increasing, so that high heat dissipation of the package is required. Therefore, the above-mentioned bonded lead frame is dealt with by forming the heat dissipation plate. 7 (a) (b)
(C) and (d) show schematic cross-sectional views of manufacturing steps of a conventional joined lead frame with a heat sink. The manufacturing process will be described below. First, FIG. 7A shows the inner lead frame 1 manufactured on the substrate by the additive method in the process shown in FIG. Next, as shown in FIG. 7B, the heat sink 11 is attached to the inner lead frame 1 via an insulator such as a polyimide tape 6 having an adhesive formed on both sides, and the inner lead 3 is fixed.
A force is applied to one end of the inner lead frame 1 from the outside to separate the inner lead frame 1, resulting in the state shown in FIG. Next, the inner lead frame 1 which is manufactured by stamping or etching, is aligned with the outer lead frame 2 on which the outer leads 4 are formed, and is surface-treated in advance by silver plating or the like as shown in FIG. 7D. And the lead joint portions of the outer lead frame 2 are joined by thermocompression bonding or the like to form a lead frame with a heat sink.

【0011】[0011]

【発明が解決しようとする課題】しかしながら、上記の
ような従来のアディティブ法により作製する接合部のリ
ードフレームでは、アディティブめっきにて作製される
インナーリードフレームのサブストレートからの剥離に
おいて、外部からの力に対してインナーリードフレーム
厚が薄い為強度的に弱く、剥離後にリード変形を起こし
てしまうため、接合時の位置ずれ、リード短絡不良、ワ
イヤーボンディング不良の原因となっていた。このよう
に従来のアディティブ法によりインナーリード部を形成
するとその剥離工程およびその後の工程での取扱いにお
いて変形を生じ易い為、品質信頼性が低下してしまうと
いう問題点を有していた。
However, in the lead frame of the joint portion produced by the conventional additive method as described above, when the inner lead frame produced by the additive plating is peeled from the substrate, the Since the inner lead frame thickness is thin against the force, the strength is weak, and lead deformation occurs after peeling, which causes misalignment during bonding, lead short circuit failure, and wire bonding failure. As described above, when the inner lead portion is formed by the conventional additive method, deformation is likely to occur in the peeling step and the handling in the subsequent steps, so that there is a problem that quality reliability is deteriorated.

【0012】そこで本発明は上記従来の問題点を解消
し、高品質の狭ピッチ、多ピン化したリードフレームの
製造方法を提供することを目的とする。
Therefore, an object of the present invention is to solve the above-mentioned conventional problems and to provide a method of manufacturing a high quality lead frame having a narrow pitch and a large number of pins.

【0013】[0013]

【課題を解決するための手段】この上記目的を達成する
為に本発明では、サブストレート上にインナーリードを
アディティブめっきにより作製し、このインナーリード
部分を樹脂あるいは接着剤等の絶縁物にて固着した後、
この絶縁物と共にインナーリード部をサブストレートよ
り剥離してインナーリードフレームを作製し、このイン
ナーリードフレームと別途作製したアウターリードフレ
ームとを接合することで狭ピッチリードフレームを作製
するものである。あるいはサブストレート上にインナー
リードをアディティブめっきにより作製し、ポリイミド
テープ等の絶縁物を介して放熱板を取り付けた後、この
放熱板付きインナーリード部分を樹脂あるいは接着剤等
の絶縁物にて固着した後、この絶縁物と共に放熱板付き
インナーリード部をサブストレートより剥離して放熱板
付きインナーリードフレームを作製し、この放熱板付き
インナーリードフレームと別途作製したアウターリード
フレームとを接合することで狭ピッチで高放熱性のリー
ドフレームを作製するものである。
In order to achieve the above object, in the present invention, an inner lead is formed on a substrate by additive plating, and the inner lead portion is fixed with an insulating material such as resin or adhesive. After doing
The inner lead portion is peeled off from the substrate together with this insulator to produce an inner lead frame, and this inner lead frame is joined to an outer lead frame separately produced to produce a narrow pitch lead frame. Alternatively, the inner leads are made on the substrate by additive plating, and after attaching the heat sink through the insulator such as polyimide tape, the inner lead portion with the heat sink is fixed with an insulator such as resin or adhesive. After that, the inner lead part with a heat sink is peeled off from the substrate together with this insulator to produce an inner lead frame with a heat sink, and this inner lead frame with a heat sink is joined to an outer lead frame that is separately manufactured to reduce the space. This is to produce a lead frame with high heat dissipation at a pitch.

【0014】[0014]

【作用】本発明は上記した構成によって、サブストレー
トからインナーリードフレームを剥離する前に絶縁物に
てリードを固定しているので剥離時の外部からの力に対
してリード変形を生じない。よって接合時の位置ずれ、
リード短絡不良、ワイヤーボンディング不良等の発生を
防止した高信頼性の半導体装置を提供する狭ピッチリー
ドフレームが作製される。
According to the present invention, since the lead is fixed by the insulator before the inner lead frame is peeled from the substrate, the lead is not deformed by an external force at the time of peeling. Therefore, the position shift during joining,
A narrow-pitch lead frame that provides a highly reliable semiconductor device in which lead short-circuit defects and wire bonding defects are prevented is produced.

【0015】[0015]

【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。図1(a)(b)(c)(d)(e)
は本発明の第一実施例における接合リードフレームおよ
び半導体装置の製造工程断面模式図である。なお、上記
従来例と同一構成部品には同一符号を付しており、1は
インナーリード3を備えたインナーリードフレーム、2
はプリント配線基板への実装部となるアウターリード4
を備えたアウターリードフレーム、8は半導体素子7と
インナーリード3を接続するボンディングワイヤー、9
はアディティブめっきを行うサブストレート、10は絶
縁物である。
Embodiments of the present invention will be described below with reference to the drawings. 1 (a) (b) (c) (d) (e)
FIG. 3 is a schematic cross-sectional view of the manufacturing process of the bonding lead frame and the semiconductor device according to the first embodiment of the present invention. The same components as those in the conventional example are designated by the same reference numerals, 1 is an inner lead frame provided with an inner lead 3, and 2 is an inner lead frame.
Is the outer lead 4 which is a mounting part on the printed wiring board
An outer lead frame provided with a bonding wire 8 for connecting the semiconductor element 7 and the inner lead 3.
Is a substrate for additive plating, and 10 is an insulator.

【0016】次にその製造方法を説明する。図5に示す
ような工程でアディティブめっきにより作製するインナ
ーリード3をサブストレート9上に作製する(図1
(a))。このインナーリード3を樹脂あるいは接着剤
等の絶縁物10にて固着した後(図1(a))、この絶
縁物10と共にインナーリード3をサブストレート9よ
り剥離することでインナーリードフレーム1を得る(図
1(c))。このインナーリードフレーム1とスタンピ
ングまたはエッチング法により作製したアウターリード
フレーム2の接合部には、予め銀めっき等の表面処理を
施し、両者を位置合わせして熱圧着等により接合を実施
することでリードフレーム形状となる(図1(d))。
この後、半導体素子7をアイランド5に搭載しボンディ
ングワイヤー8にインナーリード3を半導体素子7を接
続する(図1(e))。
Next, the manufacturing method thereof will be described. The inner leads 3 produced by additive plating are produced on the substrate 9 in the process as shown in FIG. 5 (see FIG. 1).
(A)). After fixing the inner leads 3 with an insulator 10 such as a resin or an adhesive (FIG. 1A), the inner leads 3 are separated from the substrate 9 together with the insulator 10 to obtain the inner lead frame 1. (FIG. 1 (c)). The inner lead frame 1 and the outer lead frame 2 produced by stamping or etching are subjected to surface treatment such as silver plating in advance, and the both are aligned and joined by thermocompression bonding or the like. It has a frame shape (FIG. 1 (d)).
Then, the semiconductor element 7 is mounted on the island 5, and the inner lead 3 is connected to the bonding wire 8 with the semiconductor element 7 (FIG. 1E).

【0017】このように本第一実施例によれば、狭ピッ
チ、多ピン化に伴ってインナーリードフレームが薄形化
し強度不足となってもサブストレートからの剥離工程前
に絶縁物にて固着することで、接合時の位置ずれ、リー
ド短絡不良、ワイヤーボンディング不良等の発生を防止
し、高信頼性の半導体装置を提供する狭ピッチリードフ
レームが作製される。
As described above, according to the first embodiment, even if the inner lead frame becomes thin due to the narrower pitch and the larger number of pins and the strength becomes insufficient, the inner lead frame is fixed with an insulator before the peeling process from the substrate. By doing so, it is possible to manufacture a narrow-pitch lead frame that prevents misalignment at the time of joining, lead short circuit failure, wire bonding failure, and the like, and provides a highly reliable semiconductor device.

【0018】次に発明の第二実施例について説明する。
図2(a)(b)(c)(d)(e)(f)は本発明の
第二実施例における接合リードフレームおよび半導体装
置の製造工程断面模式図である。1はインナーリード3
を備えたインナーリードフレーム、2はプリント配線基
板への実装部となるアウターリード4を備えたアウター
リードフレーム、8は半導体素子7とインナーリード3
を接続するボンディングワイヤー、9はアディティブめ
っきを行うサブストレート、10は絶縁物、11は放熱
板である。
Next, a second embodiment of the invention will be described.
2 (a), (b), (c), (d), (e), and (f) are schematic cross-sectional views of manufacturing steps of the bonded lead frame and the semiconductor device in the second embodiment of the present invention. 1 is inner lead 3
2 is an inner lead frame provided with an outer lead frame 4 having outer leads 4 which are to be mounted on a printed wiring board, and 8 is a semiconductor element 7 and an inner lead 3.
Is a bonding wire for connecting the substrates, 9 is a substrate for performing additive plating, 10 is an insulator, and 11 is a heat sink.

【0019】次にその製造方法を説明する。図5に示す
ような工程でアディティブめっきにより作製するインナ
ーリードフレーム1をサブストレート9上に作製する
(図2(a))。これに対してポリイミドテープ6等の
絶縁物を介して銅、アルミニウム等の放熱板11を接着
した後(図2(e))、このインナーリード3を放熱板
11と共に樹脂あるいは接着剤等の絶縁物10にて固着
し(図2(c))、この絶縁物10と共にインナーリー
ド3と放熱板11をサブストレート9より剥離すること
でインナーリードフレーム1を得る(図2(d))。こ
のインナーリードフレーム1とスタンピングまたはエッ
チング法により作製したアウターリードフレーム2の接
合部には、予め銀めっき等の表面処理を施し、両者を位
置合わせして熱圧着等により接合を実施することで放熱
板付きリードフレーム形状となる(図2(e))。この
後、半導体素子7を搭載しボンディングワイヤー8にて
インナーリード3と半導体素子7を接続する(図2
(f))。
Next, the manufacturing method will be described. The inner lead frame 1 manufactured by additive plating is manufactured on the substrate 9 in the process as shown in FIG. 5 (FIG. 2A). On the other hand, after the heat dissipation plate 11 made of copper, aluminum or the like is adhered via an insulating material such as the polyimide tape 6 (FIG. 2 (e)), the inner lead 3 together with the heat dissipation plate 11 is insulated with resin or adhesive. The inner lead frame 1 is obtained by fixing the inner lead 3 and the heat dissipation plate 11 together with the insulator 10 from the substrate 9 (FIG. 2 (c)) (FIG. 2 (d)). The inner lead frame 1 and the outer lead frame 2 produced by stamping or etching are subjected to surface treatment such as silver plating in advance, and the both are aligned and joined by thermocompression bonding to radiate heat. It becomes a lead frame shape with a plate (Fig. 2 (e)). Then, the semiconductor element 7 is mounted and the inner lead 3 and the semiconductor element 7 are connected by the bonding wire 8 (see FIG. 2).
(F)).

【0020】このように本第二実施例によれば、狭ピッ
チ、多ピン化に伴ってインナーリードフレームが薄形化
し、強度不足となっても放熱板付きインナーリードフレ
ームをサブストレートからの剥離工程前に絶縁物にて固
着することで、接合時の位置ずれ、リード短絡不良、ワ
イヤーボンディング不良等の発生を防止し、放熱板を取
り付けることで半導体装置動作時の熱放散性を向上し高
信頼性の半導体装置を提供する狭ピッチリードフレーム
が作製される。
As described above, according to the second embodiment, the inner lead frame becomes thinner due to the narrower pitch and the larger number of pins, and the inner lead frame with the heat sink is separated from the substrate even if the strength is insufficient. By fixing with an insulator before the process, it is possible to prevent misalignment at the time of joining, lead short circuit failure, wire bonding failure, etc., and by installing a heat sink, heat dissipation during semiconductor device operation is improved and high. A narrow pitch lead frame is produced that provides a reliable semiconductor device.

【0021】[0021]

【発明の効果】以上説明したように本発明によれば、リ
ードフレームが狭ピッチ、多ピンとなっても、フレーム
剥離時の外部からの力に対しリード変形を生じない高信
頼性の半導体装置を実現できる狭ピッチのリードフレー
ムを製造することができる。
As described above, according to the present invention, even if the lead frame has a narrow pitch and a large number of pins, it is possible to provide a highly reliable semiconductor device which does not cause lead deformation due to an external force when the frame is peeled off. It is possible to manufacture a narrow-pitch lead frame that can be realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)本発明の第一実施例における接合リード
フレームおよび半導体装置の製造工程断面模式図 (b)本発明の第一実施例における接合リードフレーム
および半導体装置の製造工程断面模式図 (c)本発明の第一実施例における接合リードフレーム
および半導体装置の製造工程断面模式図 (d)本発明の第一実施例における接合リードフレーム
および半導体装置の製造工程断面模式図 (e)本発明の第一実施例における接合リードフレーム
および半導体装置の製造工程断面模式図
FIG. 1A is a schematic sectional view of a manufacturing process of a bonding lead frame and a semiconductor device according to a first embodiment of the present invention. FIG. 1B is a schematic sectional view of manufacturing processes of a bonding lead frame and a semiconductor device according to a first embodiment of the present invention. (C) Schematic cross-sectional view of the manufacturing process of the bonding lead frame and the semiconductor device according to the first embodiment of the present invention (d) Schematic cross-sectional view of the manufacturing process of the bonding lead frame and the semiconductor device according to the first embodiment of the present invention (e) Schematic cross-sectional view of the manufacturing process of the bonding lead frame and the semiconductor device in the first embodiment of the invention.

【図2】(a)本発明の第二実施例における接合リード
フレームおよび半導体装置の製造工程断面模式図 (b)本発明の第二実施例における接合リードフレーム
および半導体装置の製造工程断面模式図 (c)本発明の第二実施例における接合リードフレーム
および半導体装置の製造工程断面模式図 (d)本発明の第二実施例における接合リードフレーム
および半導体装置の製造工程断面模式図 (e)本発明の第二実施例における接合リードフレーム
および半導体装置の製造工程断面模式図 (f)本発明の第二実施例における接合リードフレーム
および半導体装置の製造工程断面模式図
FIG. 2 (a) is a schematic cross-sectional view of a bonded lead frame and a semiconductor device in the second embodiment of the present invention, and FIG. 2 (b) is a schematic cross-sectional view of a bonded lead frame and a semiconductor device in the second embodiment of the present invention. (C) Schematic cross-sectional view of the manufacturing process of the bonding lead frame and the semiconductor device according to the second embodiment of the present invention (d) Schematic cross-sectional view of the manufacturing process of the bonding lead frame and the semiconductor device according to the second embodiment of the present invention (e) Book Manufacturing process cross-sectional schematic view of bonded lead frame and semiconductor device in second embodiment of invention (f) Manufacturing process cross-sectional schematic view of bonded lead frame and semiconductor device in second embodiment of the present invention

【図3】(a)従来のスタンピングフレームの断面図 (b)従来のエッチングフレームの断面図3A is a sectional view of a conventional stamping frame. FIG. 3B is a sectional view of a conventional etching frame.

【図4】(a)従来のエッチング法によるリードフレー
ムの作製工程概略図 (b)従来のエッチング法によるリードフレームの作製
工程概略図 (c)従来のエッチング法によるリードフレームの作製
工程概略図 (d)従来のエッチング法によるリードフレームの作製
工程概略図 (e)従来のエッチング法によるリードフレームの作製
工程概略図 (f)従来のエッチング法によるリードフレームの作製
工程概略図 (g)従来のエッチング法によるリードフレームの作製
工程概略図
4A is a schematic diagram of a lead frame manufacturing process by a conventional etching method. FIG. 4B is a schematic diagram of a lead frame manufacturing process by a conventional etching method. FIG. 4C is a schematic manufacturing process of a lead frame by a conventional etching method. d) Schematic drawing of lead frame manufacturing process by conventional etching method (e) Schematic drawing of manufacturing process of lead frame by conventional etching method (f) Schematic drawing of manufacturing process of lead frame by conventional etching method (g) Conventional etching Schematic drawing of lead frame manufacturing process

【図5】(a)従来のアディティブ法によるリードフレ
ームの作製工程概略図 (b)従来のアディティブ法によるリードフレームの作
製工程概略図 (c)従来のアディティブ法によるリードフレームの作
製工程概略図 (d)従来のアディティブ法によるリードフレームの作
製工程概略図 (e)従来のアディティブ法によるリードフレームの作
製工程概略図 (f)従来のアディティブ法によるリードフレームの作
製工程概略図 (g)従来のアディティブ法によるリードフレームの作
製工程概略図 (h)従来のアディティブ法によるリードフレームの作
製工程概略図
FIG. 5A is a schematic view of a lead frame manufacturing process by a conventional additive method. FIG. 5B is a schematic view of a lead frame manufacturing process by a conventional additive method. FIG. 5C is a schematic view of a lead frame manufacturing process by a conventional additive method. d) Schematic diagram of lead frame manufacturing process by conventional additive method (e) Schematic diagram of lead frame manufacturing process by conventional additive method (f) Schematic diagram of lead frame manufacturing process by conventional additive method (g) Conventional additive (H) Schematic drawing of lead frame manufacturing process by conventional additive method

【図6】(a)従来の接合リードフレームの製造工程断
面模式図 (b)従来の接合リードフレームの製造工程断面模式図 (c)従来の接合リードフレームの製造工程断面模式図 (d)従来の接合リードフレームの製造工程断面模式図
6A is a schematic sectional view of a manufacturing process of a conventional bonded lead frame, FIG. 6B is a schematic sectional view of a manufacturing process of a conventional bonded lead frame, and FIG. 6C is a schematic sectional view of a manufacturing process of a conventional bonded lead frame. Manufacturing process cross-sectional schematic diagram of the joining lead frame

【図7】(a)従来の放熱板付き接合リードフレームの
製造工程断面模式図 (b)従来の放熱板付き接合リードフレームの製造工程
断面模式図 (c)従来の放熱板付き接合リードフレームの製造工程
断面模式図 (d)従来の放熱板付き接合リードフレームの製造工程
断面模式図
FIG. 7A is a schematic sectional view of a manufacturing process of a conventional bonding lead frame with a heat dissipation plate, and FIG. 7B is a schematic sectional view of manufacturing process of a conventional bonding lead frame with a heat dissipation plate. Manufacturing process cross-sectional schematic diagram (d) Manufacturing process cross-sectional schematic diagram of a conventional bonded lead frame with a heat sink

【符号の説明】[Explanation of symbols]

1 インナーリードフレーム 2 アウターリードフレーム 3 インナーリード 4 アウターリード 5 アイランド 6 ポリイミドテープ 7 半導体素子 8 ボンディングワイヤー 9 サブストレート 10 絶縁物 11 放熱板 1 Inner lead frame 2 Outer lead frame 3 Inner lead 4 Outer lead 5 Island 6 Polyimide tape 7 Semiconductor element 8 Bonding wire 9 Substrate 10 Insulator 11 Heat sink

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】リードピッチの狭いインナーリード部分を
アディティブめっきにより作製し、比較的リードピッチ
の広いアウターリード部分をスタンピングあるいはエッ
チングにより作製し、前記インナーリード部と前記アウ
ターリード部を接合するリードフレームであって、イン
ナーリードフレームはサブストレート上にインナリード
パターンをアディティブめっきして作製し、このインナ
ーリード部を樹脂あるいは接着剤等の絶縁物にて固着し
た後、この絶縁物と共にインナーリードパターンをサブ
ストレートより剥離して製造し、このインナーリードフ
レームと別途作製したアウターリードフレームの各リー
ドを接合することを特徴とするリードフレームの製造方
法。
1. A lead frame for joining the inner lead portion and the outer lead portion by producing an inner lead portion having a narrow lead pitch by additive plating and producing an outer lead portion having a relatively wide lead pitch by stamping or etching. That is, the inner lead frame is produced by additively plating the inner lead pattern on the substrate, and after fixing the inner lead portion with an insulating material such as resin or adhesive, the inner lead pattern is formed together with this insulating material. A method for manufacturing a lead frame, which is manufactured by peeling off from a substrate and bonding the inner lead frame and each lead of an outer lead frame separately manufactured.
【請求項2】インナーリードパターンをアディティブめ
っきにて作製し、ポリイミドテープ等の絶縁物を介して
放熱板を取り付けた後、樹脂あるいは接着剤等の絶縁物
にて固着することを特徴とする請求項1記載のリードフ
レームの製造方法。
2. An inner lead pattern is formed by additive plating, a heat sink is attached through an insulator such as a polyimide tape, and then fixed by an insulator such as a resin or an adhesive. Item 1. A method for manufacturing a lead frame according to Item 1.
JP7003264A 1995-01-12 1995-01-12 Manufacture of lead frame Pending JPH08191123A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7003264A JPH08191123A (en) 1995-01-12 1995-01-12 Manufacture of lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7003264A JPH08191123A (en) 1995-01-12 1995-01-12 Manufacture of lead frame

Publications (1)

Publication Number Publication Date
JPH08191123A true JPH08191123A (en) 1996-07-23

Family

ID=11552615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7003264A Pending JPH08191123A (en) 1995-01-12 1995-01-12 Manufacture of lead frame

Country Status (1)

Country Link
JP (1) JPH08191123A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6259900B1 (en) * 2016-11-02 2018-01-10 復盛精密工業股▲ふん▼有限公司 Lead frame manufacturing method
JP6294540B1 (en) * 2017-05-18 2018-03-14 復盛精密工業股▲ふん▼有限公司 Manufacturing method and structure of lead frame with wiring

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6259900B1 (en) * 2016-11-02 2018-01-10 復盛精密工業股▲ふん▼有限公司 Lead frame manufacturing method
JP2018074130A (en) * 2016-11-02 2018-05-10 復盛精密工業股▲ふん▼有限公司 Manufacturing method of lead frame
JP6294540B1 (en) * 2017-05-18 2018-03-14 復盛精密工業股▲ふん▼有限公司 Manufacturing method and structure of lead frame with wiring
JP2018195793A (en) * 2017-05-18 2018-12-06 復盛精密工業股▲ふん▼有限公司 Method for manufacturing lead frame with wiring and structure of the same

Similar Documents

Publication Publication Date Title
US6025640A (en) Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device
KR100297464B1 (en) A resin sealed semiconductor device, a circuit member usedthereto and a method for fabricating a resin sealedsemiconductor device
JP3947292B2 (en) Manufacturing method of resin-encapsulated semiconductor device
JPH098206A (en) Lead frame and bga resin sealed semiconductor device
JPH098207A (en) Resin sealed semiconductor device
TWM563659U (en) Chip on film package structure
US20020086514A1 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
US6348416B1 (en) Carrier substrate for producing semiconductor device
JP3983930B2 (en) Circuit member manufacturing method
JPH09307043A (en) Lead frame member and manufacture thereof, and semiconductor device using lead frame member
JP4029910B2 (en) Manufacturing method of semiconductor package and semiconductor package
JP2001177005A (en) Semiconductor device and manufacturing method thereof
JP2014090206A (en) Resin sealed semiconductor device
JPH08191123A (en) Manufacture of lead frame
JPH0997868A (en) Lead frame member and its manufacturing method
JP4357728B2 (en) Resin-sealed semiconductor device
JPH09116045A (en) Resin-sealed semiconductor device of bga type using lead frame and its manufacture
JP3061767B2 (en) Tape carrier and manufacturing method thereof
JP3562074B2 (en) Resin frame for semiconductor package and method of manufacturing semiconductor package
JPH0537121A (en) Semiconductor device packaging substrate and package method of semiconductor device using it
JP4351327B2 (en) Lead frame member, resin-encapsulated semiconductor device using the same, and method for manufacturing lead frame member
JPH07211835A (en) Manufacture of lead frame
JP2002110858A (en) Semiconductor package and its manufacturing method
JPH07235625A (en) Lead frame and manufacture thereof
JP2846456B2 (en) Chip carrier