JPH081885B2 - Method of measuring pattern shift during epitaxial growth - Google Patents

Method of measuring pattern shift during epitaxial growth

Info

Publication number
JPH081885B2
JPH081885B2 JP18673087A JP18673087A JPH081885B2 JP H081885 B2 JPH081885 B2 JP H081885B2 JP 18673087 A JP18673087 A JP 18673087A JP 18673087 A JP18673087 A JP 18673087A JP H081885 B2 JPH081885 B2 JP H081885B2
Authority
JP
Japan
Prior art keywords
pattern
mask
epitaxial
semiconductor substrate
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP18673087A
Other languages
Japanese (ja)
Other versions
JPS6431413A (en
Inventor
浩成 竹原
Original Assignee
松下電子工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下電子工業株式会社 filed Critical 松下電子工業株式会社
Priority to JP18673087A priority Critical patent/JPH081885B2/en
Publication of JPS6431413A publication Critical patent/JPS6431413A/en
Publication of JPH081885B2 publication Critical patent/JPH081885B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体基板上へのエピタキシャル成長時の
パターンシフトの測定方法、特に、基板非破壊で測定す
る方法に関するものである。
Description: TECHNICAL FIELD The present invention relates to a method for measuring pattern shift during epitaxial growth on a semiconductor substrate, and more particularly to a method for non-destructive measurement.

(従来の技術) 従来から半導体基板上へのエピタキシャル成長の際に
パターンシフトが起こることが知られており、バイポー
ラ型集積回路の拡散プロセスの仕上がり状態、即ちエピ
タキシャル層の下層部に形成する埋込層とエピタキシャ
ル層表面に形成する拡散層との相対的位置を確認するた
めに、半導体基板の断面を観察して拡散層の位置を調べ
ていた。しかし、拡散層の箇所に合わせて半導体基板を
切断することは極めて困難な作業であり、作業者は熟練
度を要した。このような困難さを強いられながらも行な
うのは、エピタキシャル層の下層部の拡散領域の境界線
が表面からの観察で確認できず、下層部の拡散領域を形
成した際に生じる段差の影響でエピタキシャル層の表面
に現われる段差はパターンシフトを起こすので、測定の
正確さを図るためである。
(Prior Art) It has been conventionally known that pattern shift occurs during epitaxial growth on a semiconductor substrate, and a finished state of a diffusion process of a bipolar integrated circuit, that is, a buried layer formed in a lower layer portion of the epitaxial layer. In order to confirm the relative position between the diffusion layer formed on the surface of the epitaxial layer and the diffusion layer, the position of the diffusion layer was examined by observing the cross section of the semiconductor substrate. However, cutting the semiconductor substrate in accordance with the location of the diffusion layer is an extremely difficult work, and requires a skilled worker. The reason why such a difficulty is imposed is that the boundary line of the diffusion region in the lower layer of the epitaxial layer cannot be confirmed by observation from the surface, and it is due to the effect of the step generated when the diffusion region in the lower layer is formed. This is because the step appearing on the surface of the epitaxial layer causes a pattern shift, and therefore the accuracy of the measurement is aimed at.

以下に従来のパターンシフトの測定方法について説明
する。
The conventional pattern shift measuring method will be described below.

P型基板にN型埋込層を形成し、その上にN型エピタ
キシャル成長を行なった場合には、まず、基板を5mm角
程度の大きさに切断し、切断面を角度研磨する。
When an N-type buried layer is formed on a P-type substrate and N-type epitaxial growth is performed thereon, first, the substrate is cut into a size of about 5 mm square and the cut surface is angle-polished.

その後、フッ酸で、ステインエッチすることにより、
研磨面のP型層のみが黒く浮かび上がる。そして、研磨
面に現れた埋込層の位置と基板表面のパターンの位置の
ずれを計測することによってパターンシフトを測定して
いた。
After that, by performing a stain etch with hydrofluoric acid,
Only the P-type layer on the polished surface appears black. Then, the pattern shift is measured by measuring the deviation between the position of the embedded layer appearing on the polished surface and the position of the pattern on the substrate surface.

(発明が解決しようとする問題点) しかしながら上記の従来の測定方法では、半導体基板
を破壊しなければならず、特にエピタキシャル層が厚い
場合には、測定時の少しの角度のずれが、大きな測定誤
差に結びつくという問題点を有していた。
(Problems to be Solved by the Invention) However, in the above-described conventional measurement method, the semiconductor substrate must be destroyed, and in particular, when the epitaxial layer is thick, a slight angle deviation during measurement causes a large measurement error. It had a problem that it was linked to an error.

本発明は上記従来の問題点を解決するもので、基板非
破壊でエピタキシャル層の厚さに関係なく高い精度でパ
ターンシフトを測定することができるエピタキシャル成
長時のパターンシフト測定方法を提供することを目的と
する。
The present invention solves the above conventional problems, and an object of the present invention is to provide a pattern shift measuring method during epitaxial growth, which can measure the pattern shift with high accuracy regardless of the thickness of the epitaxial layer without breaking the substrate. And

(問題点を解決するための手段) この目的を達成するために本発明のエピタキシャル成
長時のパターンシフトの測定方法は、第1および第2の
マスクパターンを有するマスクを用い、半導体基板上に
前記第1および第2のマスクパターンに対応する第1お
よび第2の段差パターンを形成する工程と、前記第1お
よび第2の段差パターンを形成した半導体基板上にエピ
タキシャル層を成長させるに際し、前記第1の段差パタ
ーン上にはエピタキシャル成長をさせず、前記第2の段
差パターン上にエピタキシャル成長をさせる工程と、エ
ピタキシャル層を成長させた半導体基板上にレジストを
塗布し、前記マスクを用いて前記第1の段差パターンと
前記第1のマスクパターンとを一致させ、露光、現像し
て第1および第2のレジストパターンを形成する工程
と、前記第2の段差パターンの段差により前記エピタキ
シャル層上に現われた第3の段差パターンと前記第2の
レジストパターンとのずれを測定する工程とを有するも
のである。
(Means for Solving the Problems) In order to achieve this object, the method of measuring the pattern shift during epitaxial growth of the present invention uses a mask having first and second mask patterns, The step of forming first and second step patterns corresponding to the first and second mask patterns, and the step of growing an epitaxial layer on the semiconductor substrate on which the first and second step patterns are formed, Of epitaxial growth on the second step pattern without performing epitaxial growth on the step pattern, and applying a resist on the semiconductor substrate on which the epitaxial layer has been grown, and using the mask to perform the first step The first mask pattern and the first mask pattern are matched, exposed and developed to form first and second resist patterns. And a step of measuring the deviation between the third resist pattern and the second resist pattern, which appear on the epitaxial layer due to the step of the second step pattern.

(作用) 第2の段差パターンの段差により現われるエピタキシ
ャル層上の第3の段差パターンは、エピタキシャル成長
時のパターンシフトによって第2の段差パターンの直上
からずれて現われる。これに対し、段差パターンを形成
したマスクを用いて第1の段差パターンと第1のマスク
パターンとを一致させ、露光、現像して形成した第2の
レジストパターンは第2の段差パターンの直上にある。
従って、第3の段差パターンと第2のレジストパターン
とのずれを測定することにより、パターンシフトが測定
できる。
(Operation) The third step pattern on the epitaxial layer, which appears due to the step of the second step pattern, appears off the position right above the second step pattern due to the pattern shift during the epitaxial growth. On the other hand, a second resist pattern formed by aligning the first step pattern with the first mask pattern using a mask having a step pattern formed, and exposing and developing the layer is directly above the second step pattern. is there.
Therefore, the pattern shift can be measured by measuring the deviation between the third step pattern and the second resist pattern.

これにより、基板を破壊することなく、エピタキシャ
ル層の厚い場合においても高精度の測定が可能になる。
As a result, highly accurate measurement can be performed even when the epitaxial layer is thick without breaking the substrate.

(実施例) 以下本発明の一実施例について、図面を参照しながら
説明する。
(Example) Hereinafter, one example of the present invention will be described with reference to the drawings.

第1図(a),(b)は、測定する一部分をエピタキ
シャル成長させ、レジストを塗布し、露光、現像したシ
リコン半導体基板のエピタキシャル成長した部分と、し
ていない部分の境界部を示すものである。
FIGS. 1 (a) and 1 (b) show a boundary between an epitaxially grown portion of a portion to be measured, an epitaxially grown portion of a silicon semiconductor substrate coated with a resist, exposed and developed, and a non-epitaxial portion.

第1図(a)は平面図であり、第1図(b)は第1図
(a)中の一点鎖線に沿った断面図を示すものである。
1 (a) is a plan view, and FIG. 1 (b) is a sectional view taken along the alternate long and short dash line in FIG. 1 (a).

第1図において、1はP型シリコン半導体基板(以下
単にシリコン半導体基板という)、2はN-型エピタキシ
ャル層(以下単にエピタキシャル層という)、3,3′は
ポジ型レジストによる第1および第2のレジストパター
ン、4,4′は埋込層を拡散する際に生じる第1および第
2の段差パターン、5は、第2の段差パターン4′上に
エピタキシャル成長させた時に、第2の段差パターン
4′の段差によりエピタキシャル層2上に現われる第3
の段差パターンである。
In FIG. 1, reference numeral 1 is a P-type silicon semiconductor substrate (hereinafter simply referred to as a silicon semiconductor substrate), 2 is an N type epitaxial layer (hereinafter simply referred to as an epitaxial layer), and 3 and 3 ′ are first and second positive resists. Resist patterns 4, 4'are first and second step patterns 4 produced when the buried layer is diffused, and 5 are second step patterns 4 when epitaxially grown on the second step pattern 4 '. The third step appearing on the epitaxial layer 2 due to the step
It is a step pattern.

第2図はシリコン半導体基板1上に部分的にエピタキ
シャル成長を行なうための、バレル型減圧エピタキシャ
ル装置のサセプタ6へのシリコン半導体基板1のチャー
ジ方法を示すものである。
FIG. 2 shows a method of charging the silicon semiconductor substrate 1 to the susceptor 6 of the barrel type low pressure epitaxial device for performing partial epitaxial growth on the silicon semiconductor substrate 1.

以下、上記の図に従って、詳細な説明を行なう。ま
ず、第1図に示すように、第1と第2のマスクパターン
を有する埋込層形成用のマスクを用いて、それに対応す
る埋込層の第1の段差パターン4と第2の段差パターン
4′をシリコン半導体基板1に形成する。その後、第2
図のように、バレル型減圧エピタキシャル装置のサセプ
タ6にシリコン半導体基板1をチャージする。その上に
さらに埋込層の第1の段差パターン4が形成された領域
にダミー基板7をチャージする。
A detailed description will be given below with reference to the above figures. First, as shown in FIG. 1, using a mask for forming a buried layer having first and second mask patterns, a first step pattern 4 and a second step pattern of the corresponding buried layer are used. 4'is formed on the silicon semiconductor substrate 1. Then the second
As shown in the figure, the silicon semiconductor substrate 1 is charged in the susceptor 6 of the barrel type low pressure epitaxial device. The dummy substrate 7 is charged in the region where the first step pattern 4 of the buried layer is further formed thereon.

ダミー基板7としては、シリコン半導体基板を半分に
切断した後、酸化させて5000Åの厚さの酸化膜をつけた
ものを用いた。
As the dummy substrate 7, one obtained by cutting a silicon semiconductor substrate in half and then oxidizing it to have an oxide film with a thickness of 5000 Å was used.

このようにチャージをして、80Torr、1080℃でソース
ガスとしてSiCl2H2を用い、ドーパントガスとしてAsH3
を用いて、13μmの厚さのエピタキシャル成長を行なう
と、シリコン半導体基板1のダミー基板7に覆われた部
分がエピタキシャル成長しないため、第1図に示すよう
に、エピタキシャル層2のある部分と、ない部分ができ
る。
After charging in this manner, SiCl 2 H 2 was used as a source gas and AsH 3 was used as a dopant gas at 80 Torr and 1080 ° C.
When a 13 μm-thickness is epitaxially grown using, the portion of the silicon semiconductor substrate 1 covered by the dummy substrate 7 does not grow epitaxially. Therefore, as shown in FIG. You can

次に、このシリコン半導体基板1上にポジ型レジスト
を塗布し、N+型埋込層形成時に用いたマスクを用いてエ
ピタキシャル成長していない部分の埋込層の第1の段差
パターンとマスクの第1のマスクパターンとを一致(位
置合わせ)させ、露光、現像する。
Next, a positive type resist is applied onto the silicon semiconductor substrate 1, and the first step pattern of the buried layer and the mask of the mask which are not epitaxially grown are formed by using the mask used for forming the N + type buried layer. The mask pattern of No. 1 is matched (positioned), and exposed and developed.

この実施例の場合、N+型埋込層形成時にネガ型レジス
トを使用して行なったため、同じマスクを用いた場合、
N+型埋込層の第1の段差パターン4上にポジ型レジスト
の第1のレジストパターン3が残る。この時、エピタキ
シャル層2上にもポジ型レジストの第2のレジストパタ
ーン3′が残り、これは、エピタキシャル成長前の第2
の段差パターン4′の直上のエピタキシャル層2の表面
に形成される。一方、エピタキシャル層2上には、第2
の段差パターン4′の段差に基づく第3の段差パターン
5が現われている。そこで、エピタキシャル層2表面の
第3の段差パターン5と第2のレジストパターン3′と
の位置関係を測定する。
In the case of this example, since the negative type resist was used at the time of forming the N + type buried layer, when the same mask was used,
The first resist pattern 3 of the positive type resist remains on the first step pattern 4 of the N + type buried layer. At this time, the second resist pattern 3'of the positive type resist remains on the epitaxial layer 2 as well, and this is the second resist pattern 3'before the epitaxial growth.
Is formed on the surface of the epitaxial layer 2 directly above the step pattern 4 '. On the other hand, on the epitaxial layer 2, a second
The third step pattern 5 based on the step of the step pattern 4'is shown. Therefore, the positional relationship between the third step pattern 5 on the surface of the epitaxial layer 2 and the second resist pattern 3'is measured.

以上のように本実施例によれば、シリコン半導体基板
1上の一部にエピタキシャル層2を成長させ、そのエピ
タキシャル層上の、第2の段差パターン直上に形成した
第2のレジストパターン3′と、エピタキシャル成長に
よりずれて現われる第3の段差パターン5とのずれを測
定することにより、シリコン半導体基板1を破壊するこ
となしに、高精度にエピタキシャル成長時のパターンシ
フトを測定することができる。
As described above, according to the present embodiment, the epitaxial layer 2 is grown on a part of the silicon semiconductor substrate 1, and the second resist pattern 3'formed immediately above the second step pattern on the epitaxial layer is formed. By measuring the deviation from the third step pattern 5 which appears due to the epitaxial growth, it is possible to accurately measure the pattern shift during the epitaxial growth without destroying the silicon semiconductor substrate 1.

なお、本実施例では、バレル型エピタキシャル装置を
用いたが、装置は他の型式のものでもよい。また、ダミ
ー基板として酸化したシリコン基板を使用したが、エピ
タキシャル反応条件に耐え、反応に影響を与えないもの
であれば他のものでもよい。レジストもポジ型に限らず
どんな種類のものでもよい。
In this embodiment, the barrel type epitaxial device is used, but the device may be of another type. Further, although the oxidized silicon substrate is used as the dummy substrate, any other one may be used as long as it can withstand the epitaxial reaction conditions and does not affect the reaction. The resist is not limited to the positive type and may be any type.

レジストパターンの形成時にN+型埋込層形成用マスク
を用いたが、これも、位置ずれの基準となればよいの
で、他のマスクを使用しても構わない。
Although the N + type buried layer forming mask is used at the time of forming the resist pattern, this may also be a reference for the positional deviation, and thus another mask may be used.

(発明の効果) 以上説明したように、本発明によれば、エピタキシャ
ル層の下層部に形成した埋込層等の段差パターンに基づ
いてエピタキシャル層の表面に現われるパターンシフト
した段差パターンと、エピタキシャル層の下層部に形成
した前記段差パターンの直上に形成したレジストパター
ンとのずれを測定することにより、基板を破壊すること
なしに高精度のパターンシフトの測定ができ、更に、次
工程で使用するマスクをレジストパターン形成の際に用
いれば、測定した基板も通常工程で進めることができる
という効果を奏するものである。
(Effects of the Invention) As described above, according to the present invention, a pattern-shifted step pattern that appears on the surface of an epitaxial layer based on a step pattern such as a buried layer formed in a lower layer portion of the epitaxial layer, and an epitaxial layer By measuring the deviation from the resist pattern formed directly above the step pattern formed in the lower layer part, it is possible to measure the pattern shift with high accuracy without destroying the substrate, and further, the mask used in the next step. Is used for forming the resist pattern, the measured substrate can be advanced in the normal process.

【図面の簡単な説明】[Brief description of drawings]

第1図(a)および(b)は本発明において部分的にエ
ピタキシャル成長を行ないポジ型レジストのパターンを
施したP型シリコン半導体のエピタキシャル成長した部
分と、していない部分の境界部分の平面図及び断面図を
示す図、 第2図は本発明において部分的にエピタキシャル成長を
行なった際のバレル型減圧エピタキシャル装置のサセプ
タへのチャージ方法を示した図である。 1……p型シリコン半導体基板、2……N-型エピタキシ
ャル層、3、3′……第1,第2のレジストパターン、
4、4′……埋込層の第1,第2の段差パターン、5……
エピタキシャル層上に現われた第3の段差パターン、6
……バレル型減圧エピタキシャル装置のサセプタ、7…
…ダミー基板。
1 (a) and 1 (b) are a plan view and a cross-section of a boundary between an epitaxially grown portion of a P-type silicon semiconductor which is partially epitaxially grown and a positive resist pattern is applied in the present invention, and a non-epitaxial portion. FIG. 2 is a diagram showing a method of charging a susceptor of a barrel type reduced pressure epitaxial device when partially epitaxially growing in the present invention. 1 ... p-type silicon semiconductor substrate, 2 ... N - type epitaxial layer, 3, 3 '... first and second resist patterns,
4, 4 '... First and second step patterns of the buried layer, 5 ...
Third step pattern appearing on the epitaxial layer, 6
...... Susceptor of barrel type low pressure epitaxial device, 7 ...
… Dummy substrate.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/66 Z 7514−4M 21/68 F ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI technical display location H01L 21/66 Z 7514-4M 21/68 F

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】第1および第2のマスクパターンを有する
マスクを用い、半導体基板上に前記第1および第2のマ
スクパターンに対応する第1および第2の段差パターン
を形成する工程と、 前記第1および第2の段差パターンを形成した半導体基
板上にエピタキシャル層を成長させるに際し、前記第1
の段差パターン上にはエピタキシャル成長をさせず、前
記第2の段差パターン上にエピタキシャル成長をさせる
工程と、 エピタキシャル層を成長させた半導体基板上にレジスト
を塗布し、前記マスクを用いて前記第1の段差パターン
と前記第1のマスクパターンとを一致させ、露光、現像
して第1および第2のレジストパターンを形成する工程
と、 前記第2の段差パターンの段差により前記エピタキシャ
ル層上に現われた第3の段差パターンと前記第2のレジ
ストパターンとのずれを測定する工程と、 を有することを特徴とするエピタキシャル成長時のパタ
ーンシフトの測定方法。
1. A step of forming first and second step patterns corresponding to the first and second mask patterns on a semiconductor substrate using a mask having first and second mask patterns, When growing an epitaxial layer on a semiconductor substrate having first and second step patterns, the first
Of epitaxial growth on the second step pattern without epitaxial growth on the step pattern, and applying a resist on the semiconductor substrate on which the epitaxial layer is grown, and using the mask to form the first step A step of aligning a pattern with the first mask pattern, exposing and developing to form first and second resist patterns, and a third step that appears on the epitaxial layer due to a step of the second step pattern. And a step of measuring a shift between the step pattern and the second resist pattern. The method of measuring the pattern shift during epitaxial growth, comprising:
JP18673087A 1987-07-28 1987-07-28 Method of measuring pattern shift during epitaxial growth Expired - Lifetime JPH081885B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18673087A JPH081885B2 (en) 1987-07-28 1987-07-28 Method of measuring pattern shift during epitaxial growth

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18673087A JPH081885B2 (en) 1987-07-28 1987-07-28 Method of measuring pattern shift during epitaxial growth

Publications (2)

Publication Number Publication Date
JPS6431413A JPS6431413A (en) 1989-02-01
JPH081885B2 true JPH081885B2 (en) 1996-01-10

Family

ID=16193634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18673087A Expired - Lifetime JPH081885B2 (en) 1987-07-28 1987-07-28 Method of measuring pattern shift during epitaxial growth

Country Status (1)

Country Link
JP (1) JPH081885B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5548455B2 (en) * 1972-07-19 1980-12-05
JPS5643723A (en) * 1979-09-18 1981-04-22 Nec Corp Manufacture of semiconductor element
JPS59110118A (en) * 1982-12-15 1984-06-26 Matsushita Electronics Corp Manufacture of semiconductor device

Also Published As

Publication number Publication date
JPS6431413A (en) 1989-02-01

Similar Documents

Publication Publication Date Title
US4487653A (en) Process for forming and locating buried layers
JPH081885B2 (en) Method of measuring pattern shift during epitaxial growth
JPS58106822A (en) Impurity introducing method
JPH02105438A (en) Measurement of film thickness of epitaxial growth layer
JPH10144752A (en) Evaluation of pattern shift and manufacture of semiconductor device
JPH04239150A (en) Measuring method of pattern shift
JPS62128118A (en) Semiconductor device
JP3913300B2 (en) Semiconductor integrated circuit
JPS61251123A (en) Manufacture of semiconductor device
JP4013727B2 (en) Vernier pattern, mask alignment method using the same, and pattern length measurement method
JP2513637B2 (en) Method of forming reference mark for electron beam exposure
US3976377A (en) Method of obtaining the distribution profile of electrically active ions implanted in a semiconductor
JPS59165421A (en) Mark for positioning of semiconductor device
JPH06103715B2 (en) Pattern shift measurement method
JPS61251124A (en) Manufacture of semiconductor device
JP2773905B2 (en) Method for manufacturing semiconductor device
JPH02102516A (en) Manufacture of semiconductor device
JP4023983B2 (en) Pattern dimension inspection method and image recognition auxiliary pattern
JPH02206146A (en) Measurement of film thickness of semiconductor device
JPH0528904B2 (en)
JPH0269925A (en) Manufacture of semiconductor element
JPS61181123A (en) Matching method for position of pattern for semiconductor device
KR970003735B1 (en) Bipolar integrated circuit manufacturing method
JPS6229138A (en) Marking and alignment mark thereof
JPH0250414A (en) Manufacture of semiconductor element