JP4013727B2 - Vernier pattern, mask alignment method using the same, and pattern length measurement method - Google Patents
Vernier pattern, mask alignment method using the same, and pattern length measurement method Download PDFInfo
- Publication number
- JP4013727B2 JP4013727B2 JP2002305420A JP2002305420A JP4013727B2 JP 4013727 B2 JP4013727 B2 JP 4013727B2 JP 2002305420 A JP2002305420 A JP 2002305420A JP 2002305420 A JP2002305420 A JP 2002305420A JP 4013727 B2 JP4013727 B2 JP 4013727B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- vernier
- arm portion
- cross
- cruciform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造プロセスに使用されるマスク合わせにおいて、ウェハ上の被測定体とマスク上の測定体の位置合わせ、および測定体のパターン精度の確認に使用する測定パターンに関するものである。
【0002】
【従来の技術】
従来の半導体製造プロセスにおいて、ドライブインや薄膜成長を行った後にフォトリソグラフィを用いてレジストパターンを形成し、その後エッチングなどの微細加工を行い、これらの工程を繰り返すことにより所望の回路パターンを形成する。ここで、各工程での重ね合わせは、フォトマスクを用いて転写、加工された被測定体(通常は第1番目のフォトマスクのパターン)を基準に、後工程のフォトマスク上の測定体を合わせ、この重ね合わせを繰り返す。このとき、それぞれの重ね合わせを評価する手段として、基板表面の中心線方向及びそれと垂直な方向(以下それぞれX、Y方向という。)に独立に設けたバーニアを用いて各方向での位置ずれを定量的に評価する(例えば特許文献1参照)。また、単一測定パターンでX、Y方向を同時に測定することが可能なバーニアパターンも提案されている(例えば特許文献2参照)。
【0003】
また、フォトリソグラフィにより形成したレジストパターンは、設計寸法に対するパターンの出来映えをロケットマークと呼ばれる測長用パターンを用いて評価、管理する。これらのマスク合わせのずれ量とそれぞれのレジストパターンに対するエッチングでのパターン広がりやばらつきを見込んで、回路パターンとなるそれぞれのパターン寸法が設計される。
【0004】
【特許文献1】
特開昭63−83853号公報
【特許文献2】
特開平5−47621号公報
【0005】
【発明が解決しようとする課題】
上記のマスク合わせにおいて、例えば特許文献1に示された方法ではX、Y方向にそれぞれずれ量に応じたバーニアパターンを一定間隔で形成し、ずれ量とバーニアパターンが一致した場所を読み込むことによりそのずれ量を評価、管理していた。しかし、この場合には互いに直交するX方向とY方向のバーニアパターンを各々独立して形成するため、占有面積が大きくなるといった課題があった。
【0006】
また、上記問題を解決するために、特許文献2に示されたような方法も提案されているが、同じ形状のパターンを重ね合わせてそのずれ量から判別しなければならず顕微鏡等によっても判別しにくい。また、それぞれのパターンの目盛りをくし型としていることから、バーニア自体の占有面積を大幅に縮小するまでには至っていない。
【0007】
さらに、レジストパターンの寸法管理において使用されるロケットマークは、合わせ位置ずれを評価するバーニアとは別の領域に、独立した形で形成されている。また、マスク合わせとパターン測長とでは計測手段がそれぞれ光学顕微鏡と電子顕微鏡と異なるものであり、管理上の手間と時間がかかるばかりでなく、占有面積の増大にもつながるものであった。
【0008】
本発明は、上記問題を解決するために、マスク合わせのずれ量とレジストパターン精度を同時かつ高精度に測定することが可能なバーニアパターンを提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明のバーニアパターンは、基板上に形成され、前記基板表面の中心線に対して45°の角度をなす第一の腕部及び該第一の腕部と直交する第二の腕部とを有する十字型パターンであり、前記第一の腕部及び第二の腕部の外形がそれぞれ一定間隔の階段状であることを特徴とする。
【0010】
本発明の構成によれば、互いに直交するX方向とY方向のバーニアパターンを各々独立して形成した場合に比べて、測定精度を落とすことなく、かつバーニアの占有面積を大幅に小さくすることができる。
【0011】
前記階段は直角に形成され、その一辺は前記基板表面の中心線と略平行であることが望ましい。
【0012】
また、前記第一の腕部及び第二の腕部の周辺には設計値からの合わせずれ量を示すパターンが形成されていることが望ましい。
【0013】
さらに、前記十字型パターン、特に前記第一の腕部及び第二の腕部は異方性エッチングを用いて形成することによりパターン精度を向上することができる。
【0014】
本発明のマスク合わせ方法は、前記十字型パターンを形成した後、前記十字型パターンと45°の角度をなすよう形成された第二の十字型パターンの前記十字型パターンとの合わせずれ量を前記第一の腕部及び第二の腕部の外形に形成された前記階段の間隔から計測することを特徴とする。
【0015】
本発明の方法によれば、新たにパターン形成しようとするレジストパターンが、既に形成されているバーニアパターンに対し、どれだけずれているかということを容易かつ高精度に判別することができる。
【0016】
また、前記十字型パターンと前記第二の十字型パターンとの中心が重なるようにすれば、より簡便に精度良くマスク合わせを行うことができる。
【0017】
本発明のパターン測長方法は、前記十字型パターンを形成した後、前記十字型パターンの中心と重なるように形成された測長パターンの寸法を前記十字型パターンにおける第一の腕部及び第二の腕部の外形に形成された前記階段の間隔から計測することを特徴とする。
【0018】
なお、前記測長パターンは、前記十字型パターンと45°の角度をなす基板上に別途形成された第二の十字型パターンの腕部であり、前記十字型パターンの中心と前記第二の十字型パターンの中心とが重なるように形成されていることが望ましい。
【0019】
本発明の方法によれば、マスク合わせのずれ量を計測するための階段の間隔をレジストパターンの測長にも用いることができ、合わせずれ量とパターン精度とを同時かつ高精度に測定することができる。
【0020】
【発明の実施の形態】
以下本発明の実施の形態について図面を参照しながら具体的に説明する。
【0021】
(実施の形態1)
図1、2にそれぞれ本実施の形態におけるバーニアパターン、および特許文献2に示された従来のバーニアパターンの構造模式図を示す。
【0022】
図1、2において、バーニアパターン1の第一の腕部1a及び第二の腕部1bに対してそれぞれスケールが設けられている。
【0023】
図1において、十字型の中心線がX、Y方向とそれぞれ45°の角度をもって形成され、かつ腕部に設けられたスケールの形状が階段状であることが図2に示した従来のパターンと大きく異なる点である。
【0024】
第一の腕部1a及び第二の腕部1bの幅w1はX、Y方向においてそれぞれ同じ2μmとし、また、階段パターン1cの間隔w2はX、Y方向においてそれぞれ0.2μmとした。この場合では、最大1.0μmのずれ量が計測可能となる。
【0025】
なお、本実施の形態において、X方向は基板のオリフラ(O.F.)方向と一致している。
【0026】
一方、図2では幅w3(=2μm)のスケールパターン2cが2μm間隔でX、Y方向に左右、上下でそれぞれ5個ずつ形成され、こちらも最大1.0μmのずれ量が測定可能となっている。
【0027】
図3、4にそれぞれ本実施の形態におけるバーニアパターンを用いたマスク合わせ方法の説明図、および特許文献2に示された従来のバーニアパターンを用いたマスク合わせ方法の説明図を示す。
【0028】
図3、4において、バーニアパターン1に対してマスクパターン3を重ね合わせている。図3ではマスクパターン3は十字型パターンであり、十字型の腕部の延びる方向はX、Y方向とそれぞれ同じである。また、線幅w4は2μmとした。
【0029】
一方、図4ではマスクパターン3は、幅w5(=2μm)のスケールパターン3cが2μm+ずれ量に応じた間隔で形成されている。すなわち、5本並んだパターン3cの中心部の隣ではs1(=±2.2μm)、さらにその隣ではs2(=±2.4μm)、と連続して0.2μmずつずれた幅で形成されており、図3、4の場合では、どちらも最大1.0μmのずれ量が計測可能となっている。
【0030】
なお、図3において、マスクパターン3とバーニアパターン1とは中心が重なるようにすることで、X、Y方向の合わせずれ量を同時に計測することができる。
【0031】
ここで、図1、2の両パターンの大きさを比較すると、図1ではX、Y方向それぞれ8μm、図2では22μmとなり、本実施の形態におけるバーニアパターンの方がより占有面積が小さくなっていることがわかる。
【0032】
図2に示す従来のバーニアパターンにおいて、占有面積を小さくするためにパターン2cの数を減らしても、測定精度が落ちるばかりでなく、本実施の形態に示したパターンほどは小さくならない。また、パターン2cの幅w3を小さくすれば全体を小さくすることはできるが、本実施の形態に示したパターンと同じ程度にしようとすると、パターン間隔もまた小さくせねばならず、加工が困難となる。
【0033】
図5に本実施の形態におけるバーニアパターンを形成するための拡散フローチャートを示す。
【0034】
ウェハ洗浄後、マスク酸化により800nmの厚さでシリコンの熱酸化膜(SiO2)を形成する。この後、フォトリソグラフィによりレジストパターンを形成する。このとき、バーニアパターンを合わせマーク付近に同時に挿入した。引き続き、ドライエッチング装置を用いてSiO2膜のエッチングを行い、バーニアパターン1を形成した。シリコンエッチングに用いたガスは、CF4+O2である。電子顕微鏡を用いて形成されたバーニアパターンの寸法を測定したところ、設計値通り形成されていることが確認できた。次に、スパッタ法を用いてAl膜をウェハ全面に形成し、再びフォトリソグラフィによりレジストパターンを形成した。このとき、マスクパターンを、バーニアパターンに重なるように転写した。なお、マスク合わせは、それぞれ第1番目のマスクでパターン形成した合わせマークを基準に行った。合わせマークにより位置決めを行った後、露光装置の設定上で故意に±0.2μm、X方向にずらして露光を行い、パターン形成を行った。光学顕微鏡によりバーニアとのずれ量を目視検査した結果、マスク合わせのずれ量がバーニアにより判断可能であることが確かめられた。
【0035】
本実施の形態におけるバーニアパターンを用いることにより、互いに直交するX方向とY方向のバーニアパターンを各々独立して形成した場合に比べて、測定精度を落とすことなく、かつバーニアの占有面積を大幅に小さくすることができる。
【0036】
なお、Alをエッチング、レジスト除去した後に形成されたパターンのずれ量を確認しても、バーニアで確認されたレジストパターンのずれを再現した結果が得られた。
【0037】
また、第一の腕部1a及び第二の腕部1bの幅w1、階段パターン1cの間隔w2は、各プロセスでの実力に見合った任意の寸法に設定することができ、本実施の形態で示した寸法に限定されるものではない。
【0038】
(実施の形態2)
本実施の形態では、実施の形態1で用いたバーニアパターンを用いたマスクパターンの寸法測定方法について述べる。
【0039】
従来の方法では、マスクのずれ量とレジスト寸法の管理はそれぞれ別々に行われ、レジスト寸法はロケットマークと呼ばれる寸法測定用のパターンをバーニアとは別に設けて、電子顕微鏡で寸法測定を行っていた。これに対し、本実施の形態のバーニアパターンを用いれば、バーニア一つでマスクの合わせずれとパターン寸法のずれを同時に測定することができる。
【0040】
図5で示された拡散フローチャートにおいて、Al膜形成後のレジストパターン形成時にロケットマークを同時に形成し、本発明のバーニアとロケットマークとの出来映え比較を行った。その結果を図6に示す。露光条件として、基本となる露光条件と、プラス10%、20%の露光時間でパターン形成を行い、ロケットマークを電子顕微鏡により測定したところ、それぞれ2.0μm、2.2μm、2.4μmのレジスト寸法が形成されていることを確認した。
【0041】
ここで、各条件のウェハに対し、図6に示したマスクパターン3とバーニアパターン1との重なりを光学顕微鏡により観察したところ、それぞれ、中心部、中心部より1段ずれた階段パターン、2段ずれた階段パターンにマスクパターン3のエッジが一致することが確認された。すなわち、バーニアパターン1とマスクパターン3の重なった領域を測定することで、レジスト寸法がマスク設計値に対してどれだけずれているのか容易に検証することができる。
【0042】
従って、本発明のバーニアパターンを用いることにより、新たにパターン形成しようとするレジストパターンが、前記バーニアパターンに対し、どれだけずれているかということを容易かつ高精度に判別することができるため、マスク合わせのずれ量とレジストパターン精度を同時かつ高精度に測定することが可能なバーニアパターンを提供することができる。
【0043】
なお、バーニアパターンの形成方法として、HF+NH4Fの混合溶液を用いてSiO2のエッチングを行ったところ、パターンエッジがにじむことにより、正確な寸法を特定することができなかった。これは、ウェットエッチングが等方性のエッチングのため、レジストパターンエッジを起点に均等にエッチングされた結果、断面構造が斜めに形成され、パターンエッジがにじむ結果となったためであることがわかった。
【0044】
これに対して、異方性ドライエッチングによりSiO2を食刻した場合は、断面構造が垂直に形成される。このことにより、レジスト寸法に対して同位置にパターンエッジが食刻され、正確なパターン形成がなされるものである。よって、本実施の形態におけるバーニアパターンの形成には異方性ドライエッチングを用いるのが望ましい。
【0045】
なお、エッチング後のパターン寸法が設計寸法通りパターン形成されているかは、バーニアパターン1とマスクパターン3の重なった領域を測定することにより検証することができる。
【0046】
また、マスクパターン3の幅w4をバーニアパターン1の腕部の幅w1よりも太く設計しておくことにより、レジストパターンの広がりだけでなく、露光不足によるパターンの狭まりに対しても評価することができる。
【0047】
なお、図6において、マスクパターン3とバーニアパターン1とは中心が重なるようにすることで、X、Y方向ともマスクパターン3の腕部の寸法をバーニアパターン1の階段パターンから計測することができる。
【0048】
(実施の形態3)
本実施の形態における合わせずれ量を示すパターンを設けたバーニアパターンの構造模式図を図7に示す。
【0049】
図5に示した拡散フローチャートの第一レジストパターン形成工程において、バーニア近傍にずれ量を示すパターンを形成するためのレジストパターンを別途設けた。SiO2のエッチングを行い、レジストを除去して光学顕微鏡により観察したところ、バーニア付近にずれ量を示すパターンが形成されていることが判別でき、マスク合わせのずれ量と、パターンに示されたバーニアのずれ量とが一致していることが確認された。
【0050】
すなわち、本実施の形態におけるバーニアパターンの周辺に、さらに設計値からのずれ量を示すパターン4を形成することにより、視覚的にずれ量を判別することが可能となり、マスク合わせのずれ量とレジストパターン精度を同時かつ高精度に測定することが可能なバーニアパターンを提供することができる。
【0051】
なお、ずれ量を示すパターンにおいて、ずれ量の表示は、符号あるいは記号によりずれ量の判別が可能であれば、実数に限定されるものではない。
【0052】
【発明の効果】
本発明のバーニアパターンを用いることにより、互いに直交するX方向とY方向のバーニアパターンを各々独立して形成した場合に比べて、測定精度を落とすことなく、かつバーニアの占有面積を小さくすることができる。
【0053】
また、マスク合わせのずれ量とレジストパターン精度を同時かつ高精度に測定することが可能なバーニアパターンを提供することができ、半導体製造プロセスの簡便化が図れ、コストの低減につながる。
【図面の簡単な説明】
【図1】本発明の実施の形態1におけるバーニアパターンの構造模式図
【図2】従来の技術におけるバーニアパターンの構造模式図
【図3】本発明の実施の形態1におけるマスク合わせ方法の説明図
【図4】従来の技術におけるマスク合わせ方法の説明図
【図5】本発明の実施の形態1におけるバーニアパターン形成用拡散フローチャート
【図6】本発明の実施の形態2におけるバーニアパターンを用いたマスクパターンの寸法測定方法を示す図
【図7】本発明の実施の形態3における合わせずれ量を示すパターンを設けたバーニアパターンの構造模式図
【符号の説明】
1 バーニアパターン
1a 第一の腕部
1b 第二の腕部
1c 階段パターン
2 従来のバーニアパターン
2c スケールパターン(バーニア側)
3 マスクパターン
3c スケールパターン(マスクパターン側)
4 設計値からのマスクずれ量を示すパターン[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a measurement pattern used for alignment of a measurement object on a wafer and a measurement object on a mask and confirmation of pattern accuracy of the measurement object in mask alignment used in a manufacturing process of a semiconductor device. .
[0002]
[Prior art]
In a conventional semiconductor manufacturing process, after performing drive-in and thin film growth, a resist pattern is formed using photolithography, and then fine processing such as etching is performed, and a desired circuit pattern is formed by repeating these steps. . Here, the superposition in each process is performed by using the measurement object on the photomask in the subsequent process based on the measurement object (usually the pattern of the first photomask) transferred and processed using the photomask. And repeat this superposition. At this time, as a means for evaluating each overlay, positional deviation in each direction is performed by using verniers independently provided in the center line direction of the substrate surface and in the direction perpendicular thereto (hereinafter referred to as X and Y directions, respectively). Quantitative evaluation is performed (for example, refer to Patent Document 1). A vernier pattern capable of simultaneously measuring the X and Y directions with a single measurement pattern has also been proposed (see, for example, Patent Document 2).
[0003]
In addition, the resist pattern formed by photolithography is evaluated and managed by using a length measurement pattern called a rocket mark for the finished pattern with respect to the design dimension. Each pattern dimension to be a circuit pattern is designed in consideration of the shift amount of these mask alignments and the pattern spread and variation in etching with respect to each resist pattern.
[0004]
[Patent Document 1]
Japanese Patent Laid-Open No. 63-83853 [Patent Document 2]
JP-A-5-47621
[Problems to be solved by the invention]
In the above mask alignment, for example, in the method disclosed in Patent Document 1, vernier patterns corresponding to the deviation amounts are formed at regular intervals in the X and Y directions, and the position where the deviation amount and the vernier pattern coincide with each other is read. The amount of deviation was evaluated and managed. However, in this case, since the vernier patterns in the X direction and the Y direction orthogonal to each other are formed independently, there is a problem that the occupied area becomes large.
[0006]
In order to solve the above problem, a method as shown in
[0007]
Furthermore, the rocket mark used in the dimension management of the resist pattern is formed in an independent form in a region different from the vernier for evaluating the alignment displacement. Further, the mask alignment and pattern length measurement have different measuring means from the optical microscope and the electron microscope, respectively, which not only requires management effort and time, but also increases the occupied area.
[0008]
In order to solve the above problems, an object of the present invention is to provide a vernier pattern capable of simultaneously measuring a mask alignment shift amount and a resist pattern accuracy with high accuracy.
[0009]
[Means for Solving the Problems]
The vernier pattern of the present invention is a cross formed on a substrate and having a first arm portion that forms an angle of 45 ° with respect to the center line of the substrate surface, and a second arm portion that is orthogonal to the first arm portion. It is a type | mold pattern, The external shape of said 1st arm part and 2nd arm part is a step shape of a fixed space | interval, respectively, It is characterized by the above-mentioned.
[0010]
According to the configuration of the present invention, compared to the case where vernier patterns in the X direction and the Y direction orthogonal to each other are independently formed, the occupying area of the vernier can be greatly reduced without reducing the measurement accuracy. it can.
[0011]
The steps are preferably formed at right angles, and one side thereof is substantially parallel to the center line of the substrate surface.
[0012]
Further, it is desirable that a pattern indicating a misalignment amount from a design value is formed around the first arm portion and the second arm portion.
[0013]
Furthermore, the pattern accuracy can be improved by forming the cross pattern, particularly the first arm portion and the second arm portion, by using anisotropic etching.
[0014]
In the mask alignment method of the present invention, after the formation of the cross pattern, the amount of misalignment between the cross pattern of the second cross pattern formed to form an angle of 45 ° with the cross pattern is calculated. It measures from the space | interval of the said staircase formed in the external shape of a 1st arm part and a 2nd arm part, It is characterized by the above-mentioned.
[0015]
According to the method of the present invention, it is possible to easily and accurately determine how much the resist pattern to be newly formed is shifted from the already formed vernier pattern.
[0016]
Further, if the centers of the cross pattern and the second cross pattern overlap, mask alignment can be performed more easily and accurately.
[0017]
In the pattern length measuring method of the present invention, after forming the cross-shaped pattern, the dimension of the length measuring pattern formed so as to overlap the center of the cross-shaped pattern is set to the first arm portion and the second arm in the cross-shaped pattern. It measures from the space | interval of the said staircase formed in the external shape of a part.
[0018]
The length measurement pattern is an arm portion of a second cruciform pattern separately formed on a substrate having an angle of 45 ° with the cruciform pattern, and the center of the cruciform pattern and the second cross It is desirable that the center of the mold pattern overlap.
[0019]
According to the method of the present invention, the step interval for measuring the mask misalignment amount can also be used for measuring the resist pattern, and the misalignment amount and the pattern accuracy can be measured simultaneously and with high accuracy. Can do.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be specifically described below with reference to the drawings.
[0021]
(Embodiment 1)
1 and 2 are structural schematic diagrams of the vernier pattern in the present embodiment and the conventional vernier pattern disclosed in
[0022]
1 and 2, scales are respectively provided for the
[0023]
In FIG. 1, the cross-shaped center line is formed at an angle of 45 ° with respect to each of the X and Y directions, and the shape of the scale provided on the arm is stepped. This is a very different point.
[0024]
The widths w1 of the
[0025]
In the present embodiment, the X direction coincides with the orientation flat (OF) direction of the substrate.
[0026]
On the other hand, in FIG. 2, five scale patterns 2c each having a width w3 (= 2 μm) are formed at intervals of 2 μm in the X and Y directions, left and right, and up and down, respectively. Yes.
[0027]
3 and 4 are respectively an explanatory diagram of a mask alignment method using a vernier pattern in the present embodiment and an explanatory diagram of a mask alignment method using a conventional vernier pattern disclosed in
[0028]
3 and 4, the
[0029]
On the other hand, in FIG. 4, the
[0030]
In FIG. 3, by aligning the centers of the
[0031]
Here, when comparing the size of both patterns in FIGS. 1 and 2, it is 8 μm in each of the X and Y directions in FIG. 1 and 22 μm in FIG. 2, and the occupying area is smaller in the vernier pattern in the present embodiment. I understand that.
[0032]
In the conventional vernier pattern shown in FIG. 2, even if the number of patterns 2c is reduced in order to reduce the occupied area, not only the measurement accuracy is lowered, but also not as small as the pattern shown in the present embodiment. In addition, if the width w3 of the pattern 2c is reduced, the entire size can be reduced. However, if the pattern 2c is made to have the same level as the pattern shown in the present embodiment, the pattern interval must also be reduced and the processing is difficult. Become.
[0033]
FIG. 5 shows a diffusion flowchart for forming a vernier pattern in the present embodiment.
[0034]
After the wafer cleaning, a silicon thermal oxide film (SiO 2 ) is formed with a thickness of 800 nm by mask oxidation. Thereafter, a resist pattern is formed by photolithography. At this time, a vernier pattern was simultaneously inserted near the alignment mark. Subsequently, the SiO 2 film was etched using a dry etching apparatus to form a vernier pattern 1. The gas used for silicon etching is CF 4 + O 2 . When the dimensions of the vernier pattern formed using an electron microscope were measured, it was confirmed that the vernier pattern was formed as designed. Next, an Al film was formed on the entire surface of the wafer by sputtering, and a resist pattern was formed again by photolithography. At this time, the mask pattern was transferred so as to overlap the vernier pattern. The mask alignment was performed with reference to alignment marks formed by patterning with the first mask. After positioning with the alignment mark, exposure was performed by intentionally shifting in the X direction by ± 0.2 μm on the setting of the exposure apparatus to form a pattern. As a result of visual inspection of the amount of deviation from the vernier using an optical microscope, it was confirmed that the amount of deviation in mask alignment could be determined by the vernier.
[0035]
By using the vernier pattern in the present embodiment, the vernier occupying area is greatly reduced without degrading the measurement accuracy as compared with the case where the vernier patterns in the X direction and the Y direction orthogonal to each other are formed independently. Can be small.
[0036]
Even when the amount of deviation of the pattern formed after etching Al and removing the resist was confirmed, the result of reproducing the deviation of the resist pattern confirmed by vernier was obtained.
[0037]
Further, the width w1 of the
[0038]
(Embodiment 2)
In this embodiment, a method for measuring a dimension of a mask pattern using the vernier pattern used in Embodiment 1 is described.
[0039]
In the conventional method, the amount of mask displacement and the resist dimensions are managed separately, and the resist dimensions are measured with an electron microscope by providing a pattern for measuring dimensions called a rocket mark separately from the vernier. . On the other hand, if the vernier pattern of the present embodiment is used, the mask misalignment and the pattern dimension misalignment can be simultaneously measured with a single vernier.
[0040]
In the diffusion flowchart shown in FIG. 5, a rocket mark was formed at the same time when the resist pattern was formed after the Al film was formed, and the workmanship comparison between the vernier of the present invention and the rocket mark was performed. The result is shown in FIG. As the exposure conditions, pattern formation was performed under basic exposure conditions and exposure times of 10% and 20%, and the rocket marks were measured with an electron microscope. As a result, resists of 2.0 μm, 2.2 μm, and 2.4 μm were respectively obtained. It was confirmed that dimensions were formed.
[0041]
Here, when the overlap of the
[0042]
Accordingly, by using the vernier pattern of the present invention, it is possible to easily and accurately determine how much the resist pattern to be newly formed is shifted from the vernier pattern. It is possible to provide a vernier pattern capable of simultaneously measuring the misalignment amount and the resist pattern accuracy with high accuracy.
[0043]
As a method for forming a vernier pattern, when SiO 2 was etched using a mixed solution of HF + NH 4 F, the pattern edge was blurred, and an accurate dimension could not be specified. This is because wet etching is isotropic etching, and as a result of uniform etching from the resist pattern edge as a starting point, the cross-sectional structure is formed obliquely and the pattern edge is blurred.
[0044]
On the other hand, when SiO 2 is etched by anisotropic dry etching, the cross-sectional structure is formed vertically. As a result, the pattern edge is etched at the same position with respect to the resist dimension, and an accurate pattern is formed. Therefore, it is desirable to use anisotropic dry etching for forming the vernier pattern in this embodiment.
[0045]
Whether or not the pattern dimension after etching is formed as designed can be verified by measuring a region where the vernier pattern 1 and the
[0046]
Further, by designing the width w4 of the
[0047]
In FIG. 6, the
[0048]
(Embodiment 3)
FIG. 7 shows a structural schematic diagram of a vernier pattern provided with a pattern indicating the amount of misalignment in the present embodiment.
[0049]
In the first resist pattern forming step of the diffusion flowchart shown in FIG. 5, a resist pattern for forming a pattern indicating a deviation amount is provided in the vicinity of the vernier. Etching SiO 2 , removing the resist and observing with an optical microscope, it can be determined that a pattern showing a deviation amount is formed in the vicinity of the vernier, and the deviation amount of the mask alignment and the vernier indicated in the pattern It was confirmed that the amount of deviation was consistent.
[0050]
That is, by forming the
[0051]
In the pattern indicating the amount of deviation, the display of the amount of deviation is not limited to a real number as long as the amount of deviation can be determined by a sign or a symbol.
[0052]
【The invention's effect】
By using the vernier pattern of the present invention, it is possible to reduce the occupied area of the vernier without degrading the measurement accuracy as compared with the case where the vernier patterns in the X direction and the Y direction orthogonal to each other are independently formed. it can.
[0053]
Further, it is possible to provide a vernier pattern capable of measuring the mask alignment deviation amount and the resist pattern accuracy simultaneously and with high accuracy, thereby simplifying the semiconductor manufacturing process and leading to cost reduction.
[Brief description of the drawings]
FIG. 1 is a structural schematic diagram of a vernier pattern in the first embodiment of the present invention. FIG. 2 is a structural schematic diagram of a vernier pattern in the prior art. FIG. 3 is an explanatory diagram of a mask alignment method in the first embodiment of the present invention. FIG. 4 is an explanatory view of a conventional mask alignment method. FIG. 5 is a diffusion flowchart for forming a vernier pattern in the first embodiment of the invention. FIG. 6 is a mask using a vernier pattern in the second embodiment of the invention. FIG. 7 is a structural schematic diagram of a vernier pattern provided with a pattern indicating a misalignment amount in
1
3 Mask pattern 3c Scale pattern (mask pattern side)
4 Pattern indicating the amount of mask deviation from the design value
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002305420A JP4013727B2 (en) | 2002-10-21 | 2002-10-21 | Vernier pattern, mask alignment method using the same, and pattern length measurement method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002305420A JP4013727B2 (en) | 2002-10-21 | 2002-10-21 | Vernier pattern, mask alignment method using the same, and pattern length measurement method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004140279A JP2004140279A (en) | 2004-05-13 |
JP4013727B2 true JP4013727B2 (en) | 2007-11-28 |
Family
ID=32452524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002305420A Expired - Lifetime JP4013727B2 (en) | 2002-10-21 | 2002-10-21 | Vernier pattern, mask alignment method using the same, and pattern length measurement method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4013727B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104078404B (en) * | 2013-03-27 | 2017-04-12 | Tdk株式会社 | Manufacturing apparatus of electronic component and manufacturing method thereof |
EP4174578A1 (en) * | 2021-11-02 | 2023-05-03 | Commissariat à l'énergie atomique et aux énergies alternatives | Metrology structure |
-
2002
- 2002-10-21 JP JP2002305420A patent/JP4013727B2/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104078404B (en) * | 2013-03-27 | 2017-04-12 | Tdk株式会社 | Manufacturing apparatus of electronic component and manufacturing method thereof |
EP4174578A1 (en) * | 2021-11-02 | 2023-05-03 | Commissariat à l'énergie atomique et aux énergies alternatives | Metrology structure |
FR3128779A1 (en) * | 2021-11-02 | 2023-05-05 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | METROLOGY STRUCTURE |
Also Published As
Publication number | Publication date |
---|---|
JP2004140279A (en) | 2004-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7933015B2 (en) | Mark for alignment and overlay, mask having the same, and method of using the same | |
JP2007103928A (en) | Overlay key, method for forming the same, and method for measuring overlay precision using the same | |
JP2009231766A (en) | Mark forming method | |
US20050168740A1 (en) | Method of evaluating reticle pattern overlay registration | |
CN112882346B (en) | Overlay compensation method and system | |
US20090127723A1 (en) | AIM-Compatible Targets for Use with Methods of Inspecting and Optionally Reworking Summed Photolithography Patterns Resulting from Plurally-Overlaid Patterning Steps During Mass Production of Semiconductor Devices | |
JP2010267931A (en) | Pattern forming method and pattern designing method | |
US20110300713A1 (en) | Overlay vernier key and method for fabricating the same | |
TWI392978B (en) | Lithography mask, alignment procedure, and method for verifying alignment accuracy | |
JP4013727B2 (en) | Vernier pattern, mask alignment method using the same, and pattern length measurement method | |
CN112949236B (en) | Method and system for calculating etching deviation | |
US7136520B2 (en) | Method of checking alignment accuracy of patterns on stacked semiconductor layers | |
KR100870316B1 (en) | Overlay vernier in semiconductor device and method of making the same | |
TWI320959B (en) | Line end spacing measurement | |
JP2007194357A (en) | Registration mark and manufacturing method thereof | |
TWI743792B (en) | Vernier mark for semiconductor manufacturing process and lithographic process inspection method using the same | |
TWI817917B (en) | Method of overlay of litho mark and semiconductor structure | |
JP4023983B2 (en) | Pattern dimension inspection method and image recognition auxiliary pattern | |
KR100866747B1 (en) | Overlay vernier of semiconductor device and method for forming the same | |
KR100546336B1 (en) | Overlay key having plurality of crossing and method for measuring overlay using the same | |
JP2010114130A (en) | Semiconductor device and method of manufacturing the same | |
KR20070071657A (en) | Method for forming overlay vernier of semiconductor device | |
KR100687398B1 (en) | Method for measuring overlay of semiconductor device | |
JP3698843B2 (en) | Photo mask | |
JPS588132B2 (en) | Integrated circuit manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040716 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050707 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060313 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070903 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |