JPH08186075A - 半導体装置の製造方法及び半導体製造装置 - Google Patents
半導体装置の製造方法及び半導体製造装置Info
- Publication number
- JPH08186075A JPH08186075A JP6338684A JP33868494A JPH08186075A JP H08186075 A JPH08186075 A JP H08186075A JP 6338684 A JP6338684 A JP 6338684A JP 33868494 A JP33868494 A JP 33868494A JP H08186075 A JPH08186075 A JP H08186075A
- Authority
- JP
- Japan
- Prior art keywords
- titanium
- semiconductor substrate
- film
- ions
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の段差底部にカバレッジよく窒化
チタン膜を形成することができる半導体装置の製造方法
を提供する。 【構成】 スパッタリング法によってチタン原子を得
て、これに電子線を照射してイオン化する。このチタン
イオンを、半導体基板１０に負のバイアスを加えて半導
体基板に略垂直に入射させる。これにより、チタンイオ
ンは半導体基板１０上に堆積し、コンタクトホール１４
の底部においても平坦で十分な膜厚を有するチタン膜１
６を形成できる。次に、このようにしてチタン膜を半導
体基板に形成した後、チタン膜を窒化することにより、
窒化チタン膜１８を形成する。この窒化の方法として
は、窒素又はアンモニア雰囲気とされた炉内に半導体基
板を入れ、高温下で熱窒化の反応を起こさせる方法や、
窒化イオンを半導体基板に打ち込む方法が用いられる。
チタン膜を形成することができる半導体装置の製造方法
を提供する。 【構成】 スパッタリング法によってチタン原子を得
て、これに電子線を照射してイオン化する。このチタン
イオンを、半導体基板１０に負のバイアスを加えて半導
体基板に略垂直に入射させる。これにより、チタンイオ
ンは半導体基板１０上に堆積し、コンタクトホール１４
の底部においても平坦で十分な膜厚を有するチタン膜１
６を形成できる。次に、このようにしてチタン膜を半導
体基板に形成した後、チタン膜を窒化することにより、
窒化チタン膜１８を形成する。この窒化の方法として
は、窒素又はアンモニア雰囲気とされた炉内に半導体基
板を入れ、高温下で熱窒化の反応を起こさせる方法や、
窒化イオンを半導体基板に打ち込む方法が用いられる。
Description
【０００１】
【産業上の利用分野】本発明は、微細なパターンを有す
る半導体基板に、たとえば半導体装置のためのバリア膜
として用いられる窒化チタン膜を形成する半導体装置の
製造方法及び半導体製造装置に関するものである。
る半導体基板に、たとえば半導体装置のためのバリア膜
として用いられる窒化チタン膜を形成する半導体装置の
製造方法及び半導体製造装置に関するものである。
【０００２】
【従来の技術】従来、半導体装置においてバリア膜とし
て用いられる窒化チタン（ＴｉＮ）膜を形成するには、
スパッタリング法が用いられている。すなわち、このス
パッタリング法では、高真空とされたチャンバー内に、
半導体基板と、チタンからなるターゲットとを互いに対
向して配置する。そして、チャンバー内にアルゴン等の
不活性ガスを導入し、半導体基板とターゲットとの間に
電圧を印加すると、グロー放電が発生し、アルゴンガス
が電離する。この正イオンのアルゴンイオンがターゲッ
トの表面に衝突し、ターゲットからチタンを弾き出す。
弾き出されたチタンは、アルゴンイオンにより十分なエ
ネルギーを得て、半導体基板に向かって飛行する。ここ
で、弾き出されたチタンはすべて一様に半導体基板に対
して垂直方向に飛行するのではなく、ある程度、ランダ
ムな方向性を持っている。そして、半導体基板付近を窒
素雰囲気とすることにより、飛んできたチタンは窒素と
反応し、窒化チタンとなって半導体基板上に堆積する。
て用いられる窒化チタン（ＴｉＮ）膜を形成するには、
スパッタリング法が用いられている。すなわち、このス
パッタリング法では、高真空とされたチャンバー内に、
半導体基板と、チタンからなるターゲットとを互いに対
向して配置する。そして、チャンバー内にアルゴン等の
不活性ガスを導入し、半導体基板とターゲットとの間に
電圧を印加すると、グロー放電が発生し、アルゴンガス
が電離する。この正イオンのアルゴンイオンがターゲッ
トの表面に衝突し、ターゲットからチタンを弾き出す。
弾き出されたチタンは、アルゴンイオンにより十分なエ
ネルギーを得て、半導体基板に向かって飛行する。ここ
で、弾き出されたチタンはすべて一様に半導体基板に対
して垂直方向に飛行するのではなく、ある程度、ランダ
ムな方向性を持っている。そして、半導体基板付近を窒
素雰囲気とすることにより、飛んできたチタンは窒素と
反応し、窒化チタンとなって半導体基板上に堆積する。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
方法では、スパッタされたチタンがある程度、ランダム
な方向性を持っているため、生成された窒化チタンも半
導体基板に入射する際の方向がまちまちである。このた
め、図３に示すように、半導体基板５０上に酸化膜５２
やコンタクトホール５４が形成されている場合、窒化チ
タン膜５６は、コンタクトホール５４の底部に形成され
にくく、酸化膜５２に対してオーバーハングを有する形
状となる。このように、従来の方法では、半導体基板の
段差底部にカバレッジ（coverage）よく窒化チタン膜を
形成することができないという問題があった。したがっ
て、たとえば、かかる窒化チタン膜５６上にタングステ
ン膜を形成する場合、コンタクトホール５４の底部の窒
化チタン膜５６が薄いために、タングステン膜を形成す
る際の材料ガスである６フッ化タングステンに対するバ
リア性がなくなり、半導体装置の信頼性が低下する。
方法では、スパッタされたチタンがある程度、ランダム
な方向性を持っているため、生成された窒化チタンも半
導体基板に入射する際の方向がまちまちである。このた
め、図３に示すように、半導体基板５０上に酸化膜５２
やコンタクトホール５４が形成されている場合、窒化チ
タン膜５６は、コンタクトホール５４の底部に形成され
にくく、酸化膜５２に対してオーバーハングを有する形
状となる。このように、従来の方法では、半導体基板の
段差底部にカバレッジ（coverage）よく窒化チタン膜を
形成することができないという問題があった。したがっ
て、たとえば、かかる窒化チタン膜５６上にタングステ
ン膜を形成する場合、コンタクトホール５４の底部の窒
化チタン膜５６が薄いために、タングステン膜を形成す
る際の材料ガスである６フッ化タングステンに対するバ
リア性がなくなり、半導体装置の信頼性が低下する。
【０００４】ところで、スパッタされたチタンを半導体
基板に垂直に入射させる方法として、図４に示すよう
に、半導体基板６２とターゲット６４との間に、多数の
貫通穴が形成されたコリメータ６６を配置するという方
法がある。しかし、この方法では、コリメータ６６にチ
タンが付着し、その付着したチタンが半導体基板６２上
にごみとして落ちてしまうという、いわゆるパーティク
ルの問題や、スパッタされたチタンのうち半導体基板に
垂直に入射するものだけが成膜に関与するため、成膜速
度が、コリメータを用いないスパッタリング法を適用し
た場合に比べて５分の１程度と遅くなるという問題が新
たに生じることとなる。このため、かかる問題を引き起
こすことなく、半導体基板の段差底部にカバレッジよく
窒化チタン膜を形成することができる方法の実現が望ま
れている。
基板に垂直に入射させる方法として、図４に示すよう
に、半導体基板６２とターゲット６４との間に、多数の
貫通穴が形成されたコリメータ６６を配置するという方
法がある。しかし、この方法では、コリメータ６６にチ
タンが付着し、その付着したチタンが半導体基板６２上
にごみとして落ちてしまうという、いわゆるパーティク
ルの問題や、スパッタされたチタンのうち半導体基板に
垂直に入射するものだけが成膜に関与するため、成膜速
度が、コリメータを用いないスパッタリング法を適用し
た場合に比べて５分の１程度と遅くなるという問題が新
たに生じることとなる。このため、かかる問題を引き起
こすことなく、半導体基板の段差底部にカバレッジよく
窒化チタン膜を形成することができる方法の実現が望ま
れている。
【０００５】本発明は、上記事情に基づいてなされたも
のであり、半導体基板の段差底部にカバレッジよく窒化
チタン膜を形成することができる半導体装置の製造方法
を提供することを目的とするものである。
のであり、半導体基板の段差底部にカバレッジよく窒化
チタン膜を形成することができる半導体装置の製造方法
を提供することを目的とするものである。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めの請求項１記載の発明に係る半導体装置の製造方法
は、スパッタリング法によりチタンをスパッタする工程
と、前記スパッタされたチタンをイオン化してチタンイ
オンを生成する工程と、前記チタンイオンを前記半導体
基板に略垂直に入射させることにより前記半導体基板上
にチタン膜を堆積させる工程と、前記チタン膜を窒化す
ることにより窒化チタン膜を形成する工程と、を具備す
ることを特徴とするものである。
めの請求項１記載の発明に係る半導体装置の製造方法
は、スパッタリング法によりチタンをスパッタする工程
と、前記スパッタされたチタンをイオン化してチタンイ
オンを生成する工程と、前記チタンイオンを前記半導体
基板に略垂直に入射させることにより前記半導体基板上
にチタン膜を堆積させる工程と、前記チタン膜を窒化す
ることにより窒化チタン膜を形成する工程と、を具備す
ることを特徴とするものである。
【０００７】請求項２記載の発明に係る半導体装置の製
造方法は、請求項１記載の発明において、更に、前記半
導体基板に入射する前に、前記チタンイオンを飛行方向
に対して略垂直な磁界中を通過させる工程を具備するこ
とを特徴とするものである。
造方法は、請求項１記載の発明において、更に、前記半
導体基板に入射する前に、前記チタンイオンを飛行方向
に対して略垂直な磁界中を通過させる工程を具備するこ
とを特徴とするものである。
【０００８】請求項３記載の発明に係る半導体装置の製
造方法は、請求項１又は２記載の発明において、窒素又
はアンモニア雰囲気中に前記半導体基板をおき、高温下
で熱窒化の反応を起こさせることにより、前記チタン膜
を窒化することを特徴とするものである。
造方法は、請求項１又は２記載の発明において、窒素又
はアンモニア雰囲気中に前記半導体基板をおき、高温下
で熱窒化の反応を起こさせることにより、前記チタン膜
を窒化することを特徴とするものである。
【０００９】請求項４記載の発明に係る半導体装置の製
造方法は、請求項１又は２記載の発明において、窒素イ
オンを前記半導体基板に打ち込むことにより、前記チタ
ン膜を窒化することを特徴とするものである。
造方法は、請求項１又は２記載の発明において、窒素イ
オンを前記半導体基板に打ち込むことにより、前記チタ
ン膜を窒化することを特徴とするものである。
【００１０】請求項５記載の発明にかかる半導体製造装
置は、スパッタリング法によりチタンをスパッタし、ス
パッタされたチタン原子に熱電子を当てることにより、
チタン原子をイオン化してチタンイオンを生成する手段
と、負のバイアス電圧を用いて前記チタンイオンを一の
方向に飛行させる引き出し手段と、前記飛行方向に対し
て略垂直な磁界を形成する磁界発生手段と、を備え、前
記チタンイオンの飛行方向を変えた後に、前記半導体基
板に前記チタンイオンを略垂直に入射させ、チタン膜を
堆積させることを特徴とするものである。
置は、スパッタリング法によりチタンをスパッタし、ス
パッタされたチタン原子に熱電子を当てることにより、
チタン原子をイオン化してチタンイオンを生成する手段
と、負のバイアス電圧を用いて前記チタンイオンを一の
方向に飛行させる引き出し手段と、前記飛行方向に対し
て略垂直な磁界を形成する磁界発生手段と、を備え、前
記チタンイオンの飛行方向を変えた後に、前記半導体基
板に前記チタンイオンを略垂直に入射させ、チタン膜を
堆積させることを特徴とするものである。
【００１１】請求項６記載の発明は、請求項５記載の発
明において、前記バイアス電圧よりも、さらに低い負の
バイアス電圧を前記半導体基板に加える直流電源を備え
たことを特徴とするものである。
明において、前記バイアス電圧よりも、さらに低い負の
バイアス電圧を前記半導体基板に加える直流電源を備え
たことを特徴とするものである。
【００１２】
【作用】請求項１記載の発明は、前記の構成によって、
半導体基板に負のバイアス電圧を加えてチタンイオンを
半導体基板に略垂直に入射させることにより、半導体基
板の段差底部に、平坦で十分な膜厚を有するチタン膜を
形成することができるので、ステップカバレッジの改善
を図ることができる。しかも、従来の方法のようにチタ
ンを半導体基板に略垂直に入射させるためのコリメータ
を用いる必要がないため、チタンの成膜速度を落とすこ
となく、半導体基板にチタン膜を形成することができ
る。その後、チタン膜を窒化することにより、半導体基
板の段差底部にカバレッジよく窒化チタン膜を形成する
ことができる。また、コリメータを用いる必要がないた
め、いわゆるパーティクルの問題は生じない。
半導体基板に負のバイアス電圧を加えてチタンイオンを
半導体基板に略垂直に入射させることにより、半導体基
板の段差底部に、平坦で十分な膜厚を有するチタン膜を
形成することができるので、ステップカバレッジの改善
を図ることができる。しかも、従来の方法のようにチタ
ンを半導体基板に略垂直に入射させるためのコリメータ
を用いる必要がないため、チタンの成膜速度を落とすこ
となく、半導体基板にチタン膜を形成することができ
る。その後、チタン膜を窒化することにより、半導体基
板の段差底部にカバレッジよく窒化チタン膜を形成する
ことができる。また、コリメータを用いる必要がないた
め、いわゆるパーティクルの問題は生じない。
【００１３】請求項２記載の発明は、前記の構成によっ
て、半導体基板に入射する前にチタンイオンを進行方向
に対して垂直な磁界中を通過させることによって、それ
ぞれのイオンはその質量と電荷によって決まる曲率半径
によって進行方向を変えられるので、チタンイオン中に
不純物として含まれる、スパッタリング法において用い
た不活性ガスを除去することができる。
て、半導体基板に入射する前にチタンイオンを進行方向
に対して垂直な磁界中を通過させることによって、それ
ぞれのイオンはその質量と電荷によって決まる曲率半径
によって進行方向を変えられるので、チタンイオン中に
不純物として含まれる、スパッタリング法において用い
た不活性ガスを除去することができる。
【００１４】請求項３記載の発明は、前記の構成によっ
て、窒素又はアンモニア雰囲気中に半導体基板をおき、
高温下で熱窒素の反応を起こさせることにより、チタン
膜を容易に窒化することができる。
て、窒素又はアンモニア雰囲気中に半導体基板をおき、
高温下で熱窒素の反応を起こさせることにより、チタン
膜を容易に窒化することができる。
【００１５】請求項４記載の発明は、前記の構成によっ
て、窒素イオンを半導体基板に打ち込むことにより、チ
タン膜を容易に窒化することができる。また、かかる窒
素イオンの打ち込みをチタン膜の形成と同時に行うこと
により、窒化チタン膜を形成するのに要する時間を短縮
することができる。
て、窒素イオンを半導体基板に打ち込むことにより、チ
タン膜を容易に窒化することができる。また、かかる窒
素イオンの打ち込みをチタン膜の形成と同時に行うこと
により、窒化チタン膜を形成するのに要する時間を短縮
することができる。
【００１６】請求項５記載の発明は、前記の構成によっ
て、チタンイオンを生成する手段によって生成されたチ
タンイオンは、引き出し手段によって一定方向に飛行し
加速される。このチタンイオンを、磁界発生手段によっ
て形成された飛行方向に対して略垂直な磁界中を通過さ
せることにより、チタンイオンは、その質量と電荷の比
に依存する曲率半径で曲げられ、飛行方向が変えられ
る。これにより、チタンイオンの中に含まれる他の原子
もしくはイオンを分離することができ、チタンイオンの
みを半導体基板に略垂直に入射させ、チタン膜を堆積さ
せることができる。これにより、半導体基板の段差底部
に、平坦で十分な膜厚を有するチタン膜を形成すること
ができるので、ステップカバレッジの改善を図ることが
できる。しかも、従来の方法のようにチタンを半導体基
板に略垂直に入射させるためのコリメータを用いる必要
がないため、チタンの成膜速度を落とすことなく、半導
体基板にチタン膜を形成することができる。
て、チタンイオンを生成する手段によって生成されたチ
タンイオンは、引き出し手段によって一定方向に飛行し
加速される。このチタンイオンを、磁界発生手段によっ
て形成された飛行方向に対して略垂直な磁界中を通過さ
せることにより、チタンイオンは、その質量と電荷の比
に依存する曲率半径で曲げられ、飛行方向が変えられ
る。これにより、チタンイオンの中に含まれる他の原子
もしくはイオンを分離することができ、チタンイオンの
みを半導体基板に略垂直に入射させ、チタン膜を堆積さ
せることができる。これにより、半導体基板の段差底部
に、平坦で十分な膜厚を有するチタン膜を形成すること
ができるので、ステップカバレッジの改善を図ることが
できる。しかも、従来の方法のようにチタンを半導体基
板に略垂直に入射させるためのコリメータを用いる必要
がないため、チタンの成膜速度を落とすことなく、半導
体基板にチタン膜を形成することができる。
【００１７】請求項６記載の発明は、前記の構成によっ
て、チタンイオンは、前記バイアス電圧よりも、さらに
低い負のバイアス電圧によってより加速され、半導体基
板に入射する。
て、チタンイオンは、前記バイアス電圧よりも、さらに
低い負のバイアス電圧によってより加速され、半導体基
板に入射する。
【００１８】
【実施例】以下に図面を参照して、本発明の一実施例に
ついて説明する。図１は本発明の一実施例である半導体
装置の製造方法を説明するための図、図２はその半導体
装置の製造方法に使用するチタン成膜装置の概略構成図
である。
ついて説明する。図１は本発明の一実施例である半導体
装置の製造方法を説明するための図、図２はその半導体
装置の製造方法に使用するチタン成膜装置の概略構成図
である。
【００１９】本実施例の半導体装置の製造方法では、半
導体基板に窒化チタン膜を形成する場合を考える。この
窒化チタン膜は、たとえばバリア膜として利用されるも
のである。また、半導体基板としては、微細なパターン
が形成されたもの、たとえば図１（ａ）に示すように、
半導体基板１０上に酸化膜１２を堆積し、コンタクトホ
ール１４を形成したものを使用する。
導体基板に窒化チタン膜を形成する場合を考える。この
窒化チタン膜は、たとえばバリア膜として利用されるも
のである。また、半導体基板としては、微細なパターン
が形成されたもの、たとえば図１（ａ）に示すように、
半導体基板１０上に酸化膜１２を堆積し、コンタクトホ
ール１４を形成したものを使用する。
【００２０】本実施例の半導体装置の製造方法は、主と
して、半導体基板１０上にチタン膜を堆積させる工程
と、その堆積させたチタン膜を窒化する工程とからな
る。
して、半導体基板１０上にチタン膜を堆積させる工程
と、その堆積させたチタン膜を窒化する工程とからな
る。
【００２１】まず、半導体基板１０上にチタン膜を堆積
させる工程で使用するチタン膜形成装置について、図２
を参照して説明する。このチタン膜形成装置は、チタン
のイオン化装置２０と、引き出し電極３２と、チタン膜
を形成する半導体基板１０を保持する基板ホルダー３４
と、直流電源３６及び３８と、図２の紙面に垂直に裏か
ら表に向かう方向の磁界４０を発生する磁界発生装置
（図示せず）とを備えるものである。
させる工程で使用するチタン膜形成装置について、図２
を参照して説明する。このチタン膜形成装置は、チタン
のイオン化装置２０と、引き出し電極３２と、チタン膜
を形成する半導体基板１０を保持する基板ホルダー３４
と、直流電源３６及び３８と、図２の紙面に垂直に裏か
ら表に向かう方向の磁界４０を発生する磁界発生装置
（図示せず）とを備えるものである。
【００２２】チタンのイオン化装置２０は、チタンのス
パッタ装置２２と、熱電子発生装置２４とを有する。ス
パッタ装置２２は、チタンターゲット２２ａと、アノー
ド２２ｂと、直流電源２２ｃからなる。アノード２２ｂ
の形状は、たとえばドーナツ状で、スパッタされたチタ
ンが通り抜けられるようになっている。尚、直流電源２
２ｃの変わりに交流電源を用いても同様の効果が得られ
る。また、熱電子発生装置２４は、直流電源２４ａ及び
フィラメント２４ｂからなる。
パッタ装置２２と、熱電子発生装置２４とを有する。ス
パッタ装置２２は、チタンターゲット２２ａと、アノー
ド２２ｂと、直流電源２２ｃからなる。アノード２２ｂ
の形状は、たとえばドーナツ状で、スパッタされたチタ
ンが通り抜けられるようになっている。尚、直流電源２
２ｃの変わりに交流電源を用いても同様の効果が得られ
る。また、熱電子発生装置２４は、直流電源２４ａ及び
フィラメント２４ｂからなる。
【００２３】アルゴン雰囲気中でチタンターゲット２２
ａとアノード２２ｂとの間に電源２２ｃによって直流電
圧を印加する。これにより、チタンはスパッタされ、印
加されている電圧によって加速される。アノード２２ｂ
を通過したチタンには、フィラメントｂから飛び出して
くる熱電子が照射され、これによりチタン原子はイオン
化されてチタンイオンとなる。
ａとアノード２２ｂとの間に電源２２ｃによって直流電
圧を印加する。これにより、チタンはスパッタされ、印
加されている電圧によって加速される。アノード２２ｂ
を通過したチタンには、フィラメントｂから飛び出して
くる熱電子が照射され、これによりチタン原子はイオン
化されてチタンイオンとなる。
【００２４】イオン発生化装置２０の外枠と引き出し電
極３２との間には、電源３６によって電圧が印加され、
電圧勾配が形成されている。チタンイオンは、この電圧
勾配によって引き出し電極３２に導かれ、加速される。
また、引き出し電極３６と基板ホルダー３４との間に
も、電源３８によって基板側が負となるようバイアス電
圧が印加されており、電圧勾配が形成されている。この
ため、チタンイオンは更に加速される。ところで、チタ
ンイオンの中には、チタンをスパッタする際に用いたア
ルゴンイオンも含まれる。このため、チタンイオン加速
させた後で、図２の紙面に垂直な方向を持つ磁界４０中
を通過させる。一定速度の荷電粒子が一定の磁界中を通
過すると、その電荷と質量の比に依存する半径で飛行経
路が曲げられる。したがって、磁界４０を通過したチタ
ンイオンからはアルゴンイオンが分離され、チタンイオ
ンのみを半導体基板１０に導くことができる。
極３２との間には、電源３６によって電圧が印加され、
電圧勾配が形成されている。チタンイオンは、この電圧
勾配によって引き出し電極３２に導かれ、加速される。
また、引き出し電極３６と基板ホルダー３４との間に
も、電源３８によって基板側が負となるようバイアス電
圧が印加されており、電圧勾配が形成されている。この
ため、チタンイオンは更に加速される。ところで、チタ
ンイオンの中には、チタンをスパッタする際に用いたア
ルゴンイオンも含まれる。このため、チタンイオン加速
させた後で、図２の紙面に垂直な方向を持つ磁界４０中
を通過させる。一定速度の荷電粒子が一定の磁界中を通
過すると、その電荷と質量の比に依存する半径で飛行経
路が曲げられる。したがって、磁界４０を通過したチタ
ンイオンからはアルゴンイオンが分離され、チタンイオ
ンのみを半導体基板１０に導くことができる。
【００２５】このとき、半導体基板１０は、その表面が
チタンイオンの流れと垂直となるように配置する。これ
により、チタンイオンは加速されながら図１（ｂ）に示
すように、半導体基板１０に対して略垂直に入射して、
半導体基板１０上に堆積することになる。このため、図
１（ｃ）に示すように、コンタクトホール１４の底部に
おいて、平坦で十分な膜厚を有するチタン膜１６を形成
することができ、ステップカバレージの改善を図ること
ができる。
チタンイオンの流れと垂直となるように配置する。これ
により、チタンイオンは加速されながら図１（ｂ）に示
すように、半導体基板１０に対して略垂直に入射して、
半導体基板１０上に堆積することになる。このため、図
１（ｃ）に示すように、コンタクトホール１４の底部に
おいて、平坦で十分な膜厚を有するチタン膜１６を形成
することができ、ステップカバレージの改善を図ること
ができる。
【００２６】このようにしてチタン膜１６を半導体基板
１０に形成したら、次に、チタン膜１６を窒化する工程
に移行する。この窒化は、通常用いられている方法によ
り行われる。すわなち、窒素又はアンモニア雰囲気とさ
れた炉内の温度を８００°Ｃ程度の高温とし、この中に
半導体基板１０を入れ、約３０秒経過させることによっ
てチタン膜１６を窒化する。これによって図１（ｄ）に
示す窒化チタン膜１８が得られる。また、別の方法とし
て、窒素イオンを基板に打ち込むことによって、窒化チ
タン膜１８を得ることもできる。尚、チタン膜を窒化す
る方法として窒素イオンを半導体基板１０に打ち込む方
法を用いるときは、かかる窒素イオンの打ち込みを、チ
タンイオンを半導体基板１０に堆積させる工程と同時に
行うこともできる。これににより、窒化チタンを形成す
るのに要する時間を短縮することができる。
１０に形成したら、次に、チタン膜１６を窒化する工程
に移行する。この窒化は、通常用いられている方法によ
り行われる。すわなち、窒素又はアンモニア雰囲気とさ
れた炉内の温度を８００°Ｃ程度の高温とし、この中に
半導体基板１０を入れ、約３０秒経過させることによっ
てチタン膜１６を窒化する。これによって図１（ｄ）に
示す窒化チタン膜１８が得られる。また、別の方法とし
て、窒素イオンを基板に打ち込むことによって、窒化チ
タン膜１８を得ることもできる。尚、チタン膜を窒化す
る方法として窒素イオンを半導体基板１０に打ち込む方
法を用いるときは、かかる窒素イオンの打ち込みを、チ
タンイオンを半導体基板１０に堆積させる工程と同時に
行うこともできる。これににより、窒化チタンを形成す
るのに要する時間を短縮することができる。
【００２７】本実施例の半導体装置の製造方法では、半
導体基板に負のバイアス電圧を加えてチタンイオンを半
導体基板に略垂直に入射させることにより、半導体基板
の微細な段差底部に、平坦で十分な膜厚を有するチタン
膜を形成することができるので、ステップカバレッジの
改善を図ることができる。このため、その後、チタン膜
を窒化することにより、その段差底部にカバレッジよく
窒化チタン膜を形成することができる。したがって、た
とえば、窒化チタン膜上にタングステン膜を形成する場
合、そのタングステン膜を形成する際の材料ガスである
６フッ化タングステンに対する窒化チタン膜のバリア性
が十分に発揮され、タングステン膜の形成時における６
フッ化タングステンの侵食を防止することができる。
導体基板に負のバイアス電圧を加えてチタンイオンを半
導体基板に略垂直に入射させることにより、半導体基板
の微細な段差底部に、平坦で十分な膜厚を有するチタン
膜を形成することができるので、ステップカバレッジの
改善を図ることができる。このため、その後、チタン膜
を窒化することにより、その段差底部にカバレッジよく
窒化チタン膜を形成することができる。したがって、た
とえば、窒化チタン膜上にタングステン膜を形成する場
合、そのタングステン膜を形成する際の材料ガスである
６フッ化タングステンに対する窒化チタン膜のバリア性
が十分に発揮され、タングステン膜の形成時における６
フッ化タングステンの侵食を防止することができる。
【００２８】また、従来の方法では、チタンを半導体基
板に略垂直に入射させるためにコリメータを使用する必
要があったが、本実施例では、コリメータを使用する必
要がないので、パーティクルの問題が低減し、チタン膜
の成膜速度も低下することがない。
板に略垂直に入射させるためにコリメータを使用する必
要があったが、本実施例では、コリメータを使用する必
要がないので、パーティクルの問題が低減し、チタン膜
の成膜速度も低下することがない。
【００２９】尚、本発明は上記実施例に限定されるもの
ではなく、その要旨の範囲内において種々の変形が可能
である。
ではなく、その要旨の範囲内において種々の変形が可能
である。
【００３０】
【発明の効果】以上説明したように請求項１記載の発明
によれば、半導体基板に負のバイアス電圧を加えてチタ
ンイオンを半導体基板にほぼ垂直に入射させることによ
り、半導体基板の段差底部に、平坦で十分な膜厚を有す
るチタン膜を形成することができるため、ステップカバ
レッジの改善を図ることができるので、その後、このチ
タン膜を窒化することによって半導体基板の段差底部に
カバレッジよく窒化チタン膜を形成することができ、し
たがって、この窒化チタン膜の上に、たとえばタングス
テンを成膜する際に使用する６フッ化タングステンに対
するバリア性が向上し、しかもコリメータを使用しない
ため成膜速度が向上し、かつ、パーティクルの問題も生
じない半導体装置の製造方法を提供することができる。
によれば、半導体基板に負のバイアス電圧を加えてチタ
ンイオンを半導体基板にほぼ垂直に入射させることによ
り、半導体基板の段差底部に、平坦で十分な膜厚を有す
るチタン膜を形成することができるため、ステップカバ
レッジの改善を図ることができるので、その後、このチ
タン膜を窒化することによって半導体基板の段差底部に
カバレッジよく窒化チタン膜を形成することができ、し
たがって、この窒化チタン膜の上に、たとえばタングス
テンを成膜する際に使用する６フッ化タングステンに対
するバリア性が向上し、しかもコリメータを使用しない
ため成膜速度が向上し、かつ、パーティクルの問題も生
じない半導体装置の製造方法を提供することができる。
【００３１】請求項２記載の発明によれば、半導体基板
に入射する前にチタンイオンを進行方向に対して垂直な
磁界中を通過させることによって、チタンイオン以外に
含まれる不純物のイオンを除去できるので、純度の高い
チタン膜を形成でき、したがってこれを窒化することに
より、純度の高い窒化チタン膜を形成することができる
半導体装置の製造方法を提供することができる。
に入射する前にチタンイオンを進行方向に対して垂直な
磁界中を通過させることによって、チタンイオン以外に
含まれる不純物のイオンを除去できるので、純度の高い
チタン膜を形成でき、したがってこれを窒化することに
より、純度の高い窒化チタン膜を形成することができる
半導体装置の製造方法を提供することができる。
【００３２】請求項３記載の発明によれば、窒素又はア
ンモニア雰囲気中に半導体基板をおき、高温下において
熱窒化の反応を起こさせることにより、チタン膜を容易
に窒化することができる半導体装置の製造方法を提供す
ることができる。
ンモニア雰囲気中に半導体基板をおき、高温下において
熱窒化の反応を起こさせることにより、チタン膜を容易
に窒化することができる半導体装置の製造方法を提供す
ることができる。
【００３３】請求項４記載の発明によれば、窒素イオン
を半導体基板に打ち込むことにより、チタン膜を容易に
窒化することができる半導体装置の製造方法を提供する
ことができる。
を半導体基板に打ち込むことにより、チタン膜を容易に
窒化することができる半導体装置の製造方法を提供する
ことができる。
【００３４】請求項５記載の発明によれば、生成された
チタンイオンは、磁界発生手段によって形成された飛行
方向に対して略垂直な磁界中を通過させて特有の方向に
向かうよう飛行方向を変えることにより、チタンイオン
の中に含まれる他の原子もしくはイオンを分離すること
ができ、チタンイオンのみを半導体基板に略垂直に入射
させ、チタン膜を堆積させることができ、これにより、
半導体基板の段差底部に、平坦で十分な膜厚を有するチ
タン膜を形成することができるので、ステップカバレッ
ジの改善を図ることができ、その後、このチタン膜を窒
化することによって半導体基板の段差底部にカバレッジ
よく窒化チタン膜を形成することができ、しかも、従来
の方法のようにチタンを半導体基板に略垂直に入射させ
るためのコリメータを用いる必要がないため、チタンの
成膜速度を落とすことなく、半導体基板にチタン膜を形
成できる半導体製造装置を提供することができる。
チタンイオンは、磁界発生手段によって形成された飛行
方向に対して略垂直な磁界中を通過させて特有の方向に
向かうよう飛行方向を変えることにより、チタンイオン
の中に含まれる他の原子もしくはイオンを分離すること
ができ、チタンイオンのみを半導体基板に略垂直に入射
させ、チタン膜を堆積させることができ、これにより、
半導体基板の段差底部に、平坦で十分な膜厚を有するチ
タン膜を形成することができるので、ステップカバレッ
ジの改善を図ることができ、その後、このチタン膜を窒
化することによって半導体基板の段差底部にカバレッジ
よく窒化チタン膜を形成することができ、しかも、従来
の方法のようにチタンを半導体基板に略垂直に入射させ
るためのコリメータを用いる必要がないため、チタンの
成膜速度を落とすことなく、半導体基板にチタン膜を形
成できる半導体製造装置を提供することができる。
【００３５】請求項６記載の発明によれば、チタンイオ
ンは、バイアス電圧よりもさらに低い負のバイアス電圧
によってより加速され、半導体基板に入射するので、半
導体基板の段差底部に、より平坦で十分な膜厚を有する
チタン膜を形成することができるので、ステップカバレ
ッジの改善を更に図ることができ、その後、このチタン
膜を窒化することによって半導体基板の段差底部にカバ
レッジよく窒化チタン膜を形成できる半導体製造装置を
提供することができる。
ンは、バイアス電圧よりもさらに低い負のバイアス電圧
によってより加速され、半導体基板に入射するので、半
導体基板の段差底部に、より平坦で十分な膜厚を有する
チタン膜を形成することができるので、ステップカバレ
ッジの改善を更に図ることができ、その後、このチタン
膜を窒化することによって半導体基板の段差底部にカバ
レッジよく窒化チタン膜を形成できる半導体製造装置を
提供することができる。
【図１】本発明の一実施例である半導体装置の製造方法
を説明するための図である。
を説明するための図である。
【図２】その半導体装置の製造方法に使用するチタン膜
形成装置の概略断面図である。
形成装置の概略断面図である。
【図３】従来のスパッタリング装置を用いて半導体基板
に形成された窒化チタンの形状を説明するための図であ
る。
に形成された窒化チタンの形状を説明するための図であ
る。
【図４】コリメータを用いた従来のスパッタリング装置
の概略構成図である。
の概略構成図である。
１０ 半導体基板 １２ 酸化膜 １４ コンタクトホール １６ チタン膜 １８ 窒化チタン膜 ２０ チタンのイオン化装置 ２２ スパッタ装置 ２２ａ チタンターゲット ２２ｂ アノード ２２ｃ 直流電源 ２４ 熱電子発生装置 ２４ａ 直流電源 ２４ｂ フィラメント ３２ 引き出し電極 ３４ 基板ホルダー ３６、３８ 直流電源 ４０ 磁界
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｃ２３Ｃ 14/58 Ａ Ｈ０１Ｌ 21/3205 21/768
Claims (6)
- 【請求項１】 スパッタリング法によりチタンをスパッ
タする工程と、前記スパッタされたチタンをイオン化し
てチタンイオンを生成する工程と、前記チタンイオンを
前記半導体基板に略垂直に入射させることにより前記半
導体基板上にチタン膜を堆積させる工程と、前記チタン
膜を窒化することにより窒化チタン膜を形成する工程
と、を具備することを特徴とする半導体装置の製造方
法。 - 【請求項２】 前記半導体基板に入射する前に、前記チ
タンイオンを飛行方向に対して略垂直な磁界中を通過さ
せる工程を具備することを特徴とする請求項１記載の半
導体装置の製造方法。 - 【請求項３】 窒素又はアンモニア雰囲気中に前記半導
体基板をおき、高温下で熱窒化の反応を起こさせること
により、前記チタン膜を窒化することを特徴とする請求
項１又は２記載の半導体装置の製造方法。 - 【請求項４】 窒素イオンを前記半導体基板に打ち込む
ことにより、前記チタン膜を窒化することを特徴とする
請求項１又は２記載の半導体装置の製造方法。 - 【請求項５】 スパッタリング法によりチタンをスパッ
タし、スパッタされたチタン原子に熱電子を当てること
により、チタン原子をイオン化してチタンイオンを生成
する手段と、 負のバイアス電圧を用いて前記チタンイオンを一の方向
に飛行させる引き出し手段と、 前記飛行方向に対して略垂直な磁界を形成する磁界発生
手段と、 を備え、前記チタンイオンの飛行方向を変えた後に、前
記半導体基板に前記チタンイオンを略垂直に入射させ、
チタン膜を堆積させることを特徴とする半導体製造装
置。 - 【請求項６】 前記バイアス電圧よりも、さらに低い負
のバイアス電圧を前記半導体基板に加える直流電源を備
えたことを特徴とする請求項４記載の半導体製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6338684A JPH08186075A (ja) | 1994-12-29 | 1994-12-29 | 半導体装置の製造方法及び半導体製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6338684A JPH08186075A (ja) | 1994-12-29 | 1994-12-29 | 半導体装置の製造方法及び半導体製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08186075A true JPH08186075A (ja) | 1996-07-16 |
Family
ID=18320488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6338684A Pending JPH08186075A (ja) | 1994-12-29 | 1994-12-29 | 半導体装置の製造方法及び半導体製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08186075A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0871217A2 (en) * | 1997-04-11 | 1998-10-14 | Applied Materials, Inc. | Nitrogen-treated titanium or silicon layer to prevent interaction of titanium or silicon and aluminum |
| KR100459235B1 (ko) * | 1997-12-31 | 2005-02-05 | 주식회사 하이닉스반도체 | 반도체소자에서금속배선의장벽금속층형성방법 |
-
1994
- 1994-12-29 JP JP6338684A patent/JPH08186075A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0871217A2 (en) * | 1997-04-11 | 1998-10-14 | Applied Materials, Inc. | Nitrogen-treated titanium or silicon layer to prevent interaction of titanium or silicon and aluminum |
| EP0871217A3 (en) * | 1997-04-11 | 1999-08-04 | Applied Materials, Inc. | Nitrogen-treated titanium or silicon layer to prevent interaction of titanium or silicon and aluminum |
| US6080665A (en) * | 1997-04-11 | 2000-06-27 | Applied Materials, Inc. | Integrated nitrogen-treated titanium layer to prevent interaction of titanium and aluminum |
| KR100459235B1 (ko) * | 1997-12-31 | 2005-02-05 | 주식회사 하이닉스반도체 | 반도체소자에서금속배선의장벽금속층형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5135634A (en) | Apparatus for depositing a thin layer of sputtered atoms on a member | |
| JP2824502B2 (ja) | 荷電粒子を用いたスパッタリング装置及びスパッタリング蒸着方法 | |
| JPH04354865A (ja) | 超低速クラスターイオンビームによる表面処理方法 | |
| JP2004363050A (ja) | イオン源装置およびそのクリーニング最適化方法 | |
| US5180477A (en) | Thin film deposition apparatus | |
| JPS63307263A (ja) | 薄膜蒸着装置 | |
| JPS627852A (ja) | 薄膜形成方法 | |
| JPH08186075A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| JPH05102083A (ja) | ドライエツチング方法及びそのための装置 | |
| JPS6365067A (ja) | 薄膜形成法 | |
| JP3223740B2 (ja) | 半導体製造装置および半導体装置の製造方法 | |
| KR900008155B1 (ko) | 박막형성방법 및 그 장치 | |
| JP2590502B2 (ja) | 不純物のドーピング方法 | |
| JPS60125368A (ja) | 薄膜蒸着装置 | |
| JPS61174725A (ja) | 薄膜形成装置 | |
| JPH01201467A (ja) | イオン源 | |
| JPH02148722A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60124931A (ja) | 薄膜蒸着装置 | |
| JPS6127463B2 (ja) | ||
| JPH0390567A (ja) | 薄膜形成装置 | |
| JPS60124932A (ja) | 薄膜蒸着装置 | |
| JP2671219B2 (ja) | 高速原子線源 | |
| JPS595732Y2 (ja) | イオンプレ−ティング装置 | |
| JPS5920748B2 (ja) | イオン・ビ−ム堆積装置 | |
| JPS61268016A (ja) | レーザーミラー膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |