JPH08185334A - 電子制御ユニットの調整装置 - Google Patents

Abstract

(57)【要約】 【目的】 電子制御式のエンジンや変速機等、所定の制
御対象を制御する電子制御ユニット１のＲＯＭデータを
外部からパソコン３０によりアクセスして変更調整する
ようにしたツールに対し、その耐ノイズ性を向上させ、
かつ電子制御ユニット１の制御用ＣＰＵ３の高速化を図
りつつ、故障箇所を特定できるようにしてメンテナンス
性や作業効率の向上を図る。 【構成】 電子制御ユニット１の制御用ＣＰＵとパソコ
ン３０のデータ解析用ＣＰＵとの間に１対のＤＰＲＡＭ
７，２７を接続し、これら両ＤＰＲＡＭ７，２７同士を
シリアル通信用の１対の通信用ＣＰＵ１６，２６を介し
て接続する。また、電子制御ユニット１に、制御用ＣＰ
Ｕ３とアクセス可能なエミュレーションＲＡＭ５を設け
て、制御用ＣＰＵ３の制御負荷をさらに軽減し、その一
層の高速化を図る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば電子制御式の燃
料噴射エンジンやトランスミッション等の制御対象を制
御するための電子制御ユニットにおいてその制御データ
を試作段階等で変更調整するようにした調整装置に関す
るものである。

【０００２】

【従来の技術】一般に、例えば車両に搭載される電子制
御式の燃料噴射エンジンにおいては、その制御のために
ＲＯＭおよび制御用ＣＰＵを有する電子制御ユニットを
設けて、このＲＯＭに対し制御プログラム、各種の定数
や係数等の基本となる所定の制御データを記憶させ、こ
の制御ユニットからの制御信号によりエンジンの燃料噴
射量等を制御するようになされている。

【０００３】そして、上記ＲＯＭに記憶される各種の定
数や係数等のＲＯＭデータは、製品段階では所定値に固
定されるが、エンジンの設計や試作の段階では、チュー
ニングのために或いはエンジンを搭載する車種に応じて
変更され、これらの調整によって車両の加速性や燃費、
騒音等に応じた最適値が決定されるようになっている。
このため、上記設計段階等では、エンジンの運転状態
で、電子制御ユニットにおけるＲＯＭデータを書き換え
るいわゆるＲＯＭエミュレーションを行う要求がある。

【０００４】そこで、本出願人は前に、電子制御ユニッ
トにおけるＲＯＭデータをパソコンにより書き換えるた
めの調整装置として、その電子制御ユニットの端末とパ
ソコンとを接続するツールを設け、このツールに、電子
制御ユニットのＲＯＭと等価なエミュレーションＲＡＭ
を内蔵させ、このＲＡＭに対し電子制御ユニットの制御
用ＣＰＵとアクセスしながらそのＲＯＭデータを書き換
えるようにすることにより、上記ＲＯＭエミュレーショ
ンを容易にかつ専用的に行い得るようにすることを提案
している（特開平６―２５９２８４号公報参照）。

【０００５】

【発明が解決しようとする課題】しかし、上記提案のも
のでも問題が全くないわけではない。すなわち、ツール
側にエミュレーションＲＡＭが設けられているので、こ
のＲＡＭと電子制御ユニットとを接続する部分がパラレ
ル通信部となり、そのパラレル通信部に線間同士の影響
によるノイズや外部からノイズが載り易くなり、耐ノイ
ズ性が下がり、信頼性の点で問題がある。特に、エンジ
ンを制御対象とする場合には、その試作段階でエンジン
が剥出しの状態で運転されるために、高圧の点火信号に
よる外部ノイズが顕著となる。

【０００６】また、調整装置のＲＡＭが電子制御ユニッ
トのＲＯＭと等価であるので、アクセス時間がＲＡＭに
よって決まり、電子制御ユニットを高速化しようとする
と、それに対応することができないという問題がある。

【０００７】一方、ツールの信頼性を考えた場合、その
故障や動作不良時等に故障箇所を明確にして検出する必
要がある。しかし、上記提案のものでは、その点が考慮
されていないので、故障箇所等を素早く特定することが
できず、このため、故障箇所を推定して修正する必要が
あり、そのための作業やその間の使用停止の時間が長く
なって、メンテナンス性や作業効率が低下し、改良の余
地があった。

【０００８】本発明は斯かる諸点に鑑みてなされたもの
で、その目的は、上記したＲＯＭエミュレーション用の
ツールとしての調整装置の構成およびその電子制御ユニ
ットに対する接続形態を変更することにより、その耐ノ
イズ性を向上させ、かつ電子制御ユニットが高速化され
てもそれに十分に対処できるようにしながら、調整装置
の故障箇所を明確に特定して、メンテナンス性や作業効
率の向上を図ることにある。

【０００９】

【課題を解決するための手段】上記の目的を達成すべ
く、この発明では、電子制御ユニットとそのＲＯＭエミ
ュレーションを行うデータ解析用ＣＰＵを有するコント
ローラとの間に１対のＤＰＲＡＭ（Ｄｕａｌ Ｐｏｒｔ
ＲＡＭ）およびシリアル通信用のＣＰＵを接続し、こ
の接続構造により耐ノイズ性および制御用ＣＰＵの高速
化を図るとともに、これら通信用ＣＰＵによるデータの
やり取りを利用して故障箇所を明確にするようにした。

【００１０】具体的には、請求項１の発明では、制御デ
ータを記憶するＲＯＭと制御用ＣＰＵとを有し、所定の
制御対象を制御する電子制御ユニットと、この電子制御
ユニットのＲＯＭに記憶される制御データを変更調整す
るデータ解析用ＣＰＵを有するコントローラとを備えた
電子制御ユニットの調整装置を前提とする。

【００１１】そして、アクセス可能な２つのポートを有
し、一方のポートが上記電子制御ユニットの制御用ＣＰ
Ｕに接続された第１のＤＰＲＡＭと、この第１のＤＰＲ
ＡＭの他方のポートに接続された第１の通信用ＣＰＵ
と、この第１の通信用ＣＰＵとシリアル通信ケーブルに
より接続された第２の通信用ＣＰＵと、アクセス可能な
２つのポートを有し、一方のポートが上記第２の通信用
ＣＰＵに接続されている一方、他方のポートが上記コン
トローラのデータ解析用ＣＰＵに接続された第２のＤＰ
ＲＡＭとを設ける。

【００１２】請求項２の発明では、上記電子制御ユニッ
トに、制御用ＣＰＵとアクセス可能なエミュレーション
ＲＡＭを設ける。

【００１３】

【作用】上記の構成により、請求項１の発明では、例え
ば電子制御ユニットのＲＯＭエミュレーション等のため
に、コントローラのデータ解析用ＣＰＵから電子制御ユ
ニットにデータを送るときには、データ解析用ＣＰＵか
ら第２のＤＰＲＡＭにその一方のポートを介してアクセ
スされ、第２の通信用ＣＰＵは上記第２のＤＰＲＡＭに
他方のポートからアクセスした後、そのデータをパラレ
ル通信データからシリアル通信データに変換してシリア
ル通信ケーブルを経て第１の通信用ＣＰＵに送る。この
第１の通信用ＣＰＵはシリアル通信データを再びパラレ
ル通信データに変換した後、第１のＤＰＲＡＭに一方の
ポートから書き込み、制御用ＣＰＵは第１のＤＰＲＡＭ
に他方のポートからアクセスしてデータを受け取る。一
方、電子制御ユニットのデータをデータ解析用ＣＰＵに
送るときには、上記とは逆に、制御用ＣＰＵから第１の
ＤＰＲＡＭに一方のポートを介してアクセスされ、第１
の通信用ＣＰＵは上記第１のＤＰＲＡＭに他方のポート
からアクセスした後、そのデータをパラレル通信データ
からシリアル通信データに変換してシリアル通信ケーブ
ルを経て第２の通信用ＣＰＵに送る。この第２の通信用
ＣＰＵはシリアル通信データを再びパラレル通信データ
に変換した後、第２のＤＰＲＡＭに一方のポートから書
き込み、データ解析用ＣＰＵは第２のＤＰＲＡＭに他方
のポートからアクセスしてデータを受け取る。

【００１４】この場合、上記第１および第２の通信用Ｃ
ＰＵ間はシリアル通信ケーブルにより接続されているの
で、このシリアル通信ケーブルで接続した部分では、パ
ラレル通信部による接続部分に比べ線間同士の影響によ
るノイズや外部からのノイズが乗り難くなり、その分、
全体として装置の耐ノイズ性を向上させることができ
る。

【００１５】また、電子制御ユニットでは、その制御用
ＣＰＵを高速化するために、ＲＯＭエミュレーションの
ためのプログラムを設ける必要がなく、それとは別にデ
ータ解析用ＣＰＵや通信用ＣＰＵでのプログラムを変え
るだけで済む。しかも、電子制御ユニットの制御用ＣＰ
Ｕと第１の通信用ＣＰＵとの間に第１のＤＰＲＡＭが設
けられていて、この第１のＤＰＲＡＭを介して制御用Ｃ
ＰＵと第１の通信用ＣＰＵとの間の通信が行われるの
で、第１の通信用ＣＰＵから制御用ＣＰＵには直接にア
クセスされず、通信用ＣＰＵはＤＰＲＡＭにアクセスさ
れるようになり、制御用ＣＰＵは本来の制御を行わない
とき等に必要に応じてＤＰＲＡＭにアクセスすればよ
く、その分、よって、制御用ＣＰＵの制御負荷を軽減し
て電子制御ユニットの制御性を高めることができ、その
高速化を図ることができる。

【００１６】さらに、コントローラのデータ解析用ＣＰ
Ｕと電子制御ユニットの制御用ＣＰＵとの間には１対の
ＤＰＲＡＭおよび通信用ＣＰＵが接続されているので、
これら接続されたＤＰＲＡＭ、通信用ＣＰＵ、制御用Ｃ
ＰＵおよびデータ解析用ＣＰＵ間のデータのやり取りを
監視すればよく、データの授受が不良の部分を見ること
で故障箇所を明確に特定することができる。

【００１７】よって、調整装置の耐ノイズ性および電子
制御ユニットの高速化を図りながら、装置の故障箇所を
明確にして、メンテナンス性や作業効率の向上を図るこ
とができる。

【００１８】請求項２の発明では、上記電子制御ユニッ
トに、制御用ＣＰＵとアクセス可能なエミュレーション
ＲＡＭが設けられているので、制御用ＣＰＵは、本来の
制御の不要なときにエミュレーションＲＡＭにアクセス
してその制御データを書き換えるＲＯＭエミュレーショ
ンを行えばよく、このことで制御用ＣＰＵの制御負荷を
さらに軽減してその一層の高速化を図ることができる。

【００１９】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１は本発明の実施例に係る電子制御ユニットの
調整装置又はモニタ装置としてのツールを示し、このツ
ールは制御対象の開発等の段階で使用されるもので、電
子制御ユニット１（ＥＣＵ）のエバボード２と、中継手
段としての中継ボックス１３と、コントローラ２２とで
構成されており、そのうち、電子制御ユニット１は制御
対象に付随して設けられるが、中継ボックス１３および
コントローラ２２は電子制御ユニット１とは切り離して
装備される。

【００２０】すなわち、図１において、電子制御ユニッ
ト１は電子制御式の燃料噴射エンジン等の所定の制御対
象を制御するもので、この電子制御ユニット１にはエバ
ボード２が搭載され、このエバボード２には制御用ＣＰ
Ｕ３、プログラムＲＯＭ４、エミュレーションＲＡＭ
５、これらプログラムＲＯＭ４およびエミュレーション
ＲＡＭ５の切換用のメモリ切換部６、ユニット側ＤＰＲ
ＡＭ７（デュアルポートＲＡＭ）、およびエバボード２
端部に位置するコネクタとしての例えば１６ビットの中
継端子８が取り付けられている。

【００２１】上記制御用ＣＰＵ３は、制御対象に対する
本来の制御を行うとともに、その合間に該本来の制御や
他の制御よりも優先度の低い最後の優先順位でツールの
ための信号処理を行うものである。この制御用ＣＰＵ３
には、図外のセンサ類により検出されて刻々変化する制
御に必要な変数を記憶するＲＡＭ（図示せず）が内蔵さ
れている。

【００２２】プログラムＲＯＭ４は本発明でいうＲＯＭ
を構成するもので、上記制御用ＣＰＵ３が制御対象の制
御を行うときに必要な制御プログラム、および各種の定
数や係数等の基本となる所定の制御データを記憶する。
一方、エミュレーションＲＡＭ５は、上記プログラムＲ
ＯＭ４の制御データを書き換えるために該制御データを
一時的に記憶するものである。これらプログラムＲＯＭ
４およびエミュレーションＲＡＭ５は制御用ＣＰＵ３に
対しデータバス９およびアドレスバス１０を介して接続
されている。そして、メモリ切換部６は、制御用ＣＰＵ
３からのコマンドにより上記プログラムＲＯＭ４および
エミュレーションＲＡＭ５を選択切換えするもので、こ
のメモリ切換部６からＲＯＭ選択信号をプログラムＲＯ
Ｍ４に出力することで該プログラムＲＯＭ４を、またＲ
ＡＭ選択信号をエミュレーションＲＡＭ５に出力するこ
とで該エミュレーションＲＡＭ５をそれぞれ選択するよ
うになっている。

【００２３】さらに、上記ユニット側ＤＰＲＡＭ７は通
常のＲＡＭとは異なり、２つのポートを有していて各ポ
ートの双方向からアクセス可能なＲＡＭで、所定の容量
（例えば３２ｋバイト）を有する。その一方のポートは
上記データバス９およびアドレスバス１０を介して制御
用ＣＰＵ３に接続されている。ユニット側ＤＰＲＡＭ７
の他方のポートは、例えば１６ビットのバスを介して上
記中継端子８に接続されている。

【００２４】尚、上記エバボード２上のエミュレーショ
ンＲＡＭ５、メモリ切換部６、ＤＰＲＡＭ７および中継
端子８は、制御対象の開発段階でプログラムＲＯＭ４の
制御データが確定するまで同エバボード２に設けられる
もので、このプログラムＲＯＭ４のデータが決定された
制御対象の量産品に対しては、これらエミュレーション
ＲＡＭ５等の搭載されていなくて制御用ＣＰＵ３および
プログラムＲＯＭ４のみが搭載されたエバボードが電子
制御ユニット１に装備される。

【００２５】上記中継ボックス１３には、そのボード端
部に配置されたパラレル通信用およびシリアル通信用の
各中継端子１２，１８と、通信用ＣＰＵ１６と、シリア
ルレシーバ／ドライバ１７とが搭載されている。上記パ
ラレル通信用の中継端子１２は例えば１６ビットのもの
で、上記電子制御ユニット１のエバボード２上の中継端
子８に例えば１６ビット（１６本）の比較的短い長さ
（例えば１０〜２０ｃｍ）のパラレル通信ケーブル１
２，１２，…を介して接続可能とされている。

【００２６】上記通信用ＣＰＵ１６は、パラレル通信デ
ータとシリアル通信データとを変換するもので、その一
方のポートは例えば１６ビットのバス１５を介して上記
パラレル通信用の中継端子１４に接続され、他方のポー
トは上記シリアルレシーバ／ドライバ１７を介してシリ
アル通信用の中継端子１８に接続されている。このシリ
アルレシーバ／ドライバ１７は通信用ＣＰＵ１６に付設
されるもので、通信用ＣＰＵ１６の入／出力データを後
述するシリアル通信ケーブル２０の規格に合致させるた
めのものである。また、上記シリアル通信用の中継端子
１８には１本のシリアル通信ケーブル２０の一端部が接
続可能とされ、このシリアル通信ケーブル２０の他端は
コントローラ２２に接続可能とされている。そして、中
継ボックス１３においては、コントローラ２２から例え
ば電流駆動型のシリアル通信データが電子制御ユニット
１に送信されたとき、通信用ＣＰＵ１６により、そのシ
リアル通信データをパラレル通信データに変換して電子
制御ユニット１のエバボード２上のユニット側ＤＰＲＡ
Ｍ７における所定のアドレスに書き込む一方、通信用Ｃ
ＰＵ１６により、電子制御ユニット１のＤＰＲＡＭ７の
所定のアドレス上のパラレル通信データを読み込んでそ
れをシリアル通信データに変換した後、コントローラ２
２に送信するようになされている。

【００２７】上記コントローラ２２はＩ／Ｆボックス２
３（インタフェースボックス）とそれに接続されたパソ
コン３０とを含んでなる。パソコン３０は、データ解析
用（モニタ用）のＣＰＵ（図示せず）を内蔵したパソコ
ン本体３１と、このパソコン本体３１に接続されたディ
スプレイ３３、およびキーボード等の外部入力装置３２
とからなる。Ｉ／Ｆボックス２３は、上記中継ボックス
１３とシリアル通信を行うためのもので、そのボード端
部に配置されたシリアル通信用の中継端子２４と、通信
用ＣＰＵ２６と、シリアルレシーバ／ドライバ２５と、
Ｉ／Ｆボード側ＤＰＲＡＭ２７と、システムバス２８と
が搭載されている。上記シリアル通信用の中継端子２４
は、上記の如く、上記中継ボックス１３のシリアル通信
用中継端子１８にシリアル通信ケーブル２０を介して接
続可能とされている。このシリアル通信ケーブル２０
は、例えばデータを電流の大小に変換して送信する電流
駆動型のもので、そのケーブル長さは、例えば５〜６ｍ
とされて上記各パラレル通信ケーブル１２のケーブル長
よりも長く設定されている。

【００２８】上記通信用ＣＰＵ２６は、上記中継ボック
ス１３における通信用ＣＰＵ１６と同じもので、パラレ
ル通信データとシリアル通信データとを変換する。この
通信用ＣＰＵ２６の一方のポートは、該通信用ＣＰＵ２
６に付設される上記シリアルレシーバ／ドライバ２５を
介してシリアル通信用の中継端子２４に接続されてい
る。

【００２９】上記Ｉ／Ｆボード側ＤＰＲＡＭ２７は、上
記電子制御ユニット１におけるＤＰＲＡＭ７と同様に２
つのポートを有していて各ポートの双方向からアクセス
可能な所定の容量を持つＲＡＭからなり、その一方のポ
ートに上記通信用ＣＰＵ２６の他方のポートが接続さ
れ、ＤＰＲＡＭ２７の他方のポートはシステムバス２８
に接続されている。

【００３０】また、上記Ｉ／Ｆボックス２３のシステム
バス２８は上記パソコン３０に接続されており、このこ
とで、パソコン３０により電子制御ユニット１のプログ
ラムＲＯＭ４に記憶した制御データの書換えのためのＲ
ＯＭエミュレーションや電子制御ユニット１の制御用Ｃ
ＰＵ３におけるＲＡＭの各種データのモニタ（ＲＡＭモ
ニタ）をコマンドしたとき、そのコマンドに応じてＲＯ
ＭエミュレーションやＲＡＭモニタを行うようにしてい
る。

【００３１】上記電子制御ユニット１におけるエバボー
ド２上の制御用ＣＰＵ３とパソコン３０とは、エバボー
ド２上のＤＰＲＡＭ７および中継端子８と、中継ボック
ス１３上のパラレル通信用中継端子１２、通信用ＣＰＵ
１６およびシリアル通信用中継端子１８と、Ｉ／Ｆボッ
クス２３のシリアル通信用中継端子２４、通信用ＣＰＵ
２６、ＤＰＲＡＭ２７およびシステムバス２８とを経由
する１チャンネルのインタラプト用ケーブル３５によっ
て接続されており、このインタラプト用ケーブル３５で
インタラプトコマンドを送受信するようにしている。

【００３２】ここで、上記各ＤＰＲＡＭ７，２７の構成
について具体的に説明する。ＤＰＲＡＭ７，２７は、図
２に示すように、電子制御ユニット１に対するコマンド
処理に使用するコマンドブロックと、電子制御ユニット
１のＲＡＭモニタに使用するモニタブロックと、パソコ
ン３０からの割込み処理に使用するステータスブロック
とに割り当てられている。

【００３３】上記コマンドブロックにはコマンドエリ
ア、オプションエリア、データエリアおよびステータス
エリアが割り当てられている。コマンドエリアは、パソ
コン３０側から電子制御ユニット１に対してコマンドコ
ードを書き込むためのエリアで、電子制御ユニット１側
の読込みエラーを防ぐために、パソコン３０側は同一の
コードを上位コード（Ｈ）および下位コード（Ｌ）に書
き込む一方、電子制御ユニット１側はそれらを２度読み
する。

【００３４】オプションエリアは、コマンドに対する補
助情報としてのオプション（アドレスやデータ数等）を
格納するエリアである。また、データエリアは、コマン
ドに対するデータ（ＲＯＭデータやモニタアドレス等）
を格納するエリアである。ステータスエリアは、電子制
御ユニット１側のコマンドを処理した後、その終了結果
やエラー等のステータスのコードを格納するものであ
る。

【００３５】モニタブロックにはモニタ設定エリア、モ
ニタアドレスエリアおよびモニタデータエリアが割り当
てられている。モニタ設定エリアは、モニタをＯＮ／Ｏ
ＦＦするためのスイッチおよびチャンネル数を設定する
モニタスイッチ／チャンネル数エリアと、電子制御ユニ
ット１側で予め設定された設定値をパソコン３０側から
設定する（電子制御ユニット１側でこのデータを読み込
み、モニタ周期およびトリガモードを変更する）モニタ
周期／トリガモードエリアと、モニタアドレス設定モー
ドを指定するアドレス設定モードスイッチエリアと、モ
ニタのアドレス設定モードスイッチが標準モードにある
ときにページ数（上位アドレス）を格納するページエリ
アとからなる。

【００３６】モニタアドレスエリアは、チャンネル毎に
予備を含めて４バイトでモニタアドレスを指定する拡張
モードエリアと、モニタアドレスを３バイトで指定する
標準モードとからなる。モニタデータエリアは、モニタ
データを格納するエリアである。

【００３７】ステータスブロックは、ステータスエリア
およびインタラプトエリアが割り当てられている。ステ
ータスエリアはステータスコードエリア、モニタステー
タスコードエリア、モニタステータスエリア、コマンド
チェック用カウンタおよびモニタチェック用カウンタか
らなる。上記ステータスコードは、コマンドで処理され
るステータスコード（リターンコード）を格納するもの
で、パソコン３０側はＤＰＲＡＭ７，２７からの割込み
を受けると、このコードで処理系を判別する。

【００３８】モニタステータスコードは、モニタ処理に
おけるモニタステータスコードを格納するエリアで、パ
ソコン３０側はＤＰＲＡＭ７，２７からの割込みを受け
ると、このコードでモニタの処理系を判別する。

【００３９】モニタステータスコードは、モニタサービ
スルーチン処理後のステータスを書き込むエリアであ
る。

【００４０】コマンドチェック用カウンタは、パソコン
３０側でのインタラプト処理時に読み込まれるもので、
コマンドのエラー通信回数等のチェックを行うためと、
電子制御ユニット１からのモニタ系およびコマンド系の
インタラプトとの時間差が僅かなときにパソコン３０側
のインタラプト処理の優先度を決定するための情報を表
す。そして、電子制御ユニット１側では後述するコマン
ドサービスルーチンが起動され、ステータスを返す毎に
カウンタがインクリメントされる。

【００４１】モニタチェック用カウンタも、パソコン３
０側でのインタラプト処理時に読み込まれるもので、モ
ニタのエラー等のチェックを行うためと、パソコン３０
側のインタラプト処理の優先度を決定するための情報を
表す。そして、電子制御ユニット１側の後述のモニタサ
ービスルーチンが起動される毎にカウンタがインクリメ
ントされる。

【００４２】一方、上記インタラプトエリアは、電子制
御ユニット１側のインタラプト信号を発生させるための
データが書き込まれるもので、電子制御ユニット１側の
コマンド、モニタの処理終了タイミングをパソコン３０
側に伝えるために使用される。つまり、このインタラプ
トエリアにデータが書き込まれると、ＤＰＲＡＭ７，２
７内でインタラプトフラグがセットされ、ＤＰＲＡＭ
７，２７からインタラプト信号が出力され、このインタ
ラプト信号は上記インタラプト用ケーブル３５によりパ
ソコン３０側に伝達される。このインタラプト信号を受
けたパソコン３０は、コマンド系かモニタ系の何れかの
処理を実行した後、インタラプトエリアを読み込む。こ
のとき、ＤＰＲＡＭ７，２７のインタラプト信号がリセ
ットされる。このインタラプトエリアは、コマンドイン
タラプト識別コード、モニタインタラプト識別コードお
よびインタラプトコードからなる。

【００４３】次に、上記電子制御ユニット１におけるプ
ログラムＲＯＭ４に記憶されている制御データをパソコ
ン３０側から書き換えるＲＯＭエミュレーションの方法
と、制御用ＣＰＵ３のＲＡＭに記憶されたデータをパソ
コン３０側でモニタするＲＡＭモニタの方法とについて
具体的に説明する。尚、パソコン３０の解析用ＣＰＵと
電子制御ユニット１の制御用ＣＰＵ３との間に２つのＤ
ＰＲＡＭ７，２７および通信用ＣＰＵ１６，２６が接続
さているが、基本的には解析用ＣＰＵおよび制御用ＣＰ
Ｕ３が各ＤＰＲＡＭ７，２７に対してアクセスやデータ
の書込み、読込み等を行うようになっており、以下の説
明では通信用ＣＰＵ１６，２６の動作を省略して説明し
ている。

【００４４】（ＲＯＭエミュレーション）このＲＯＭエ
ミュレーションを行うために、電子制御ユニット１の制
御用ＣＰＵ３内に具備されている通信用プログラムとし
てのコマンドサービスルーチンを使用し、このルーチン
は、制御用ＣＰＵ３で他の制御が全く行われないときに
一気に行われる。また、このエミュレーションＲＡＭ５
に対しＲＯＭデータを書き換えるときには、この変更を
開始してから確定するまでの間、制御用ＣＰＵ３はプロ
グラムＲＯＭ４の制御データを基に本来の制御等を行う
ようになっている。さらに、ＲＯＭエミュレーションで
は、エミュレーションＲＡＭ５に対するデータの書換え
が完了するまで、メモリ切換部６により制御用ＣＰＵ３
がプログラムＲＯＭ４に接続されるよう切り換えられ、
制御用ＣＰＵ３はプログラムＲＯＭ４のＲＯＭデータに
基づいて本来の制御を行うようになされている。

【００４５】上記コマンドサービスルーチンでは、図３
に示す如く以下の処理動作を行う。すなわち、最初のス
テップＳ１でＤＰＲＡＭ７，２７のコマンドブロックに
おけるコマンドエリアの上位のコマンドコード（Ｈ）
を、また次のステップＳ２で下位のコマンドコード
（Ｌ）をそれぞれ読み込み、ステップＳ３で両コマンド
コード（Ｈ），（Ｌ）同士が異なっているかどうかを判
定する（二重チェック）。この判定がＹＥＳのときに
は、ステップＳ５に進み、コマンドブロックのステータ
スエリアに所定のコードを書き込んだ後、ステップＳ１
０に進む。

【００４６】一方、ステップＳ３の判定がＮＯのときに
は、ステップＳ４においてコマンド判別処理を行い、ス
テップＳ６で判別結果に応じた各コマンドの処理を行っ
た後、ステップＳ７でエラーが発生したか否かを判定す
る。この判定がＹＥＳのときには、ステップＳ８で上記
ステップＳ５と同様に、コマンドブロックのステータス
エリアにエラーコードを書き込んだ後、また判定がＮＯ
のときには、ステップＳ９で、同ステータスエリアに所
定のコードを書き込んだ後、それぞれステップＳ１０に
進む。このステップＳ１０では、ステータスブロックの
ステータスエリアにおけるコマンドステータスコードに
コマンドコードの書込処理コマンドを書き込む。次のス
テップＳ１１では、ステータスブロックのステータスエ
リアにおけるコマンドチェック用カウンタをインクリメ
ントし、ステップＳ１２で、ステータスブロックのイン
タラプトエリアにおけるコマンドインタラプト識別コー
ドに所定コードを書き込み、最後のステップＳ１３で、
インタラプトエリアのインタラプトコードに所定コード
を書き込んだ後、終了する。

【００４７】ＲＯＭエミュレーションは以下に説明する
処理順序にて行われ、そのＤＰＲＡＭ７，２７に対する
処理順序を図４で番号で示す。また、ＲＯＭエミュレー
ションのフローチャート図を図５に示す。

【００４８】(1) まず、ツールのパソコン３０側から、
ＲＯＭデータ変更のコマンドに先立ち、変更しようとす
る変更アドレスやデータ数（何バイトのデータか）等、
データ書換えのためのオプションをＤＰＲＡＭ７，２７
のコマンドブロックにおけるオプションエリアに書き込
む（図５のステップＸ１）。

【００４９】(2) 次いで、パソコン３０側で、変更しよ
うとするＲＯＭデータをＤＰＲＡＭ７，２７のコマンド
ブロックにおけるデータエリアに書き込む（ステップＸ
２）。

【００５０】(3) パソコン３０側がＲＯＭデータの転送
変更コマンドをＤＰＲＡＭ７，２７のコマンドブロック
におけるコマンドエリアに書き込む（ステップＸ３）。

【００５１】(4) パソコン３０側からインタラプト用ケ
ーブル３５によりＤＰＲＡＭ７，２７のインタラプトコ
ードに所定のコードを書き込んで、ＤＰＲＡＭ７，２７
から電子制御ユニット１の制御用ＣＰＵ３に割込み指令
を送った後、この割込み指令を受けた制御用ＣＰＵ３が
上記ＤＰＲＡＭ７，２７のオプションエリアのコマンド
コードを読み込み、データ書換えのためのコマンドを認
識する（ステップＸ４）。

【００５２】(5) 次いで、電子制御ユニット１の制御用
ＣＰＵ３が、上記ＤＰＲＡＭ７，２７のオプションを読
み込み、変更アドレスやデータ数等のオプションを得る
（ステップＸ５）。

【００５３】(6) 制御用ＣＰＵ３は、上記読み込んだオ
プションを基に上記ＤＰＲＡＭ７，２７のコマンドブロ
ックにおけるデータエリアのデータを読み込んで、それ
らをエミュレーションＲＡＭ５上の指定されたアドレス
のデータに書き込み、ＲＯＭデータの書換えを行う（ス
テップＸ６，Ｘ７）。このとき、制御用ＣＰＵ３の現在
の負荷（例えば電子制御ユニット１の制御対象がエンジ
ンである場合にはそのＲＡＭに格納されているエンジン
回転数等）を読み取り、制御用ＣＰＵ３の負荷から変更
可能なデータ数を読み込む。この制御用ＣＰＵ３の負荷
（エンジン回転数等）と変更可能なデータ数との関係は
図６に示すように制御用ＣＰＵ３の負荷が増大するほど
データ変更数が減少するように設定される。こうするこ
とで、変更データ数が増大してもその電子制御ユニット
１での処理が遅れることはなくなる。

【００５４】(7) 制御用ＣＰＵ３は、上記(4) 〜(6) の
処理の終了後、ステータス（処理結果）をＤＰＲＡＭ
７，２７のコマンドブロックにおけるステータスエリア
に書き込む。このとき、例えば、正常な状態で終了した
ときと異常な状態で終了したとき（エラーコード）とで
各コードを変える（ステップＸ８）。

【００５５】(8) 制御用ＣＰＵ３がＤＰＲＡＭ７，２７
のステータスブロックにおけるステータスエリアのコマ
ンドステータスコードに書き込む。

【００５６】(9) 制御用ＣＰＵ３がＤＰＲＡＭ７，２７
のステータスブロックにおけるステータスエリアのコマ
ンドチェック用カウンタをインクリメントする。

【００５７】(10)制御用ＣＰＵ３は、パソコン３０側に
コマンドの終了を伝えるために、ＤＰＲＡＭ７，２７の
ステータスブロックにおけるインタラプトコードエリア
に所定のデータ値を書き込む。このことで、ＤＰＲＡＭ
７，２７からインタラプト信号がパソコン３０側に出力
される（ステップＸ９）。

【００５８】(11)パソコン３０側は、上記ＤＰＲＡＭ
７，２７からのインタラプト信号をインタラプト用ケー
ブル３５により受けた後、ＤＰＲＡＭ７，２７の上記コ
マンドチェック用カウンタおよびモニタチェック用カウ
ンタを読み込み、コマンド系又はモニタ系の何れの処理
を行うか判別する。

【００５９】(12)以下の処理(12)〜(15)は上記判別がコ
マンド系処理の場合であり、パソコン３０側がＤＰＲＡ
Ｍ７，２７のステータスブロックにおけるステータスエ
リアのステータスコードを読み込んでコマンド処理コー
ドを判別する。また、パソコン３０側の変更データ数Ｎ
ｔと電子制御ユニット１側の変更データＮｅとを比較
し、Ｎｔ＞Ｎｅになるまで電子制御ユニット１での変更
データ数から残りのデータ数および先頭アドレスを求め
た後、今までの処理(1) 〜(9) を繰り返す（ステップＸ
１０〜Ｘ１３）。

【００６０】(13)パソコン３０側がコマンドブロックに
おけるステータスエリアのステータスを読み込んで正常
終了か異常終了かを判別する。

【００６１】(14)パソコン３０側がコマンドブロックに
おけるコマンドコードエリアに無処理コードを書き込
む。

【００６２】(15)最後に、パソコン３０側がステータス
ブロックにおけるインタラプトエリアのインタラプトコ
ードを読み込み、インタラプト信号をクリアする。

【００６３】このようなＲＯＭエミュレーションに対し
て、予めパソコン３０内の所定の記憶部（図示せず）に
ＲＯＭデータのアドレスに対応した、ラベル名、ラベル
タイプ、データ長、物理量変換式、有効格子数等のエミ
ュレーション情報が備えられている。

【００６４】このエミュレーション情報の詳細は表１に
例示するとおりである。

【表１】

【００６５】つまり、エミュレーション情報の種類はラ
ベルタイプで表され、このラベルタイプにより定数、テ
ーブル、マップ等を区別する。また、エミュレーション
情報にはラベル名が付けられ、また、定数のときにはア
ドレス番地が、またテーブルやマップのときには先頭ア
ドレスがそれぞれ示される。対象データの長さは、バイ
ト長やワード長等で表される。

【００６６】ＲＯＭエミュレーションの対象とする数値
は計算機上では１６進数が基本であるので、その数値を
意味のある物理量に変換するための物理量変換式が明示
される。この変換式におけるＬＳＢとは１ビット当たり
の基本物理量であり、ｏｆｓｅｔとは１６進数上で０に
相当する物理量を表している。従って、１６進数で例え
ば「４ａ００」というワード長の数値があり、「ＬＳＢ
＝０．１，ｏｆｓｅｔ＝１０」という物理量変換式で
は、対応する物理量は次のように計算される。

【００６７】 １６進から１０進への変換：４ａ００→１８９４４ 物理量の変換：１８９４４×０．１＋１０＝１９０４．４ また、テーブル、マップの１次元又は２次元の軸データ
範囲は有効格子数として表されている。

【００６８】そして、ＲＯＭエミュレーション時、作業
者からコントローラ２２のパソコン３０における入力装
置３２によりラベル名が入力されたとき、複数のエミュ
レーション情報の中から入力ラベル名に対応した情報を
検索して、その情報の定数、テーブル、マップの何れか
に応じて、パソコン３０のディスプレイ３３上でエミュ
レーション画面やカーソル位置を最適に設定するように
している。

【００６９】具体的には、図７はパソコン３０のディス
プレイ３３において表す、定数（表１に示す例ではラベ
ル名「ＫＥＥＮＧ」）に関するエミュレーション設定可
能領域画面を示し、エミュレーション画面の左端上端部
に対象とするアドレスを表示するようにし、カーソルＣ
を移動するとアドレスの自動移動を行わせるようになっ
ている。

【００７０】また、図８はテーブル（表１に示す例では
ラベル名「ＴＤＥＮＧ」）の場合を例示し、その有効格
子数（図示例では１０）に応じてエミュレーション設定
可能領域を変更し、カーソルＣをテーブル先頭アドレス
に移動させるようにしている。

【００７１】さらに、図９はマップ（表１に示す例では
ラベル名「ＭＤＥＮＧ」）の場合を例示し、その有効格
子数（図示例では８×５）に応じてエミュレーション設
定可能領域を変更し、カーソルＣをマップ先頭アドレス
に移動させる。このようにして、指定ラベルによるアド
レスの自動検索、エミュレーションアドレスへの自動移
動やエミュレーション設定可能領域の自動調整を行うよ
うにしている。

【００７２】尚、後述するＲＡＭモニタを行う場合で
も、以上の如きエミュレーション情報を利用して、ディ
スプレイ３３の画面上で表示させることができる。

【００７３】（ＲＡＭモニタ）このＲＡＭモニタを行う
ために、電子制御ユニット１の制御用ＣＰＵ３内に通信
用プログラムとしてのモニタサービスルーチンと、その
起動用ルーチンとが設けられている。モニタサービスル
ーチンでは、図１０に示す如く以下の処理動作を行う。

【００７４】すなわち、最初のステップＴ１でＤＰＲＡ
Ｍ７，２７のモニタブロックのモニタ設定エリアにおい
てモニタを開始又は停止するか否か（情報を送るかどう
か）を決定するためのモニタスイッチを読み込み、次の
ステップＴ２でモニタスイッチがＯＮかどうかを判定す
る。この判定がＮＯつまりモニタ停止状態のときにはそ
のまま終了するが、ＹＥＳのときには、ステップＴ３に
進んでモニタチャンネル数Ｎを設定し、次いで、ステッ
プＴ４において、チャンネル数Ｎのカウンタｎをｎ＝Ｎ
として設定し、ステップＴ５で、ｎチャンネル分の上
位、中位および下位のモニタアドレスをＤＰＲＡＭ７，
２７のモニタアドレスエリアから読み込む。ステップＴ
６ではＤＰＲＡＭ７，２７のモニタデータエリアにｎチ
ャンネルの上位データを、またその後のステップＴ７で
はｎチャンネルの下位データをそれぞれ書き込み、ステ
ップＴ８でチャンネル数のカウンタｎをｎ−１に減算す
る。

【００７５】その後、ステップＴ９において、ｎチャン
ネルの全てが終了してｎ≦０となったかどうかを判定す
る。この判定がＮＯのときには、ステップＴ５に戻り、
ステップＴ５〜Ｔ８を繰り返す。従って、ステップＴ５
〜Ｔ９はチャンネル数ｎだけ繰り返される。

【００７６】そして、ｎチャンネル全部が終了してｎ≦
０となると、基本的なモニタ処理が終り、後処理に進
む。まず、ステップＴ１０において、ＤＰＲＡＭ７，２
７のステータスブロックにおけるステータスエリアにモ
ニタステータス（例えば正常時はモニタチャンネル数
で、異常時は所定のコード）を書き込む。次いで、ステ
ップＴ１１で、同ステータスエリアにモニタステータス
コードを書き込み、ステップＴ１２では、同ステータス
エリアのモニタチェック用カウンタをインクリメントす
る。このことで、モニタ処理の実行を確認する。その
後、ステップＴ１３で、インタラプトエリアのモニタイ
ンタラプト識別コードを所定コードで書き込み、ステッ
プＴ１４でインタラプトコードを書き込んだ後、終了す
る。

【００７７】一方、モニタサービスルーチンの起動ルー
チンでは、図１１および図１２に示すように以下の処理
動作を行う。図１１は時間同期処理を行う場合であり、
ステップＵ１で通常制御処理を行う。次のステップＵ２
でモニタ処理のタイミングが来たかどうかを判定し、こ
の判定がＮＯのときにはそのまま、ＹＥＳのときにはス
テップＵ３で上記モニタサービスルーチン（図１０参
照）を実行した後、それぞれステップＵ４に移行する。
このステップＵ４では、コマンド処理タイミングが来た
かどうかを判定し、この判定がＮＯのときにはそのま
ま、またＹＥＳのときにはステップＵ５で上記コマンド
サービスルーチン（図３参照）を処理した後、それぞれ
終了する。

【００７８】また、図１２は割込み処理開始を行う場合
を示し、ステップＶ１で通常制御処理を行う。次のステ
ップＶ２でモニタ処理のタイミングが来たかどうかを判
定し、この判定がＮＯのときにはそのまま、ＹＥＳのと
きにはステップＶ３で上記モニタサービスルーチン（図
１０参照）を実行した後、それぞれ終了する。

【００７９】ＲＡＭモニタは以下に説明する順序で行わ
れ、基本的に、パソコン３０の解析用ＣＰＵと電子制御
ユニット１の制御用ＣＰＵ３との間でデータの送受を確
認しながら進めるいわゆるソフトハンドシェイク方式で
ある。尚、そのＤＰＲＡＭ７，２７に対する処理順序を
図１３で番号にて示す。

【００８０】(1) まず、パソコン３０側がモニタ周期デ
ータ／トリガ、アドレス設定モードスイッチ、ぺージ、
モニタアドレス、チャンネル数、モニタスイッチ等のモ
ニタコマンドを出力し、かつ、ＤＰＲＡＭ７，２７のコ
マンドブロックにおけるデータエリアに書き込む（モニ
タ条件設定ライト）。

【００８１】(2) 電子制御ユニット１の制御用ＣＰＵ３
は上記モニタコマンドを受けて、上記ＤＰＲＡＭ７，２
７のコマンドブロックにおけるデータエリアの値を読み
出す。

【００８２】(3) 制御用ＣＰＵ３は、ＤＰＲＡＭ７，２
７のモニタブロックにおいてコマンドに対応したモニタ
設定エリアに設定値を書き込む。

【００８３】(4) 制御用ＣＰＵ３がモニタサービスルー
チン起動プログラム（図１１又は図１２参照）にてＤＰ
ＲＡＭ７，２７からモニタ設定値を読み出し、モニタサ
ービスルーチン（図１０参照）を起動する。

【００８４】(5) 制御用ＣＰＵ３は上記モニタサービス
ルーチンにより、ＤＰＲＡＭ７，２７のモニタアドレス
エリア上でのモニタアドレスを読み込む。

【００８５】(6) 次いで、制御用ＣＰＵ３は、上記モニ
タアドレスに基づき、モニタデータをＤＰＲＡＭ７，２
７のモニタデータエリアにチャンネル数分だけ繰り返し
て書き込む。

【００８６】(7) 制御用ＣＰＵ３は、ＤＰＲＡＭ７，２
７のステータスブロックにおけるステータスエリアに所
定のステータス（例えば正常終了時にはモニタデータ送
出コード、異常終了時にはモニタデータエラーコード）
を書き込む。

【００８７】(8) 制御用ＣＰＵ３はＤＰＲＡＭ７，２７
のステータスブロックにおけるステータスエリアに次の
モニタステータスコードを書き込む。

【００８８】(9) 制御用ＣＰＵ３がＤＰＲＡＭ７，２７
のステータスブロックにおけるステータスエリアのモニ
タチェック用カウンタをインクリメントする。

【００８９】(10)制御用ＣＰＵ３は、パソコン３０側に
モニタ処理の終了を伝えるために、ＤＰＲＡＭ７，２７
のステータスブロックにおけるインタラプトコードエリ
アに所定のデータ値を書き込む。このことで、ＤＰＲＡ
Ｍ７，２７からインタラプト信号がパソコン３０側に出
力される。

【００９０】(11)パソコン３０側は、上記ＤＰＲＡＭ
７，２７からのインタラプト信号をインタラプト用ケー
ブル３５により受けた後、ＤＰＲＡＭ７，２７の上記コ
マンドチェック用カウンタおよびモニタチェック用カウ
ンタを読み込み、コマンド系又はモニタ系の何れの処理
を行うか判別する。

【００９１】(12)パソコン３０側がＤＰＲＡＭ７，２７
のステータスブロックにおけるステータスエリアのステ
ータスコードを読み込んでモニタ処理コードを得る。

【００９２】(13)パソコン３０側がコマンドブロックに
おけるステータスエリアの処理コードに基づいた処理
（モニタデータの獲得等）を行う。

【００９３】(14)最後に、パソコン３０側がステータス
ブロックにおけるインタラプトエリアのインタラプトコ
ードを読み込み、インタラプト信号をクリアする。 以上で１つのサンプリングを終了し、モニタスイッチが
ＯＦＦされるまで上記(4) 〜(14)の処理を繰り返す。

【００９４】以上のＲＯＭエミュレーションおよびＲＡ
Ｍモニタの方法についてまとめると表２に示すようにな
る。

【００９５】

【表２】

【００９６】電子制御ユニット１の制御用ＣＰＵ３にお
いて、上記コマンドサービスルーチン（図３参照）とモ
ニタサービスルーチン（図１０参照）とは非同期で動作
しているので、各々のインタラプト信号がパソコン３０
側のインタラプト処理時間内に発生すると、パソコン３
０側のインタラプト処理が間に合わなくなり、エラーが
発生して、特にモニタデータの取りこぼしが懸念され
る。このため、電子制御ユニット１の制御用ＣＰＵ３か
らインタラプト信号（この実施例ではＬｏレベル）が発
生したときのパソコン３０側での処理動作を図１４によ
り説明する（ＲＯＭエミュレーションの処理順序(11)お
よびＲＡＭモニタの処理順序(11)参照）。

【００９７】(1) まず、ＤＰＲＡＭ７，２７からインタ
ラプト用ケーブル３５によりインタラプト信号を受け取
ると、ＤＰＲＡＭ７，２７のステータスブロックにおけ
るステータスエリアのコマンドチェック用カウンタの値
を読み込み、前回の同カウンタ値と比較する。

【００９８】(2) また、同ステータスエリアのモニタチ
ェック用カウンタの値を読み込み、前回の同カウンタ値
と比較する。

【００９９】(3) 上記コマンド系又はモニタ系の何れの
カウンタ値が更新されているかをチェックし、更新され
ている側の割込み処理を開始する。

【０１００】(4) コマンド又はモニタ双方のカウンタ値
が更新されている場合には、モニタ系の割込み処理を優
先して行い、コマンド系のインタラプト処理は行わな
い。

【０１０１】具体的には、図１４（ａ）の状態ではコマ
ンドチェックカウンタのみが更新されているので、コマ
ンド系の割込み処理を、また図１４（ｂ）の状態ではモ
ニタチェックカウンタのみが更新されているので、モニ
タ系の割込み処理をそれぞれ行う。図１４（ｃ）の状態
ではコマンドチェックカウンタおよびモニタチェックカ
ウンタの双方が更新されているので、モニタ系の割込み
処理のみを行い、コマンド系の処理は行わない。尚、こ
の未処理のコマンド系の処理は、モニタ系の割込み処理
の終了後に行う。

【０１０２】（ツールの故障診断）この実施例におい
て、パソコン３０側からのツールの故障を診断するとき
（必要に応じて適宜行われる）の処理動作について図１
５により説明する。

【０１０３】図１５に示すフローチャートにおいて、ま
ず、ステップＷ１で装置全体の診断を行い、ステップＷ
２で故障があるか否かを判定する。具体的には、コント
ローラ２２のパソコン３０を起点に中継ボックス１３を
介して電子制御ユニット１へＤＰＲＡＭ７，２７の容量
分の全アドレスに対応するデータを送信する。このデー
タを受けた電子制御ユニット１は同じ受信データをパソ
コン３０に送信し、パソコン３０は中継ボックス１３を
介してデータを受信する。そして、パソコン３０におい
て送信データと受信データとを比較し、両データの内容
が異なっているときには故障と判定する。

【０１０４】ステップＷ２の判定がＮＯのときには、ス
テップＷ１３で正常と判定して後に終了するが、ＹＥＳ
のときには以下のステップＷ３〜Ｗ１２で故障箇所を特
定する。すなわち、ステップＷ３でパソコン３０とＩ／
Ｆボックス２３のＤＰＲＡＭ２７との間の故障診断を行
い、ステップＷ４で故障があるかどうかを判定する。具
体的には、パソコン３０がＤＰＲＡＭ２７の全アドレス
に対して診断データ（全ビットを確認できる値）を書き
込んだ後、そのＤＰＲＡＭ２７の値を読み込み、書込み
値と比較する。そして、両値が異なるときに、パソコン
３０とＩ／Ｆボックス２３のＤＰＲＡＭ２７との間が故
障している状態（ＤＰＲＡＭ２７への書込み不良や接触
不良）と判定する。

【０１０５】ステップＷ４の判定がＹＥＳのときには、
ステップＷ１４で故障判定として、そのコードをパソコ
ン３０に送った後に終了するが、ＮＯのときには、ステ
ップＷ５で上記Ｉ／Ｆボックス２３のＤＰＲＡＭ２７と
同ボックス２３の通信用ＣＰＵ２６との間の故障診断を
ハンドシェーク方式により行い、ステップＷ６で故障が
あるかどうかを判定する。その具体的動作は図１６に示
すとおりであり、パソコン３０側を図１６（ａ）に、通
信用ＣＰＵ２６を図１６（ｂ）にそれぞれ示している。
まず、パソコン３０では、図１６（ａ）に示す如く、ス
テップＷ５１で通信用ＣＰＵ２６に対し診断コマンドを
送出して、Ｉ／Ｆボックス２３に対して診断命令を行
う。次いで、ステップＷ５２においてＩ／Ｆボックス２
３の通信用ＣＰＵ２６からの送信信号（ステップＷ５６
参照）の有無を一定時間だけ待ち、信号がないときには
ステップＷ５５に進んで通信用ＣＰＵ２６の故障と判定
する。通信用ＣＰＵ２６からの送信信号があるときに
は、ステップＷ５３に進み、Ｉ／Ｆボックス２３の通信
用ＣＰＵ２６からの終了コマンド（ステップＷ５８参
照）の有無を一定時間だけ待ち、信号がないときにはス
テップＷ５５に進んで故障と判定する。一方、通信用Ｃ
ＰＵ２６からの終了コマンドがあると、ステップＷ５４
に進み、Ｉ／Ｆボックス２３から送られた判定データを
基に通信用ＣＰＵ２６の故障を判定し、この判定がＮＯ
のときには、ステップＷ５５に進んで故障と判定して、
そのコードをパソコン３０に送る一方、ＹＥＳのときに
は終了する。

【０１０６】これに対し、図１６（ｂ）に示すように、
Ｉ／Ｆボックス２３の通信用ＣＰＵ２６では、最初のス
テップＷ５６でパソコン３０から送信された信号（ステ
ップＷ５１参照）の受信確認信号をパソコン３０に送信
する診断コマンドの返答を行った後、ステップＷ５７に
おいて、図１５のステップＷ３の方法により故障診断を
開始し、次のステップＷ５８で、終了コマンド、判定デ
ータをパソコン３０に送信し、しかる後に終了する。

【０１０７】このようにしてＩ／Ｆボックス２３のＤＰ
ＲＡＭ２７と通信用ＣＰＵ２６との間の故障診断を行っ
た後は図１５のステップＷ７に進み、Ｉ／Ｆボックス２
３の通信用ＣＰＵ２６と中継ボックス１３の通信用ＣＰ
Ｕ１６との間のシリアル通信ケーブル２０を含む範囲の
故障診断を行い、ステップＷ６で故障があるかどうかを
判定する。具体的には、上記ステップＷ５，Ｗ６（図１
６参照）と同様に、双方の通信用ＣＰＵ１６，２６で通
信を毎回確認しながら行うハンドシェーク方式で行う。
中継ボックス１３の通信用ＣＰＵ１６内のＲＡＭ（図示
せず）については、図１５に示すステップＷ３と同様に
して全アドレス領域を検査する一方、ＲＯＭ（図示せ
ず）については、通信エラーとして検査する。

【０１０８】上記ステップＷ８の判定がＹＥＳのときに
は、ステップＷ１４に進んで故障判定を行う一方、判定
がＮＯのときにはステップＷ９に進み、今度は中継ボッ
クス１３の通信用ＣＰＵ１６と電子制御ユニット１のエ
バボード２におけるＤＰＲＡＭ７との間のパラレル通信
ケーブル１２，１２，…を含む範囲の故障診断を行い、
ステップＷ１０で故障があるか否かを判定する。具体的
には、上記ステップＷ７と同様に行い、また、ＤＰＲＡ
Ｍ７の診断はステップＷ３と同様に行う。このときの診
断は中継ボックス１３の通信用ＣＰＵ１６であり、ＤＰ
ＲＡＭ７の診断用データは同通信用ＣＰＵ１６が持って
いる。

【０１０９】ステップＷ１０の判定がＹＥＳのときには
上記ステップＷ１４に進むが、ＮＯのときにはステップ
Ｗ１１に進み、電子制御ユニット１におけるＤＰＲＡＭ
７と制御用ＣＰＵ３との間の故障診断を行い、ステップ
Ｗ１２で故障があるか否かを判定する。この判定は、上
記ステップＷ７と同様に行い、また、ＤＰＲＡＭ７の診
断はステップＷ３と同様に行う。このときの診断はエバ
ボード２上の制御用ＣＰＵ３であり、ＤＰＲＡＭ７の診
断用データは同制御用ＣＰＵ３が持つ。

【０１１０】また、ステップＷ１１，Ｗ１２の診断によ
り、制御用ＣＰＵ３とＤＰＲＡＭ７との間のみならず、
制御用ＣＰＵ３とエミュレーションＲＡＭ５との間の故
障診断を行う。また、制御用ＣＰＵ３によるメモリ切換
部６の切換えにより、該メモリ切換部６の故障チェック
も可能である。

【０１１１】上記ステップＷ１２の判定がＹＥＳのとき
には上記ステップＷ１４に、またＮＯのときにはステッ
プＷ１３にそれぞれ進み、しかる後に終了する。

【０１１２】次に、上記実施例の処理動作について説明
すると、コントローラ２２のパソコン３０により電子制
御ユニット１のプログラムＲＯＭ４の制御データを書き
換えるＲＯＭエミュレーション、又は制御用ＣＰＵ３に
内蔵されたＲＡＭのデータをパソコン３０でモニタする
ＲＡＭモニタを行う際の基本的な動作は次のようにな
る。

【０１１３】まず、パソコン３０のディスプレイ３３の
画面上で各種コマンドを表示しておき、これらのデータ
を書き換えた後、パソコン３０の解析用（モニタ用）Ｃ
ＰＵによりインタラプト信号を発生させて、その解析用
ＣＰＵから電子制御ユニット１に所定のコマンドを送信
する。つまり、解析用ＣＰＵがＩ／Ｆボックス２３のＤ
ＰＲＡＭ２７に一方のポートからアクセスしてその所定
のコマンド領域にコマンドコードが書き込まれ、最後に
ＤＰＲＡＭ２７のインタラプトコードに所定のデータが
入ると、そのＤＰＲＡＭ２７からインタラプト信号が発
生し、そのインタラプト信号はインタラプト用ケーブル
３５を介してＩ／Ｆボックス２３および中継ボックス１
３の通信用ＣＰＵ２６，１６に伝達される。このインタ
ラプト信号を受けた通信用ＣＰＵ２６，１６は上記Ｉ／
Ｆボックス２３のＤＰＲＡＭ２７に他方のポートからア
クセスしてそのコマンドコードのエリアを読み出し、そ
のデータをそのまま電子制御ユニット１のエバボード２
におけるＤＰＲＡＭ７のコマンドエリアに書き込む。上
記と同様にして、最後にこのＤＰＲＡＭ７のインタラプ
トコードに所定のデータが入り、このことでＤＰＲＡＭ
７からインタラプト信号が発生して制御用ＣＰＵ３に割
込み指令をかける。このインタラプト信号を受けた制御
用ＣＰＵ３は、所定の時期に上記ＤＰＲＡＭ７にアクセ
スして上記書き込まれたコマンドコードを読み込んでコ
マンドの種類を認識しておき、その本来の制御が行われ
ない時期に、認識したコマンドを実行する。

【０１１４】一方、上記のコマンドの実行後、制御用Ｃ
ＰＵ３はＤＰＲＡＭ７に再度アクセスしてそのコマンド
コードに書き込み、そのインタラプトコードへのデータ
の書込みによってＤＰＲＡＭ７からインタラプト信号を
発生させる。このインタラプト信号はインタラプト用ケ
ーブル３５を経て通信用ＣＰＵ１６，２６に送信され、
この通信用ＣＰＵ１６，２６によりＩ／Ｆボックス２３
のＤＰＲＡＭ２７のエリアに書き込む。以後、パソコン
３０の解析用ＣＰＵのＤＰＲＡＭ２７へのアクセスによ
り、上記とは逆のルートでコマンドの実行結果がパソコ
ン３０に伝達され、このことで電子制御ユニット１がコ
マンドを受け付けたことがパソコン３０側で識別され
る。

【０１１５】そして、この実施例では、以下の作用効果
を奏することができる。上記電子制御ユニット１および
Ｉ／Ｆボックス２３のＤＰＲＡＭ７，２７間でデータを
やり取りする場合、ＤＰＲＡＭ７，２７のデータは通信
用ＣＰＵ１６，２６によりパラレル信号からシリアル信
号に変換される。つまり、例えば電子制御ユニット１の
ＲＯＭエミュレーション等のために、パソコン３０から
電子制御ユニット１にアクセスするときには、パソコン
３０からの信号はＩ／Ｆボックス２３の通信用ＣＰＵ２
６によりシリアル信号に変換された後、シリアル通信ケ
ーブル２０を経て中継ボックス１３の通信用ＣＰＵ１６
にアクセスされ、この通信用ＣＰＵ１６で元のパラレル
信号に戻された後にパラレル通信ケーブル１２，１２，
…を経て電子制御ユニット１のＤＰＲＡＭ７にアクセス
される。一方、逆に、電子制御ユニット１のＤＰＲＡＭ
７からの信号はパラレル通信ケーブル１２，１２，…を
経て中継ボックス１３の通信用ＣＰＵ１６にアクセスさ
れ、その通信用ＣＰＵ１６でシリアル信号に変換された
後、この中継ボックス１３からシリアル通信ケーブル２
０を経てＩ／Ｆボックス２３の通信用ＣＰＵ２６に伝達
され、そこで元のパラレル信号に戻された後、パソコン
３０にアクセスされる。

【０１１６】このとき、上記中継ボックス１３とコント
ローラ２２のＩ／Ｆボックス２３との間はシリアル通信
ケーブル２０を含むシリアル通信部により、また中継ボ
ックス１３と電子制御ユニット１のエバボード２との間
はパラレル通信ケーブル１２，１２，…を含むパラレル
通信部によりそれぞれ接続されているので、このシリア
ル通信部で接続した部分では、パラレル通信部による接
続部分に比べ線間同士の影響によるノイズや外部からの
ノイズが乗り難くなり、その分、全体として装置の耐ノ
イズ性を向上させることができる。

【０１１７】しかも、上記シリアル通信部のシリアル通
信ケーブル２０の長さがパラレル通信部の各パラレル通
信ケーブル１２の長さよりも長いので、外部ノイズの乗
り難い部分は長くなる一方、ノイズの乗り易い部分は短
くなり、ツールの耐ノイズ性をさらに向上させることが
できる。

【０１１８】また、電子制御ユニット１の制御用ＣＰＵ
３では、それを高速化するために、ＲＯＭエミュレーシ
ョンのためのプログラムを設ける必要がなく、それとは
別に中継ボックス１３およびコントローラ２２のプログ
ラムを変えるだけで済み、よって、電子制御ユニット１
をその制御用ＣＰＵ３の負荷を下げつつ高速化すること
ができる。

【０１１９】しかも、電子制御ユニット１内にＤＰＲＡ
Ｍ７が設けられていて、このＤＰＲＡＭ７を介して電子
制御ユニット１の制御用ＣＰＵ３と中継ボックス１３の
通信用ＣＰＵ１６との間の通信が行われるので、この中
継ボックス１３の通信用ＣＰＵ１６から電子制御ユニッ
ト１の制御用ＣＰＵ３には直接にアクセスされず、この
通信用ＣＰＵ１６はＤＰＲＡＭ７にアクセスされるよう
になり、制御用ＣＰＵ３は本来の制御を行わないとき等
に必要に応じてＤＰＲＡＭ７にアクセスしてＲＯＭエミ
ュレーションやＲＡＭモニタを行えばよく、その分、制
御用ＣＰＵ３の制御負荷を軽減して電子制御ユニット１
の制御性を高めることができ、その高速化を良好に図る
ことができる。

【０１２０】尚、上記とは逆に、中継ボックス１３とコ
ントローラ２２との間はパラレル通信部により、また中
継ボックス１３と電子制御ユニット１との間はシリアル
通信部によりそれぞれ接続するようにしても同様の作用
効果を奏することが可能である。しかし、通信用ＣＰＵ
１６が電子制御ユニット１に必要となり、電子制御ユニ
ット１自体のコストが増加する。そして、この実施例で
は、上記のように中継ボックス１３とＩ／Ｆボックス２
３との間はシリアル通信部により、また中継ボックス１
３と電子制御ユニット１との間はパラレル通信部により
それぞれ接続することで、コストアップを招くことな
く、上記の効果が得られる。

【０１２１】さらに、パソコン３０のデータ解析用ＣＰ
Ｕと電子制御ユニット１の制御用ＣＰＵ３との間には１
対のＤＰＲＡＭ７，２７および通信用ＣＰＵ１６，２６
が接続されているので、上記ツールの故障診断の処理動
作で説明したように、これら接続されたＤＰＲＡＭ７，
２７、通信用ＣＰＵ１６，２６、制御用ＣＰＵ３および
データ解析用ＣＰＵ間のデータのやり取りを監視すれば
よく、データの授受が不良の部分を見ることで故障箇所
を明確に特定することができる。つまり、ツールの耐ノ
イズ性および電子制御ユニット１の高速化を図りなが
ら、装置の故障箇所を明確にして、メンテナンス性や作
業効率の向上を図ることができる。

【０１２２】また、上記電子制御ユニット１に、制御用
ＣＰＵ３とアクセス可能なエミュレーションＲＡＭ５が
設けられているので、制御用ＣＰＵ３は、上記の如く、
本来の制御の不要なときにエミュレーションＲＡＭ５に
アクセスしてその制御データを書き換えるＲＯＭエミュ
レーションを行えばよく、そのアクセス時間を短くで
き、制御用ＣＰＵ３を高速化しても、エミュレーション
ＲＡＭ５に対するアクセス時間の問題がなくなって適確
にアクセスできることとなる。このため、ツール側で
は、制御用ＣＰＵ３の高速化が行われても、元のままで
ＲＯＭエミュレーションが行え、制御データ的にみてツ
ールを長く使用することができる。また、制御用ＣＰＵ
３の制御負荷をさらに軽減してその一層の高速化を図る
ことができる。

【０１２３】また、エミュレーションＲＡＭ５が制御Ｃ
ＰＵと一体的に電子制御ユニット１に設けられているの
で、そのエミュレーションＲＡＭ５を制御用ＣＰＵ３の
制御速度に対応したものとすることで、制御用ＣＰＵ３
本来の制御が妨げられず、制御用ＣＰＵ３の高速化を容
易に達成することができる。

【０１２４】さらに、ユニット側ＤＰＲＡＭ７が電子制
御ユニット１内に設けられているので、ＲＯＭエミュレ
ーション時に外部ノイズの影響を受け難くなり、耐ノイ
ズ性を向上させることができる。

【０１２５】また、上記ＲＯＭエミュレーション時にエ
ミュレーションＲＡＭ５の制御データを変更するときに
は、その間、一旦メモリ切換部６により制御用ＣＰＵ３
がエミュレーションＲＡＭ５からプログラムＲＯＭ４に
接続され、このプログラムＲＯＭ４の制御データに基づ
いて制御用ＣＰＵ３の制御対象に対する本来の制御が行
われる。従って、制御対象がエミュレーションＲＡＭ５
で変更途中の不確定な制御データに基づいて制御される
ことはなくなり、ＲＯＭエミュレーション状態でも適正
な制御を行うことができる。

【０１２６】また、同ＲＯＭエミュレーション時、プロ
グラムＲＯＭ４の制御データを変更する変更コマンドに
先立ってＤＰＲＡＭ７，２７のオプションエリアに所定
のコードが書き込まれ、次いで、制御用ＣＰＵ３が上記
ＤＰＲＡＭ７，２７のオプションエリアのコードを読み
込んで該コードに基づき制御データを書き換えるので、
パソコン３０からのＤＰＲＡＭ７，２７へのデータの書
込み、および制御用ＣＰＵ３のＤＰＲＡＭ７，２７のデ
ータの読取りを集中して行うことができ、その書込みお
よび読取りが容易となって、制御データの書換えを迅速
に行うことができる。

【０１２７】一方、ＲＯＭエミュレーション時やＲＡＭ
モニタ時、制御用ＣＰＵ３によりそのデータがＤＰＲＡ
Ｍ７，２７のデータエリアに書き込まれた後、ＤＰＲＡ
Ｍ７，２７のチェック用データが更新され、次いで、Ｄ
ＰＲＡＭ７，２７にインタラプトコードが書き込まれ、
ＤＰＲＡＭ７，２７からパソコン３０側の解析用ＣＰＵ
にインタラプト信号が送られたとき、このインタラプト
信号を受けた解析用ＣＰＵによりＤＰＲＡＭ７，２７の
コマンドチェック用データおよびモニタチェック用デー
タの各更新データが読み込まれてコマンド系又はモニタ
系の何れの処理を行うかが判定される。しかる後に、解
析用ＣＰＵによりＤＰＲＡＭ７，２７の処理データが読
み込まれる。具体的には、上記制御用ＣＰＵ３により、
ＤＰＲＡＭ７，２７の各チェック用データとしてコマン
ド用カウンタ又はモニタチェック用カウンタがインクリ
メントされ、一方、インタラプト信号を受けた解析用Ｃ
ＰＵにより、上記ＤＰＲＡＭ７，２７の各チェック用カ
ウンタに基づいてコマンド系又はモニタ系の何れの処理
を行うかが判定される。

【０１２８】このような制御用ＣＰＵ３によるＤＰＲＡ
Ｍ７，２７の各チェック用データの更新、および解析用
ＣＰＵによる同チェック用データの更新データの読込み
によりインタラプトに伴う処理をソフト的に判断するこ
とで、ＤＰＲＡＭ７，２７と各ＣＰＵとの間のインタラ
プト用の回路が１チャンネルで済み、その分、回路構成
を簡単にしてコストダウン化を図ることができる。しか
も、この両チェックカウンタの値の増加を基に何れの処
理を行うべきかを判定することで、両処理の識別をプロ
グラム上で容易に行うことができる。

【０１２９】尚、インタラプト信号に基づくＤＰＲＡＭ
７，２７のチェック用データがコマンド系およびモニタ
系の双方の処理を行うことと判定されたとき、モニタ系
の処理が優先して行われる。このことで、コマンド系の
処理を優先した場合のようにモニタデータの時系列的な
抜けが生じることはなく、刻々変化するＲＡＭデータを
洩れなくモニタして解析上のずれのないデータを得るこ
とができる。

【０１３０】また、上記ＤＰＲＡＭ７，２７についてみ
ると、ＤＰＲＡＭ７，２７が、少なくともコマンドブロ
ック、モニタブロックおよびステータスブロックに分け
られているので、予めコードの書込みおよび読出しのブ
ロックが決定されているので、それらの処理を容易に行
うことができる。

【０１３１】また、コマンドブロックがコマンドエリ
ア、オプションエリア、データエリアおよびステータス
エリアに分けられ、モニタブロックがモニタ設定エリ
ア、モニタアドレスエリアおよびモニタデータエリアに
分けられ、さらにステータスブロックがステータスエリ
アおよびインタラプトエリアに分けられているので、上
記と同様に、コードの書込みおよび読出し処理を容易に
行うことができる。

【０１３２】さらに、パソコン３０内の記憶部に、予
め、電子制御ユニット１のＲＯＭ又はＲＡＭの各データ
のアドレスに対応したエミュレーション情報が記憶され
ているので、上記したＲＯＭエミュレーション時又はＲ
ＡＭモニタ時に、パソコン３０に外部入力装置３２から
ラベル名が入力されたとき、上記記憶部のエミュレーシ
ョン情報に基づいて、上記入力ラベル名に対応するアド
レスのデータがパソコン３０のディスプレイ３３に表示
される。すなわち、パソコン３０にラベル名が入力され
たとき、パソコン３０により、その入力ラベル名に対応
するアドレスのデータが１６進から１０進に変換され、
かつ物理量変換ファイルの変換式から物理量に変換され
る。しかる後、図７〜図９に示すように、ディスプレイ
３３に表示される縦横の有効格子数が該入力ラベル名に
対応して調整される。そして、ＲＯＭエミュレーション
時には、このディスプレイ３３に表示されたデータに基
づいてエミュレーションＲＡＭ５のデータを書換変更す
ればよい。従って、こうしたエミュレーション情報をパ
ソコン３０側に持たせることで、データのアドレス検索
やアドレス移動等を容易に行うことができる。

【０１３３】また、ディスプレイ３３に表示される縦横
の有効格子数が該入力ラベル名に対応して調整されるの
で、例えば仕様書の様式に対応した表示形態がディスプ
レイ３３上で得られ、仕様書レベルとマッチングした画
面表示により見易くなり、作業効率をさらに向上させる
ことができる。

【０１３４】さらに、パソコン３０に入力された入力ラ
ベル名に対応するアドレスのデータが１６進から１０進
に変換され、かつ物理量変換ファイルの変換式から物理
量に変換された後にディスプレイ３３に表示されるの
で、意味のある実際の物理量がディスプレイ３３に表示
されることとなり、作業効率の向上により有利となる。

【０１３５】

【発明の効果】以上説明したように、請求項１の発明に
係る電子制御ユニットの調整装置によると、電子制御ユ
ニットの制御用ＣＰＵと、電子制御ユニットのＲＯＭエ
ミュレーション等を行うデータ解析用ＣＰＵを有するコ
ントローラとの間に１対のＤＰＲＡＭを接続し、これら
両ＤＰＲＡＭ同士をシリアル通信用の１対の通信用ＣＰ
Ｕを介して接続したことにより、調整装置の耐ノイズ性
および電子制御ユニットの高速化を図りながら、装置の
故障箇所を明確にして、メンテナンス性や作業効率の向
上を図ることができる。

【０１３６】請求項２の発明によると、電子制御ユニッ
トに、制御用ＣＰＵとアクセス可能なエミュレーション
ＲＡＭを設けたことにより、制御用ＣＰＵの制御負荷を
さらに軽減してその一層の高速化を図ることができる。

【図面の簡単な説明】

【図１】本発明の実施例に係る電子制御ユニットとその
ＲＯＭエミュレーションおよびＲＡＭモニタを行うツー
ルとの構成を示すブロック図である。

【図２】ＤＰＲＡＭにおける各ブロックおよびそのエリ
アを示す説明図である。

【図３】コマンドサービスルーチンを示すフローチャー
ト図である。

【図４】ＲＯＭエミュレーション時のＤＰＲＡＭに対す
る処理動作の順序を示す説明図である。

【図５】ＲＯＭエミュレーションの処理動作を示すフロ
ーチャート図である。

【図６】ＲＯＭエミュレーション時の制御用ＣＰＵの負
荷とエミュレーションＲＡＭに対し変更可能なデータ数
との関係を示す特性図である。

【図７】定数に関するエミュレーション設定可能領域画
面を例示する図である。

【図８】テーブルに関するエミュレーション設定可能領
域画面を例示する図である。

【図９】マップに関するエミュレーション設定可能領域
画面を例示する図である。

【図１０】モニタサービスルーチンを示すフローチャー
ト図である。

【図１１】モニタサービスルーチンの起動ルーチンを示
すフローチャート図である。

【図１２】モニタサービスルーチンの起動ルーチンの他
の例を示す図１１相当図である。

【図１３】ＲＡＭモニタ時のＤＰＲＡＭに対する処理動
作の順序を示す説明図である。

【図１４】パソコン側のインタラプト処理動作のタイム
チャート図である。

【図１５】故障判定のための全体の処理動作を示すフロ
ーチャート図である。

【図１６】コントロールボックスのＤＰＲＡＭおよび通
信用ＣＰＵ間の故障判定動作を示すフローチャート図で
ある。

【符号の説明】

１ 電子制御ユニット ２ エバボード ３ 制御用ＣＰＵ ４ プログラムＲＯＭ（ＲＯＭ） ５ エミュレーションＲＡＭ ６ メモリ切換部 ７ ユニット側ＤＰＲＡＭ １２ パラレル通信ケーブル １３ 中継ボックス １６ 通信用ＣＰＵ ２０ シリアル通信ケーブル ２２ コントローラ ２３ Ｉ／Ｆボックス ２６ 通信用ＣＰＵ２７ ＤＰＲＡＭ ３０ パソコン ３１ パソコン本体 ３２ 外部入力装置 ３３ ディスプレイ ３５ インタラプト用ケーブル

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 15/167 (72)発明者 谷岡 輝明 広島県安芸郡府中町新地３番１号 マツダ 株式会社内 (72)発明者 石原 敏広 広島県安芸郡府中町新地３番１号 マツダ 株式会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 制御データを記憶するＲＯＭと制御用Ｃ
   ＰＵとを有し、所定の制御対象を制御する電子制御ユニ
   ットと、 上記電子制御ユニットのＲＯＭに記憶される制御データ
   を変更調整するデータ解析用ＣＰＵを有するコントロー
   ラとを備えた電子制御ユニットの調整装置において、 アクセス可能な２つのポートを有し、一方のポートが上
   記電子制御ユニットの制御用ＣＰＵに接続された第１の
   ＤＰＲＡＭと、 上記第１のＤＰＲＡＭの他方のポートに接続された第１
   の通信用ＣＰＵと、 上記第１の通信用ＣＰＵとシリアル通信ケーブルにより
   接続された第２の通信用ＣＰＵと、 アクセス可能な２つのポートを有し、一方のポートが上
   記第２の通信用ＣＰＵに接続されている一方、他方のポ
   ートが上記コントローラのデータ解析用ＣＰＵに接続さ
   れた第２のＤＰＲＡＭとを備えたことを特徴とする電子
   制御ユニットの調整装置。
2. 【請求項２】 請求項１記載の電子制御ユニットの調整
   装置において、 電子制御ユニットに、制御用ＣＰＵとアクセス可能なエ
   ミュレーションＲＡＭが設けられていることを特徴とす
   る電子制御ユニットの調整装置。