JPH08234806A - 電子制御ユニットの調整装置および調整方法 - Google Patents

Abstract

(57)【要約】 【課題】 電子制御式のエンジンや変速機等、所定の制
御対象を制御する電子制御ユニット１のＲＯＭデータを
エミュレーションＲＡＭによりエミュレーションして変
更調整するようにした調整装置に対し、電子制御ユニッ
ト１の制御用ＣＰＵ３が高速化されてもそれに十分に対
処できるようにして、ツールの長期使用化を図る。 【解決手段】 ＲＯＭ４のデータをエミュレーションす
るエミュレーションＲＡＭ５を電子制御ユニット１内に
設け、該ユニット１の制御用ＣＰＵ３がＲＯＭエミュレ
ーションを行う場合、制御用ＣＰＵ３は制御対象に対す
る制御等、本来の制御を行う合間をぬって、エミュレー
ションＲＡＭにアクセスしてＲＯＭエミュレーションを
行い、アクセス時間を短縮する。また、制御用ＣＰＵ３
と調整装置のコントローラ２２とを、２つの方向からア
クセス可能なＤＰＲＡＭ７を介して接続する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば電子制御式
の燃料噴射エンジンやトランスミッション等の制御対象
を制御するための電子制御ユニットにおいてその制御デ
ータを試作段階等で変更調整するようにした調整装置及
び調整方法に関する。

【０００２】

【従来の技術】一般に、例えば車両に搭載される電子制
御式の燃料噴射エンジンにおいては、その制御のために
ＲＯＭ及び制御用ＣＰＵを有する電子制御ユニットを設
けて、このＲＯＭに対し制御プログラム及び各種の定数
や係数等の基本となる所定の制御データを記憶させ、こ
の制御ユニットからの制御信号によりエンジンの燃料噴
射量等を制御するようにしている。

【０００３】そして、上記ＲＯＭに記憶される各種の定
数や係数等のＲＯＭデータは、製品段階では所定値に固
定されるが、エンジンの設計や試作の段階では、チュー
ニングのために或いはエンジンを搭載する車種に応じて
変更され、これらの調整によって車両の加速性や燃費、
騒音等に応じた最適値が決定されるようになっている。
このため、上記設計段階等では、エンジンの運転状態
で、電子制御ユニットにおけるＲＯＭデータを書き換え
るいわゆるＲＯＭエミュレーションを行う要求がある。

【０００４】そこで、本出願人は前に、電子制御ユニッ
トにおけるＲＯＭデータをパソコンにより書き換えるた
めの調整装置として、その電子制御ユニットの端末とパ
ソコンとを接続するツールを設け、このツールに、電子
制御ユニットのＲＯＭデータをエミュレーション可能な
エミュレーションＲＡＭを内蔵させ、このＲＡＭにＲＯ
Ｍデータを転送して書き込んだ後はＲＡＭに対し電子制
御ユニットの制御用ＣＰＵをアクセスさせながらそのＲ
ＡＭのデータを書き換えることにより、上記ＲＯＭエミ
ュレーションを容易にかつ専用的に行い得るようにする
ことを提案している（特開平６―２５９２８４号公報参
照）。

【０００５】

【発明が解決しようとする課題】しかし、上記提案のも
のでも問題が全くないわけではない。すなわち、ツール
側にエミュレーションＲＡＭが設けられているので、Ｒ
ＯＭエミュレーション時の制御用ＣＰＵのアクセス時間
がエミュレーションＲＡＭによって決まる。そのため、
制御用ＣＰＵを高速化するときには、それに対応してツ
ール側のＲＡＭをも変更する必要があり、改良の余地が
あった。

【０００６】本発明はかかる点に鑑みてなされたもの
で、その第１の目的は、上述したＲＯＭエミュレーショ
ン用のツールとしての調整装置の構成を変更することに
より、電子制御ユニットの制御用ＣＰＵを高速化すると
きでも、それに応じて調整装置を変更することなくＲＯ
Ｍエミュレーションができるようにして、調整装置の長
期使用化を図るものである。

【０００７】また、第２の目的は、上記制御用ＣＰＵの
高速化に対応して、制御データの書換えを迅速に行い得
る調整方法を提供せんとするものである。

【０００８】

【課題を解決するための手段】上記第１の目的を達成す
るため、請求項１に係る発明は、少なくとも制御データ
を記憶するＲＯＭと制御用ＣＰＵとを有し所定の制御対
象を制御する電子制御ユニットの調整装置として、上記
電子制御ユニットに、上記ＲＯＭの制御データをエミュ
レーション可能なエミュレーションＲＡＭを設けるとと
もに、該エミュレーションＲＡＭに書き込まれた制御デ
ータを変更調整するコントローラを備える構成とする。

【０００９】請求項２に係る発明は、請求項１記載の電
子制御ユニットの調整装置において、上記エミュレーシ
ョンＲＡＭを制御用ＣＰＵによりアクセス可能とすると
ともに、該制御用ＣＰＵと上記コントローラとを、２つ
の方向からアクセス可能なＤＰＲＡＭ（Ｄｕａｌ Ｐｏ
ｒｔ ＲＡＭ）を介して接続する構成とする。

【００１０】請求項３に係る発明は、請求項２記載の電
子制御ユニットの調整装置において、上記ＤＰＲＡＭを
電子制御ユニットに設ける構成とする。

【００１１】請求項４に係る発明は、請求項１記載の電
子制御ユニットの調整装置において、上記電子制御ユニ
ットに、ＲＯＭとして制御用ＣＰＵに接続可能な外部Ｒ
ＯＭと、該外部ＲＯＭ及びエミュレーションＲＡＭを選
択的に切り換えて制御用ＣＰＵに接続させる切換手段と
を設ける一方、上記制御用ＣＰＵを、上記エミュレーシ
ョンＲＡＭの制御データの変更時に外部ＲＯＭの制御デ
ータに基づいて制御対象を制御する構成とする。

【００１２】請求項５に係る発明は、請求項４記載の電
子制御ユニットの調整装置において、上記外部ＲＯＭ
を、制御データと共に制御プログラムを記憶する構成と
する。また、上記制御用ＣＰＵを、該外部ＲＯＭの制御
データ及び制御プログラムをエミュレーションＲＡＭに
書き込んだ後は該エミュレーションＲＡＭに対しアクセ
スして制御対象を制御する構成とする。

【００１３】また、上記第２の目的を達成するため、請
求項６に係る発明は、少なくとも制御データを記憶する
ＲＯＭと該ＲＯＭの制御データをエミュレーション可能
なエミュレーションＲＡＭと制御用ＣＰＵとを有し、所
定の制御対象を制御する電子制御ユニットの上記エミュ
レーションＲＡＭに書き込まれた制御データをコントロ
ーラにより変更調整する電子制御ユニットの調整方法と
して、上記エミュレーションＲＡＭに書き込まれた制御
データを変更する変更コマンドに先立って、２つの方向
からアクセス可能なＤＰＲＡＭのオプションエリアに所
定のコードを書き込む。次いで、制御用ＣＰＵに上記Ｄ
ＰＲＡＭのオプションエリアのコードを読み込ませて該
コードに基づいて制御データを書き換えさせる構成とす
る。

【００１４】（作用）上記の構成により、請求項１に係
る発明では、電子制御ユニットにＲＯＭの制御データを
エミュレーションできるエミュレーションＲＡＭが設け
られているので、その電子制御ユニットの制御用ＣＰＵ
がＲＯＭエミュレーションを行う場合、制御用ＣＰＵは
制御対象に対する制御等、本来の制御を行う合間をぬっ
て、エミュレーションＲＡＭにアクセスしてＲＯＭエミ
ュレーションを行えばよく、そのアクセス時間を短くで
き、制御ＣＰＵを高速化しても、エミュレーションＲＡ
Ｍに対するアクセス時間の問題がなくなって適確にアク
セスできることとなる。このため、コントローラ側で
は、制御用ＣＰＵの高速化が行われても、元のままでＲ
ＯＭエミュレーションが行え、制御データ的にみてコン
トローラひいては調整装置を長く使用することができ
る。

【００１５】また、エミュレーションＲＡＭが制御用Ｃ
ＰＵと一体的に電子制御ユニットに設けられているの
で、そのエミュレーションＲＡＭを制御用ＣＰＵの制御
速度に対応したものとすることで、制御用ＣＰＵ本来の
制御が妨げられず、制御用ＣＰＵの高速化を容易に達成
することができる。

【００１６】請求項２に係る発明では、制御用ＣＰＵと
コントローラとが、２つの方向からアクセス可能なＤＰ
ＲＡＭを介して接続されているので、コントローラから
のＲＯＭエミュレーションのコマンドに対し、そのコマ
ンドを一旦ＤＰＲＡＭで受けておき、制御用ＣＰＵは本
来の制御が暇なときにＤＰＲＡＭのコマンドを読み込ん
でＲＯＭエミュレーションを行えばよく、制御用ＣＰＵ
がそれ自身の制御を高速で実行しつつＲＯＭエミュレー
ションを行うことができる。

【００１７】請求項３に係る発明では、ＤＰＲＡＭが電
子制御ユニットに設けられているので、ＲＯＭエミュレ
ーション時に外部ノイズの影響を受け難くなり、耐ノイ
ズ性を向上させることができる。

【００１８】請求項４に係る発明では、エミュレーショ
ンＲＡＭの制御データの変更時には、切換手段により制
御用ＣＰＵがエミュレーションＲＡＭから外部ＲＯＭに
接続され、この外部ＲＯＭの制御データに基づいて制御
対象が制御される。従って、制御対象がエミュレーショ
ンＲＡＭの変更途中の不確定な制御データに基づいて制
御されることはなく、ＲＯＭエミュレーション状態でも
適正な制御を行うことができる。

【００１９】請求項５に係る発明では、外部ＲＯＭの制
御データ及び制御プログラムをエミュレーションＲＡＭ
に書き込んだ後、制御用ＣＰＵは、アクセス時間が外部
ＲＯＭよりも短いエミュレーションＲＡＭにアクセスし
て、そのＲＡＭに書き込まれた制御プログラムに基づい
て制御対象を制御するので、制御の高速化をより図るこ
とができる。

【００２０】請求項６に係る発明では、電子制御ユニッ
ト側のエミュレーションＲＡＭに書き込まれたＲＯＭの
制御データをコントローラにより変更するときには、ま
ず、コントローラから、制御データを変更する変更コマ
ンドに先立ってＤＰＲＡＭのオプションエリアに所定の
コードが書き込まれる。次いで、制御用ＣＰＵが上記Ｄ
ＰＲＡＭのオプションエリアのコードを読み込んで該コ
ードに基づき制御データを書き換える。このようにコン
トローラからのＤＰＲＡＭへのデータの書込み、及び制
御用ＣＰＵのＤＰＲＡＭのデータの読取りをそれぞれオ
プションエリアで集中して行うことにより、その書込み
及び読取りが容易となり、制御用ＣＰＵの高速化に対応
して制御データの書換えを迅速に行うことができる。

【００２１】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。

【００２２】図１は本発明の実施例に係る電子制御ユニ
ットの調整装置又はモニタ装置としてのツールを示し、
このツールは制御対象の開発等の段階で使用されるもの
で、電子制御ユニット（ＥＣＵ）１と、中継手段として
の中継ボックス１３と、コントローラ２２とで構成され
ており、そのうち、電子制御ユニット１は制御対象に付
随して設けられるが、中継ボックス１３及びコントロー
ラ２２は電子制御ユニット１とは切り離して装備され
る。

【００２３】すなわち、図１において、電子制御ユニッ
ト１は制御対象としてエンジンの電子制御式燃料噴射装
置を制御するもので、この電子制御ユニット１にはエバ
ボード２が搭載され、このエバボード２には制御用ＣＰ
Ｕ３、プログラムＲＯＭ４、エミュレーションＲＡＭ
５、これらプログラムＲＯＭ４及びエミュレーションＲ
ＡＭ５の切換用のメモリ切換部６、ユニット側ＤＰＲＡ
Ｍ（デュアルポートＲＡＭ）７、及びエバボード２端部
に位置するコネクタとしての例えば１６ビットの中継端
子８が取り付けられている。また、電子制御ユニット１
には、図２に示すように、エバボード２とは別にＩ／Ｏ
（インプット／アウトプット）ボード４１が搭載され、
このＩ／Ｏボート４１には各種信号の入出力端子（図示
せず）、電流制限装置４２及び電圧変換器４３が取り付
けられている。

【００２４】上記制御用ＣＰＵ３は、本来のエンジン制
御（詳しくは燃料噴射制御）を行うとともに、その合間
に該本来のエンジン制御や他の制御よりも優先度の低い
最後の優先順位でツールのための信号処理を行うもので
ある。この制御用ＣＰＵ３には、図外のセンサ類により
検出されて刻々変化する制御に必要な変数を記憶するＲ
ＡＭ及びＲＯＭ（共に図示せず）が内蔵されている。

【００２５】プログラムＲＯＭ４は本発明でいうＲＯＭ
ないし外部ＲＯＭを構成するもので、上記制御用ＣＰＵ
３がエンジン制御を行うときに必要な制御プログラム、
及び各種の定数や係数等の基本となる所定の制御データ
を記憶する。一方、エミュレーションＲＡＭ５は、上記
プログラムＲＯＭ４の制御データを書き換えるために該
制御データを一時的に記憶し、また、制御の高速化を図
るために制御プログラムをも一時的に記憶するようにな
っている。これらプログラムＲＯＭ４及びエミュレーシ
ョンＲＡＭ５は制御用ＣＰＵ３に対しデータバス９及び
アドレスバス１０を介して接続されている。そして、メ
モリ切換部６は、切換手段として制御用ＣＰＵ３からの
コマンドにより上記プログラムＲＯＭ４及びエミュレー
ションＲＡＭ５を選択切換えするもので、このメモリ切
換部６からＲＯＭ選択信号をプログラムＲＯＭ４に出力
することで該プログラムＲＯＭ４を、またＲＡＭ選択信
号をエミュレーションＲＡＭ５に出力することで該エミ
ュレーションＲＡＭ５をそれぞれ選択するようになって
いる。

【００２６】さらに、上記ユニット側ＤＰＲＡＭ７は通
常のＲＡＭとは異なり、２つのポートを有していて各ポ
ートの双方向からアクセス可能なＲＡＭで、所定の容量
（例えば３２ｋバイト）を有する。その一方のポートは
上記データバス９及びアドレスバス１０を介して制御用
ＣＰＵ３に接続されている。ユニット側ＤＰＲＡＭ７の
他方のポートは、例えば１６ビットのバス１１を介して
上記中継端子８に接続されている。

【００２７】尚、上記エバボード２上のプログラムＲＯ
Ｍ４、エミュレーションＲＡＭ５、メモリ切換部６、Ｄ
ＰＲＡＭ７及び中継端子８は、制御対象の開発段階でプ
ログラムＲＯＭ４の制御データ（場合によっては制御プ
ログラムを含む）が確定するまで同エバボード２に設け
られるもので、このプログラムＲＯＭ４のデータが決定
された制御対象の量産品に対しては、これらプログラム
ＲＯＭ４等が搭載されていなくて制御用ＣＰＵ３のみが
搭載されたエバボードが電子制御ユニット１に装備さ
れ、確定した制御データ及び制御プログラムは、制御Ｃ
ＰＵ３の内部ＲＯＭに記憶される。

【００２８】上記中継ボックス１３には、そのボード端
部に配置されたパラレル通信用及びシリアル通信用の各
中継端子１４，１８と、通信用ＣＰＵ１６と、シリアル
レシーバ／ドライバ１７とが搭載されている。上記パラ
レル通信用の中継端子１４は例えば１６ビットのもの
で、上記電子制御ユニット１のエバボード２上の中継端
子８に例えば１６ビット（１６本）の比較的短い長さ
（例えば１０〜２０ｃｍ）のパラレル通信ケーブル１
２，１２，…を介して接続可能とされている。

【００２９】上記通信用ＣＰＵ１６は、パラレル通信デ
ータとシリアル通信データとを変換するもので、その一
方のポートは例えば１６ビットのバス１５を介して上記
パラレル通信用の中継端子１４に接続され、他方のポー
トは上記シリアルレシーバ／ドライバ１７を介してシリ
アル通信用の中継端子１８に接続されている。このシリ
アルレシーバ／ドライバ１７は通信用ＣＰＵ１６に付設
されるもので、通信用ＣＰＵ１６の入／出力データを後
述するシリアル通信ケーブル２０の規格に合致させるた
めのものである。また、上記シリアル通信用の中継端子
１８には１本のシリアル通信ケーブル２０の一端部が接
続可能とされ、このシリアル通信ケーブル２０の他端は
コントローラ２２に接続可能とされている。そして、中
継ボックス１３においては、コントローラ２２から例え
ば電流駆動型のシリアル通信データが電子制御ユニット
１に送信されたとき、通信用ＣＰＵ１６により、そのシ
リアル通信データをパラレル通信データに変換して電子
制御ユニット１のエバボード２上のユニット側ＤＰＲＡ
Ｍ７における所定のアドレスに書き込む一方、通信用Ｃ
ＰＵ１６により、電子制御ユニット１のＤＰＲＡＭ７の
所定のアドレス上のパラレル通信データを読み込んでそ
れをシリアル通信データに変換した後、コントローラ２
２に送信するようになされている。

【００３０】上記コントローラ２２はＩ／Ｆボックス
（インタフェースボックス）２３とそれに接続されたパ
ソコン３０とを含んでなる。パソコン３０は、データ解
析用（モニタ用）のＣＰＵ（図示せず）を内蔵したパソ
コン本体３１と、このパソコン本体３１に接続されたデ
ィスプレイ３３と、キーボード等の外部入力装置３２と
からなる。Ｉ／Ｆボックス２３には、上記中継ボックス
１３とシリアル通信を行うためのもので、そのボード端
部に配置されたシリアル通信用の中継端子２４と、通信
用ＣＰＵ２６と、シリアルレシーバ／ドライバ２５と、
Ｉ／Ｆボード側ＤＰＲＡＭ２７と、システムバス２８と
が搭載されている。上記シリアル通信用の中継端子２４
は、上記の如く、上記中継ボックス１３のシリアル通信
用中継端子１８にシリアル通信ケーブル２０を介して接
続可能とされている。このシリアル通信ケーブル２０
は、例えばデータを電流の大小に変換して送信する電流
駆動型のもので、そのケーブル長さは、例えば５〜６ｍ
とされて上記各パラレル通信ケーブル１２のケーブル長
よりも長く設定されている。

【００３１】上記通信用ＣＰＵ２６は、上記中継ボック
ス１３における通信用ＣＰＵ１６と同じもので、パラレ
ル通信データとシリアル通信データとを変換する。この
通信用ＣＰＵ２６の一方のポートは、該通信用ＣＰＵ２
６に付設される上記シリアルレシーバ／ドライバ２５を
介してシリアル通信用の中継端子２４に接続されてい
る。

【００３２】上記Ｉ／Ｆボード側ＤＰＲＡＭ２７は、上
記電子制御ユニット１におけるＤＰＲＡＭ７と同様に２
つのポートを有していて各ポートの双方向からアクセス
可能な所定の容量を持つＲＡＭからなり、その一方のポ
ートに上記通信用ＣＰＵ２６の他方のポートが接続さ
れ、ＤＰＲＡＭ２７の他方のポートはシステムバス２８
に接続されている。

【００３３】また、上記Ｉ／Ｆボックス２３のシステム
バス２８は上記パソコン３０に接続されており、このこ
とで、パソコン３０により電子制御ユニット１のプログ
ラムＲＯＭ４に記憶した制御データ（詳しくはエミュレ
ーションＲＡＭ５に書き込まれた制御データ）の書換え
のためのＲＯＭエミュレーションや電子制御ユニット１
の制御用ＣＰＵ３におけるＲＡＭの各種データのモニタ
（ＲＡＭモニタ）をコマンドしたとき、そのコマンドに
応じてＲＯＭエミュレーションやＲＡＭモニタを行うよ
うにしている。

【００３４】上記電子制御ユニット１におけるエバボー
ド２上の制御用ＣＰＵ３とパソコン３０とは、エバボー
ド２上のＤＰＲＡＭ７及び中継端子８と、中継ボックス
１３上のパラレル通信用中継端子１４、通信用ＣＰＵ１
６及びシリアル通信用中継端子１８と、Ｉ／Ｆボックス
２３のシリアル通信用中継端子２４、通信用ＣＰＵ２
６、ＤＰＲＡＭ２７及びシステムバス２８とを経由する
１チャンネルのインタラプト用ケーブル３５によって接
続されており、このインタラプト用ケーブル３５でイン
タラプトコマンドを送受信するようにしている。

【００３５】ここで、上記電子制御ユニット１、中継ボ
ックス１３及びコントローラ２２の電源系統を、図２を
参照して説明する。電子制御ユニット１のＩ／Ｏボード
４１上の入力端子等の電子部品に対しては、イグニッシ
ョンスイッチ４４のＯＮ時に電源４５から電流がＩ／Ｏ
ボード４１上に設けた電流制限装置４２及び電圧変換器
４３を介して供給され（この供給部分の電気回線は図中
仮想線で示す）、その電圧は５Ｖである。また、コント
ローラ２２及び中継ボックス１３に対しては、パソコン
３０の電源スイッチ４６のＯＮ時に電源４５から電流が
パソコン３０内に設けた電流制限装置４７及び電圧変換
器４８を介して供給され（この供給部分の電気回路は図
中実線で示す）、その電圧は５Ｖである。さらに、電子
制御ユニット１のエバボード２上の制御用ＣＰＵ３等の
電子部品に対しては、イグニッションスイッチ４４のＯ
Ｎ時にＩ／Ｏボード４１側から、パソコン３０の電源ス
イッチ４６のＯＮ時にコントローラ２２側からそれぞれ
電流が供給されるように設けられており、それらの電圧
はいずれも５Ｖである。尚、図２中、４９は電子制御ユ
ニット１のＩ／Ｏボード４１とエバボード２との間の配
線中に設けられたダイオードであって、コントローラ２
２側から電流がＩ／Ｏボード４１に流れるのを阻止する
ものである。また、５０は中継ボックス１３と電子制御
ユニット１との間の配線中に設けられたダイオードであ
って、電子制御ユニット１側から電流が中継ボックス１
３及びコントローラ２２に流れるのを阻止するものであ
る。

【００３６】また、上記各ＤＰＲＡＭ７，２７の構成に
ついて具体的に説明する。ＤＰＲＡＭ７，２７は、図３
に示すように、電子制御ユニット１に対するコマンド処
理に使用するコマンドブロックと、電子制御ユニット１
のＲＡＭモニタに使用するモニタブロックと、パソコン
３０からの割込み処理に使用するステータスブロックと
に割り当てられている。

【００３７】上記コマンドブロックにはコマンドエリ
ア、オプションエリア、データエリア及びステータスエ
リアが割り当てられている。コマンドエリアは、パソコ
ン３０側から電子制御ユニット１に対してコマンドコー
ドを書き込むためのエリアで、電子制御ユニット１側の
読込みエラーを防ぐために、パソコン３０側は同一のコ
ードを上位コード（Ｈ）及び下位コード（Ｌ）に書き込
む一方、電子制御ユニット１側はそれらを２度読みす
る。

【００３８】オプションエリアは、コマンドに対する補
助情報としてのオプション（アドレスやデータ数等）を
格納するエリアである。また、データエリアは、コマン
ドに対するデータ（ＲＯＭデータやモニタアドレス等）
を格納するエリアである。ステータスエリアは、電子制
御ユニット１側のコマンドを処理した後、その終了結果
やエラー等のステータスのコードを格納するものであ
る。

【００３９】モニタブロックにはモニタ設定エリア、モ
ニタアドレスエリア及びモニタデータエリアが割り当て
られている。モニタ設定エリアは、モニタをＯＮ／ＯＦ
Ｆするためのスイッチ及びチャンネル数を設定するモニ
タスイッチ／チャンネル数エリアと、電子制御ユニット
１側で予め設定された設定値をパソコン３０側から設定
する（電子制御ユニット１側でこのデータを読み込み、
モニタ周期及びトリガモードを変更する）モニタ周期／
トリガモードエリアと、モニタアドレス設定モードを指
定するアドレス設定モードスイッチエリアと、モニタの
アドレス設定モードスイッチが標準モードにあるときに
ページ数（上位アドレス）を格納するページエリアとか
らなる。

【００４０】モニタアドレスエリアは、チャンネル毎に
予備を含めて４バイトでモニタアドレスを指定する拡張
モードエリアと、モニタアドレスを３バイトで指定する
標準モードとからなる。モニタデータエリアは、モニタ
データを格納するエリアである。

【００４１】ステータスブロックは、ステータスエリア
及びインタラプトエリアが割り当てられている。ステー
タスエリアはステータスコードエリア、モニタステータ
スコードエリア、モニタステータスエリア、コマンドチ
ェック用カウンタ及びモニタチェック用カウンタからな
る。上記ステータスコードエリアは、コマンドで処理さ
れるステータスコード（リターンコード）を格納するも
ので、パソコン３０側はＤＰＲＡＭ７，２７からの割込
みを受けると、このコードで処理系を判別する。

【００４２】モニタステータスコードエリアは、モニタ
処理におけるモニタステータスコードを格納するエリア
で、パソコン３０側はＤＰＲＡＭ７，２７からの割込み
を受けると、このコードでモニタの処理系を判別する。
また、モニタステータスエリアは、モニタサービスルー
チン処理後のステータスを書き込むエリアである。

【００４３】コマンドチェック用カウンタは、パソコン
３０側でのインタラプト処理時に読み込まれるもので、
コマンドの通信エラー回数等のチェックを行うためと、
電子制御ユニット１からのモニタ系及びコマンド系のイ
ンタラプトとの時間差が僅かなときにパソコン３０側の
インタラプト処理の優先度を決定するための情報を表
す。そして、電子制御ユニット１側では後述するコマン
ドサービスルーチンが起動され、ステータスを返す毎に
カウンタがインクリメントされる。

【００４４】モニタチェック用カウンタも、パソコン３
０側でのインタラプト処理時に読み込まれるもので、モ
ニタのエラー等のチェックを行うためと、パソコン３０
側のインタラプト処理の優先度を決定するための情報を
表す。そして、電子制御ユニット１側の後述のモニタサ
ービスルーチンが起動される毎にカウンタがインクリメ
ントされる。

【００４５】一方、上記インタラプトエリアは、電子制
御ユニット１側のインタラプト信号を発生させるための
データが書き込まれるもので、電子制御ユニット１側の
コマンド、モニタの処理終了タイミングをパソコン３０
側に伝えるために使用される。つまり、このインタラプ
トエリアにデータが書き込まれると、ＤＰＲＡＭ７，２
７内でインタラプトフラグがセットされ、ＤＰＲＡＭ
７，２７からインタラプト信号が出力され、このインタ
ラプト信号は上記インタラプト用ケーブル３５によりパ
ソコン３０側に伝達される。このインタラプト信号を受
けたパソコン３０は、コマンド系かモニタ系の何れかの
処理を実行した後、インタラプトエリアを読み込む。こ
のとき、ＤＰＲＡＭ７，２７のインタラプト信号がリセ
ットされる。このインタラプトエリアは、コマンドイン
タラプト識別コードエリア、モニタインタラプト識別コ
ードエリア及びインタラプトコードエリアからなる。

【００４６】（制御データ及び制御プログラムの転送）
次に、上記電子制御ユニット１のエバボード２におい
て、制御用ＣＰＵ３の制御に基づいてプログラムＲＯＭ
４に記憶されている制御データ及び制御プログラムをエ
ミュレーションＲＡＭ５に転送する動作手順を、図４に
示すフローチャートに従って説明する。

【００４７】まず、ステップＲ1 でイグニッションスイ
ッチ４４がＯＮであるか否かを、ステップＲ2 でパソコ
ンの電源スイッチ４６がＯＮであるか否かをそれぞれ判
定する。つまり、電子制御ユニット１のエバボード２に
対して、電源４５から電流がＩ／Ｏボード４１又はコン
トローラ２を介して供給されているか否かを判定する。
そして、電流が供給されたときには直ちにステップＲ3
でプログラムＲＯＭ４に記憶されている制御データ及び
制御プログラムをエミュレーションＲＡＭ５に転送し該
ＲＡＭ５に書き込む。この転送の後イグニッションスイ
ッチ４４及びパソコンの電源スイッチ４６が共にＯＮさ
れたときには、制御用ＣＰＵ３は、後述するＲＯＭエミ
ュレーションの時を除いて上記エミュレーションＲＡＭ
５に対しアクセスし、それに書き込まれた制御データ及
び制御プログラムに基づいてエンジン制御をする。

【００４８】（ＲＯＭエミュレーション及びＲＡＭモニ
タの方法）続いて、上記電子制御ユニット１におけるプ
ログラムＲＯＭ４に記憶されている制御データをパソコ
ン３０側から書き換えるＲＯＭエミュレーションの方法
と、制御用ＣＰＵ３のＲＡＭに記憶されたデータをパソ
コン３０側でモニタするＲＡＭモニタの方法とについて
具体的に説明する。尚、パソコン３０の解析用ＣＰＵと
電子制御ユニット１の制御用ＣＰＵ３との間に２つのＤ
ＰＲＡＭ７，２７及び通信用ＣＰＵ１６，２６が接続さ
ているが、基本的には解析用ＣＰＵ及び制御用ＣＰＵ３
が各ＤＰＲＡＭ７，２７に対してアクセスやデータの書
込み、読込み等を行うようになっており、以下の説明で
は通信用ＣＰＵ１６，２６の動作を省略して説明してい
る。

【００４９】（ＲＯＭエミュレーション）このＲＯＭエ
ミュレーションを行うために、電子制御ユニット１の制
御用ＣＰＵ３内に具備されている通信用プログラムとし
てのコマンドサービスルーチンを使用し、このルーチン
は、制御用ＣＰＵ３で他の制御が全く行われないときに
一気に行われる。また、このエミュレーションＲＡＭ５
に対しＲＯＭデータを書き換えるときには、メモリ切換
部６により制御用ＣＰＵ３がプログラムＲＯＭ４に接続
されるよう切り換えられ、制御用ＣＰＵ３はプログラム
ＲＯＭ４の制御データ及び制御プログラムを基に本来の
エンジン制御を行うようになっている。

【００５０】上記コマンドサービスルーチンでは、図５
に示す如く以下の処理動作を行う。すなわち、最初のス
テップＳ１でＤＰＲＡＭ７，２７のコマンドブロックに
おけるコマンドエリアの上位のコマンドコード（Ｈ）
を、また次のステップＳ２で下位のコマンドコード
（Ｌ）をそれぞれ読み込み、ステップＳ３で両コマンド
コード（Ｈ），（Ｌ）同士が異なっているかどうかを判
定する（二重チェック）。この判定がＹＥＳのときに
は、ステップＳ５に進み、コマンドブロックのステータ
スエリアに所定のコードを書き込んだ後、ステップＳ１
０に進む。

【００５１】一方、ステップＳ３の判定がＮＯのときに
は、ステップＳ４においてコマンド判別処理を行い、ス
テップＳ６で判別結果に応じた各コマンドの処理を行っ
た後、ステップＳ７でエラーが発生したか否かを判定す
る。この判定がＹＥＳのときには、ステップＳ８で上記
ステップＳ５と同様に、コマンドブロックのステータス
エリアにエラーコードを書き込んだ後、また判定がＮＯ
のときには、ステップＳ９で、同ステータスエリアに所
定のコードを書き込んだ後、それぞれステップＳ１０に
進む。このステップＳ１０では、ステータスブロックの
ステータスエリアにおけるステータスコードエリアにコ
マンドコードの書込処理コマンドを書き込む。次のステ
ップＳ１１では、ステータスブロックのステータスエリ
アにおけるコマンドチェック用カウンタをインクリメン
トし、ステップＳ１２で、ステータスブロックのインタ
ラプトエリアにおけるコマンドインタラプト識別コード
エリアに所定コードを書き込み、最後のステップＳ１３
で、インタラプトエリアのインタラプトコードエリアに
所定コードを書き込んだ後、終了する。

【００５２】ＲＯＭエミュレーションは以下に説明する
処理順序で行われ、そのＤＰＲＡＭ７，２７に対する処
理順序を図６に番号で示す。また、ＲＯＭエミュレーシ
ョンのフローチャートを図７に示す。

【００５３】(1) まず、ツールのパソコン３０側から、
ＲＯＭデータ変更のコマンドに先立ち、変更しようとす
る変更アドレスやデータ数（何バイトのデータか）等、
データ書換えのためのオプションをＤＰＲＡＭ７，２７
のコマンドブロックにおけるオプションエリアに書き込
む（図７のステップＸ１）。

【００５４】(2) 次いで、パソコン３０側で、変更しよ
うとするＲＯＭデータをＤＰＲＡＭ７，２７のコマンド
ブロックにおけるデータエリアに書き込む（ステップＸ
２）。

【００５５】(3) パソコン３０側がＲＯＭデータの転送
変更コマンドをＤＰＲＡＭ７，２７のコマンドブロック
におけるコマンドエリアに書き込む（ステップＸ３）。

【００５６】(4) パソコン３０側からインタラプト用ケ
ーブル３５によりＤＰＲＡＭ７，２７のインタラプトコ
ードエリアに所定のコードを書き込んで、ＤＰＲＡＭ
７，２７から電子制御ユニット１の制御用ＣＰＵ３に割
込み指令を送った後、この割込み指令を受けた制御用Ｃ
ＰＵ３が上記ＤＰＲＡＭ７，２７のコマンドエリアのコ
マンドコードを読み込み、データ書換えのためのコマン
ドを認識する（ステップＸ４）。

【００５７】(5) 次いで、電子制御ユニット１の制御用
ＣＰＵ３が、上記ＤＰＲＡＭ７，２７のオプションを読
み込み、変更アドレスやデータ数等のオプションを得る
（ステップＸ５）。

【００５８】(6) 制御用ＣＰＵ３は、上記読み込んだオ
プションを基に上記ＤＰＲＡＭ７，２７のコマンドブロ
ックにおけるデータエリアのデータを読み込んで、それ
らをエミュレーションＲＡＭ５上の指定されたアドレス
のデータエリアに書き込み、ＲＯＭデータの書換えを行
う（ステップＸ６，Ｘ７）。このとき、制御用ＣＰＵ３
の現在の負荷（例えば電子制御ユニット１の制御対象が
エンジンである場合にはそのＲＡＭに格納されているエ
ンジン回転数等）を読み取り、制御用ＣＰＵ３の負荷か
ら変更可能なデータ数を読み込む。この制御用ＣＰＵ３
の負荷（エンジン回転数等）と変更可能なデータ数との
関係は図８に示すように制御用ＣＰＵ３の負荷が増大す
るほどデータ変更数が減少するように設定される。こう
することで、変更データ数が増大してもその電子制御ユ
ニット１での処理が遅れることはなくなる。

【００５９】(7) 制御用ＣＰＵ３は、上記(4) 〜(6) の
処理の終了後、ステータス（処理結果）をＤＰＲＡＭ
７，２７のコマンドブロックにおけるステータスエリア
に書き込む。このとき、例えば、正常な状態で終了した
ときと異常な状態で終了したとき（エラーコード）とで
各コードを変える（ステップＸ８）。

【００６０】(8) 制御用ＣＰＵ３がＤＰＲＡＭ７，２７
のステータスブロックにおけるステータスエリアのステ
ータスコードエリアにコマンドコードの書込処理コード
を書き込む。

【００６１】(9) 制御用ＣＰＵ３がＤＰＲＡＭ７，２７
のステータスブロックにおけるステータスエリアのコマ
ンドチェック用カウンタをインクリメントする。

【００６２】(10)制御用ＣＰＵ３は、パソコン３０側に
コマンドの終了を伝えるために、ＤＰＲＡＭ７，２７の
ステータスブロックにおけるインタラプトコードエリア
に所定のデータ値を書き込む。このことで、ＤＰＲＡＭ
７，２７からインタラプト信号がパソコン３０側に出力
される（ステップＸ９）。

【００６３】(11)パソコン３０側は、上記ＤＰＲＡＭ
７，２７からのインタラプト信号をインタラプト用ケー
ブル３５により受けた後、ＤＰＲＡＭ７，２７の上記コ
マンドチェック用カウンタ及びモニタチェック用カウン
タを読み込み、コマンド系又はモニタ系の何れの処理を
行うか判別する。

【００６４】(12)以下の処理(12)〜(15)は上記判別がコ
マンド系処理の場合であり、パソコン３０側がＤＰＲＡ
Ｍ７，２７のステータスブロックにおけるステータスエ
リアのステータスコードを読み込んでコマンド処理コー
ドを判別する。また、パソコン３０側の変更データ数Ｎ
ｔと電子制御ユニット１側の変更データＮｅとを比較
し、Ｎｔ＞Ｎｅになるまで電子制御ユニット１での変更
データ数から残りのデータ数及び先頭アドレスを求めた
後、今までの処理(1) 〜(9) を繰り返す（ステップＸ１
０〜Ｘ１３）。

【００６５】(13)パソコン３０側がコマンドブロックに
おけるステータスエリアのステータスを読み込んで正常
終了か異常終了かを判別する。

【００６６】(14)パソコン３０側がコマンドブロックに
おけるコマンドコードエリアに無処理コードを書き込
む。

【００６７】(15)最後に、パソコン３０側がステータス
ブロックにおけるインタラプトエリアのインタラプトコ
ードを読み込み、インタラプト信号をクリアする。

【００６８】このようなＲＯＭエミュレーションに対し
て、予めパソコン３０内の所定の記憶部（図示せず）に
ＲＯＭデータのアドレスに対応した、ラベル名、ラベル
タイプ、データ長、物理量変換式、有効格子数等のエミ
ュレーション情報が備えられている。

【００６９】このエミュレーション情報の詳細は表１に
例示するとおりである。

【表１】

【００７０】つまり、エミュレーション情報の種類はラ
ベルタイプで表され、このラベルタイプにより定数、テ
ーブル、マップ等を区別する。また、エミュレーション
情報にはラベル名が付けられ、また、定数のときにはア
ドレス番地が、またテーブルやマップのときには先頭ア
ドレスがそれぞれ示される。対象データの長さは、バイ
ト長やワード長等で表される。

【００７１】ＲＯＭエミュレーションの対象とする数値
は計算機上では１６進数が基本であるので、その数値を
意味のある物理量に変換するための物理量変換式が明示
される。この変換式におけるＬＳＢとは１ビット当たり
の基本物理量であり、ｏｆｓｅｔとは１６進数上で０に
相当する物理量を表している。従って、１６進数で例え
ば「４ａ００」というワード長の数値があり、「ＬＳＢ
＝０．１，ｏｆｓｅｔ＝１０」という物理量変換式で
は、対応する物理量は次のように計算される。

【００７２】 １６進から１０進への変換：４ａ００→１８９４４ 物理量の変換：１８９４４×０．１＋１０＝１９０４．４ また、テーブル、マップの１次元又は２次元の軸データ
範囲は有効格子数として表されている。

【００７３】そして、ＲＯＭエミュレーション時、作業
者からコントローラ２２のパソコン３０における入力装
置３２によりラベル名が入力されたとき、複数のエミュ
レーション情報の中から入力ラベル名に対応した情報を
検索して、その情報の定数、テーブル、マップの何れか
に応じて、パソコン３０のディスプレイ３３上でエミュ
レーション画面やカーソル位置を最適に設定するように
している。

【００７４】具体的には、図９はパソコン３０のディス
プレイ３３において表す、定数（表１に示す例ではラベ
ル名「ＫＥＥＮＧ」）に関するエミュレーション設定可
能領域画面を示し、エミュレーション画面の左端上端部
に対象とするアドレスを表示するようにし、カーソルＣ
を移動するとアドレスの自動移動を行わせるようになっ
ている。

【００７５】また、図１０はテーブル（表１に示す例で
はラベル名「ＴＤＥＮＧ」）の場合を例示し、その有効
格子数（図示例では１０）に応じてエミュレーション設
定可能領域を変更し、カーソルＣをテーブル先頭アドレ
スに移動させるようにしている。

【００７６】さらに、図１１はマップ（表１に示す例で
はラベル名「ＭＤＥＮＧ」）の場合を例示し、その有効
格子数（図示例では８×５）に応じてエミュレーション
設定可能領域を変更し、カーソルＣをマップ先頭アドレ
スに移動させる。このようにして、指定ラベルによるア
ドレスの自動検索、エミュレーションアドレスへの自動
移動やエミュレーション設定可能領域の自動調整を行う
ようにしている。

【００７７】尚、後述するＲＡＭモニタを行う場合で
も、以上の如きエミュレーション情報を利用して、ディ
スプレイ３３の画面上で表示させることができる。

【００７８】（ＲＡＭモニタ）このＲＡＭモニタを行う
ために、電子制御ユニット１の制御用ＣＰＵ３内に通信
用プログラムとしてのモニタサービスルーチンと、その
起動用ルーチンとが設けられている。モニタサービスル
ーチンでは、図１２に示す如く以下の処理動作を行う。

【００７９】すなわち、最初のステップＴ１でＤＰＲＡ
Ｍ７，２７のモニタブロックのモニタ設定エリアにおい
てモニタを開始又は停止するか否か（情報を送るかどう
か）を決定するためのモニタスイッチを読み込み、次の
ステップＴ２でモニタスイッチがＯＮかどうかを判定す
る。この判定がＮＯつまりモニタ停止状態のときにはそ
のまま終了するが、ＹＥＳのときには、ステップＴ３に
進んでモニタチャンネル数Ｎを設定し、次いで、ステッ
プＴ４において、チャンネル数Ｎのカウンタｎをｎ＝Ｎ
として設定し、ステップＴ５で、ｎチャンネル分の上
位、中位及び下位のモニタアドレスをＤＰＲＡＭ７，２
７のモニタアドレスエリアから読み込む。ステップＴ６
ではＤＰＲＡＭ７，２７のモニタデータエリアにｎチャ
ンネルの上位データを、またその後のステップＴ７では
ｎチャンネルの下位データをそれぞれ書き込み、ステッ
プＴ８でチャンネル数のカウンタｎをｎ−１に減算す
る。

【００８０】その後、ステップＴ９において、ｎチャン
ネルの全てが終了してｎ≦０となったかどうかを判定す
る。この判定がＮＯのときには、ステップＴ５に戻り、
ステップＴ５〜Ｔ８を繰り返す。従って、ステップＴ５
〜Ｔ９はチャンネル数ｎだけ繰り返される。

【００８１】そして、ｎチャンネル全部が終了してｎ≦
０となると、基本的なモニタ処理が終り、後処理に進
む。まず、ステップＴ１０において、ＤＰＲＡＭ７，２
７のステータスブロックにおけるステータスエリアのモ
ニタステータスエリアにモニタステータス（例えば正常
時はモニタチャンネル数で、異常時は所定のコード）を
書き込む。次いで、ステップＴ１１で、同ステータスエ
リアのモニタステータスコードエリアにモニタステータ
スコードを書き込み、ステップＴ１２では、同ステータ
スエリアのモニタチェック用カウンタをインクリメント
する。このことで、モニタ処理の実行を確認する。その
後、ステップＴ１３で、インタラプトエリアのモニタイ
ンタラプト識別コードエリアに所定コードを書き込み、
ステップＴ１４でインタラプトコードエリアに所定コー
ドを書き込んだ後、終了する。

【００８２】一方、モニタサービスルーチンの起動ルー
チンでは、図１３及び図１４に示すように以下の処理動
作を行う。図１３は時間同期処理を行う場合であり、ス
テップＵ１で通常制御処理を行う。次のステップＵ２で
モニタ処理のタイミングが来たかどうかを判定し、この
判定がＮＯのときにはそのまま、ＹＥＳのときにはステ
ップＵ３で上記モニタサービスルーチン（図１２参照）
を実行した後、それぞれステップＵ４に移行する。この
ステップＵ４では、コマンド処理タイミングが来たかど
うかを判定し、この判定がＮＯのときにはそのまま、ま
たＹＥＳのときにはステップＵ５で上記コマンドサービ
スルーチン（図５参照）を処理した後、それぞれ終了す
る。

【００８３】また、図１４は割込み処理開始を行う場合
を示し、ステップＶ１で通常制御処理を行う。次のステ
ップＶ２でモニタ処理のタイミングが来たかどうかを判
定し、この判定がＮＯのときにはそのまま、ＹＥＳのと
きにはステップＶ３で上記モニタサービスルーチン（図
１２参照）を実行した後、それぞれ終了する。

【００８４】ＲＡＭモニタは以下に説明する順序で行わ
れ、基本的に、パソコン３０の解析用ＣＰＵと電子制御
ユニット１の制御用ＣＰＵ３との間でデータの送受を確
認しながら進めるいわゆるソフトハンドシェイク方式で
ある。尚、そのＤＰＲＡＭ７，２７に対する処理順序を
図１５に番号で示す。

【００８５】(1) まず、パソコン３０側がモニタ周期デ
ータ／トリガ、アドレス設定モードスイッチ、ぺージ、
モニタアドレス、チャンネル数、モニタスイッチ等のモ
ニタコマンドを出力し、かつ、ＤＰＲＡＭ７，２７のコ
マンドブロックにおけるデータエリアに書き込む（モニ
タ条件設定ライト）。

【００８６】(2) 電子制御ユニット１の制御用ＣＰＵ３
は上記モニタコマンドを受けて、上記ＤＰＲＡＭ７，２
７のコマンドブロックにおけるデータエリアの値を読み
出す。

【００８７】(3) 制御用ＣＰＵ３は、ＤＰＲＡＭ７，２
７のモニタブロックにおいてコマンドに対応したモニタ
設定エリアに設定値を書き込む。

【００８８】(4) 制御用ＣＰＵ３がモニタサービスルー
チン起動プログラム（図１３又は図１４参照）にてＤＰ
ＲＡＭ７，２７からモニタ設定値を読み出し、モニタサ
ービスルーチン（図１２参照）を起動する。

【００８９】(5) 制御用ＣＰＵ３は上記モニタサービス
ルーチンにより、ＤＰＲＡＭ７，２７のモニタアドレス
エリア上でのモニタアドレスを読み込む。

【００９０】(6) 次いで、制御用ＣＰＵ３は、上記モニ
タアドレスに基づき、モニタデータをＤＰＲＡＭ７，２
７のモニタデータエリアにチャンネル数分だけ繰り返し
て書き込む。

【００９１】(7) 制御用ＣＰＵ３は、ＤＰＲＡＭ７，２
７のステータスブロックにおけるステータスエリアに所
定のステータス（例えば正常終了時にはモニタデータ送
出コード、異常終了時にはモニタデータエラーコード）
を書き込む。

【００９２】(8) 制御用ＣＰＵ３はＤＰＲＡＭ７，２７
のステータスブロックにおけるステータスエリアに次の
モニタステータスコードを書き込む。

【００９３】(9) 制御用ＣＰＵ３がＤＰＲＡＭ７，２７
のステータスブロックにおけるステータスエリアのモニ
タチェック用カウンタをインクリメントする。

【００９４】(10)制御用ＣＰＵ３は、パソコン３０側に
モニタ処理の終了を伝えるために、ＤＰＲＡＭ７，２７
のステータスブロックにおけるインタラプトコードエリ
アに所定のデータ値を書き込む。このことで、ＤＰＲＡ
Ｍ７，２７からインタラプト信号がパソコン３０側に出
力される。

【００９５】(11)パソコン３０側は、上記ＤＰＲＡＭ
７，２７からのインタラプト信号をインタラプト用ケー
ブル３５により受けた後、ＤＰＲＡＭ７，２７の上記コ
マンドチェック用カウンタ及びモニタチェック用カウン
タを読み込み、コマンド系又はモニタ系の何れの処理を
行うかを判別する。

【００９６】(12)パソコン３０側がＤＰＲＡＭ７，２７
のステータスブロックにおけるステータスエリアのステ
ータスコードを読み込んでモニタ処理コードを得る。

【００９７】(13)パソコン３０側がＤＰＲＡＭ７，２７
のステータスブロックにおけるステータスエリアのモニ
タステータスを読み込む。

【００９８】(14)パソコン３０側がコマンドブロックに
おけるステータスエリアの処理コードに基づいた処理
（モニタデータの獲得等）を行う。

【００９９】(15)最後に、パソコン３０側がステータス
ブロックにおけるインタラプトエリアのインタラプトコ
ードを読み込み、インタラプト信号をクリアする。以上
で１つのサンプリングを終了し、モニタスイッチがＯＦ
Ｆされるまで上記(4) 〜(15)の処理を繰り返す。

【０１００】以上のＲＯＭエミュレーション及びＲＡＭ
モニタの方法についてまとめると表２に示すようにな
る。

【０１０１】

【表２】

【０１０２】（割込み処理の優先度の決定）電子制御ユ
ニット１の制御用ＣＰＵ３において、割込み処理を行う
場合（図１４参照）、上記コマンドサービスルーチン
（図５参照）とモニタサービスルーチン（図１２参照）
とは非同期で動作しているので、各々のインタラプト信
号がパソコン３０側のインタラプト処理時間内に発生す
ると、パソコン３０側のインタラプト処理が間に合わな
くなり、エラーが発生して、特にモニタデータの取りこ
ぼしが懸念される。このため、電子制御ユニット１の制
御用ＣＰＵ３からインタラプト信号（この実施例ではＬ
ｏレベル）が発生したときのパソコン３０側での処理動
作を図１６により説明する（ＲＯＭエミュレーションの
処理順序(11)及びＲＡＭモニタの処理順序(11)参照）。

【０１０３】(1) まず、ＤＰＲＡＭ７，２７からインタ
ラプト用ケーブル３５によりインタラプト信号を受け取
ると、ＤＰＲＡＭ７，２７のステータスブロックにおけ
るステータスエリアのコマンドチェック用カウンタの値
を読み込み、前回の同カウンタ値と比較する。

【０１０４】(2) また、同ステータスエリアのモニタチ
ェック用カウンタの値を読み込み、前回の同カウンタ値
と比較する。

【０１０５】(3) 上記コマンド系又はモニタ系の何れの
カウンタ値が更新されているかをチェックし、更新され
ている側の割込み処理を開始する。

【０１０６】(4) コマンド又はモニタ双方のカウンタ値
が更新されている場合には、モニタ系の割込み処理を優
先して行い、コマンド系のインタラプト処理は行わな
い。

【０１０７】具体的には、図１６（ａ）の状態ではコマ
ンドチェックカウンタのみが更新されているので、コマ
ンド系の割込み処理を、また図１６（ｂ）の状態ではモ
ニタチェックカウンタのみが更新されているので、モニ
タ系の割込み処理をそれぞれ行う。図１６（ｃ）の状態
ではコマンドチェックカウンタ及びモニタチェックカウ
ンタの双方が更新されているので、モニタ系の割込み処
理のみを行い、コマンド系の処理は行わない。尚、この
未処理のコマンド系の処理は、モニタ系の割込み処理の
終了後に行う。

【０１０８】（ツールの故障診断）この実施例におい
て、パソコン３０側からのツールの故障を診断するとき
（必要に応じて適宜行われる）の処理動作について図１
７により説明する。

【０１０９】図１７に示すフローチャートにおいて、ま
ず、ステップＷ１で装置全体の診断を行い、ステップＷ
２で故障があるか否かを判定する。具体的には、コント
ローラ２２のパソコン３０を起点に中継ボックス１３を
介して電子制御ユニット１へＤＰＲＡＭ７，２７の容量
分の全アドレスに対応するデータを送信する。このデー
タを受けた電子制御ユニット１は同じ受信データをパソ
コン３０に送信し、パソコン３０は中継ボックス１３を
介してデータを受信する。そして、パソコン３０におい
て送信データと受信データとを比較し、両データの内容
が異なっているときには故障と判定する。

【０１１０】ステップＷ２の判定がＮＯのときには、ス
テップＷ１３で正常と判定して後に終了するが、ＹＥＳ
のときには以下のステップＷ３〜Ｗ１２で故障箇所を特
定する。すなわち、ステップＷ３でパソコン３０とＩ／
Ｆボックス２３のＤＰＲＡＭ２７との間の故障診断を行
い、ステップＷ４で故障があるかどうかを判定する。具
体的には、パソコン３０がＤＰＲＡＭ２７の全アドレス
に対して診断データ（全ビットを確認できる値）を書き
込んだ後、そのＤＰＲＡＭ２７の値を読み込み、書込み
値と比較する。そして、両値が異なるときに、パソコン
３０とＩ／Ｆボックス２３のＤＰＲＡＭ２７との間が故
障している状態（ＤＰＲＡＭ２７への書込み不良や接触
不良）と判定する。

【０１１１】ステップＷ４の判定がＹＥＳのときには、
ステップＷ１４で故障判定として、そのコードをパソコ
ン３０に送った後に終了するが、ＮＯのときには、ステ
ップＷ５で上記Ｉ／Ｆボックス２３のＤＰＲＡＭ２７と
同ボックス２３の通信用ＣＰＵ２６との間の故障診断を
ハンドシェーク方式により行い、ステップＷ６で故障が
あるかどうかを判定する。その具体的動作は図１８に示
すとおりであり、パソコン３０側を図１８（ａ）に、通
信用ＣＰＵ２６を図１８（ｂ）にそれぞれ示している。
まず、パソコン３０では、図１８（ａ）に示す如く、ス
テップＷ５１で通信用ＣＰＵ２６に対し診断コマンドを
送出して、Ｉ／Ｆボックス２３に対して診断命令を行
う。次いで、ステップＷ５２においてＩ／Ｆボックス２
３の通信用ＣＰＵ２６からの送信信号（ステップＷ５６
参照）の有無を一定時間だけ待ち、信号がないときには
ステップＷ５５に進んで通信用ＣＰＵ２６の故障と判定
する。通信用ＣＰＵ２６からの送信信号があるときに
は、ステップＷ５３に進み、Ｉ／Ｆボックス２３の通信
用ＣＰＵ２６からの終了コマンド（ステップＷ５８参
照）の有無を一定時間だけ待ち、信号がないときにはス
テップＷ５５に進んで故障と判定する。一方、通信用Ｃ
ＰＵ２６からの終了コマンドがあると、ステップＷ５４
に進み、Ｉ／Ｆボックス２３から送られた判定データを
基に通信用ＣＰＵ２６の故障を判定し、この判定がＮＯ
のときには、ステップＷ５５に進んで故障と判定して、
そのコードをパソコン３０に送る一方、ＹＥＳのときに
は終了する。

【０１１２】これに対し、図１８（ｂ）に示すように、
Ｉ／Ｆボックス２３の通信用ＣＰＵ２６では、最初のス
テップＷ５６でパソコン３０から送信された信号（ステ
ップＷ５１参照）の受信確認信号をパソコン３０に送信
する診断コマンドの返答を行った後、ステップＷ５７に
おいて、図１７のステップＷ３の方法により故障診断を
開始し、次のステップＷ５８で、終了コマンド、判定デ
ータをパソコン３０に送信し、しかる後に終了する。

【０１１３】このようにしてＩ／Ｆボックス２３のＤＰ
ＲＡＭ２７と通信用ＣＰＵ２６との間の故障診断を行っ
た後は図１７のステップＷ７に進み、Ｉ／Ｆボックス２
３の通信用ＣＰＵ２６と中継ボックス１３の通信用ＣＰ
Ｕ１６との間のシリアル通信ケーブル２０を含む範囲の
故障診断を行い、ステップＷ８で故障があるかどうかを
判定する。具体的には、上記ステップＷ５，Ｗ６（図１
８参照）と同様に、双方の通信用ＣＰＵ１６，２６で通
信を毎回確認しながら行うハンドシェーク方式で行う。
中継ボックス１３の通信用ＣＰＵ１６内のＲＡＭ（図示
せず）については、図１７に示すステップＷ３と同様に
して全アドレス領域を検査する一方、ＲＯＭ（図示せ
ず）については、通信エラーとして検査する。

【０１１４】上記ステップＷ８の判定がＹＥＳのときに
は、ステップＷ１４に進んで故障判定を行う一方、判定
がＮＯのときにはステップＷ９に進み、今度は中継ボッ
クス１３の通信用ＣＰＵ１６と電子制御ユニット１のエ
バボード２におけるＤＰＲＡＭ７との間のパラレル通信
ケーブル１２，１２，…を含む範囲の故障診断を行い、
ステップＷ１０で故障があるか否かを判定する。具体的
には、上記ステップＷ７と同様に行い、また、ＤＰＲＡ
Ｍ７の診断はステップＷ３と同様に行う。このときの診
断は中継ボックス１３の通信用ＣＰＵ１６であり、ＤＰ
ＲＡＭ７の診断用データは同通信用ＣＰＵ１６が持って
いる。

【０１１５】ステップＷ１０の判定がＹＥＳのときには
上記ステップＷ１４に進むが、ＮＯのときにはステップ
Ｗ１１に進み、電子制御ユニット１におけるＤＰＲＡＭ
７と制御用ＣＰＵ３との間の故障診断を行い、ステップ
Ｗ１２で故障があるか否かを判定する。この判定は、上
記ステップＷ７と同様に行い、また、ＤＰＲＡＭ７の診
断はステップＷ３と同様に行う。このときの診断はエバ
ボード２上の制御用ＣＰＵ３であり、ＤＰＲＡＭ７の診
断用データは同制御用ＣＰＵ３が持つ。

【０１１６】また、ステップＷ１１，Ｗ１２の診断によ
り、制御用ＣＰＵ３とＤＰＲＡＭ７との間のみならず、
制御用ＣＰＵ３とエミュレーションＲＡＭ５との間の故
障診断を行う。また、制御用ＣＰＵ３によるメモリ切換
部６の切換えにより、該メモリ切換部６の故障チェック
も可能である。

【０１１７】上記ステップＷ１２の判定がＹＥＳのとき
には上記ステップＷ１４に、またＮＯのときにはステッ
プＷ１３にそれぞれ進み、しかる後に終了する。

【０１１８】（実施例の処理動作）次に、上記実施例の
処理動作について説明すると、コントローラ２２のパソ
コン３０により電子制御ユニット１のプログラムＲＯＭ
４の制御データを書き換えるＲＯＭエミュレーション、
又は制御用ＣＰＵ３に内蔵されたＲＡＭのデータをパソ
コン３０でモニタするＲＡＭモニタを行う際の基本的な
動作は次のようになる。

【０１１９】まず、パソコン３０のディスプレイ３３の
画面上で各種コマンドを表示しておき、これらのデータ
を書き換えた後、パソコン３０の解析用（モニタ用）Ｃ
ＰＵによりインタラプト信号を発生させて、その解析用
ＣＰＵから電子制御ユニット１に所定のコマンドを送信
する。つまり、解析用ＣＰＵがＩ／Ｆボックス２３のＤ
ＰＲＡＭ２７に一方のポートからアクセスしてその所定
のコマンド領域にコマンドコードが書き込まれ、最後に
ＤＰＲＡＭ２７のインタラプトコードに所定のデータが
入ると、そのＤＰＲＡＭ２７からインタラプト信号が発
生し、そのインタラプト信号はインタラプト用ケーブル
３５を介してＩ／Ｆボックス２３及び中継ボックス１３
の通信用ＣＰＵ２６，１６に伝達される。このインタラ
プト信号を受けた通信用ＣＰＵ２６，１６は上記Ｉ／Ｆ
ボックス２３のＤＰＲＡＭ２７に他方のポートからアク
セスしてそのコマンドコードのエリアを読み出し、その
データをそのまま電子制御ユニット１のエバボード２に
おけるＤＰＲＡＭ７のコマンドエリアに書き込む。上記
と同様にして、最後にこのＤＰＲＡＭ７のインタラプト
コードに所定のデータが入り、このことでＤＰＲＡＭ７
からインタラプト信号が発生して制御用ＣＰＵ３に割込
み指令をかける。このインタラプト信号を受けた制御用
ＣＰＵ３は、所定の時期に上記ＤＰＲＡＭ７にアクセス
して上記書き込まれたコマンドコードを読み込んでコマ
ンドの種類を認識しておき、その本来のエンジン制御が
行われない時期に、認識したコマンドを実行する。

【０１２０】一方、上記のコマンドの実行後、制御用Ｃ
ＰＵ３はＤＰＲＡＭ７に再度アクセスしてそのコマンド
コードに書き込み、そのインタラプトコードへのデータ
の書込みによってＤＰＲＡＭ７からインタラプト信号を
発生させる。このインタラプト信号はインタラプト用ケ
ーブル３５を経て通信用ＣＰＵ１６，２６に送信され、
この通信用ＣＰＵ１６，２６によりＩ／Ｆボックス２３
のＤＰＲＡＭ２７のエリアに書き込む。以後、パソコン
３０の解析用ＣＰＵのＤＰＲＡＭ２７へのアクセスによ
り、上記とは逆のルートでコマンドの実行結果がパソコ
ン３０に伝達され、このことで電子制御ユニット１がコ
マンドを受け付けたことがパソコン３０側で識別され
る。

【０１２１】（実施例の作用効果）そして、この実施例
では、以下の作用効果を奏することができる。

【０１２２】上記電子制御ユニット１及びＩ／Ｆボック
ス２３のＤＰＲＡＭ７，２７間でデータをやり取りする
場合、ＤＰＲＡＭ７，２７のデータは通信用ＣＰＵ１
６，２６によりパラレル信号からシリアル信号に、また
その逆にシリアル信号からパラレル信号に変換される。
つまり、例えば電子制御ユニット１のＲＯＭエミュレー
ション等のために、パソコン３０から電子制御ユニット
１にアクセスするときには、パソコン３０からの信号は
Ｉ／Ｆボックス２３の通信用ＣＰＵ２６によりシリアル
信号に変換された後、シリアル通信ケーブル２０を経て
中継ボックス１３の通信用ＣＰＵ１６にアクセスされ、
この通信用ＣＰＵ１６で元のパラレル信号に戻された後
にパラレル通信ケーブル１２，１２，…を経て電子制御
ユニット１のＤＰＲＡＭ７にアクセスされる。一方、逆
に、電子制御ユニット１のＤＰＲＡＭ７からの信号はパ
ラレル通信ケーブル１２，１２，…を経て中継ボックス
１３の通信用ＣＰＵ１６にアクセスされ、その通信用Ｃ
ＰＵ１６でシリアル信号に変換された後、この中継ボッ
クス１３からシリアル通信ケーブル２０を経てＩ／Ｆボ
ックス２３の通信用ＣＰＵ２６に伝達され、そこで元の
パラレル信号に戻された後、パソコン３０にアクセスさ
れる。

【０１２３】このとき、上記中継ボックス１３とコント
ローラ２２のＩ／Ｆボックス２３との間はシリアル通信
ケーブル２０を含むシリアル通信部により、また中継ボ
ックス１３と電子制御ユニット１のエバボード２との間
はパラレル通信ケーブル１２，１２，…を含むパラレル
通信部によりそれぞれ接続されているので、このシリア
ル通信部で接続した部分では、パラレル通信部による接
続部分に比べ線間同士の影響によるノイズや外部からの
ノイズが乗り難くなり、その分、全体として装置の耐ノ
イズ性を向上させることができる。

【０１２４】しかも、上記シリアル通信部のシリアル通
信ケーブル２０の長さがパラレル通信部の各パラレル通
信ケーブル１２の長さよりも長いので、外部ノイズの乗
り難い部分は長くなる一方、ノイズの乗り易い部分は短
くなり、ツールの耐ノイズ性をさらに向上させることが
できる。

【０１２５】また、電子制御ユニット１の制御用ＣＰＵ
３では、それを高速化するために、ＲＯＭエミュレーシ
ョンのためのプログラムを設ける必要がなく、それとは
別に中継ボックス１３及びコントローラ２２のプログラ
ムを変えるだけで済み、よって、電子制御ユニット１を
その制御用ＣＰＵ３の負荷を下げつつ高速化することが
できる。

【０１２６】しかも、電子制御ユニット１内にＤＰＲＡ
Ｍ７が設けられていて、このＤＰＲＡＭ７を介して電子
制御ユニット１の制御用ＣＰＵ３と中継ボックス１３の
通信用ＣＰＵ１６との間の通信が行われるので、この中
継ボックス１３の通信用ＣＰＵ１６から電子制御ユニッ
ト１の制御用ＣＰＵ３には直接にアクセスされず、この
通信用ＣＰＵ１６はＤＰＲＡＭ７にアクセスされるよう
になり、制御用ＣＰＵ３は本来のエンジン制御を行わな
いとき等に必要に応じてＤＰＲＡＭ７にアクセスしてＲ
ＯＭエミュレーションやＲＡＭモニタを行えばよく、そ
の分、制御用ＣＰＵ３の制御負荷を軽減して電子制御ユ
ニット１の制御性を高めることができ、その高速化を良
好に図ることができる。

【０１２７】尚、上記とは逆に、中継ボックス１３とコ
ントローラ２２との間はパラレル通信部により、また中
継ボックス１３と電子制御ユニット１との間はシリアル
通信部によりそれぞれ接続するようにしても同様の作用
効果を奏することが可能である。しかし、通信用ＣＰＵ
１６が電子制御ユニット１に必要となり、電子制御ユニ
ット１自体のコストが増加する。そして、この実施例で
は、上記のように中継ボックス１３とＩ／Ｆボックス２
３との間はシリアル通信部により、また中継ボックス１
３と電子制御ユニット１との間はパラレル通信部により
それぞれ接続することで、コストアップを招くことな
く、上記の効果が得られる。

【０１２８】さらに、パソコン３０のデータ解析用ＣＰ
Ｕと電子制御ユニット１の制御用ＣＰＵ３との間には１
対のＤＰＲＡＭ７，２７及び通信用ＣＰＵ１６，２６が
接続されているので、上記ツールの故障診断の処理動作
で説明したように、これら接続されたＤＰＲＡＭ７，２
７、通信用ＣＰＵ１６，２６、制御用ＣＰＵ３及びデー
タ解析用ＣＰＵ間のデータのやり取りを監視すればよ
く、データの授受が不良の部分を見ることで故障箇所を
明確に特定することができる。つまり、ツールの耐ノイ
ズ性及び電子制御ユニット１の高速化を図りながら、装
置の故障箇所を明確にして、メンテナンス性や作業効率
の向上を図ることができる。

【０１２９】また、上記電子制御ユニット１に、制御用
ＣＰＵ３とアクセス可能なエミュレーションＲＡＭ５が
設けられているので、制御用ＣＰＵ３は、上記の如く、
本来のエンジン制御の不要なときにエミュレーションＲ
ＡＭ５にアクセスしてその制御データを書き換えるＲＯ
Ｍエミュレーションを行えばよく、そのアクセス時間を
短くでき、制御用ＣＰＵ３を高速化しても、エミュレー
ションＲＡＭ５に対するアクセス時間の問題がなくなっ
て適確にアクセスすることができる。このため、ツール
側では、制御用ＣＰＵ３の高速化が行われても、元のま
までＲＯＭエミュレーションが行え、制御データ的にみ
てツールを長く使用することができる。また、制御用Ｃ
ＰＵ３の制御負荷をさらに軽減してその一層の高速化を
図ることができる。

【０１３０】また、エミュレーションＲＡＭ５が制御用
ＣＰＵ３と一体的に電子制御ユニット１に設けられてい
るので、そのエミュレーションＲＡＭ５を制御用ＣＰＵ
３の制御速度に対応したものとすることで、制御用ＣＰ
Ｕ３本来のエンジン制御が妨げられず、制御用ＣＰＵ３
の高速化を容易に達成することができる。

【０１３１】さらに、ユニット側ＤＰＲＡＭ７が電子制
御ユニット１内に設けられているので、ＲＯＭエミュレ
ーション時に外部ノイズの影響を受け難くなり、耐ノイ
ズ性を向上させることができる。

【０１３２】また、上記ＲＯＭエミュレーション時にエ
ミュレーションＲＡＭ５の制御データを変更するときに
は、その間、一旦メモリ切換部６により制御用ＣＰＵ３
がエミュレーションＲＡＭ５からプログラムＲＯＭ４に
接続され、このプログラムＲＯＭ４の制御データ及び制
御プログラムに基づいて制御用ＣＰＵ３の制御対象に対
する本来のエンジン制御が行われる。従って、エンジン
がエミュレーションＲＡＭ５の変更途中の不確定な制御
データに基づいて制御されることはなく、ＲＯＭエミュ
レーション状態でも適正な制御を行うことができる。

【０１３３】また、同ＲＯＭエミュレーション時、エミ
ュレーションＲＡＭ５の制御データを変更する変更コマ
ンドに先立ってＤＰＲＡＭ７，２７のオプションエリア
に所定のコードが書き込まれ、次いで、制御用ＣＰＵ３
が上記ＤＰＲＡＭ７，２７のオプションエリアのコード
を読み込んで該コードに基づき制御データを書き換える
ので、パソコン３０からのＤＰＲＡＭ７，２７へのデー
タの書込み、及び制御用ＣＰＵ３のＤＰＲＡＭ７，２７
のデータの読取りを集中して行うことができ、その書込
み及び読取りが容易となって、制御データの書換えを迅
速に行うことができる。

【０１３４】さらに、電子制御ユニット１のエバボード
２上の制御用ＣＰＵ３及びその他の電子部品に対しては
コントローラ２２側からも電流が供給される電気回路構
成になっていて、イグニッションスイッチ４４及びパソ
コン３０の電源スイッチ４６の少なくとも一方がＯＮ位
置に操作されて電子制御ユニット１のエバボード２上の
制御用ＣＰＵ３等に電流が供給されたときには、直ちに
制御用ＣＰＵ３の制御に基づいてプログラムＲＯＭ４に
記憶されている制御データ及び制御プログラムが共にエ
ミュレーションＲＡＭ５に転送されて書き込まれ、その
書込みの後は、ＲＯＭエミュレーション時を除いて制御
用ＣＰＵ３が該エミュレーションＲＡＭ５にアクセスし
てその制御プログラム及び制御データに基づいて本来の
エンジン制御をする。ここで、制御用ＣＰＵ３のエミュ
レーションＲＡＭ５に対するアクセス時間は、制御用Ｃ
ＰＵ３の外部ＲＯＭであるプログラムＲＯＭ４に対する
アクセス時間よりも短くて済むため、実施例の如く制御
データのみならず制御プログラムをもプログラムＲＯＭ
４からエミュレーションＲＡＭ５に転送し該ＲＡＭ５に
アクセスすると、アクセス時間を短縮して制御の高速化
をより図ることができる。

【０１３５】一方、ＲＯＭエミュレーション時やＲＡＭ
モニタ時、制御用ＣＰＵ３によりそのデータがＤＰＲＡ
Ｍ７，２７のデータエリアに書き込まれた後、ＤＰＲＡ
Ｍ７，２７のチェック用データが更新され、次いで、Ｄ
ＰＲＡＭ７，２７にインタラプトコードが書き込まれ、
ＤＰＲＡＭ７，２７からパソコン３０側の解析用ＣＰＵ
にインタラプト信号が送られたとき、このインタラプト
信号を受けた解析用ＣＰＵによりＤＰＲＡＭ７，２７の
コマンドチェック用データ及びモニタチェック用データ
の各更新データが読み込まれてコマンド系又はモニタ系
の何れの処理を行うかが判定される。しかる後に、解析
用ＣＰＵによりＤＰＲＡＭ７，２７の処理データが読み
込まれる。具体的には、上記制御用ＣＰＵ３により、Ｄ
ＰＲＡＭ７，２７の各チェック用データとしてコマンド
用カウンタ又はモニタチェック用カウンタがインクリメ
ントされ、一方、インタラプト信号を受けた解析用ＣＰ
Ｕにより、上記ＤＰＲＡＭ７，２７の各チェック用カウ
ンタに基づいてコマンド系又はモニタ系の何れの処理を
行うかが判定される。

【０１３６】このような制御用ＣＰＵ３によるＤＰＲＡ
Ｍ７，２７の各チェック用データの更新、及び解析用Ｃ
ＰＵによる同チェック用データの更新データの読込みに
よりインタラプトに伴う処理をソフト的に判断すること
で、ＤＰＲＡＭ７，２７と各ＣＰＵとの間のインタラプ
ト用の回路が１チャンネルで済み、その分、回路構成を
簡単にしてコストダウン化を図ることができる。しか
も、この両チェックカウンタの値の増加を基に何れの処
理を行うべきかを判定することで、両処理の識別をプロ
グラム上で容易に行うことができる。

【０１３７】尚、インタラプト信号に基づくＤＰＲＡＭ
７，２７のチェック用データがコマンド系及びモニタ系
の双方の処理を行うことと判定されたとき、モニタ系の
処理が優先して行われる。このことで、コマンド系の処
理を優先した場合のようにモニタデータの時系列的な抜
けが生じることはなく、刻々変化するＲＡＭデータを洩
れなくモニタして解析上のずれのないデータを得ること
ができる。

【０１３８】また、上記ＤＰＲＡＭ７，２７についてみ
ると、ＤＰＲＡＭ７，２７が、少なくともコマンドブロ
ック、モニタブロック及びステータスブロックに分けら
れているので、予めコードの書込み及び読出しのブロッ
クが決定されているので、それらの処理を容易に行うこ
とができる。

【０１３９】また、コマンドブロックがコマンドエリ
ア、オプションエリア、データエリア及びステータスエ
リアに分けられ、モニタブロックがモニタ設定エリア、
モニタアドレスエリア及びモニタデータエリアに分けら
れ、さらにステータスブロックがステータスエリア及び
インタラプトエリアに分けられているので、上記と同様
に、コードの書込み及び読出し処理を容易に行うことが
できる。

【０１４０】さらに、パソコン３０内の記憶部に、予
め、電子制御ユニット１のＲＯＭ又はＲＡＭの各データ
のアドレスに対応したエミュレーション情報が記憶され
ているので、上記したＲＯＭエミュレーション時又はＲ
ＡＭモニタ時に、パソコン３０に外部入力装置３２から
ラベル名が入力されたとき、上記記憶部のエミュレーシ
ョン情報に基づいて、上記入力ラベル名に対応するアド
レスのデータがパソコン３０のディスプレイ３３に表示
される。すなわち、パソコン３０にラベル名が入力され
たとき、パソコン３０により、その入力ラベル名に対応
するアドレスのデータが１６進から１０進に変換され、
かつ物理量変換ファイルの変換式から物理量に変換され
る。しかる後、図９〜図１１に示すように、ディスプレ
イ３３に表示される縦横の有効格子数が該入力ラベル名
に対応して調整される。そして、ＲＯＭエミュレーショ
ン時には、このディスプレイ３３に表示されたデータに
基づいてエミュレーションＲＡＭ５のデータを書換変更
すればよい。従って、こうしたエミュレーション情報を
パソコン３０側に持たせることで、データのアドレス検
索やアドレス移動等を容易に行うことができる。

【０１４１】また、ディスプレイ３３に表示される縦横
の有効格子数が該入力ラベル名に対応して調整されるの
で、例えば仕様書の様式に対応した表示形態がディスプ
レイ３３上で得られ、仕様書レベルとマッチングした画
面表示により見易くなり、作業効率をさらに向上させる
ことができる。

【０１４２】さらに、パソコン３０に入力された入力ラ
ベル名に対応するアドレスのデータが１６進から１０進
に変換され、かつ物理量変換ファイルの変換式から物理
量に変換された後にディスプレイ３３に表示されるの
で、意味のある実際の物理量がディスプレイ３３に表示
されることとなり、作業効率の向上により有利となる。

【０１４３】

【発明の効果】以上説明したように、請求項１に係る発
明における電子制御ユニットの調整装置によれば、電子
制御式の燃料噴射エンジンやトランスミッション等の制
御対象を制御する電子制御ユニットのＲＯＭデータを外
部からコントローラによりアクセスして変更調整する場
合において、ＲＯＭデータをエミュレーションするエミ
ュレーションＲＡＭを電子制御ユニットに設けたことに
より、制御用ＣＰＵによるＲＯＭエミュレーション時、
制御用ＣＰＵのエミュレーションＲＡＭに対するアクセ
ス時間を短くして適確にアクセスでき、制御ＣＰＵを高
速化しながら、制御データ的にみた調整装置の長期使用
化を図ることができるとともに、エミュレーションＲＡ
Ｍを制御用ＣＰＵの制御速度に対応したものとして、制
御用ＣＰＵの高速化を容易に達成することができる。

【０１４４】請求項２に係る発明によれば、エミュレー
ションＲＡＭを制御用ＣＰＵによりアクセス可能とし、
この制御用ＣＰＵとコントローラとをＤＰＲＡＭを介し
て接続し、コントローラからのＲＯＭエミュレーション
のコマンドをＤＰＲＡＭで受けて、制御用ＣＰＵは本来
の制御が暇なときにＤＰＲＡＭのコマンドを読み込んで
ＲＯＭエミュレーションを行えばよく、制御用ＣＰＵの
制御のさらに高速化を図ることができる。

【０１４５】請求項３に係る発明によれば、上記ＤＰＲ
ＡＭを電子制御ユニットに設けたことにより、ＲＯＭエ
ミュレーション時に外部ノイズの影響を受け難くして、
耐ノイズ性の向上を図ることができる。

【０１４６】請求項４に係る発明によれば、電子制御ユ
ニットに、ＲＯＭとして制御用ＣＰＵに接続可能な外部
ＲＯＭと、該外部ＲＯＭ及びエミュレーションＲＡＭを
選択的に切り換えて制御用ＣＰＵに接続させる切換手段
とを設けて、制御ＣＰＵは、エミュレーションＲＡＭの
制御データの変更時に外部ＲＯＭの制御データに基づい
て制御対象を制御するように構成したことにより、制御
用ＣＰＵがエミュレーションＲＡＭの変更途中の不確定
な制御データに基づいて制御対象を制御するのを防い
で、ＲＯＭエミュレーション時の適正な制御を行うこと
ができる。

【０１４７】請求項５に係る発明によれば、外部ＲＯＭ
の制御データ及び制御プログラムをエミュレーションＲ
ＡＭに書き込んだ後、制御用ＣＰＵが該ＲＡＭにアクセ
スして制御対象を制御するので、制御の高速化をより一
層図ることができる。

【０１４８】請求項６に係る発明によれば、電子制御ユ
ニットのＲＯＭデータをコントローラから変更調整する
方法において、エミュレーションＲＡＭの制御データを
変更する変更コマンドに先立ってＤＰＲＡＭのオプショ
ンエリアに所定のコードを書き込んだ後、制御用ＣＰＵ
に上記ＤＰＲＡＭのオプションエリアのコードを読み込
ませて該コードに基づいて制御データを書き換えさせる
ことにより、コントローラからのＤＰＲＡＭへのデータ
の書込み、及び制御用ＣＰＵのＤＰＲＡＭのデータの読
取りを集中して行うことができ、制御用ＣＰＵの高速化
に対応して制御データの書換えを迅速に行うことができ
る。

【図面の簡単な説明】

【図１】本発明の実施例に係る電子制御ユニットとその
ＲＯＭエミュレーション及びＲＡＭモニタを行うツール
との構成を示すブロック図である。

【図２】上記電子制御ユニット及びツールの電源系統図
である。

【図３】ＤＰＲＡＭにおける各ブロック及びそのエリア
を示す説明図である。

【図４】制御データ及び制御プログラムの転送動作を示
すフローチャート図である。

【図５】コマンドサービスルーチンを示すフローチャー
ト図である。

【図６】ＲＯＭエミュレーション時のＤＰＲＡＭに対す
る処理動作の順序を示す説明図である。

【図７】ＲＯＭエミュレーションの処理動作を示すフロ
ーチャート図である。

【図８】ＲＯＭエミュレーション時の制御用ＣＰＵの負
荷とエミュレーションＲＡＭに対し変更可能なデータ数
との関係を示す特性図である。

【図９】定数に関するエミュレーション設定可能領域画
面を例示する図である。

【図１０】テーブルに関するエミュレーション設定可能
領域画面を例示する図である。

【図１１】マップに関するエミュレーション設定可能領
域画面を例示する図である。

【図１２】モニタサービスルーチンを示すフローチャー
ト図である。

【図１３】モニタサービスルーチンの起動ルーチンを示
すフローチャート図である。

【図１４】モニタサービスルーチンの起動ルーチンの他
の例を示すフローチャート図である。

【図１５】ＲＡＭモニタ時のＤＰＲＡＭに対する処理動
作の順序を示す説明図である。

【図１６】パソコン側のインタラプト処理動作のタイム
チャート図である。

【図１７】故障判定のための全体の処理動作を示すフロ
ーチャート図である。

【図１８】コントロールボックスのＤＰＲＡＭ及び通信
用ＣＰＵ間の故障判定動作を示すフローチャート図であ
る。

【符号の説明】

１ 電子制御ユニット（ＥＣＵ） ２ エバボード ３ 制御用ＣＰＵ ４ プログラムＲＯＭ（ＲＯＭ） ５ エミュレーションＲＡＭ ６ メモリ切換部（切換手段） ７ ユニット側ＤＰＲＡＭ １２ パラレル通信ケーブル １３ 中継ボックス １６ 通信用ＣＰＵ ２０ シリアル通信ケーブル ２２ コントローラ ２３ Ｉ／Ｆボックス ２６ 通信用ＣＰＵ ２７ ＤＰＲＡＭ ３０ パソコン ３１ パソコン本体 ３２ 外部入力装置 ３３ ディスプレイ ３５ インタラプト用ケーブル

───────────────────────────────────────────────────── フロントページの続き (72)発明者 谷岡 輝明 広島県安芸郡府中町新地３番１号 マツダ 株式会社内 (72)発明者 石原 敏広 広島県安芸郡府中町新地３番１号 マツダ 株式会社内

Claims (6)

【特許請求の範囲】
1. 【請求項１】 少なくとも制御データを記憶するＲＯＭ
   と制御用ＣＰＵとを有し所定の制御対象を制御する電子
   制御ユニットの調整装置であって、 上記電子制御ユニットには、上記ＲＯＭの制御データを
   エミュレーション可能なエミュレーションＲＡＭが設け
   られており、 該エミュレーションＲＡＭに書き込まれた制御データを
   変更調整するコントローラを備えたことを特徴とする電
   子制御ユニットの調整装置。
2. 【請求項２】 上記エミュレーションＲＡＭは制御用Ｃ
   ＰＵによりアクセス可能とされ、 該制御用ＣＰＵと上記コントローラとは、２つの方向か
   らアクセス可能なＤＰＲＡＭを介して接続されている請
   求項１記載の電子制御ユニットの調整装置。
3. 【請求項３】 上記ＤＰＲＡＭが電子制御ユニットに設
   けられている請求項２記載の電子制御ユニットの調整装
   置。
4. 【請求項４】 上記電子制御ユニットに、ＲＯＭとして
   制御用ＣＰＵに接続可能な外部ＲＯＭと、該外部ＲＯＭ
   及びエミュレーションＲＡＭを選択的に切り換えて制御
   用ＣＰＵに接続させる切換手段とが設けられており上記
   制御用ＣＰＵは、上記エミュレーションＲＡＭの制御デ
   ータの変更時に外部ＲＯＭの制御データに基づいて制御
   対象を制御するように構成されている請求項１記載の電
   子制御ユニットの調整装置。
5. 【請求項５】 上記外部ＲＯＭは、制御データと共に制
   御プログラムを記憶するものであり、 上記制御用ＣＰＵは、該外部ＲＯＭの制御データ及び制
   御プログラムをエミュレーションＲＡＭに書き込んだ後
   は該エミュレーションＲＡＭに対しアクセスして制御対
   象を制御するように構成されている請求項４記載の電子
   制御ユニットの調整装置。
6. 【請求項６】 少なくとも制御データを記憶するＲＯＭ
   と該ＲＯＭの制御データをエミュレーション可能なエミ
   ュレーションＲＡＭと制御用ＣＰＵとを有し、所定の制
   御対象を制御する電子制御ユニットの上記エミュレーシ
   ョンＲＡＭに書き込まれた制御データをコントローラに
   より変更調整する電子制御ユニットの調整方法におい
   て、 上記エミュレーションＲＡＭに書き込まれた制御データ
   を変更する変更コマンドに先立って、２つの方向からア
   クセス可能なＤＰＲＡＭのオプションエリアに所定のコ
   ードを書き込み、 次いで、制御用ＣＰＵに上記ＤＰＲＡＭのオプションエ
   リアのコードを読み込ませて該コードに基づいて制御デ
   ータを書き換えさせることを特徴とする電子制御ユニッ
   トの調整方法。