JPH08182207A - 電子機器類の電源供給回路 - Google Patents
電子機器類の電源供給回路Info
- Publication number
- JPH08182207A JPH08182207A JP33625394A JP33625394A JPH08182207A JP H08182207 A JPH08182207 A JP H08182207A JP 33625394 A JP33625394 A JP 33625394A JP 33625394 A JP33625394 A JP 33625394A JP H08182207 A JPH08182207 A JP H08182207A
- Authority
- JP
- Japan
- Prior art keywords
- battery
- voltage
- power supply
- heavy load
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 電池消耗時には重負荷への電力供給を中止す
るようにした電子機器類の電力供給回路を提供するこ
と。 【構成】 電池電源から重負荷に至る電流路を開閉する
半導体スイッチング素子、電池電源の電圧を監視し、所
定レベルを下回ったときバッテリロー信号を発するＤＣ
−ＤＣコンバータ、バッテリロー信号が発せられたとき
ＣＰＵからの制御により上記スイッチング素子をＯＦＦ
に駆動するトランジスタ、及び上記バッテリロー信号と
電池電源の分圧電圧を比較し、バッテリロー信号が分圧
電圧を下回ったときＨレベルの比較出力を発して上記ト
ランジスタへ逆バイアス状態に加え、同トランジスタを
ＯＦＦに駆動して上記スイッチング素子を含む電池電源
から重負荷に至る電流路を開となすアナログコンパレー
タを備えている。
るようにした電子機器類の電力供給回路を提供するこ
と。 【構成】 電池電源から重負荷に至る電流路を開閉する
半導体スイッチング素子、電池電源の電圧を監視し、所
定レベルを下回ったときバッテリロー信号を発するＤＣ
−ＤＣコンバータ、バッテリロー信号が発せられたとき
ＣＰＵからの制御により上記スイッチング素子をＯＦＦ
に駆動するトランジスタ、及び上記バッテリロー信号と
電池電源の分圧電圧を比較し、バッテリロー信号が分圧
電圧を下回ったときＨレベルの比較出力を発して上記ト
ランジスタへ逆バイアス状態に加え、同トランジスタを
ＯＦＦに駆動して上記スイッチング素子を含む電池電源
から重負荷に至る電流路を開となすアナログコンパレー
タを備えている。
Description
【０００１】
【産業上の利用分野】この発明は電子機器類の電源供給
回路に係り、更に詳しく言えば、電池を電源に用いて機
器内の負荷に電力を供給する電源供給回路に関するもの
である。
回路に係り、更に詳しく言えば、電池を電源に用いて機
器内の負荷に電力を供給する電源供給回路に関するもの
である。
【０００２】
【従来の技術】従来装置の一般的な例を図３に示す。同
図において、電源スイッチＳ１を押すと電池１の電圧Ｖ
Ｂは例えばＦＥＴ２のソース側とＤＣ−ＤＣコンバータ
４の端子ＶＩＮに加わり、また、抵抗Ｒ１とＲ２にて分
圧された電池電圧ＶＲ２が端子ＶＴＨに加えられる。な
お、抵抗Ｒ１とＲ２による分圧比は任意に設定できるよ
うになっている。
図において、電源スイッチＳ１を押すと電池１の電圧Ｖ
Ｂは例えばＦＥＴ２のソース側とＤＣ−ＤＣコンバータ
４の端子ＶＩＮに加わり、また、抵抗Ｒ１とＲ２にて分
圧された電池電圧ＶＲ２が端子ＶＴＨに加えられる。な
お、抵抗Ｒ１とＲ２による分圧比は任意に設定できるよ
うになっている。
【０００３】ＤＣ−ＤＣコンバータ４は、入力した電池
電圧ＶＢが決められた電圧範囲に入っていれば、それか
ら一定レベルの定格電源電圧Ｖｃｃを形成して端子ＬＢ
ｏから送出する。また、端子ＶＴＨに加わった分圧電圧
ＶＲ２は図示しない内部のコンパレータにてその基準電
圧と比較し、同基準電圧より高いか低いかにより例えば
ＨレベルまたはＬレベルの一定電圧を端子ＬＢｏから送
出する。
電圧ＶＢが決められた電圧範囲に入っていれば、それか
ら一定レベルの定格電源電圧Ｖｃｃを形成して端子ＬＢ
ｏから送出する。また、端子ＶＴＨに加わった分圧電圧
ＶＲ２は図示しない内部のコンパレータにてその基準電
圧と比較し、同基準電圧より高いか低いかにより例えば
ＨレベルまたはＬレベルの一定電圧を端子ＬＢｏから送
出する。
【０００４】ＤＣ−ＤＣコンバータ４から電源電圧Ｖｃ
ｃが送出されると、ＣＰＵ５は図示しないメモリへデー
タを読み込むなど定められた動作を行う。リセット回路
６はＣＰＵ５が動作中は電源電圧Ｖｃｃを監視し、所定
の基準レベルより低くなった場合は例えばＨレベルのリ
セット信号をＣＰＵ５に発して初期化状態となし、ＣＰ
Ｕの誤動作を防止する。
ｃが送出されると、ＣＰＵ５は図示しないメモリへデー
タを読み込むなど定められた動作を行う。リセット回路
６はＣＰＵ５が動作中は電源電圧Ｖｃｃを監視し、所定
の基準レベルより低くなった場合は例えばＨレベルのリ
セット信号をＣＰＵ５に発して初期化状態となし、ＣＰ
Ｕの誤動作を防止する。
【０００５】ＬＣＤのバックライトなど重い負荷３を点
灯（ＯＮ）する場合は、例えばスイッチＳ２を押してＣ
ＰＵ５へ点灯指令を与える。ＣＰＵ５はＤＣ−ＤＣコン
バータ４の端子ＬＢｏから入力ポートＩＮに加わってい
る電圧がＨレベルであるかＬレベルであるかを読み取
る。
灯（ＯＮ）する場合は、例えばスイッチＳ２を押してＣ
ＰＵ５へ点灯指令を与える。ＣＰＵ５はＤＣ−ＤＣコン
バータ４の端子ＬＢｏから入力ポートＩＮに加わってい
る電圧がＨレベルであるかＬレベルであるかを読み取
る。
【０００６】この場合、Ｌレベルであれば電池電圧が決
められた電圧範囲の下限値より低下していると判断し、
例えば警告音を発して機器操作者に知らせるとともに、
出力ポートＯＵＴをハイインピーダンスにしてトランジ
スタＱへベース電流を流さないようにする。これにより
トランジスタＱはＯＦＦ、したがってＦＥＴ２はソース
とゲート間の電位差がゼロでＯＦＦとなり、電池１から
重負荷３に至る電流路は断たれてバックライトは点灯し
ない。
められた電圧範囲の下限値より低下していると判断し、
例えば警告音を発して機器操作者に知らせるとともに、
出力ポートＯＵＴをハイインピーダンスにしてトランジ
スタＱへベース電流を流さないようにする。これにより
トランジスタＱはＯＦＦ、したがってＦＥＴ２はソース
とゲート間の電位差がゼロでＯＦＦとなり、電池１から
重負荷３に至る電流路は断たれてバックライトは点灯し
ない。
【０００７】また、入力ポートＩＮの電圧がＨレベルの
場合はＣＰＵ５は電池電圧が決められた電圧範囲にある
と判断し、出力ポートを低インピーダンスにしてトラン
ジスタＱへベース電流を送出する。これによりトランジ
スタＱはＯＮとなり、電池１から抵抗Ｒ３を経てコレク
タ電流が流れるため抵抗Ｒ３に電圧降下が生じる。この
電圧降下によりＦＥＴ２もＯＮとなり、電池１から重負
荷３に至る電流路が形成され、同重負荷に電流が流れて
バックライトが点灯する。
場合はＣＰＵ５は電池電圧が決められた電圧範囲にある
と判断し、出力ポートを低インピーダンスにしてトラン
ジスタＱへベース電流を送出する。これによりトランジ
スタＱはＯＮとなり、電池１から抵抗Ｒ３を経てコレク
タ電流が流れるため抵抗Ｒ３に電圧降下が生じる。この
電圧降下によりＦＥＴ２もＯＮとなり、電池１から重負
荷３に至る電流路が形成され、同重負荷に電流が流れて
バックライトが点灯する。
【０００８】ここで、図４を併せて参照しながら電池電
圧の低下などについて説明する。図４（Ａ）に示すよう
にＤＣ−ＤＣコンバータ４に入力する電池電圧ＶＢが定
められた範囲にあれば、同ＤＣ−ＤＣコンバータ４から
一定の定格電源電圧すなわちシステム電源電圧Ｖｃｃが
出力される。この定格電圧については標準値Ｖｃｃｓ、
許容最高値Ｖｃｃｍａｘ、許容最低値Ｖｃｃｍｉｎなど
が素子の規格で定められている。
圧の低下などについて説明する。図４（Ａ）に示すよう
にＤＣ−ＤＣコンバータ４に入力する電池電圧ＶＢが定
められた範囲にあれば、同ＤＣ−ＤＣコンバータ４から
一定の定格電源電圧すなわちシステム電源電圧Ｖｃｃが
出力される。この定格電圧については標準値Ｖｃｃｓ、
許容最高値Ｖｃｃｍａｘ、許容最低値Ｖｃｃｍｉｎなど
が素子の規格で定められている。
【０００９】いま、機器の動作中電池電圧ＶＢが例えば
ｔ１時点から徐々に下がり始めたとする。ここで、ＤＣ
−ＤＣコンバータ４の出力電圧Ｖｃｃがたまたま許容最
高値（Ｖｃｃｍａｘ）であったとし、この許容最高値に
ＤＣ−ＤＣコンバータ４の内部吸収電圧Ｖｄを加えた電
圧Ｖｃｃｍａｘ＋Ｖｄを低下中の電池電圧ＶＢが例えば
ｔ２時点で下回ると、以後出力電圧Ｖｃｃは電池電圧Ｖ
Ｂと平行的に低下し、Ｖｃｃを電源電圧とするＣＰＵ５
などの動作が不安定になる。
ｔ１時点から徐々に下がり始めたとする。ここで、ＤＣ
−ＤＣコンバータ４の出力電圧Ｖｃｃがたまたま許容最
高値（Ｖｃｃｍａｘ）であったとし、この許容最高値に
ＤＣ−ＤＣコンバータ４の内部吸収電圧Ｖｄを加えた電
圧Ｖｃｃｍａｘ＋Ｖｄを低下中の電池電圧ＶＢが例えば
ｔ２時点で下回ると、以後出力電圧Ｖｃｃは電池電圧Ｖ
Ｂと平行的に低下し、Ｖｃｃを電源電圧とするＣＰＵ５
などの動作が不安定になる。
【００１０】そこで、ＤＣ−ＤＣコンバータ４内には図
示しないコンパレータを備え、例えばＶｃｃｍａｘとＶ
ｄの和の１／ｎに等しい電圧を基準電圧Ｖｒｅｆとし、
電池電圧ＶＢを１／ｎに分圧した電圧ＶＲ２を上記Ｖｒ
ｅｆと比較する。また、その比較出力にて例えば図示し
ないスイッチング素子ＦＥＴのゲートを駆動し、同ＦＥ
Ｔのオープンドレイン側出力を上記ＤＣ−ＤＣコンバー
タ４の端子ＬＢｏからバッテリＬＯＷ検出信号としてＣ
ＰＵ５へ送出するようになっている。
示しないコンパレータを備え、例えばＶｃｃｍａｘとＶ
ｄの和の１／ｎに等しい電圧を基準電圧Ｖｒｅｆとし、
電池電圧ＶＢを１／ｎに分圧した電圧ＶＲ２を上記Ｖｒ
ｅｆと比較する。また、その比較出力にて例えば図示し
ないスイッチング素子ＦＥＴのゲートを駆動し、同ＦＥ
Ｔのオープンドレイン側出力を上記ＤＣ−ＤＣコンバー
タ４の端子ＬＢｏからバッテリＬＯＷ検出信号としてＣ
ＰＵ５へ送出するようになっている。
【００１１】いま、ｔ２時点以前ではＶＲ２≧Ｖｒｅｆ
で、そのとき図示しないコンパレータの出力はほぼゼロ
レベルであり、図示しないＦＥＴはＯＦＦの状態になっ
ているとすると、ＬＢｏ端子は抵抗Ｒ４を介して電源電
圧Ｖｃｃのレベルまでプルアップされ、図４（Ｂ）に示
すようにＨレベルになっている。
で、そのとき図示しないコンパレータの出力はほぼゼロ
レベルであり、図示しないＦＥＴはＯＦＦの状態になっ
ているとすると、ＬＢｏ端子は抵抗Ｒ４を介して電源電
圧Ｖｃｃのレベルまでプルアップされ、図４（Ｂ）に示
すようにＨレベルになっている。
【００１２】ｔ２時点を過ぎてＶＲ２＜Ｖｒｅｆになる
と、上記図示しないコンパレータの出力はＤＣ−ＤＣコ
ンバータ４の電源電圧近くまで上昇してＨレベルとな
り、図示しないＦＥＴはＯＮになる。これにより、電源
電圧Ｖｃｃから抵抗Ｒ４を介してＬＢｏ端子に接続され
た図示しないＦＥＴにドレイン電流が流れ、抵抗Ｒ４に
発生する電圧降下にてＬＢｏ端子の電圧は同図４（Ｂ）
に示すようにゼロ近くまで下がってＬレベルとなる。Ｃ
ＰＵ５はバッテリＬＯＷ検出信号がＬレベルになったこ
とを入力ポートＩＮで読み取ると、上記したようにトラ
ンジスタＱへのベース電流を断ち、電池１から重負荷３
への電流路をＯＦＦにする。
と、上記図示しないコンパレータの出力はＤＣ−ＤＣコ
ンバータ４の電源電圧近くまで上昇してＨレベルとな
り、図示しないＦＥＴはＯＮになる。これにより、電源
電圧Ｖｃｃから抵抗Ｒ４を介してＬＢｏ端子に接続され
た図示しないＦＥＴにドレイン電流が流れ、抵抗Ｒ４に
発生する電圧降下にてＬＢｏ端子の電圧は同図４（Ｂ）
に示すようにゼロ近くまで下がってＬレベルとなる。Ｃ
ＰＵ５はバッテリＬＯＷ検出信号がＬレベルになったこ
とを入力ポートＩＮで読み取ると、上記したようにトラ
ンジスタＱへのベース電流を断ち、電池１から重負荷３
への電流路をＯＦＦにする。
【００１３】次に、ＤＣ−ＤＣコンバータ４の出力電圧
Ｖｃｃが例えば許容最低値（Ｖｃｃｍｉｎ）であった場
合は、電池電圧ＶＢがＶｃｃｍｉｎ＋Ｖｄと等しい値に
下がるｔ３時点まで電圧Ｖｃｃは一定値に保たれ、ｔ３
時点を過ぎると電池電圧ＶＢの低下と平行的に低下す
る。この場合、軽負荷のみで動作していたとしてもＣＰ
Ｕ５などの正規動作は保証されなくなる。
Ｖｃｃが例えば許容最低値（Ｖｃｃｍｉｎ）であった場
合は、電池電圧ＶＢがＶｃｃｍｉｎ＋Ｖｄと等しい値に
下がるｔ３時点まで電圧Ｖｃｃは一定値に保たれ、ｔ３
時点を過ぎると電池電圧ＶＢの低下と平行的に低下す
る。この場合、軽負荷のみで動作していたとしてもＣＰ
Ｕ５などの正規動作は保証されなくなる。
【００１４】そこで、ＤＣ−ＤＣコンバータ４の出力電
圧Ｖｃｃを監視するリセット回路６内には図示しないコ
ンパレータを備え、例えば上記許容最低値Ｖｃｃｍｉｎ
の１／ｎに等しい電圧を基準電圧Ｖｒｅｆとし、ＤＣ−
ＤＣコンバータ４から加わる電圧Ｖｃｃの１／ｎの分圧
電圧を上記基準電圧Ｖｒｅｆと比較するようになってい
る。その比較出力は例えば図４（Ｃ）に示すようにｔ３
時点でＬレベルからＨレベルに変化するから、この信号
をＣＰＵ５に与えてシステムリセット（初期化）を行
う。
圧Ｖｃｃを監視するリセット回路６内には図示しないコ
ンパレータを備え、例えば上記許容最低値Ｖｃｃｍｉｎ
の１／ｎに等しい電圧を基準電圧Ｖｒｅｆとし、ＤＣ−
ＤＣコンバータ４から加わる電圧Ｖｃｃの１／ｎの分圧
電圧を上記基準電圧Ｖｒｅｆと比較するようになってい
る。その比較出力は例えば図４（Ｃ）に示すようにｔ３
時点でＬレベルからＨレベルに変化するから、この信号
をＣＰＵ５に与えてシステムリセット（初期化）を行
う。
【００１５】
【発明が解決しようとする課題】上記の従来装置は構成
が比較的簡単であるという利点がある。ところで、ＤＣ
−ＤＣコンバータ４の端子ＬＢｏから送出されるバッテ
リＬＯＷ検出電圧がＨレベルであったとしても、実際に
重負荷３への電流路をＯＮにすると消耗が進んでいる電
池の場合はその種類にもよるが、バッテリＬＯＷ検出レ
ベルはおろかＣＰＵ５へのリセット電圧レベル以下まで
電池電圧が瞬間的に低下してしまうことがある。
が比較的簡単であるという利点がある。ところで、ＤＣ
−ＤＣコンバータ４の端子ＬＢｏから送出されるバッテ
リＬＯＷ検出電圧がＨレベルであったとしても、実際に
重負荷３への電流路をＯＮにすると消耗が進んでいる電
池の場合はその種類にもよるが、バッテリＬＯＷ検出レ
ベルはおろかＣＰＵ５へのリセット電圧レベル以下まで
電池電圧が瞬間的に低下してしまうことがある。
【００１６】この場合、ＣＰＵ５が入力ポートＩＮの電
圧低下を検知して出力ポートＯＵＴをハイインピーダン
スに操作する動作が間に合わないと、リセット回路６か
らのリセット信号にてシステムリセットがかかり、メモ
リに取り込んだデータなどを失ってしまう危険性があ
る。
圧低下を検知して出力ポートＯＵＴをハイインピーダン
スに操作する動作が間に合わないと、リセット回路６か
らのリセット信号にてシステムリセットがかかり、メモ
リに取り込んだデータなどを失ってしまう危険性があ
る。
【００１７】この発明は上記の事情を考慮してなされた
もので、その目的は、電池消耗時には重負荷への電流供
給を急速に中止するようにした電源供給回路を提供する
ことにある。
もので、その目的は、電池消耗時には重負荷への電流供
給を急速に中止するようにした電源供給回路を提供する
ことにある。
【００１８】
【課題を解決するための手段】上記の課題を解決するた
めこの発明においては、例えば電池電圧の低下を直接ア
ナログコンパレータにて検知し、その検知出力により重
負荷への電流供給路を遮断する手段を備えるようにす
る。
めこの発明においては、例えば電池電圧の低下を直接ア
ナログコンパレータにて検知し、その検知出力により重
負荷への電流供給路を遮断する手段を備えるようにす
る。
【００１９】
【作用】上記の手段によると、ＣＰＵが入力ポートでバ
ッテリＬＯＷを読み取り、その出力ポートをハイインピ
ーダンスに操作するまでの時間に比べ、より高速に重負
荷の電源路がＯＦＦとなる。
ッテリＬＯＷを読み取り、その出力ポートをハイインピ
ーダンスに操作するまでの時間に比べ、より高速に重負
荷の電源路がＯＦＦとなる。
【００２０】
【実施例】この発明の実施例が示されている図１を参照
すると、点線枠で囲まれたコンパレータ７とコンデンサ
Ｃを含む回路以外の箇所は、前記従来装置と同様の構成
になっている。
すると、点線枠で囲まれたコンパレータ７とコンデンサ
Ｃを含む回路以外の箇所は、前記従来装置と同様の構成
になっている。
【００２１】ここで、コンパレータ７の＋入力端子には
例えば電池電圧ＶＢを抵抗Ｒ５とＲ６で分圧した電圧Ｖ
Ｒ６が加えられ、その−入力端子にはＤＣ−ＤＣコンバ
ータ４のＬＢｏ出力電圧が加えられている。また、同コ
ンパレータ７の出力電圧は例えばトランジスタＱのエミ
ッタ側へ加えられるようになっている。
例えば電池電圧ＶＢを抵抗Ｒ５とＲ６で分圧した電圧Ｖ
Ｒ６が加えられ、その−入力端子にはＤＣ−ＤＣコンバ
ータ４のＬＢｏ出力電圧が加えられている。また、同コ
ンパレータ７の出力電圧は例えばトランジスタＱのエミ
ッタ側へ加えられるようになっている。
【００２２】この実施例においては、上記２つの抵抗Ｒ
５とＲ６は等しい抵抗値すなわちＲ５＝Ｒ６にされてい
るので、＋入力端子に加わる電圧ＶＲ６は電池電圧ＶＢ
の１／２となるが、抵抗Ｒ５，Ｒ６による分圧比は任意
に設定してもよい。なお、ＤＣ−ＤＣコンバータ４の出
力端子ＬＢｏからＣＰＵ５の入力ポートＩＮに至る信号
路と接地間には、例えばコンデンサＣが設けられてい
る。
５とＲ６は等しい抵抗値すなわちＲ５＝Ｒ６にされてい
るので、＋入力端子に加わる電圧ＶＲ６は電池電圧ＶＢ
の１／２となるが、抵抗Ｒ５，Ｒ６による分圧比は任意
に設定してもよい。なお、ＤＣ−ＤＣコンバータ４の出
力端子ＬＢｏからＣＰＵ５の入力ポートＩＮに至る信号
路と接地間には、例えばコンデンサＣが設けられてい
る。
【００２３】次に、図２を併せて参照しながら各部の動
作を説明する。ここで図１には、図２のないしの参
照符号を付した信号が現れる箇所に同一の参照符号が書
き入れられている。なお見やすくするため、図２の時間
軸は拡大してある。
作を説明する。ここで図１には、図２のないしの参
照符号を付した信号が現れる箇所に同一の参照符号が書
き入れられている。なお見やすくするため、図２の時間
軸は拡大してある。
【００２４】図２において、時刻ｔ１より前は軽負荷で
動作しており、電池電圧ＶＢ（）はほとんど変化しな
いものとする。いま、ｔ１時点でスイッチＳ２を押し、
ＬＣＤのバックライトなど重負荷３に電流を流すと、消
耗が進んでいる電池の場合はその電圧ＶＢが急速に低下
し、それにしたがってコンパレータ７の＋入力端子電圧
ＶＲ６（）も低下する。また、ＤＣ−ＤＣコンバータ
４の入力端子ＶＴＨに加わる分圧電圧ＶＲ２（）も低
下する。
動作しており、電池電圧ＶＢ（）はほとんど変化しな
いものとする。いま、ｔ１時点でスイッチＳ２を押し、
ＬＣＤのバックライトなど重負荷３に電流を流すと、消
耗が進んでいる電池の場合はその電圧ＶＢが急速に低下
し、それにしたがってコンパレータ７の＋入力端子電圧
ＶＲ６（）も低下する。また、ＤＣ−ＤＣコンバータ
４の入力端子ＶＴＨに加わる分圧電圧ＶＲ２（）も低
下する。
【００２５】ここで、上記分圧電圧ＶＲ２が例えばｔ２
時点においてＤＣ−ＤＣコンバータ４の図示しないコン
パレータの基準電圧Ｖｒｅｆ（）を下回ると、ＬＢｏ
端子に接続された図示しないＦＥＴが上記コンパレータ
の出力により従来例と同様にＯＮとなる。これにより電
源電圧Ｖｃｃと等しいレベルまで充電されていたコンデ
ンサＣの電圧は、ＬＢｏ端子に接続された上記ＦＥＴの
低いＯＮ抵抗を介して放電し急速に電圧が低下する。
時点においてＤＣ−ＤＣコンバータ４の図示しないコン
パレータの基準電圧Ｖｒｅｆ（）を下回ると、ＬＢｏ
端子に接続された図示しないＦＥＴが上記コンパレータ
の出力により従来例と同様にＯＮとなる。これにより電
源電圧Ｖｃｃと等しいレベルまで充電されていたコンデ
ンサＣの電圧は、ＬＢｏ端子に接続された上記ＦＥＴの
低いＯＮ抵抗を介して放電し急速に電圧が低下する。
【００２６】この低下するＬＢｏ端子の送出電圧（）
はコンパレータ７の−入力端子に加えられ、上記コンパ
レータ７の＋入力端子には電池の分圧電圧ＶＲ６（）
が同様に低下しながら加えられている。
はコンパレータ７の−入力端子に加えられ、上記コンパ
レータ７の＋入力端子には電池の分圧電圧ＶＲ６（）
が同様に低下しながら加えられている。
【００２７】いま、上記−入力端子に加わっているＬＢ
ｏの送出電圧（）が例えばｔ３時点で＋入力端子に加
わっている電圧ＶＲ６（）を下回ると、コンパレータ
７の出力電圧（）はほぼゼロレベルから電池電圧ＶＢ
（）へ向かって上昇し、この上昇する出力電圧はトラ
ンジスタＱのエミッタに加えられる。
ｏの送出電圧（）が例えばｔ３時点で＋入力端子に加
わっている電圧ＶＲ６（）を下回ると、コンパレータ
７の出力電圧（）はほぼゼロレベルから電池電圧ＶＢ
（）へ向かって上昇し、この上昇する出力電圧はトラ
ンジスタＱのエミッタに加えられる。
【００２８】これによりトランジスタＱは逆バイアス状
態となり、エミッタに加わる電圧が例えば電圧Ｖに達し
たｔ４時点においてトランジスタＱがＯＦＦになったと
すると、ＦＥＴ２はソースとゲート間の電圧差がゼロす
なわち同電位となり、ＦＥＴ２もＯＦＦになる。よって
電池１から重負荷３に至る電源路が断たれ、電流供給は
停止する。すなわち、リセット回路６からシステムリセ
ット信号が送出される前にバックライトが消される。
態となり、エミッタに加わる電圧が例えば電圧Ｖに達し
たｔ４時点においてトランジスタＱがＯＦＦになったと
すると、ＦＥＴ２はソースとゲート間の電圧差がゼロす
なわち同電位となり、ＦＥＴ２もＯＦＦになる。よって
電池１から重負荷３に至る電源路が断たれ、電流供給は
停止する。すなわち、リセット回路６からシステムリセ
ット信号が送出される前にバックライトが消される。
【００２９】重負荷３へ電流が流れなくなると、電池電
圧ＶＢ（）は例えば軽負荷時のレベルに向かって復帰
し、それに伴って電池電圧を分圧した２つの電圧すなわ
ちコンパレータ７の＋入力端子電圧ＶＲ６（）と、Ｄ
Ｃ−ＤＣコンバータ４の端子ＶＴＨに加わっている電圧
ＶＲ２（）も上昇する。
圧ＶＢ（）は例えば軽負荷時のレベルに向かって復帰
し、それに伴って電池電圧を分圧した２つの電圧すなわ
ちコンパレータ７の＋入力端子電圧ＶＲ６（）と、Ｄ
Ｃ−ＤＣコンバータ４の端子ＶＴＨに加わっている電圧
ＶＲ２（）も上昇する。
【００３０】ここで、電圧ＶＲ２はＤＣ−ＤＣコンバー
タ４の図示しない上記コンパレータにてその基準電圧Ｖ
ｒｅｆ（）と比較され、例えばｔ５時点で基準電圧Ｖ
ｒｅｆを上回ると同図示しないコンパレータの出力電圧
はほぼゼロレベルとなり、この出力にて駆動される上記
図示しないスイッチング用ＦＥＴはＯＦＦになる。
タ４の図示しない上記コンパレータにてその基準電圧Ｖ
ｒｅｆ（）と比較され、例えばｔ５時点で基準電圧Ｖ
ｒｅｆを上回ると同図示しないコンパレータの出力電圧
はほぼゼロレベルとなり、この出力にて駆動される上記
図示しないスイッチング用ＦＥＴはＯＦＦになる。
【００３１】したがってＤＣ−ＤＣコンバータ４内にお
いては、ＬＢｏ端子から図示しないＦＥＴを経て接地側
に至る電流路が断たれる。これにより、コンデンサＣは
電源電圧Ｖｃｃからプルアップ抵抗Ｒ４を介して充電さ
れ、同コンデンサＣの容量値と抵抗Ｒ４の値にて定まる
時定数に従ってその充電電圧（）が比較的緩やかに上
昇する。
いては、ＬＢｏ端子から図示しないＦＥＴを経て接地側
に至る電流路が断たれる。これにより、コンデンサＣは
電源電圧Ｖｃｃからプルアップ抵抗Ｒ４を介して充電さ
れ、同コンデンサＣの容量値と抵抗Ｒ４の値にて定まる
時定数に従ってその充電電圧（）が比較的緩やかに上
昇する。
【００３２】また、電池電圧ＶＢ（）、分圧電圧Ｖ
Ｒ６（）とＶＲ２（）は、例えばｔ６時点になると
それぞれｔ１時点以前のレベルに回復するものとする。
ここで、上記上昇するＬＢｏ端子電圧（）が例えばｔ
７時点で分圧電圧ＶＲ６（）を上回ると、ほぼ電池電
圧ＶＢ（）まで上昇していたコンパレータ７の出力電
圧（）はゼロレベル方向へ低下し、ｔ８時点ではトラ
ンジスタＱが順方向へバイアス状態にされて再びＯＮに
なるおそれがある。
Ｒ６（）とＶＲ２（）は、例えばｔ６時点になると
それぞれｔ１時点以前のレベルに回復するものとする。
ここで、上記上昇するＬＢｏ端子電圧（）が例えばｔ
７時点で分圧電圧ＶＲ６（）を上回ると、ほぼ電池電
圧ＶＢ（）まで上昇していたコンパレータ７の出力電
圧（）はゼロレベル方向へ低下し、ｔ８時点ではトラ
ンジスタＱが順方向へバイアス状態にされて再びＯＮに
なるおそれがある。
【００３３】そこでこの実施例においては、ＣＰＵ５が
ソフト上で入力ポートＩＮがＬＯＷレベルであることを
読み取り、かつ、出力ポートＯＵＴをハイインピーダン
スに操作するまでｔ７の時点を遅らせてバッテリＬＯＷ
の期間が長くなるように、抵抗Ｒ４に対してコンデンサ
Ｃの値が定められている。なお、上記ｔ２時点でゼロレ
ベル方向へ低下するＬＢｏ出力（）をＣＰＵ５が入力
ポートＩＮ内の図示しない割り込みに接続すれば、コン
デンサＣを省くこともできる。
ソフト上で入力ポートＩＮがＬＯＷレベルであることを
読み取り、かつ、出力ポートＯＵＴをハイインピーダン
スに操作するまでｔ７の時点を遅らせてバッテリＬＯＷ
の期間が長くなるように、抵抗Ｒ４に対してコンデンサ
Ｃの値が定められている。なお、上記ｔ２時点でゼロレ
ベル方向へ低下するＬＢｏ出力（）をＣＰＵ５が入力
ポートＩＮ内の図示しない割り込みに接続すれば、コン
デンサＣを省くこともできる。
【００３４】
【効果】以上、説明したようにこの発明によると、重負
荷をＯＮにしたとき低下する電池電圧とＬＢｏ端子から
送出されるバッテリＬＯＷ検出電圧をアナログコンパレ
ータ７に加え、その比較出力にて重負荷への電流供給路
を急速に遮断することによりシステムリセットを回避す
ることができる。
荷をＯＮにしたとき低下する電池電圧とＬＢｏ端子から
送出されるバッテリＬＯＷ検出電圧をアナログコンパレ
ータ７に加え、その比較出力にて重負荷への電流供給路
を急速に遮断することによりシステムリセットを回避す
ることができる。
【００３５】また、バッテリＬＯＷ時間を長く保持でき
るので、ＣＰＵが出力ポートのハイインピーダンス操作
も容易となる。更に、瞬間的ながらバッテリＬＯＷ検出
レベルを割り込むまで電池電圧が低下した履歴もＣＰＵ
がデータとして残すことができる。
るので、ＣＰＵが出力ポートのハイインピーダンス操作
も容易となる。更に、瞬間的ながらバッテリＬＯＷ検出
レベルを割り込むまで電池電圧が低下した履歴もＣＰＵ
がデータとして残すことができる。
【図１】この発明が適用された電源供給回路の電気的構
成を示すブロック線図。
成を示すブロック線図。
【図２】この発明が適用された電源供給回路の動作タイ
ミング説明用レベル図。
ミング説明用レベル図。
【図３】従来装置の電気的構成を示すブロック線図。
【図４】従来装置の動作タイミング説明用レベル図。
１ 電池電源 ２ ＦＥＴ ３ 重負荷 ４ ＤＣ−ＤＣコンバータ ５ ＣＰＵ ７ コンパレータ Ｃ コンデンサ ＶＢ 電池電源電圧 Ｖｃｃ システム電源電圧 ＶＲ２ 分圧電圧 ＶＲ６ 分圧電圧
Claims (2)
- 【請求項１】 電池電源から半導体スイッチング素子を
介して重負荷へ電力を供給し、上記電池電源の電圧が所
定レベルを下回った場合は上記スイッチング素子をＯＦ
Ｆに駆動して電力供給を中止する電子機器類の電源供給
回路において、 上記電池電源から一定レベルのシステム電源電圧を形成
するとともに、上記電池電源の電圧低下を検出してバッ
テリロー（ＬＯＷ）信号を発するＤＣ−ＤＣコンバータ
と、 上記バッテリロー信号を受けて上記スイッチング素子の
駆動回路をＯＮ・ＯＦＦ制御するＣＰＵとを備え、 上記駆動回路は、上記ＣＰＵから与えられるベース電流
によりＯＮ、ＯＦＦ動作して上記スイッチング素子を同
時的にＯＮ，ＯＦＦ駆動するトランジスタと、上記バッ
テリロー信号及び上記電池電源の分圧電圧をそれぞれ入
力となして該２つの信号の大小を比較するコンパレータ
とを含み、 上記トランジスタがＯＮ動作中に上記バッテリロー信号
が上記分圧電圧を下回った時点で上記コンパレータから
発せられるＨレベルの反転出力を上記トランジスタへ逆
バイアス状態に加え、同トランジスタをＯＦＦにして上
記電池電源から重負荷への電流を遮断するようにしたこ
とを特徴とする電子機器類の電源供給回路。 - 【請求項２】 上記ＤＣ−ＤＣコンバータからＣＰＵに
至るバッテリロー信号路と接地間には、上記バツテリロ
ーの状態を所望期間維持するコンデンサが設けられてい
る請求項１に記載の電子機器類の電源供給回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33625394A JP3507164B2 (ja) | 1994-12-24 | 1994-12-24 | 電子機器類の電源供給回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33625394A JP3507164B2 (ja) | 1994-12-24 | 1994-12-24 | 電子機器類の電源供給回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08182207A true JPH08182207A (ja) | 1996-07-12 |
| JP3507164B2 JP3507164B2 (ja) | 2004-03-15 |
Family
ID=18297218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33625394A Expired - Fee Related JP3507164B2 (ja) | 1994-12-24 | 1994-12-24 | 電子機器類の電源供給回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3507164B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103280864A (zh) * | 2013-06-09 | 2013-09-04 | 四川品胜电子有限公司 | 自动转换输出电流的便携式移动电源及其实现方法 |
| CN104777872A (zh) * | 2015-03-27 | 2015-07-15 | 西安华芯半导体有限公司 | 一种利用负载变化信号调节偏置电流的装置 |
-
1994
- 1994-12-24 JP JP33625394A patent/JP3507164B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103280864A (zh) * | 2013-06-09 | 2013-09-04 | 四川品胜电子有限公司 | 自动转换输出电流的便携式移动电源及其实现方法 |
| CN104777872A (zh) * | 2015-03-27 | 2015-07-15 | 西安华芯半导体有限公司 | 一种利用负载变化信号调节偏置电流的装置 |
| CN104777872B (zh) * | 2015-03-27 | 2017-03-01 | 西安紫光国芯半导体有限公司 | 一种利用负载变化信号调节偏置电流的装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3507164B2 (ja) | 2004-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3957019B2 (ja) | Ｄｃ−ｄｃコンバータ制御回路 | |
| JP3691635B2 (ja) | 電圧制御回路及びｄｃ／ｄｃコンバータ | |
| US6525517B1 (en) | Power supply circuit with a soft starting circuit | |
| JPH11235025A (ja) | Ｐｗｍ方式のスイッチング・レギュレータ制御回路及びスイッチング・レギュレータ | |
| JP2004153931A (ja) | 多出力電源装置 | |
| JP3507164B2 (ja) | 電子機器類の電源供給回路 | |
| JP3852399B2 (ja) | 電源切替回路 | |
| JP2000209776A (ja) | 直流安定化電源 | |
| JP3005926B2 (ja) | 電源制御装置 | |
| KR860001038B1 (ko) | 버블 메모리 유니트용 전원장치 | |
| JP2546320Y2 (ja) | 安定化電源回路 | |
| JP4329463B2 (ja) | コンデンサ充電回路 | |
| JPS58151081A (ja) | レ−ザ−電源回路 | |
| JPH06213941A (ja) | 外部電源電圧検知回路 | |
| KR20060036653A (ko) | 액정표시장치의 전원회로 | |
| JP2900684B2 (ja) | 定電圧発生回路 | |
| JPH0441371Y2 (ja) | ||
| JPH07154965A (ja) | Ｐｗｍ制御回路 | |
| JP2002281692A (ja) | 太陽電池の充電回路とそれを搭載した半導体装置 | |
| JPH0112546Y2 (ja) | ||
| JP2779518B2 (ja) | 遮断機能を有する電力供給装置 | |
| JP2813735B2 (ja) | Ｄｃ―ｄｃコンバータ | |
| JPS6377375A (ja) | Ｄｃ／ｄｃコンバ−タのスタ−ト回路 | |
| JPH10135806A (ja) | 突入電流制限機能付きスイッチ回路 | |
| JPH08205400A (ja) | 電子機器類の電源供給回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031119 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031218 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |