KR860001038B1 - 버블 메모리 유니트용 전원장치 - Google Patents

버블 메모리 유니트용 전원장치 Download PDF

Info

Publication number
KR860001038B1
KR860001038B1 KR1019810002539A KR810002539A KR860001038B1 KR 860001038 B1 KR860001038 B1 KR 860001038B1 KR 1019810002539 A KR1019810002539 A KR 1019810002539A KR 810002539 A KR810002539 A KR 810002539A KR 860001038 B1 KR860001038 B1 KR 860001038B1
Authority
KR
South Korea
Prior art keywords
voltage
power supply
memory unit
bubble memory
circuit
Prior art date
Application number
KR1019810002539A
Other languages
English (en)
Other versions
KR830006764A (ko
Inventor
료오지 이마제끼
마사유끼 핫도리
시게오 나까무라
Original Assignee
후지쓰후아낙크 가부시끼 가이샤
이나바 세이우에몽
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰후아낙크 가부시끼 가이샤, 이나바 세이우에몽 filed Critical 후지쓰후아낙크 가부시끼 가이샤
Publication of KR830006764A publication Critical patent/KR830006764A/ko
Application granted granted Critical
Publication of KR860001038B1 publication Critical patent/KR860001038B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/085—Generating magnetic fields therefor, e.g. uniform magnetic field for magnetic domain stabilisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Dram (AREA)

Abstract

내용 없음.

Description

버블 메모리 유니트용 전원장치
제1도는 전원장치를 구비한 일반적인 버블 메모리 유니트의 블록도.
제2도는 버블 메모리 유니트의 각부에 가해진 공급 전압과 신호의 파형도.
제3도는 본 발명의 1실시예를 보인 블록도.
제4도는 제3도에 보인 전원장치 내에 있는 안정화 직류 전원회로를 보인 블록도.
제5도는 본 발명의 1실시예의 각 부분에서의 전압 파형을 보인 파형도.
본 발명은 전자 계산기와 같은 전자장치용 전원장치에 관한 것으로, 특히 복수개의 전압 출력부 또는 신호 출력부를 갖고 있으며, 전자 계산기와 같은 전자장치에서 버블 메모리 유니트에 적합한 전원장치에 관한 것이다.
버블 메모리 유니트는 전원 공급이 중단되어도 기억된 내용이 유지되는 소위 불휘발성 메모리 장치이다. 그러므로, 전자 계산기에 사용되어 왔고 최근에는 수치 제어 시스템의 데이타 메모리 장치에 이용되어 왔다. 버블메모리 유니트는 정보가 기억되는 버블 메모리부와, 이 버블 메모리부에 정보를 서입(writing)하거나 독출(reading)하는 것을 제어하는 제어부를 내장하고 있다. 상기 버블메모리부와 제어부는 버블 메모리 유니트용으로 제공된 전원 장치와 접속되어 있다. 이 전원장치는 제어부가 버블메모리부에 대해 독출·서입 명령을 송출할 수 있는 조건을 부어하는 메모리 인에이블(enable)신호(신호 Me)와, 버블메모리부와 제어부에 가해지는 제어용 공급전압(공급전압 Ec)과 버블 메모리부을 구동하기 위한 구동용 공급전압(공급전압 Ed)을 송출한다.
전원장치를 턴온(turn-on) 또는 턴오프(turn-off)하는 일반적형태 로서는(1)상응 전원이 항상 가해지고 전원장치의 출력이 전원장치내에 설치된 전원 스위치에 의해 턴온 또는 턴오프되는 경우와 (2) 별도의 전원 스위치가 없이 상용 전원공급·차단이 행해지는 경우의 두가지가 있다. 어느 경우에서든 신호 Me와 공급전압 Ec및 Ed가 일정한 순서로 인가되거나 차단되지 않으면 안된다. 특히, 버블 메모리 유니트에 전원이 가해지면 공급전압 Ec, 공급전압 Ed와 신호 Me는 설명된 순서로 인가되어야 하며, 버블 메모리 유니트에의 전원이 차단되면 이들은 상기와 역의 순서로 차단되어야 한다. 특히, 버블 메모리 장치에의 전원을 차단하는 경우에, 신호 Me의 차단후 공급전압 Ed가 소정값 이하로 되는 시간은 적어도 수밀리초가 되는 것이 필요하고 그렇지 않으면 공급전압 Ec가 이 시간동안 소정값을 유지해야 한다. 만약, 이 수밀리초의 시간이 단축된다면 독출정보가 버블 메모리부에 재 서입되는 리프레쉬(refresh)동작은 완전히 행해지지 않고 기억된 정보를 소실하게 된다. 이런 면에서, 종래 기술의 전원장치는 수밀리초의 시간을 확실하게 확보할 수 없다. 그러므로, 독립적으로 백킹업(후비 ; backing-up) 전원을 설치하여 정보의 소실을 방지한다. 이런 이유에서 종래의 버블 메모리 유니트용 전원장치는 크기에서도 크며 제작가격도 높은 불이익을 갖고 있다.
따라서, 본 발명의 목적은 전원장치에 전원을 투입하거나 중단할때 출력 단자의 출력이 소정 순서와 소정 시간 간격으로 턴온 또는 턴오프될 수 있는 복수개의 공급전압 또는 신호 출력 단자를 갖는 전원장치를 제공하는 것이다.
본 발명의 또다른 목적은 특히, 전원장치의 출력이 턴오프 되었을때 제어부에 인가된 신호 Me가 턴 오프된 후 버블 메모리부에 인가된 공급전압 Ec가 이의 하한치까지 떨어지는 시간이 적어도 수밀리초 동안 유지될 수 있는 전원장치를 제공하는 것이다.
본 발명의 또다른 목적은 전원장치에 인가된 상용 전원이 에기치 않은 일이 일어났을 때에도 버블 메모리부의 리프레쉬 동작이 완전히 수행될 수 있게 하는 전원장치를 마련하는 것이다.
본 발명은 첨부도면과 함께 취해진 하기 설명을 참조하여 더 명백히 이해될 수 있을 것이다.
제1도는 전원장치를 구비하고 있는 버블 메모리장치의 블록도이다. 이 도면에서, 참고부호 1은 버블메모리부를 가리키고, 참고부호 2는 버블 메모리부(1)에 정보를 서입 또는 독출하는 것을 제어하는 제어부를 가리킨다. 또한 제어부(2)는 수치 제어 시스템(NC)과 정보를 교환한다. 전원장치(3)는 버블 메모리 유니트를 구성하는 버블 메모리부(1)와 제어부(2)에 공급 전압과 신호를 송출한다. 즉, 상기 전원장치(3)는 공급전압 Ec와 Ed및 신호 Me를 출력한다. 공급전압 Ec는 공급전압 Ed가 버블 메모리부(1)를 구동하고 있는 동안 버블 메모리부(1)와 제어부(2)를 제어한다. 신호 Me는 제어부(2)가 정보의 독출 또는 서입의 명령을 버블 메모리부(1)에 송출하는 조건을 부여하는 신호이며 이는 일종의 인에이블(enable) 신호이다.
제2도는 버블 메모리부(1)와 제어부(2)로 구성하는 버블 메모리 유니트에 전원이나 신호를 공급하는 경우와 전원이나 신호를 정지한 경우의 전원장치(3)의 출력 파형도이다. 어느 경우이든 공급전압 Ec, 공급전압 Ed및 신호 Me는 제2도에 보인 순서로 전원장치(3)로부터 인가되거나 차단되지 않으면 안된다. 특히, 전원장치(3)의 동작이 전원 정지된 경우 신호 Me의 송출이 차단된 후 버블 메모리부(1)에 인가된 공급전압 Ec가 필요한 최소 전압치로까지 저하하기까지의 시간을 본 발명에 있어서는 어떠한 일이 일더라도 최저 수밀리초간 유지될 수 있도록 구성한다.
제3도는 본 발명의 1실시예를 보인 상세한 블록도이다. 이 도면중 참고부호 1~3은 제1도의 것과 동일하다. 본 발명에 따른 전원장치(3)에서, 참고부호 4는 전원스위치 회로를 가리킨다. 전원 스위치회로(4)는 상용 전원에 접속되며 수치 제어시스템과 전자계산기 등과 같은 버블 메모리 유니트를 사용하는 기계로부터 전달된 제어신호 CS에 의해 턴은 되고 제어신호 CS가 중단되면 턴 오프된다. 참고부호 5는 안정화 직류 전원회로이며, 상기 안정화 직류 전원회로(5)는 펄스폭변조를 기초로 하는 스위칭 조절형이며, 공급전압 Ec와 기준전압 Em을 출력한다. 상기 안정화 직류 전원회로(5)의 구성은 제4도를 참조하여 설명될 것이다. 도면중, 참고부호 51은 정류기이며, 실리콘 정류 소자를 브리지로 접속하여 구성된 것이다. 본 실시예에서 상용 교류 전압은 직접 정류된다. 또, 상용 전원전압이 각 지역 조건에 따라 높다거나 전원장치(3)에 직접 접속하는 것이 불편하다면 변압기가 상용 전원과 정류기(51)사이에 접속될 수도 있다. 참고부호 52는 평활 콘덴서이며, 참고부호 53은 트랜지스터와 같은 스위칭소자이고, 참고부호 54는 변압기이며, 참고부호 55는 정류기(51)와 유사한 정류기이며, 참고부호 56은 초우크코일과 콘덴서로 구성된 저역 통과 여파기이다. 참고부호 57은 기준전압 Em을 출력하며, 후술할 오차증폭기(58)에 인가된 전압 VN을 출력하는 기준 전원을 가리킨다. 기준전원(57)은 대용량의 콘덴서와 같은 축전수단을 가지고 있으므로 상용 전원이 단절되어도 축전장치의 축전전압에 의해 적어도 수밀리초동안 일정한 기준전압 Em과 VN을 계속하여 출력할 수 있다. 오차 증폭기(58)는 저역통과 여파기(56)의 출력을 입력하는 입력단자를 갖고 있으며 전압 VN을 입력하는 다른 입력단지를 갖고 있다. 참고부호 59는 펄스폭 변조회로이다. 상기 펄스폭 변조회로(59)는 데드타임(dead time)설정단자 Ep를 구비하고 있으며, 이 단자에 신호 "1"이 인가되면 펄스의 듀티(duty)가 최고 30%까지 펄스폭 변조된 신호 펄스가 출력된다. 한편, 신호 "0"이 인가되면 펄스의 듀티가 최고 45%까지 펄스폭 변조된 신호 펄스가 출력된다. 다음에 안정화 직류 전원회로(5)의 동작을 설명한다. 전원 스위치 회로(4)를 통해 인가된 교류가 정류기(51)에 의해 직류로 정류되며 평활 콘덴서(52)에 의해 평활화된 직류 전압이 펄스폭 변조회로(59)에서 발생된 제어펄스로 제어된 스위칭 소자(53)에 의해 초프(chop)되고, 변압기(54)로 교류화 되고 저역 통과 여파기(56)에 의해 정류된다. 그러므로, 공급전압 Ec로 사용된 직류전압이 출력한다. 오차 증폭기(58)는 이 출력전압을 기준전압 VN과 비교한다. 출력 전압이 기준 전압 VN보다 낮은 경우 오차 증폭기(58)는 펄스폭 변조회로(59)에서 제공된 신호 펄스의 폭을 크게 하고 출력 전압을 기준전압 VN과 같게 한다. 그 반대의 경우에는 출력전압이 기준전압 VN과 같게 되도록 신호펄스의 폭을 작게 한다. 제3도를 참조하면, 참고부호 6은 공급전압 Ed용 안정화 직류 전원회로를 가리킨다. 상기 안정화 직류 전원회로(6)은 정류회로를 내장하고 있다. 인가된 교류는 정류회로에 의해 직류로 정류되며 출력전압이 전력용 트랜지스터로 구성된 제어 소자를 사용하여 증가 또는 감소될 수 있도록 구성되어 있다. 이는 내부적으로 출력 전압과 기준 전압을 비교하는 회로를 구비하고 있다. 출력 전압이 기준 전압보다 더 크게 되는 경우에는 제어 소자의 저항 성분이 증가되고 출력 전압이 기준 전압보다 더 작게 되는 경우에는 제어 소자의 저항 성분이 감소되므로 출력전압은 항상 기준전압에 추종할 수 있다. 또 인에이블신호 EdCTL이 "1"이면 버블 메모리부(1)의 공급전압 Ed가 출력하고, 이것이 "0"이면, 상기 공급전압 Ed는 출력하지 않는다. 참고부호 7은 기준전압 Em과 안정화 직류 전원회로(5)에서 제공된 공급전압 Ec를 비교하는 비교기를 가리킨다. 래치회로(71)은 비교기(7)에서 출력한 신호를 래치하며, 전원 구입시에 출력이 "0"으로 되는, 비교기(7)의 출력이 "1"이 되면 래치회로(71)는 래치하고 출력 "1"을 출력한다. 비교기(7)의 출력이 "0"이 되자마자 이는 출력 "0"을 래치한다. 비교기(7)의 출력이 이후 "1"이 되어도 "0"으로 래치를 계속한다. 참고부호 8은 지연회로이며, 그 지연시간은 수 밀리초이다. 참고부호 9는 인버어터이고, 참고부호 10은 다이리스터로 구성된 급속 방전회로이며, 참고부호 11은 앤드 (AND)회로이고, 참고부호 12는 지연회로이다.
다음에 제3도에 보인 회로의 동작을 설명한다. 예를들어, 수치 제어시스템 NC을 작동하기 위해, 상기 시스템의 전원스위치가 제5도에 나타낸 바와같이 시간 ta에서 단락되면 시스템 NC의 제어신호 CS가 하이(high)레벨이 되고 전원스위치 회로(4)를 단락한다. 전원스위치회로(4)의 단락에서 제5(a)도에 보인 바와같은 교류 전압이 공급전압 Ec를 위해 안정화 직류 전원회로(5)에 인가되고 공급전압 Ed를 위해 안정화 직류 전원회로(6)에 인가된다. 교류전압은 두개의 회로 5와 6에서 정류되며 제5(c)도에 보인 기준전압 Em이 안정화 직류 전원 회로(5)의 단자 Em에서 즉시 출력된다. 동시에 전압이 단자 Ec에 발생되고 이 출력전압은 제5(c)도에 보인 바와같이 점진적으로 증가한다. 비교기(7)에서 전압 ec와 기준전압 Em이 비교되고 ec＜Em이면 비교기(7)의 출력은 "0"이 된다. 따라서, 공급전압 Ed용 안정화 직류전원회로(6)의 인에이블 신호 EdCTL은 "0"이 되고, 회로(6)에서 전압이 출력하지 않는다. 전압 ec가 서서히 올라가 시간 tb에 기준전압 Em을 초과하면 비교기(7)의 출력은 "1"이 되고 래치회로(71)는 즉각 래치되며 "1"을 출력한다. 시간 t4가 경과하면 지연회로(8)의 출력은 "1"이 된다. 그러므로, 인버어터(9)의 출력은 "0"이 되며 급속 방전회로(10)은 개방된 상태가 유지된다. 지연회로(8)의 출력이 "1"이 되면 공급전압 Ed용 안정화 직류 전원회로(6)는 인에이블 신호 EdCTL이 "1"이기 때문에 그 동작을 개시한다. 공급전압 Ed에 대응하는 전압 ed가 비교적 빨리 상승하고 시간 t1에서 소정치에 도달한다. 비교기(7)의 전압이 "1"이 된 시간 tb후, 시간 t2의 경과시, 지연회로(12)의 출력은 "1"이 된다. 그러므로, 앤드 회로(11)의 출력은 "1"이 되며, 메모리 인에이블신호 Me는 "1"이 되고 버블 메모리 유니트는 사용 가능하게 된다. 제5도에서 명백한 바와같이 지연회로(12)의 지연시간 t2는 (t1+t4)＜t2가 되도록 설정된다.
전원 스위치회로(4)가 개방되거나 AC 입력단이 착오로 잘못 접속된 경우를 설명할 것이다. 교류 전원이 제5도의 시간 tc에서 잘못 접속되면 공급전압 Ec용 안정화 직류 전원회로(5)와 공급전압 Ed용 안정화 직류 전원회로(6)의 교류 공급전압이 차단된다(제5(a)도의 ). 그러므로, 두개의 회로 5와 6내에 포함된 정류회로의 직류출력 전압은 서서히 내려간다. 콘덴서가 이 두회로의 출력측에 접속되어 있으므로 출력 전압이 급히 내려가지 않는다. 제5(b)도는 공급전압 Ec용 안정화 직류 전원회로(5)의 정류기(51)의 출력전압 er을 보인 것이다. 이 전압이 VDC1까지 저하되면 저역 동과 여과기(56)의 콘덴서의 전하량은 작고 안정화 직류 전원회로(5)의 출력전압 Ec는 전압 VN을 유지할 수 없으며, 정류기(51)의 출력 전압의 저하와 함께 저하가 시작한다. 이 전압 Ec가 전압 Em보다 더 낮게되면, 비교기(7)의 출력이 "0"이 되고 래치회로(71)의 출력은 "0"이 된다. 결과적으로 앤드회로(11)의 한 입력단자는 "0"이 되고 신호 Me는 즉시 "0"이 된다. 따라서, 버블 메모리 유니트의 내부와 외부사이의 정보 교환이 일체 금지된다. 래치회로(71)의 출력이 "0"이 되면 공급전압 Ec용 안정화 직류 전원회로(5)의 데드 타임설정단자 Ep는 "0"이 된다. 그러므로 제어펄스의 듀티는 45%까지 확장되고 출력전압이 전압 VN에 접근하는 방향에서 제어 펄스의 동작하에 잠시동안 전압 Em보다 더 작게 되지 않는다, 또, 공급전압 Ec용 안정화 직류 전원회로(5)의 평활 콘덴서(52)와 저역 동과 여파기(56)내의 콘덴서에 충전된 전하량은 작게 되며, 출력전압 Ec는 제어펄스를 넓게해도 Em값을 유지할 수 없으며, 서서히 사용 최저 전압 VL로 저하한다. 그동안 공급전압 Ec와 공급전압 Ed는 모두 최저 동작 전압 또는 그 이상이다. 그러므로, 버블 메모리부(1)와 제어부(2)는 완전히 동작하고 버블메모리부(1)의 독출 정보가 다시 서입되고 리프레쉬 동작을 완료한다. 한편, 래치회로(71)의 출력이 "1"에서 "0"으로 절환된후, 시간 t4초 또는 수 밀리초 경과시 지연회로(8)의 출력은 "0"이 된다. 따라서, 인에이블신호 EdCTL은 "0"이 되므로 공급전압 Ed용 안정화 직류 전원회로(6)는 부동작 상태로 되며 동시에 급속 방전회로(10)는 도동 상태로 되어 그 출력단을 단락하며 공급 전압 Ed는 급히 "0"이 된다. 공급전압 Ec용 안정, 직류 전원회로(5)의 출력전압 ec는 서서히 감소된다. 시간 t4경과후 짧은 시간 내에 전압은 허용 하한 전압 VL보다 더 낮게 된다.
상기 실시예에서 급속 방전회로(10)는 전원 Ed용 안정화 직류 전원회로(6)내에 클로버(clover)회로라 부르는 과전압 보호회로가 설치된 경우에는 공용될 수 있다.
본 발명에 따라 상기 상세한 설명과 같이 제어회로용 전원회로는 펄스폭 변조 시스템에 기초를 두고 구성되며 교류 입력 전압이 단절될시 듀티 사이클이 보통 사용중의 값보다 더 큰 상한값까지 설정될 수 있으므로 제어전압이 교류 입력 전압 단절후 허용 하한 전압에 도달하는 시간은 종래의 기술에서 보다 더 길게 될 수 있다. 따라서, 교류 입력전압이 버블 메모리 내의 정보를 독출하는 과정에서 전원 전압 단절에 의한 예기치 않은 중단이 있을 때라도 리프레쉬 동작이 완전하게 행해질 수 있다.

Claims (1)

  1. 버블 메모리 유니트를 구성하는 버블 메모리부와 제어부를 제어하는 전원, 버블 메모리부를 구동하는 전원과 제어부에 가해진 메모리 인에이블 신호를 출력하는 전원장치에 있어서, 제어용 전원이 스위칭 조절기를 사용하는 안정화 직류 전원회로에 의해 구성되며 이 안정화 직류 전원회로에 쵸우핑펄스폭을 통상의 전압 제어시의 상한값을 초과하여 확장하는 회로를 설치하여 상기 제어용의 전원의 출력전압이 소정 값 보다 저하될때 펄스폭이 통상의 전압제어시보다 더 크게 되므로서, 버블 메모리 유니트용 전원장치가 턴오프될때 리프레쉬 동작을 완전하게 수행하게 함을 특징으로 하는 버블메모리 유니트용 전원장치.
KR1019810002539A 1980-07-14 1981-07-13 버블 메모리 유니트용 전원장치 KR860001038B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP80-95975 1980-07-14
JP95975 1980-07-14
JP55095975A JPS6031036B2 (ja) 1980-07-14 1980-07-14 バブルメモリ・ユニツト用電源装置

Publications (2)

Publication Number Publication Date
KR830006764A KR830006764A (ko) 1983-10-06
KR860001038B1 true KR860001038B1 (ko) 1986-07-28

Family

ID=14152162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019810002539A KR860001038B1 (ko) 1980-07-14 1981-07-13 버블 메모리 유니트용 전원장치

Country Status (6)

Country Link
US (1) US4451902A (ko)
EP (1) EP0046013B1 (ko)
JP (1) JPS6031036B2 (ko)
KR (1) KR860001038B1 (ko)
DE (1) DE3175485D1 (ko)
SU (1) SU1149886A3 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5729110A (en) * 1995-10-10 1998-03-17 Eaton Corporation Method for controlling an electronic X-Y shifting mechanism for a vehicle transmission
CN103309423B (zh) * 2012-03-09 2016-07-06 宏碁股份有限公司 电脑系统及其功率分享方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3873846A (en) * 1972-09-07 1975-03-25 Sony Corp Power supply system
JPS5855751B2 (ja) * 1976-01-29 1983-12-12 ソニー株式会社 電源回路
JPS5378042A (en) * 1976-12-20 1978-07-11 Sanyo Electric Co Ltd Switching control type power source circuit
FR2380666A1 (fr) * 1977-02-14 1978-09-08 Cii Honeywell Bull Systeme de commande de decoupage pour convertisseur dans une alimentation electrique continue
US4117544A (en) * 1977-05-25 1978-09-26 Bell Telephone Laboratories, Incorporated Magnetic single-wall domain bias field control arrangement
JPS5484252A (en) * 1977-12-16 1979-07-05 Sony Corp Switching electric source circuit
JPS5855591B2 (ja) * 1979-07-19 1983-12-10 ファナック株式会社 バブルメモリ・ユニット用電源装置
US4330816A (en) * 1980-01-02 1982-05-18 Fujitsu Fanuc Limited Overcurrent protection apparatus

Also Published As

Publication number Publication date
KR830006764A (ko) 1983-10-06
EP0046013A1 (en) 1982-02-17
JPS5720999A (en) 1982-02-03
JPS6031036B2 (ja) 1985-07-19
EP0046013B1 (en) 1986-10-15
SU1149886A3 (en) 1985-04-07
US4451902A (en) 1984-05-29
DE3175485D1 (en) 1986-11-20

Similar Documents

Publication Publication Date Title
US4510400A (en) Switching regulator power supply
US7405954B2 (en) Method and apparatus for conditional response to a fault condition in a switching power supply
US6437549B1 (en) Battery charger
EP0800259B1 (en) Standby voltage boosting stage and method for a memory device
US3372328A (en) Scr temperature control circuit
JP2973063B2 (ja) スイッチ回路
US4178628A (en) Switching type regulated power supply
US4566052A (en) Overvoltage protection circuit for power supply
US10389247B2 (en) Power conversion device and control circuit including stop transitioning to stop state
US4327422A (en) Power source device for bubble memory unit
KR860001038B1 (ko) 버블 메모리 유니트용 전원장치
US20200186036A1 (en) Power conversion device and control circuit
US5497312A (en) Drive signal controlled undervoltage lockout circuit
CA1216627A (en) Circuit for synchronizing a switching power supply to a load clock
US4093909A (en) Method and apparatus for operating a semiconductor integrated circuit at minimum power requirements
US4754387A (en) Start-up circuit for a switch mode power supply
JP3507164B2 (ja) 電子機器類の電源供給回路
JPH05333973A (ja) 携帯型コンピュータの電源装置
JPS63110920A (ja) 太陽電池電源システム
JP2811904B2 (ja) 電源保護装置
KR100513416B1 (ko) 개선된시동회로를가진스위칭모드전원공급기
JP3066093U (ja) 停電検出回路および電源切換回路
JPS6377375A (ja) Ｄｃ／ｄｃコンバ−タのスタ−ト回路
JPS62297914A (ja) 直流電源装置
JPS6329315B2 (ko)