JPH08181721A - 調歩同期式通信によるデータ伝送装置 - Google Patents

Abstract

(57)【要約】 【目的】この発明は、エラー発生時に能動的に受信部の
復帰を図り、受信率の低下を抑制する、無線テレメータ
システムや無線ＬＡＮ等の調歩同期式通信によるデータ
伝送装置を提供することを目的とする。 【構成】受信割り込みに際して、ステップ401 で受信ス
テータス・エラーチェックを行うと、エラーの検出され
たときおよびエラーの存在しないときそれぞれの処理を
行った後ステップ406 で受信バイト数のカウンタの操作
し、ステップ407で１キヤラクタ分のタイマー値を設定
してこのタイマーをスタートさせる。正常に受信すれ
ば、基本的にこの受信割り込みによる受信動作が続けら
れ、ノイズ等の影響で受信クロックの同期がずれると受
信割り込みが発生せず、このとき前記設定されたタイマ
ーによる割り込みを発生する。このため、これ以降の正
常な受信同期が保たれるようになり、受信率の確保が容
易とされる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、特にエラーの発生時
において能動的に受信部の復帰が図れるようにして受信
率が改善されるようにした、無線を通信媒体としたテレ
メータシステムや無線ＬＡＮ等の調歩同期式通信による
データ伝送装置に関する。

【０００２】

【従来の技術】調歩同期式のデータ伝送に際しては、１
キャラクタのデータの前後にローレベルのスタートビッ
トと、ハイレベルのストップビットが付加されて構成さ
れるもので、受信側においては前段の復調回路から出力
されるストップビットさらにスタートビットを検出する
と、後続の１キヤラクタ分の受信データを取り込むよう
にされる。

【０００３】また従来のキャラクタ同士をつめて通信を
行う同期式通信においては、データ伝送に際してのエラ
ーの監視は、複数のキャラクタが合成されたフレーム毎
に行われているものであり、実質的にキャラクタ毎のデ
ータの救済が不可能である。

【０００４】調歩同期式通信においては、ノイズの混入
に対する対策として、例えば特開平２−２８８４４５号
公報に開示されるように、スタートビットのビット幅が
所定の時間以下の状態のときに、ノイズの混入による偽
りのデータであることを判定する手段が考えられてい
る。しかしながら、キャラクタ間をつめて通信している
ときに、ノイズの混入等により送受信間のタイミングが
狂うようになると、１キャラクタ分以上のマークを空け
るようにしないと、受信部において正常に同期復帰され
ないようになる問題を有する。したがって、必要以上に
受信率の低下を招くようになる。

【０００５】

【発明が解決しようとする課題】この発明は上記のよう
な点に鑑みなされたもので、キャラクタ同士をつめて通
信するようにした場合に、受信側においてもキャラクタ
それぞれの先頭位置が予測できることを利用し、ノイズ
等によるエラー発生に際して、受信サイクルの同期が効
果的に復帰されるようにして、受信効率が効果的に改善
されるようにした調歩同期式通信によるデータ伝送装置
を提供しようとするものである。

【０００６】

【課題を解決するための手段】この発明に係る調歩同期
式通信によるデータ伝送装置は、キャラクタ間をつめる
調歩同期式のシリアル通信装置の受信側において、通常
割り込み発生手段では１つのキャラクタデータのストッ
プビット位置で受信割り込みを発生するものであり、こ
の受信割り込みに同期して１キャラクタ長分のタイマー
値がセットされたタイマー手段がスタートされる。受信
データに異常が存在して前記受信割り込みが発生されな
い状態では前記タイマー手段によるタイマー割り込み手
段が起動され、このタイマー割り込み手段による割り込
みが行われた状態で前記シリアル通信の受信クロックを
能動的にリセットして受信動作をアイドル状態に戻す。
そして、前記タイマー割り込みに対応して、さらに次回
のタイマー割り込みが設定されるようにする。

【０００７】

【作用】この様に構成される調歩同期式通信によるデー
タ伝送装置にあっては、各キャラクタ単位でそれぞれ独
立したデータ部が構成され、これらのデータ部が直列的
に配置されるもので、これらデータ部それぞれの先頭に
スタートビットが設定され、後端にストップビットが設
定される伝送データ構造とされる。受信側においては、
ストップビットの受信に対応してタイマーがスタートさ
れるもので、例えばノイズの混入によって次のストップ
ビットが検出できない状態においては、タイマーで計測
された時間の経過後にタイマー割り込みが起動され、受
信サイクルの同期がこのタイマーによって復帰されて、
次のキャラクタによるデータ部の受信が正常に実行でき
る。すなわち、ノイズによるエラーの発生に際しては、
次のスタートビットの直前に受信部の同期クロックが強
制的に初期化され、正常に受信データが確実に処理され
て、受信効率が改善される。

【０００８】

【実施例】以下、図面を参照してこの発明の一実施例を
説明する。図１はデータ伝送装置の全体的な構成を示す
もので、この実施例にあってはホスト処理コンピュータ
10の拡張バス11に対して内蔵するするようにした、イン
テリジェント型シリアル通信制御ボード20として、デー
タ通信装置が構成される。

【０００９】このインテリジェント型シリアル通信制御
ボード20は、システムバス200 に接続してマイクロプロ
セッサ201 を有するもので、システムバス200 に対して
はさらにタイマーコントローラ202 および調歩同期式シ
リアル通信コントローラ203が接続されている。このシ
リアル通信コントローラ203 には、無線機30が接続され
て、無線によるデータの送受信が行われる。

【００１０】タイマーコントローラ202 は、目標のシリ
アル通信速度に対して充分に細かい分解能を有するもの
で、これらの周辺装置とされるコントローラ202 および
203は、いずれもマイクロプロセッサ201 のソフトウエ
アで構成される、初期設定やクロック制御、シリアル通
信コントローラ203 に関しては、特に受信クロックの強
制リセット等が可能とされるプログラマブルに多機能タ
イプで構成され、シリアル通信コントローラ203 から
は、割り込み要求ＩＲＱ1 がマイクロプロセッサ201 に
対してかけられ、またタイマーコントローラ202 からは
割り込み要求ＩＲＱ2 が同じくマイクロプロセッサ201
に対してかけられるようになっている。

【００１１】ＲＡＭ204 はシリアル通信コントローラ20
3 から入力されたデータのバッファとプログラムのワー
ク用に用いられるものであり、ＲＯＭ205 はプログラム
を記憶するために用いられる。そして、ホスト処理用コ
ンピュータ10の拡張バス11には、デュアルポートメモリ
206 が接続され、ホスト処理コンピュータ10とのデータ
の入出力が行われる。

【００１２】図２は伝送されるデータの構造を示すもの
で、キャラクタとキャラクタとの間をつめた固定長のデ
ータブロック（パケット）の連続で構成されるもので、
その各キャラクタはスタートビット(ST)で始まるデータ
ビットＤ0 〜Ｄ7 の連続、さらにパリティビット(PR)に
続いてストップビット(STOP)が設定されるようになって
いる。この様なパケットは本来同期式通信で行うべきも
ので、あえて調歩同期式通信による受信側の動作を以下
に説明する。

【００１３】図３の（Ａ）は図２で示したデータ構造の
キャラクタ毎の様子を拡大した送信側のタイミングチャ
ートを示すもので、各キャラクタによるデータ部が連続
して直列的に配置され、各データ部の後ろにはパリティ
ビットが設定される。

【００１４】図３の（Ｂ）は特別の処理を行わない通常
の受信側のデータを示すもので、伝送路の途中において
外来ノイズが加わると、ｔ1 のタイミングで受信された
１キャラクタ目が、パリティやフレーミングエラーとな
る。また、次の２キャラクタ目のデータのスタートビッ
トの認識位置が、外来ノイズの影響がなくなり且つデー
タビット自体がローレベルとされるＡ点まで、後ろにず
れる。したがって、時間ｔ1 の経過後からＡ点間での期
間ｔNOISE だけ同期がずれ、これがエラーとなる。

【００１５】この場合、３キャラクタ目のデータは外来
ノイズの直接的な影響はないものであるが、前のデータ
の同期ずれ（ｔNOISE)によって、Ｂ点からＣ点までの間
で、データビットがローレベルの所を、不確定にスター
トビットと認識してしまう状態となり、したがってこれ
もエラーとなってしまう。

【００１６】図４はこの様な問題点に対処するための実
施例における受信割り込み処理の流れを、さらに図５は
タイマー割り込み処理の流れを示すもので、この様な処
理によってデータ受信の様子が図３の（Ｃ）で示すよう
に改善される。

【００１７】すなわち、図３の（Ｃ）における受信側に
おいて、１キャラクタ目のデータがストップビットの位
置にくると、Ｄ点において受信割り込みのステップ400
がスタートする。この様に受信割り込みがスタートされ
ると、次のステップ401 において受信ステータス・エラ
ーレジスタを検査し、ステップ402 でエラーが存在する
か否かを判定分岐する。

【００１８】このステップ402 においてエラーがないと
判定されたならば、そのままステップ403 において受信
データをバッファにコピーする。また、ステップ402 で
エラーが存在すると判定されたときは、ステップ404 に
進んでデータをコピーするバッファポインタにエラーコ
ードを格納するエラー処理を施す。

【００１９】ステップ405 においては、１パケット中の
何バイト目を受信中であるかを管理しているカウンタを
インクリメントし、次のステップ406 ではこのカウンタ
がタイマー割り込み側においても操作されてオーバフロ
ーしていないかを検査し、問題があればカウンタ値を操
作する。そして、ステップ407 では１キャラクタ長分の
タイマー値をセットし、このタイマーをスタートさせ
て、ステップ408 でこの受信割り込み処理を終了させ
る。

【００２０】ここで、２キャラクタ目以降も正常に受信
していれば全く問題のないものであるが、外乱ノイズの
影響によって受信クロックの同期がずれていると、２キ
ャラクタ目のストップビット（図３の（Ｃ）のＥ点）に
きても受信割り込みが発生しない。このため、このまま
では必要以上にエラーの発生を招く。

【００２１】しかし、このＥ点において受信割り込みが
発生しない場合には、ステップ407においてスタートさ
せたタイマーによって、タイマー割り込みが発生され
る。すなわち、図５のステップ410 の処理が開始される
もので、次のステップ411 においては、僅かなタイミン
グのずれによって、受信割り込みよりもタイマー割り込
みの方が先に起動されてしまった場合を想定して、一応
受信ステータスを確認する。そして、ステップ412 では
受信データの存在を確認しているもので、ノーエラーに
よってデータを受信している場合には、すぐにこのタイ
マー割り込みが終了されるように分岐する。

【００２２】ステップ412 においてデータの受信が確認
されない場合には、ステップ413 に進んでシリアル通信
コントローラ203 の受信クロックをソフトウェアコマン
ドで強制リセットする。そして、シリアル通信コントロ
ーラ203 の受信状態をアイドル状態に戻す。

【００２３】ステップ414 では受信バイト数カウンタを
インクリメント操作し、データをコピーする予定であっ
たバッファポインタにエラーコードを格納する。そし
て、ステップ415 では次回のタイマー割り込みを設定
し、次のＦ点までの処理に備えるものであり、ステップ
416 でこのタイマー割り込みを終了する。

【００２４】この様な受信割り込み処理並びにタイマー
割り込み処理を実行することによって、３キャラクタ目
のスタートビットのローレベルのエッジを確実に検出で
きるようになるもので、時間ｔ3 とｔ3 ′とのずれがな
くなって、図３の（Ｂ）ではエラー受信となっていたデ
ータが、ノーエラーの状態で受信できる。

【００２５】以下、この様にブロックが終了する予定バ
イト数まで、予め予測可能なストップビットの位置毎に
タイマー割り込みを設定し、次のデータのスタートビッ
トが正常なタイミングで受信されるように、能動的に補
助する同期ずれ自己修正機能を付加することで、外乱ノ
イズの多い状況においても、１ブロック中のデータの受
信件数を増加させることができる。

【００２６】実施例で説明されたようなデータ伝送装置
は、例えば無線ＬＡＮ通信装置において効果的に適用さ
れるもので、その有用性について図６および図７を用い
て検討する。

【００２７】この例では、１パケット当たりのデータ部
本体が、１０バイト転送する場合を示しているもので、
図６で示す１パケット目の転送（Ａ）において、ノイズ
によってデータＤ3 およびＤ4 がエラーによって欠落し
たとすると、受信用１次バッファの内容が図７で示され
るようになる。そして、この受信データはそのまま受信
用合成バッファに対して送られて格納されるものであ
り、同時に送信局に対してＮＡＫ(Negative Acknowledg
e)のコマンドを送る。

【００２８】この様に送信局に対してコマンドＮＡＫが
送られると、送信局においてはエラーが存在したと判断
された１パケット目のデータ（Ｂ）の再送が行われ、こ
の１パケット目のデータが受信用バッファに格納され
る。この再送に際して、ノイズによってデータＤ5 およ
びＤ6 がエラーによって欠落したとすると、このデータ
Ｄ5 およびＤ6 の欠落した１パケット目のデータが一旦
受信用バッファに格納され、受信用合成バッファに送ら
れるようになる。

【００２９】すなわち、転送（Ａ）において欠落したデ
ータＤ3 およびＤ4 は、転送（Ｂ）において正常に送ら
れているものであり、またこの転送（Ｂ）において欠落
したデータＤ5 およびＤ6 は転送（Ａ）においてすでに
正常に送られている。したがって、この転送（Ａ）およ
び（Ｂ）で送られたデータの格納されている受信用合成
バッファにおいては、１パケット目の完成された欠落の
ないパケットデータが完成され、正常な受信データとし
て処理される。

【００３０】ここで、この様な受信用合成バッファによ
る受信動作が行われない場合には、パケット中にエラー
が含まれなくなるまで（Ｃ）のような再送が繰り返され
るもので、再送されたパケットにおいて欠落データが互
いに重ならない状態となったときに、ノーエラーのデー
タが受信用合成バッファで完成される。

【００３１】この様に正常なデータが受信用合成バッフ
ァに完成されることにより、図６で破線で示す受信局か
らＡＣＫ(Acknowledge) のコマンドが送信局に送られ、
次に（Ｅ）で示すように次の２パケット目のデータの転
送が実行される。

【００３２】

【発明の効果】以上のようにこの発明に係る調歩同期式
通信によるデータ伝送装置によれば、無線装置を通信媒
体とするテレメータシステムにおいて、パケット型のデ
ータの通信を行っている際に、電波の伝搬状況が悪化し
たようなときに、ノイズ以外の同期タイミングのずれで
欠落するデータが効果的に救済されるものであり、急激
なデータ受信率の低下が効果的に避けられる。また、エ
ラーの生じたパケットデータも、効果的に再生されるも
のであり、効率的なデータ伝送が実現される。

【図面の簡単な説明】

【図１】この発明の一実施例に係るデータ伝送装置を説
明するための全体的な構成図。

【図２】このデータ伝送装置で用いられるデータ構成を
説明する図。

【図３】（Ａ）〜（Ｃ）はそれぞれこのデータ転送装置
において伝送される送信側および受信側のデータの状況
を説明する図。

【図４】実施例で示されたデータ通信装置におけるデー
タ伝送の動作の流れを説明するフローチャート。

【図５】図４に続く動作の流れを説明するフローチャー
ト。

【図６】上記実施例におけるデータ転送の状況を説明す
る図。

【図７】同じく受信パケットの状態を説明する図。

【符号の説明】

10…ホスト処理コンピュータ、11…拡張バス、20…イン
テリジェント型シリアル通信制御ボード、200 …システ
ムバス、201 …マイクロプロセッサ、202 …タイマーコ
ントローラ、203 …シリアル通信コントローラ、204 …
ＲＡＭ、205 …ＲＯＭ、206 …デュアルポートメモリ、
30…無線機。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 キャラクタ間をつめる調歩同期式のシリ
   アル通信装置の受信側において、 １つのキャラクタデータのストップビット位置で受信割
   り込みを発生する通常割り込み発生手段と、 前記受信割り込みに同期してスタートされる、１キャラ
   クタ長分のタイマー値がセットされたタイマー手段と、 受信データに異常が存在して前記受信割り込みが発生さ
   れない状態で起動される、前記タイマー手段によるタイ
   マー割り込み手段と、 このタイマー割り込み手段による割り込みが行われた状
   態で前記シリアル通信の受信クロックを能動的にリセッ
   トして、受信動作をアイドル状態に戻す受信クロックリ
   セット手段とを具備し、 前記タイマー割り込みに対応して、さらに次回のタイマ
   ー割り込みが設定されるようにしたことを特徴とする調
   歩同期式通信によるデータ伝送装置。
2. 【請求項２】 前記通常割り込みもしくはタイマー割り
   込みにより受信するパケット転送に際して前記パケット
   中の欠落データを記憶する手段を備え、前記欠落データ
   部分が補充されるまで前記パケットの再送要求が出され
   て受信パケットバッファの管理がされるようにした請求
   項１記載の調歩同期式通信によるデータ伝送装置。