JPH08181196A - 成膜防止素子 - Google Patents
成膜防止素子Info
- Publication number
- JPH08181196A JPH08181196A JP31821394A JP31821394A JPH08181196A JP H08181196 A JPH08181196 A JP H08181196A JP 31821394 A JP31821394 A JP 31821394A JP 31821394 A JP31821394 A JP 31821394A JP H08181196 A JPH08181196 A JP H08181196A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film formation
- thin film
- preventing element
- formation preventing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【目的】 成膜防止素子の内周面と半導体基板との間で
連続する一体的な薄膜が形成されない成膜防止素子を提
供する。 【構成】 成膜棒素子（２）は、薄膜形成時に基板
（１）の表面と当接する位置決め用の基準面（２ｅ）及
び基準面（２ｅ）の円周側に位置するフランジ面（２
ｆ）を有する。第１の面からフランジ面（２ｆ）までの
距離は、第１の面から基準面までの距離よりも小さくな
るように設定する。この結果、薄膜形成時に基板表面
（１）とフランジ面（２ｆ）との間に空隙が形成され、
この結果成膜防止素子（２）と基板表面（１）との間で
連続する薄膜の形成が防止される。
連続する一体的な薄膜が形成されない成膜防止素子を提
供する。 【構成】 成膜棒素子（２）は、薄膜形成時に基板
（１）の表面と当接する位置決め用の基準面（２ｅ）及
び基準面（２ｅ）の円周側に位置するフランジ面（２
ｆ）を有する。第１の面からフランジ面（２ｆ）までの
距離は、第１の面から基準面までの距離よりも小さくな
るように設定する。この結果、薄膜形成時に基板表面
（１）とフランジ面（２ｆ）との間に空隙が形成され、
この結果成膜防止素子（２）と基板表面（１）との間で
連続する薄膜の形成が防止される。
Description
【０００１】
【産業上の利用分野】本発明は、例えばＣＶＤ装置（化
学気相堆積装置）のような薄膜形成装置に用いられる成
膜防止素子に関するものである。
学気相堆積装置）のような薄膜形成装置に用いられる成
膜防止素子に関するものである。
【０００２】
【従来の技術】半導体装置を製造する際、半導体基板上
に各種半導体材料及び金属材料の薄膜が形成され、フォ
トリソグラフィ法により処理されて各種半導体領域、電
極領域に配線領域が形成されている。各種半導体層及び
金属層はＣＶＤ法やスパッタ法を利用した薄膜形成装置
により形成される。
に各種半導体材料及び金属材料の薄膜が形成され、フォ
トリソグラフィ法により処理されて各種半導体領域、電
極領域に配線領域が形成されている。各種半導体層及び
金属層はＣＶＤ法やスパッタ法を利用した薄膜形成装置
により形成される。
【０００３】半導体基板上に各種の薄膜を形成する場
合、基板の周辺部分は、基板の移送や処理において基板
を支持するために必要な領域であるため、基板の周辺部
分には薄膜が形成されないようにする必要がある。この
ため、薄膜を形成する際、リング状の成膜防止素子をマ
スクとして用いて半導体基板表面の周辺に各種材料が堆
積するのを阻止している。
合、基板の周辺部分は、基板の移送や処理において基板
を支持するために必要な領域であるため、基板の周辺部
分には薄膜が形成されないようにする必要がある。この
ため、薄膜を形成する際、リング状の成膜防止素子をマ
スクとして用いて半導体基板表面の周辺に各種材料が堆
積するのを阻止している。
【０００４】
【発明が解決しようとする課題】従来の成膜防止素子
は、薄膜形成時に半導体基板と直接当接する第１の面が
全面に亘って平坦な面とされ、その表面が半導体基板と
直接接触している。このため、成膜時にリング状の成膜
防止素子の内周面にも被堆積物が堆積して薄膜が形成さ
れ、この薄膜は半導体基板表面に形成される薄膜と一体
的に形成されるので、成膜後に成膜防止素子を取り外す
際、半導体基板表面に形成された薄膜の一部が基板表面
からはがれてしまう不都合が生じていた。この薄膜剥離
が生ずると、生産の歩留りが著しく低下してしまう。さ
らに、剥離した薄膜片が装置内に残存すると、次に薄膜
形成される半導体に対して異物となるばかりでなく、損
傷を与える不具合も生じてしまう。
は、薄膜形成時に半導体基板と直接当接する第１の面が
全面に亘って平坦な面とされ、その表面が半導体基板と
直接接触している。このため、成膜時にリング状の成膜
防止素子の内周面にも被堆積物が堆積して薄膜が形成さ
れ、この薄膜は半導体基板表面に形成される薄膜と一体
的に形成されるので、成膜後に成膜防止素子を取り外す
際、半導体基板表面に形成された薄膜の一部が基板表面
からはがれてしまう不都合が生じていた。この薄膜剥離
が生ずると、生産の歩留りが著しく低下してしまう。さ
らに、剥離した薄膜片が装置内に残存すると、次に薄膜
形成される半導体に対して異物となるばかりでなく、損
傷を与える不具合も生じてしまう。
【０００５】従って、本発明の目的は、成膜防止素子を
取り外す際、薄膜剥離が発生せず、生産の歩留りが一層
向上した成膜防止素子を提供することにある。
取り外す際、薄膜剥離が発生せず、生産の歩留りが一層
向上した成膜防止素子を提供することにある。
【０００６】
【課題を解決するための手段】本発明による成膜防止素
子は、基板の表面に薄膜を形成する薄膜形成装置に用い
られるほぼリング状の成膜防止素子であって、ほぼ円環
状の第１の面と、この第１の面と対向する第２の面とを
有し、第２の面が、薄膜形成時に成膜すべき基板表面に
対する位置決めの基準となる基準面、及びこの基準面の
内周側に位置しほぼ円環状のフランジ面を有し、前記第
１の面からフランジ面までの距離が第１の面から基準面
までの距離よりも小さくなるように設定し、薄膜形成時
に前記基準面が基板表面に直接当接し前記フランジ面と
基板表面との間に空隙が形成されるように構成したこと
を特徴とする。
子は、基板の表面に薄膜を形成する薄膜形成装置に用い
られるほぼリング状の成膜防止素子であって、ほぼ円環
状の第１の面と、この第１の面と対向する第２の面とを
有し、第２の面が、薄膜形成時に成膜すべき基板表面に
対する位置決めの基準となる基準面、及びこの基準面の
内周側に位置しほぼ円環状のフランジ面を有し、前記第
１の面からフランジ面までの距離が第１の面から基準面
までの距離よりも小さくなるように設定し、薄膜形成時
に前記基準面が基板表面に直接当接し前記フランジ面と
基板表面との間に空隙が形成されるように構成したこと
を特徴とする。
【０００７】
【作用】本発明では、薄膜形成時に基板と対向する第２
面に位置決め用の基準面と基準面より円周側に位置する
フランジ面とを形成する。基準面は薄膜形成時に基板表
面に直接当接しフランジ面は基板表面から離間するか
ら、成膜防止素子の内周側には基板との間に隙間が形成
されることになる。この結果、リング状の成膜防止素子
の内周面に被堆積物が堆積して膜が形成されても、この
膜は基板表面に形成される膜と連続せず、すなわち基板
表面に形成される膜と一体物として形成されず、この結
果成膜防止素子を取り外す際、基板表面に形成された膜
の一部が剥離するような事態を回避することができ、生
産の歩留りを一層向上させることができる。
面に位置決め用の基準面と基準面より円周側に位置する
フランジ面とを形成する。基準面は薄膜形成時に基板表
面に直接当接しフランジ面は基板表面から離間するか
ら、成膜防止素子の内周側には基板との間に隙間が形成
されることになる。この結果、リング状の成膜防止素子
の内周面に被堆積物が堆積して膜が形成されても、この
膜は基板表面に形成される膜と連続せず、すなわち基板
表面に形成される膜と一体物として形成されず、この結
果成膜防止素子を取り外す際、基板表面に形成された膜
の一部が剥離するような事態を回避することができ、生
産の歩留りを一層向上させることができる。
【０００８】
【実施例】図１は本発明による成膜防止素子を一部を拡
大して示すものであり、図１（ａ）は薄膜形成時におけ
る線図的平面図、図１（ｂ）は図１（ａ）のII−II線断
面図である。例えばＣＶＤ装置やスパッタリング装置の
ような薄膜形成装置の基板載置台（図示せず）上に薄膜
形成されるべき半導体基板１を載置する。半導体基板１
上に成膜防止素子２を配置する。成膜防止素子２はほぼ
リング状をなし、薄膜形成時に原料源と対向する第１の
面２ａと半導体基板１と対向する第２の面２ｂとを有す
る。成膜防止素子２は開口部２ｃを有し、この開口部２
ｃを経て半導体基板１の表面上に半導体材料や金属材料
を堆積させる。従って、成膜防止素子２は、その内周面
２ｄが半導体基板１の外周縁を覆う大きさを有する。
大して示すものであり、図１（ａ）は薄膜形成時におけ
る線図的平面図、図１（ｂ）は図１（ａ）のII−II線断
面図である。例えばＣＶＤ装置やスパッタリング装置の
ような薄膜形成装置の基板載置台（図示せず）上に薄膜
形成されるべき半導体基板１を載置する。半導体基板１
上に成膜防止素子２を配置する。成膜防止素子２はほぼ
リング状をなし、薄膜形成時に原料源と対向する第１の
面２ａと半導体基板１と対向する第２の面２ｂとを有す
る。成膜防止素子２は開口部２ｃを有し、この開口部２
ｃを経て半導体基板１の表面上に半導体材料や金属材料
を堆積させる。従って、成膜防止素子２は、その内周面
２ｄが半導体基板１の外周縁を覆う大きさを有する。
【０００９】成膜防止素子２の半導体基板１と対向する
第２の面２ｂは、薄膜形成時に半導体基板の表面と当接
する位置決め基準面２ｅ及びこの基準面より内周側に位
置するフランジ面２ｆを有し、第１の面２ａからフラン
ジ面２ｆまでの距離は第１の面２ａから基準面２ｅまで
の距離よりも小さくなるように、例えば０．１ｍｍ程度
小さくなるように設定し、フランジ面２ｆの幅は０．７
ｍｍ程度に設定する。従って、半導体基板１及び成膜防
止素子２を基板載置台上に装着した場合、基準面２ｅは
半導体基板１の表面に直接当接し、フランジ面２ｆと基
板１の表面との間には基板１の全周に亘ってギャップ３
が形成されることになる。この結果、半導体基板上に形
成される薄膜と成膜防止素子２の内周面２ｄに形成され
る被膜とが連続して一体的に形成されるのが防止され
る。
第２の面２ｂは、薄膜形成時に半導体基板の表面と当接
する位置決め基準面２ｅ及びこの基準面より内周側に位
置するフランジ面２ｆを有し、第１の面２ａからフラン
ジ面２ｆまでの距離は第１の面２ａから基準面２ｅまで
の距離よりも小さくなるように、例えば０．１ｍｍ程度
小さくなるように設定し、フランジ面２ｆの幅は０．７
ｍｍ程度に設定する。従って、半導体基板１及び成膜防
止素子２を基板載置台上に装着した場合、基準面２ｅは
半導体基板１の表面に直接当接し、フランジ面２ｆと基
板１の表面との間には基板１の全周に亘ってギャップ３
が形成されることになる。この結果、半導体基板上に形
成される薄膜と成膜防止素子２の内周面２ｄに形成され
る被膜とが連続して一体的に形成されるのが防止され
る。
【００１０】なお、成膜防止素子の基板表面に対する位
置決めの基準となる基準面は基板の全周に亘って平坦に
形成する必要はなく、基板表面に対して点接触する面と
して形成してもよい。
置決めの基準となる基準面は基板の全周に亘って平坦に
形成する必要はなく、基板表面に対して点接触する面と
して形成してもよい。
【００１１】
【発明の効果】以上説明したように、本発明によれば成
膜防止素子の内周面に沿って基板表面との間でギャップ
が形成されるので、半導体基板の表面に形成される薄膜
と成膜防止素子に形成される皮膜とが連続して一体的に
形成されないので、成膜防止素子を取り外す際半導体基
板に形成された薄膜が部分的に剥がれるような不都合の
発生を防止することができる。この結果半導体装置の製
造の歩留りを一層改善することができる。
膜防止素子の内周面に沿って基板表面との間でギャップ
が形成されるので、半導体基板の表面に形成される薄膜
と成膜防止素子に形成される皮膜とが連続して一体的に
形成されないので、成膜防止素子を取り外す際半導体基
板に形成された薄膜が部分的に剥がれるような不都合の
発生を防止することができる。この結果半導体装置の製
造の歩留りを一層改善することができる。
【図１】本発明による成膜防止素子の一例の構成を示す
図である。
図である。
１ 半導体基板 ２ 成膜防止素子 ２ａ 第１の面 ２ｂ 第２の面 ２ｃ 開口部 ２ｄ 円周面 ２ｅ 基準面 ２ｆ フランジ面 ３ 空隙
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長谷川 斉 茨城県つくば市北原10番地 日本セミコン ダクター株式会社内 (72)発明者 金木 暁 茨城県つくば市北原10番地 日本セミコン ダクター株式会社内
Claims (1)
- 【請求項１】 基板の表面に薄膜を形成する薄膜形成装
置に用いられるほぼリング状の成膜防止素子であって、
ほぼ円環状の第１の面と、この第１の面と対向する第２
の面とを有し、第２の面が、薄膜形成時に成膜すべき基
板表面に対する位置決めの基準となる基準面、及びこの
基準面の内周側に位置しほぼ円環状のフランジ面を有
し、前記第１の面からフランジ面までの距離が第１の面
から基準面までの距離よりも小さくなるように設定し、
薄膜形成時に前記基準面が基板表面に直接当接し前記フ
ランジ面と基板表面との間に空隙が形成されるように構
成したことを特徴とする成膜防止素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31821394A JPH08181196A (ja) | 1994-12-21 | 1994-12-21 | 成膜防止素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31821394A JPH08181196A (ja) | 1994-12-21 | 1994-12-21 | 成膜防止素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08181196A true JPH08181196A (ja) | 1996-07-12 |
Family
ID=18096700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31821394A Pending JPH08181196A (ja) | 1994-12-21 | 1994-12-21 | 成膜防止素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08181196A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000007228A1 (fr) * | 1998-07-27 | 2000-02-10 | Super Silicon Crystal Research Institute Corp. | Four de croissance epitaxiale |
| WO2000043567A1 (fr) * | 1999-01-19 | 2000-07-27 | Tokyo Electron Limited | Dispositif filmogene |
-
1994
- 1994-12-21 JP JP31821394A patent/JPH08181196A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000007228A1 (fr) * | 1998-07-27 | 2000-02-10 | Super Silicon Crystal Research Institute Corp. | Four de croissance epitaxiale |
| US6863735B1 (en) | 1998-07-27 | 2005-03-08 | Super Silicon Crystal Research Institute Corp. | Epitaxial growth furnace |
| WO2000043567A1 (fr) * | 1999-01-19 | 2000-07-27 | Tokyo Electron Limited | Dispositif filmogene |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04129267A (ja) | 半導体基板およびその製造方法 | |
| JPH10150096A (ja) | ワークピースの縁部をシールドする装置 | |
| JP3205878B2 (ja) | ドライエッチング装置 | |
| US20090137096A1 (en) | Clamp ring for wafer and method of manufacturing semiconductor apparatus | |
| KR100219967B1 (ko) | 화학증기 증착공정에의해 형성된 합금을 증착후 제거하는 금속화학 증기 증착방법 | |
| JPH08181196A (ja) | 成膜防止素子 | |
| JPH0590391A (ja) | 金属パタン形成用蒸着装置及び蒸着方法 | |
| JP3131860B2 (ja) | 成膜処理装置 | |
| JPH10256163A (ja) | 高速回転型枚葉式気相成長装置 | |
| JPH0334050B2 (ja) | ||
| JPS62264626A (ja) | ウエツトエツチング装置 | |
| JPH06120146A (ja) | 成膜処理方法及びその装置 | |
| US5773196A (en) | Prevention of anti-reflection coating damage | |
| KR19990013749A (ko) | 반도체 집적 회로 제조 방법 및 반도체 집적 회로 웨이퍼 제조방법 | |
| JP3071729B2 (ja) | プラズマ処理装置 | |
| KR960002761B1 (ko) | 웨이퍼 클램프 | |
| JPS61287241A (ja) | 半導体素子の製造方法 | |
| KR100198606B1 (ko) | 웨이퍼의 주변막 제조방법 | |
| JPH027435A (ja) | 金属パンプ電極を有する半導体装置 | |
| JP2002043294A (ja) | プラズマ処理方法および装置 | |
| KR960008104Y1 (ko) | 웨이퍼의 외주연필름증착 방지장치 | |
| JPH05347362A (ja) | 半導体装置の製造方法 | |
| JPS62149125A (ja) | 半導体装置の製造方法 | |
| JPS6319321Y2 (ja) | ||
| JPS58107483A (ja) | 蒸着装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041012 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041112 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050214 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050217 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050512 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050607 |