JPH0817237B2 - 半導体装置作製方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、スイッチンング素子、
集積回路、液晶等の表示装置に用いられる絶縁ゲイト型
電界効果トランジスタの作製方法に関するものである。

【０００２】

【従来の技術】従来、絶縁ゲイト電界効果トランジスタ
としては、どのような形式のものであってもソース領
域、チャネル領域、ドレイン領域を構成する半導体部分
から構成されていた。そして、ソース領域とチャネル領
域を構成する半導体と、ドレイン領域とチャネル領域を
構成する半導体とは直接接しているのが普通であった。

【０００３】しかしながら従来のソース領域とチャネル
領域、ドレイン領域とチャネル領域とが接している形式
の絶縁ゲイト型電界効果トランジスタでは、ドレイン領
域からソース領域への逆方向リークの問題、ドレイン耐
圧の低さの問題がある。

【０００４】ドレイン領域からソース領域への逆方向リ
ークの問題とは、図２に示すように本来（Ａ）のような
曲線でなければならないゲイト電圧（Ｖ_G ）ードレイン
電流（Ｉ_D ）の関係が現実にはドレイン領域からソース
領域への逆方向リークのために（Ｂ）に示すような曲線
になってしまう問題である。

【０００５】この現象は本来チャネルの形成されるはず
のないゲート電圧条件下、すなわちしきい値電圧
（Ｖ_th）以下の条件のもとでもソース、ドレイン間の電
圧をある程度上げるとドレイン電流が急激に増加する現
象（パンチスルー電流）が起こるからである。

【０００６】この現象は、ドレイン接合における逆バイ
アス電圧による影響がソース接合にまで及ぶことによっ
て生じるものと説明される。このパンチスルー電流はチ
ャネル表面よりかなり深い通路に沿ってソース、ドレイ
ン間を流れている。従って、この通路に沿って不純物濃
度を高くし、抵抗を上げてやればパンチスルー電流を防
止することができる。

【０００７】また、ドレイン耐圧の低さは、やはりしき
い値電圧以下の条件のもとで、本来図３（Ａ）に示され
るようなシャープな特性を示さなければならないドレイ
ン電流（Ｉ_D ）とドレイン電圧（Ｖ_D ）の関係が図３
（Ｂ）に示されるようななだらかな曲線を描いてしまう
特性になってしまう原因となる。この原因も前述したパ
ンチスルー電流の発生に起因するものである。

【０００８】前述の図３（Ｂ）に示したようなＶ_D ーＩ
_D 特性を示す絶縁ゲイト型電界効果トランジスタは、し
きい値電圧以下の電圧がゲイト電極に加わっている状
態、すなわちまったくＯＦＦの状態においてもドレイン
電流が少しずつ流れてしまうスローリークの状態になっ
てしまい、スイッチング素子としての性能、信頼性に問
題が生じてしまう。

【０００９】前記のようなドレイン耐圧すなわちソー
ス、ドレイン間の絶縁性の低さに起因するパンチスルー
電流の問題を改善する方法としてライトドープドレイン
（ＬＤＤ）技術といわれる図４に示すような水素が添加
された半導体層であるオフセットゲート領域４９を設け
る方法がある。図４に示されるのは、石英基板４１、多
結晶シリコン薄膜４２、酸化珪素膜４３、多結晶シリコ
ン電極４４、ソース領域４５、ドレイン領域４６、アル
ミ電極４７、オフセットゲート領域４９からなる絶縁ゲ
イト型電界効果トランジスタである。このオフセットゲ
ート領域というのは、この部分に電界が集中するのを緩
和するために設けられているものである。またこのオフ
セットゲート領域と同じ所にソース、ドレインと同一の
導電型を付与する不純物をライトドープした領域を設け
る方法がある。この方法も、チャネルとゲートまたはチ
ャネルとソースの境界領域における電界集中を緩和する
ための対策である。しかしながらこの方法では水素のチ
ャネル領域への拡散の問題、導電型を付与する不純物の
ソース、ドレインからの拡散の問題を解決することはで
きなかった。

【００１０】

【発明が解決しようとする課題】本発明が解決しようと
する問題点は、従来の絶縁ゲイト型電界効果トランジス
タにおけるドレイン領域からソース領域への電流の逆方
向リークの問題、そしてドレイン耐圧の低さの問題であ
る。

【００１１】

【課題を解決使用とする手段】本発明は、絶縁ゲイト型
電界効果トランジスタにおいて、ソース領域とゲート電
極下の半導体膜との境界付近、ドレイン領域とゲート電
極下の半導体膜との境界付近の少なくともどちらか一方
に炭素、窒素、酸素の内少なくとも一種類の元素が添加
された領域が設けられていることを特徴とする半導体装
置を作製する方法であって、基板上に半導体装置を設け
る半導体装置の作製方法であって、ゲイト絶縁膜上のゲ
イト電極のパターニングと炭素、窒素、酸素の内の少な
くとも一種類の元素を添加するための窓開けを同時に行
い、前記窓を通し前記元素を添加し、その後にゲイト電
極を完成することによりゲイト電極下の半導体膜の外側
あるいは前記ゲイト電極下の半導体膜とソース、ドレイ
ンの間に炭素、窒素、酸素の内の少なくとも一種類の元
素が添加された領域を設ける工程を有する半導体装置作
製方法と、基板上に半導体装置を設ける半導体作製方法
であって、レジストまたは半導体または絶縁体または金
属またはこれらの複合体をパターニングし、炭素、窒
素、酸素の内の少なくとも一種類の元素を添加するため
の窓を開ける工程と、炭素、窒素、酸素の内の少なくと
も一種類の元素を添加する工程を有することを特徴とす
る半導体装置作製方法である。

【００１２】本発明における境界付近とは、異なる特性
（性質）を有する半導体（例えばＩ型半導体とＮ型半導
体、Ｐ型半導体とＮ型半導体）の接する部分（物理的接
合部）およびその接する部分の近傍、または異なる性質
を有する半導体が接して存在している場合における電気
的接合部分である。この電気的結合部分とはその場所を
通じて電気的相互作用が行なわれる電界が最も強い部分
あるいは、不純物濃度の違いあるいは不純物の種類の違
いにより生じる電子現象としての接合している部分を意
味するものである。

【００１３】本発明において作製する絶縁ゲイト型電界
効果トランジスタは、例えば図１に示すガラス基板１、
酸化珪素下地膜３８、ソース領域５’、チャネル領域
７’、ドレイン領域６’、ゲート酸化膜である酸化珪素
膜３’、ゲイト電極４、絶縁物８、ソース電極９’、ド
レイン電極９’’からなるＮチャネル型のＴＦＴであっ
て、ソース領域５’とゲート電極下の半導体膜７’（こ
の場合はチャネル形成領域）との境界１１１、ドレイン
領域と半導体膜７’との境界１１２を端としてそれぞれ
ソース、ドレイン領域方向に沿って、炭素を添加した領
域イ’ロ’が設けられたものである。この例において
は、チャネル下の半導体膜がチャネル形成領域となって
いる。またこの例の作製法は、ゲート電極４をマスクと
してＮ型の導電型を付与する不純物であるリンをイオン
打ち込み法で打ち込み、Ｎ型の導電型を有するソース
５’ドレイン６’領域を形成するものである。よってソ
ース５’、ドレイン６’領域は境界１１１、１１２まで
存在しており、炭素が添加された領域イ’ロ’はドレイ
ン６’領域、ソース５’領域の中に設けられることにな
る

【００１４】このような構成をとったＮチャネル型のＴ
ＦＴのエネルギーバンド構造は、模式的には、図５に示
すような形になる。この場合においては、図１に示すソ
ースとチャネル、ドレインとチャネルの境界である１１
１、１１２からソース５’、ドレイン６’領域にかけて
炭素が添加された領域イ’ロ’が設けられているので炭
素が添加されたことによってバンドギャップの大きい部
分（図５の５２）が、空乏層のソース、ドレイン側に設
けられることになる。以上なような構成をとった場合、
図５のドレイン領域５１からチャネル領域５３へ逆方向
に電流がリークしようとしても、炭素、窒素、酸素の内
少なくとも一種類の元素（この場合は炭素）が添加され
た領域にはバンドギャップの山５２があるので、例えば
54のキャリアはチャネル領域５３の方へ行くことができ
ない。よってこの場合ゲイトに負の電圧が加わったとし
ても図２（Ｂ）に示すような逆方向リークをしてしまう
ことがなく図２（Ａ）に示すような理想的なゲイト電圧
（Ｖ_G ）ードレイン電流（Ｉ_D ）の関係を得ることがで
きる。また図４に示す炭素、窒素、酸素の内少なくとも
一種類の元素が添加された領域である52のバンドギャッ
プの広さがポテンシャル障壁となり、ドレイン耐圧を高
くすることができる。この結果、従来はパンチスルー電
流のため電流が少しずずつスローリークしてしまうため
図３（Ｂ）のような特性になってしまうゲイト電流（Ｉ
_G ）とドレイン電圧（Ｖ_D ）の関係を図３（Ａ）のよう
な改善することができる。また本発明の構成をとった場
合、炭素、窒素、酸素がキャリア発生領域（この場合は
境界１１１、１１２近傍）における不対結合手と結合
し、中和するので再結合中心密度が減少させることがで
き、デバイスとしての特性を高めることができる。バン
ドギャップの山５２の幅は図１における炭素が添加され
た領域であるイ’ロ’の横方向（ソース、チャネル、ド
レインを結ぶ戦に平行な方向）の厚さを変化さえること
によってコントロールすることができ、さらにその山の
高さは、添加濃度を変化させることでコントロールする
ことができる。このように、本発明は電界集中を緩和す
るという前述のライトドープドレイン（ＬＤＤ）技術と
は思想的に全く異なる技術思想のもとに達成せられるも
のである。

【００１５】ソース領域とゲート電極下の半導体領域、
ドレイン領域とゲート電極下の半導体領域との間に炭
素、窒素、酸素を添加することによって、ソース、ドレ
イン領域とチャネル領域との境界付近に形成されるソー
ス、ドレイン、チャネル領域を構成する半導体よりエネ
ルギーバンドギャップの広い領域（例えば図５の52の部
分）は、例えば半導体として珪素を用いるのであれば、
前記炭素、窒素、酸素を添加することによって、炭化珪
素、窒化珪素、酸化珪素からなる領域となる。炭化珪素
としてはSi_x C_1-X（０≦Ｘ＜１）で表される構成、窒化
珪素としてはSi₃N_4-X （０≦Ｘ＜４）で表される構成、
酸化珪素としてはSiO_2-X（０≦Ｘ＜２）で表されるを構
成を用いることができる。

【００１６】また従来は、半導体として多結晶珪素等を
用いると、Ｐ型またはＮ型の導電型を与える不純物が結
晶粒界であるグレインバウンダリ（ＧＢ）を経由してチ
ャネル領域にドリフトしてしまうので、高い導電離を得
ようとしてソース、ドレイン領域に一導電型を付与する
不純物を高濃度に添加すると、チャネル領域に前記不純
物がドリフトしてしまい安定した性能を有するデバイス
を得ることができなかった。しかし本発明の構成をとっ
た場合、炭素、窒素、酸素の添加された領域がブロッキ
ング領域となるのでソース、ドレイン領域からチャネル
領域への一導電型を付与する不純物のドリフトが起こら
ない。このためソース、ドレイン領域にＮチャネル型な
らリン等の５価の不純物をＰチャネル型ならボロン等の
３価の不純物を従来より高濃度で添加しても、熱アニー
ル時における前記不純物の拡散を前記ブロッキング領域
に防止する事ができる。この結果、σ＝１０^-1〜１０³
（Ωｃｍ）^-1の導電率を有するソース、ドレイン領域を
得ることができた。

【００１７】本発明の特徴は、従来の電界集中の緩和を
行なう考え方ではなく、この電界が集中する例えばチャ
ネルとドレインの境界付近に、炭素、窒素、酸素の添加
されたバンドギャプの広い領域を設けることにより、こ
の部分にキャリアのリークを防止するバンドギャップの
山を設けたことにある。また、炭素、窒素、酸素の添加
された領域を変えることで、このバンドギャップの山の
位置を変えることができるという特徴を有する。

【００１８】本発明の方法は、絶縁ゲイト型電界効果ト
ランジスタの各形式であるスタガー型、逆スタガー型、
プレナー型、逆プレナー型等に適用してソース、ドレイ
ン間の耐圧を向上させ、パンチスルー電流を防止するこ
とができることはいうまでもない。また半導体装置とし
ては絶縁ゲイト型電界効果トランジスタに限定されるも
のではなく半導体装置における局部的電界集中に起因す
る問題（例えばスローリークの問題）を解決する手段と
して本発明が応用できる。

【００１９】

【実施例】〔実施例１〕本実施例は、基板上に半導体装
置を設ける半導体装置の作製方法であって、ゲイト絶縁
膜上のゲイト電極のパターニングと炭素、窒素、酸素の
内の少なくとも一種類の元素を添加するための窓開けを
同時に行い、前記窓を通し前記元素を添加し、その後に
ゲイト電極を完成することによりゲイト電極下の半導体
膜の外側あるいは前記ゲイト電極下の半導体膜とソー
ス、ドレインの間に炭素、窒素、酸素の内の少なくとも
一種類の元素が添加された領域を設ける工程を有する半
導体装置作製方法である。本実施例の作製工程を図６に
示す。本実施例では、ガラス基板にＮチャネル型ＴＦＴ
とＰチャネル型ＴＦＴを相補型に設けたＣ／ＴＦＴを作
る場合を示す。また本明細書中において、本実施例１で
用いた図面説明に用いる符号は、本明細書中において共
通のものとする。

【００２０】本実施例における相補型ＴＦＴとは、図７
のＰチャネル形電界効果トランジスタ２１とＮチャネル
形電界効果トランジスタ１１とで構成される相補形の半
導体装置（Ｃ／ＴＦＴ）である。図７においては、この
Ｃ／ＴＦＴを液晶表示装置の画素駆動素子として用いた
例である。図７において、表示部は２×２のマトリック
スを有し、周辺回路部は１６，１７で示している。この
表示部の１つのピクセル３４はＰＴＦＴとＮＴＦＴとの
ゲイトを互いに連結し、さらにＹ軸方向の線Ｖ_GG２２、
またはＶ_GG' ２２’に連結している。またＣ／ＴＦＴの
共通出力を液晶１２の画素電極に連結している。ＰＴＦ
Ｔの入力（Ｖss側）をＸ軸方向の線Ｖ_DD１８, に連結
し、ＮＴＦＴの入力（Ｖ_SS側）をＶss１９に連結させて
いる。

【００２１】するとＶ_DD１８，Ｖ_GG２２が“１”の時、
液晶電位１０は"0" となり、またＶ_DD１８が“１”、Ｖ
_GG２２が“０”の時液晶電位（Ｖ_LC）１０は“１”とな
る。即ち、Ｖ_GGとＶ_LCとは「逆相」となる。第４図にお
いて示されているのは、インバータ型のＣ／ＴＦＴであ
るが、ＮＴＦＴとＰＴＦＴとを逆に配設すると、バッフ
ァ型となりＶ_GGとＶ_LCとは「同相」とすることができ
る。また周辺回路はかくの如き酸素等の不純物が添加さ
れていない、また充分に少ない（１０¹⁹cm^-3以下）ＴＦ
Ｔ、特にＣ／ＴＦＴで作られ、それぞれのＴＦＴの移動
度２０〜２００ｃｍ² ／Ｖｓｅｃとして高速動作をせし
めた。

【００２２】図７に示すＣ／ＴＦＴを作らんとした時の
製造工程を図６に基づき示す。図６において、ＡＮガラ
ス、パイレックスガラス等の約６００℃の熱処理に耐え
得るガラス１上にマグネトロンＲＦ（高周波) スパッタ
法を用いてブロッキング層（下地膜）３８としての酸化
珪素膜を１０００〜３０００Åの厚さに作製した。

【００２３】プロセス条件は酸素１００％雰囲気、成膜
温度１５０℃、出力４００〜８００Ｗ、圧力０．５ｐａ
とした。タ−ゲットに石英または単結晶シリコンを用
い、成膜速度は３０Å／分であった。

【００２４】この上に、酸素、炭素または窒素の総量が
７×１０¹⁹ｃｍ^-3好ましくは１×１０¹⁹ｃｍ^-3以下しか
添加させていないシリコン膜をＬＰＣＶＤ（減圧気相）
法、スパッタ法またはプラズマＣＶＤ法により形成し
た。減圧気相法で形成する場合、結晶化温度よりも１０
０〜２００℃低い４５０〜５５０℃、例えば５３０℃で
ジシラン（Ｓｉ₂ Ｈ₆ ）またはトリシラン（Ｓｉ₃
Ｈ₈ ）をＣＶＤ装置に供給して成膜した。反応炉内圧力
は３０〜３００ｐａとした。成膜速度は３０〜１００Å
/ 分であった。ＮＴＦＴとＰＴＦＴとのスレッシュホ−
ルド電圧（Ｖ_th）を概略同一に制御するため、ホウ素を
ジボランを用いて１×１０¹⁵〜５×１０¹⁷ｃｍ^-3の濃度
として成膜中に添加してもよい。

【００２５】スパッタ法で行う場合、スパッタ前の背圧
を１×１０^-5ｐａ以下とし、単結晶シリコンをタ−ゲッ
トとし、アルゴンに水素を５０〜８０体積％に混入した
雰囲気で行った。例えばアルゴン２０体積％、水素約８
０体積％とした。成膜温度は１５０℃、周波数は１３．
５６ＭＨｚ、スパッタ出力４００〜８００Ｗとし、圧力
は０．５ｐａであった。

【００２６】プラズマＣＶＤ法により珪素膜を作製する
場合、温度は例えば３００℃とし、モノシラン（ＳｉＨ
₄）またはジシラン（Ｓｉ₂ Ｈ₆ ）を反応性気体として
用いた。これらをＰＣＶＤ装置内に導入し、１３．５
６，ＭＨｚの高周波電力を加えて成膜した。

【００２７】この実施例では図６（Ａ）に示す如く、第
１のフォトマスクで所定の領域のみ、半導体膜２，
２' を残し他部を除去した。この上に酸化珪素膜３を下
地の酸化珪素膜３８と同様な条件で５００〜２０００Å
例えば１０００Åの厚さに形成した。

【００２８】本実施例においては、さらに一対の不純物
領域であるソ−スまたはドレインとなる領域は、酸素等
の不純物がきわめて少なく、結晶化はより強く進んだ。
またその一部は後工程においてソ−ス、ドレインとなる
領域において０〜５μｍの横方向の深さにまでわたって
設けられている。即ち、理想的には０にすることにより
図５のバンドギャップの山５２の幅をできるだけ狭くす
ることが好ましいが、工程上の問題を考慮すると０を含
み５μｍ程度の範囲の間で横方向に渡って設けることが
好ましかった。

【００２９】かくして、アモルファス状態の珪素膜を５
００〜１００００Å（１μｍ）、例えば２０００Åの厚
さに作製の後、５００〜７５０℃の結晶成長を起こさな
い程度の中温の温度にて12〜70時間非酸化物雰囲気にて
加熱処理すなわち熱アニールした。例えば窒素または水
素雰囲気にて６００℃の温度で保持した。

【００３０】この半導体膜の下側の基板表面は、アモル
ファス構造の酸化珪素膜が形成されているため、この熱
処理で特定の核が存在せず、全体が均一に加熱アニ−ル
される。即ち、成膜時はアモルファス構造を有し、また
水素は単に混入しているのみである。このアニ−ルによ
り、チャネル形成領域の半導体膜はアモルファス構造か
ら秩序性の高い状態に移り、その一部は結晶状態を呈す
る。特にシリコンの成膜時に比較的秩序性の高い領域は
特に結晶化をして結晶状態となろうとする。しかし、こ
れらの領域間に存在する珪素により互いの結合がなされ
るため、珪素同志は互いにひっぱりあう。結晶としても
レ−ザラマン分光により測定すると、単結晶の珪素（１
１１）結晶方位のピ−ク５２２ｃｍ^-1より低周波側にシ
フトした格子歪を有した（１１１）結晶ピ−クが観察さ
れる。その見掛け上の粒径は、半値巾から計算すると、
５０〜５００Åとマイクロクリスタルのようになってい
るが、実際はこの結晶性の高い領域は多数あってクラス
タ構造を有し、その各クラスタ間は互いに珪素同志で結
合（アンカリング) がされたセミアモルファス構造の被
膜を形成させることができた。

【００３１】例えばＳＩＭＳ（二次イオン質量分析) 法
により深さ方向の分布測定を行った時、添加物（不純
物）として最低領域（表面または表面より離れた位置
（内部))において酸素が３×１０¹⁹ｃｍ^-3、窒素４×１
０¹⁷ｃｍ^-3を得た。また水素は４×１０²⁰ｃｍ^-3であ
り、珪素４×１０²²ｃｍ^-3として比較すると１原子％で
あった。この結晶化は酸素濃度が例えば1.5 ×１０²⁰ｃ
ｍ^-3においては１０００Åの膜厚で６００℃（４８時
間）の熱処理で可能である。これを５×１０²⁰ｃｍ^-3に
すると膜厚を0.３〜0.５μｍと厚くすれば６００℃での
アニ−ルによる結晶化が可能であったが、0.１μｍの厚
さでは６５０℃での熱処理が結晶化のためには必要であ
った。即ちより膜厚を厚くする、より酸素等の不純物濃
度を減少させるほど、結晶化がしやすかった。結果とし
て、この被膜は実質的にグレインバウンダリ（（ＧＢ）
という）がないといってもよい状態を呈する。キャリア
は各クラスタ間をアンカリングされた個所を通じ互いに
容易に移動し得るため、いわゆるＧＢの明確に存在する
多結晶珪素よりも高いキャリア移動度となる。即ちホ−
ル移動度（μｈ）＝１０〜５０ｃｍ² ／Ｖｓｅｃ、電子
移動度（μe ）＝１５〜１００ｃｍ²/Ｖｓｅｃが得られ
る。

【００３２】他方、上記の如く中温でのアニ−ルではな
く、９００〜１２００℃の高温アニ−ルにより被膜を多
結晶化すると、核からの固相成長により被膜中の酸素等
の不純物の偏析がおきて、ＧＢには酸素、炭素、窒素等
の不純物が多くなり、結晶中の移動度は大きいが、ＧＢ
でのバリア（障壁）を作ってそこでのキャリアの移動を
阻害してしまう。そして結果としては５ｃｍ² ／Ｖｓｅ
ｃ以下の移動度しか得られず、結晶粒界でのドレインリ
−ク等による耐圧の低下がおきてしまうのが実情であっ
た。

【００３３】即ち、本発明の実施例ではかくの如く、結
晶性を有するセミアモルファスまたはセミクリスタル構
造を有するシリコン半導体を用いている。またゲイト酸
化膜３には弗素を少量添加して成膜してもよい。

【００３４】この酸化珪素と下地の半導体膜との界面特
性を向上し、界面凖位を除くため、紫外光を同時に加
え、オゾン酸化を行うとよかった。即ち、ブロッキング
層３８を形成したと同じ条件のスパッタ法と光ＣＶＤ法
との併用方法とすると、界面凖位をさらに減少させるこ
とができた。

【００３５】さらにこの後、この上側にリンが１〜５×
１０²⁰ｃｍ^-3の濃度に入ったシリコン膜またはこのシリ
コン膜とその上にモリブデン（Ｍｏ）、タングステン
（Ｗ），ＭｏＳｉ₂ またはＷＳｉ₂ との多層膜４９を形
成した。この多層膜４９は、本実施例のように７００°
以下の温度でその作成工程が行なわれるのであれば、ア
ルミ、またはアルミと他の金属化合物、あるいは一般の
金属化合物を用いてもよい。

【００３６】この多層膜４９上にフォトレジスト３５を
設け、さらに第２のフォトマスクを用い、フォトレジ
スト３５を選択的に除去し、このレジスト３５をマスク
として図６（Ｂ）に示すように多層膜４９の一部を除去
した。このレジスト３５と多層膜４９の一部が除去され
た領域３６，３７，３６’、３７’に対し、Ｃ、Ｎまた
はＯ、本実施例においてはＯを１×１０²⁰〜５×１０²¹
cm^-3の濃度になるようにフォトレジスト３５と多層膜４
９をマスクとしてイオン注入法により添加し、この領域
を酸化珪素化すなわちSiO_2-X（０≦Ｘ＜２）でその組成
が表される領域とした。

【００３７】これら不純物の濃度はＳＩＭＳの測定によ
ると膜の中央部で最も小さく、その厚さ方向の両端で最
も大きくなっていた。膜中央部でのこれらＣ、Ｎまたは
Ｏの如き不純物濃度は、１×１０¹⁹ｃｍ^-3好ましくは８
×１０¹⁹ｃｍ^-3以上であることが望ましい。このイオン
注入に際して加えた電圧は３０〜５０ＫｅＶ例えば３５
ＫｅＶとした。この結果、図６（Ｂ）の（イ），
（ロ），（イ’），（ロ’）で示されるような酸素の添
加された領域が形成される。この領域の横方向の厚さは
０．１〜３０μｍ好ましくは１〜１０μｍ例えば２μｍ
とした。また厚さは、２００Å〜２μｍ好ましくは５０
０〜２０００Å本実施例においては１０００Åとした。

【００３８】これを第３のフォトマスクにてパタ−ニ
ングした。そしてＰＴＦＴ用のゲイト電極４，ＮＴＦＴ
用のゲイト電極４' を形成し、図６（Ｃ）の形状を得
た。本実施例においては、図６（Ｂ）その一部が除去さ
れた多層膜４９の一部をそのままゲート電極として用い
た。よって酸素が添加された領域（イ），（ロ），
（イ’），（ロ’）の一方の境界部分６１、６２、６
１’６２’は、ゲイト電極の両端６２、６３、６２’、
６３’と一致している。

【００３９】本実施例においては、例えばチャネル長１
０μｍ、ゲイト電極としてリンド−プ珪素を0.２μｍ、
その上にモリブデンを0.３μｍの厚さに形成した。

【００４０】図６（Ｄ）において、フォトレジスト３
１’をフォトマスクを用いて形成し、ＰＴＦＴ用のソ
−ス５，ドレイン６となる領域に対し、ゲイト電極４を
マスクとしてホウ素を１〜２×１０¹⁵ｃｍ^-2のド−ズ量
としてイオン注入法により添加した。次に図６（Ｅ）の
如く、フォトレジスト３１をフォトマスクを用いて形
成した。そしてＮＴＦＴ用のソ−ス５'、ドレイン６'
となる領域に対しやはりゲート電極４' をマスクとして
リンを１×１０¹⁵ｃｍ^-2の量、イオン注入法により添加
した。これらはゲイト絶縁膜３を通じて行った。しかし
図６（Ｃ）において、ゲイト電極４，４’をマスクとし
てシリコン膜上の酸化珪素を除去し、その後、ゲイト電
極４，４’をマスクとしてホウ素、リンを直接珪素膜中
にイオン注入してもよい。

【００４１】本実施例の場合、ゲイト電極をマスクとし
てホウ素、リン等のＰまたはＮ型の導電型を付与する不
純物をイオン注入し、ＰＴＦＴまたはＮＴＦＴのソー
ス、ドレインを形成するので、図６（Ｄ）に示されてい
るようにＮＴＦＴの場合、ソースとチャネルの境界は６
１’、ドレインとチャネルの境界は６２’となり酸素が
添加された不純物領域（イ’），（ロ’）の一方の境界
部分と一致する。すなわち本実施例のおいて、酸素が添
加された不純物領域は、一導電型を付与する不純物が添
加された半導体であるソース、ドレイン領域の内部に存
在していることになる。すなわち本実施例は、図１に示
す例と同様な構成である。本実施例において説明した作
製工の特徴は、ゲイト電極部分をマスクとしてバンドギ
ャップの山を作る炭素、窒素、酸素等の不純物、並びに
ＮまたはＰ型を付与する不純物をイオン打ち込みしてい
るので、ゲイト電極の位置を決める図６（Ｂ）の段階で
ソース、ドレイン、チャネル、そして炭素、窒素、酸素
の添加された領域の位置関係が決めることができる。歩
留りを向上させ、各素子の特性のばらつきを小さくする
ことが液晶表示装置等を作製する際の最重要課題である
ことを考えるとこの作製工程上の特徴は極めて有用であ
る。ばらつきがなく絶縁ゲイト型電界効果トランジスタ
を作製することができるというのは、後に述べるように
バンドギャップの山を作るための炭素、窒素、酸素等の
不純物が添加される位置が少しでも異なると、デバイス
の電気的特性が異なってきてしまうことに起因する。

【００４２】前記のゲート電極を作製した行程の後、フ
ォトレジスト３１を除去し、６３０℃にて１０〜５０時
間再び加熱アニ−ルを行った。そしてＰＴＦＴのソ−ス
５，ドレイン６，ＮＴＦＴのソ−ス５' , ドレイン６'
の不純物を活性化してＰ⁺ 、Ｎ⁺ の領域として作製し
た。またゲイト電極４，４’下にはチャネル形成領域
７，７' がセミアモルファス半導体として形成されてい
る。一般に、ソース、ドレイン領域を活性化すること
は、デバイスの電気的特性を高めるためには有効である
が、活性化のための熱アニールを行なうとＰまたはＮ型
の導電型を付与する不純物がチャネル形成領域に不必要
に拡散してしまうという問題が生ずる。しかし本発明の
構成をとることで、例えば本実施例の場合において、Ｎ
⁺ −ＩまたはＩ−Ｎ⁺ 界面またはその近傍に存在してい
る炭素、窒素、酸素が添加された領域がブロッキング領
域となり、熱アニール時における不要な不純物の拡散を
防ぐことができる。この炭素、窒素、酸素が添加された
領域がブロッキング領域となるのは、炭素、窒素、酸素
が珪素と極めて強い結合をするからである。

【００４３】酸素等の不純物の添加された領域（イ）
（ロ）（イ’）（ロ’）は、図５の５２に対応するバン
ドギャップがチャネル領域やソース、ドレイン領域より
広い領域である。またこの構成により、Ｎ⁺ −Ｉ、Ｐ⁺
−Ｉの存在する面に結晶粒界が存在しにくく、結果とし
てさらにドレイン耐圧を高くすることができる。

【００４４】かくすると、セルフアライン方式でありな
がらも、すべての工程において７００℃以上に温度を加
えることがなくＣ／ＴＦＴを作ることができる。そのた
め、基板材料として、石英等の高価な基板を用いなくて
もよく、本発明のプロセスは大画素の液晶表示装置にき
わめて適しているプロセスである。

【００４５】本実施例において作製したＮＴＦＴのエネ
ルギーバンド図は、図５に示されるものと同様である。
これは本実施例が図１に示すＮＴＦＴと同様な構成であ
ることを考えれば明らかである。この場合、図６のＮＴ
ＦＴのＮ⁺−ＩまたはＩ−Ｎ⁺ の界面である６１' 、６
２' が図５の１１１、１１２に対応する。また本実施例
において作製したＰＴＦＴのエネルギーバンド図は、不
純物のドーピング量がＮＴＦＴとＰＴＦＴで全く同一で
あり、チャネルがともに真性半導体であれば、フェルミ
レベル（ｆ_e ）に対して図５を対称に変換したものに概
略一致する。

【００４６】本実施例において、熱アニールは図６
（Ａ）（Ｅ）で２回行った。しかし図６（Ａ）のアニ−
ルは求める特性により省略し、双方を図６（Ｅ）の熱ア
ニ−ルにより兼ねさせて製造時間の短縮を図ってもよ
い。さらに図６（Ｆ）において、層間絶縁物８を前記し
たスパッタ法により酸化珪素膜の形成として行った。こ
の酸化珪素膜の形成はＬＰＣＶＤ法、光ＣＶＤ法を用い
てもよい。例えば0.２〜1.０μｍの厚さに形成した。そ
の後、図６（Ｆ）に示す如く、フォトマスクを用いて
電極用の窓３２を形成した。さらにこれら全体にアルミ
ニウムを0.5 〜１μｍの厚さにスパッタ法により形成
し、リ−ド９，９' およびコンタクト２９，２９' をフ
ォトマスクを用いて図６（Ｇ）の如く作製した。

【００４７】かかるＴＦＴの特性を略記する。ＰＴＦＴ
については、移動度(μ) が２６（ｃｍ² ／Ｖｓ）、ス
レッシュホ−ルド電圧が−4.３Ｖ、ドレイン耐圧が−３
３Ｖであった。またＮＴＦＴについては、移動度( μ)
が４２（ｃｍ² ／Ｖｓ）、スレッシュホ−ルド電圧が＋
3.９Ｖ、ドレイン耐圧が＋３７Ｖであった。この特性
は、チャネル長１０μｍ、チャネル巾３０μｍの場合を
示す。かかる半導体を用いることにより、一般に不可能
とされていたTFTに大きな移動度を得ることができ、か
つドレイン耐圧を大きなレベルで得た。そのため、初め
て図７に示した液晶表示装置用のＮＴＦＴまたはＣ／Ｔ
ＦＴを構成させることができた。

【００４８】この実施例は液晶表示装置の例であり、ま
たこのＣ／ＴＦＴの出力を画素に連結させるためさらに
図６（Ｇ）において、ポリイミド等の有機樹脂３４を形
成し、フォトマスクにより再度の窓あけを行った。さ
らに２つのＴＦＴの出力端を液晶装置の一方の透明電極
に連結するため、スパッタ法によりＩＴＯ（インジュ−
ム・スズ酸化膜）を形成した。それをフォトマスクに
よりエッチングして、透明電極３３を構成させた。この
ＩＴＯは室温〜１５０℃で成膜し、それを２００〜３０
０℃の酸素または大気中のアニ−ルにより成就した。

【００４９】かくの如くにしてＰＴＦＴ２１とＮＴＦＴ
１１と透明導電膜の電極３３とを同一ガラス基板１上に
作製した。

【００５０】図８（Ａ）に第７図に対応した実施例を示
す。Ｘ線としてＶ_DD１８、Ｖ_SS１９、Ｖ_DD' １８、 Ｖ
_SS' １９' を形成した。なおＹ線としてＶ_GG２２、
Ｖ_GG' ２２を形成した。

【００５１】図８の(A) は平面図であるが、そのＡ−Ａ
■ の縦断面図を図８(B) に示す。またＢ−Ｂ' の縦断
面図を図８（Ｃ）に示す。

【００５２】ＰＴＦＴ２１をＸ線Ｖ_DD１８とＹ線Ｖ_GG２
２との交差部に設け、さらにＶ_DD１８とＶ_GG' ２２' と
の交差部にも他の画素用のＰＴＦＴ２１Ａが同様に設け
られている。ＮＴＦＴ１１はＶ_SS１９とＶ_GG２２との交
差部に設けられている。Ｖ_DD１８' とＶ_GG２２との交差
部の下側には、他の画素用のＰＴＦＴが設けられてい
る。本実施例においてはこのようなＣ／ＴＦＴを用いた
マトリクス構成を有せしめた。ＰＴＦＴは、ソ−ス５の
入力端のコンタクト３２を介しＸ線Ｖ_DD１８に連結さ
れ、ゲイト４は多層形成がなされたＹ線Ｖ_GG２２に連結
されている。ドレイン６の出力端はコンタクト２９を介
して画素の電極３３に連結している。

【００５３】他方、NTFT１１はソ−ス５' の入力端がコ
ンタクト３２' を介してＸ線Ｖ_SS１９に連結され、ゲイ
ト４' はＹ線Ｖ_GG２２に、ドレイン６' の出力端はコン
タクト２９'を介して画素３３に連結している。かくし
て２本のＸ線１８，１９に挟まれた間( 内側) に、透明
導電膜よりなる画素３３とＣ／ＴＦＴとにより１つのピ
クセルを構成せしめた。かかる構造を左右、上下に繰り
返すことにより、２×２のマトリクスの１つの例または
それを拡大した６４０×６４０、１２８０×１２８０と
いった大画素の液晶表示装置を作ることが可能となっ
た。

【００５４】図８（Ｂ），（Ｃ）は図６（Ｇ）に番号が
対応している。ここでの顕著な特長は、１つの画素にＴ
ＦＴが相補構成をして設けられていること、画素３３は
液晶電位Ｖ_LCを有するが、それは、ＰＴＦＴがオンであ
りＮＴＦＴがオフか、またはＰＴＦＴがオフでありＮＴ
ＦＴがオンか、のいずれのレベルに固定されることであ
る。第８図において、それら透明導電膜上に配向膜、配
向処理を施し、さらにこの基板と他方の液晶の電極（図
７の２３）を有する基板との間に一定の間隔をあけて公
知の方法により互いに配設をした。そしてその間に液晶
を注入または配線して完成させた。

【００５５】液晶材料にTN液晶を用いるならば、その間
隔を約１０μｍ程度とし、透明導電膜双方に配向膜をラ
ビング処理して形成させる必要がある。また液晶材料に
ＦＬＣ（強誘電性) 液晶を用いる場合は、動作電圧を±
２０Ｖとし、セルの間隔を1.５〜3.５μｍ例えば2.３μ
ｍとし、反対電極（図７の２３）上にのみ配向膜を設け
ラビング処理を施せばよい。分散型液晶またはポリマ−
液晶を用いる場合には、配向膜は不用であり、スイッチ
ング速度を大とするため、動作電圧は±１０〜±１５Ｖ
とし、セル間隔は１〜１０μｍと薄くした。

【００５６】特に分散型液晶を用いる場合には、偏光板
も不用のため、反射型としても、また透過型としても光
量を大きくすることができる。そしてその液晶はスレッ
シュホ−ルドがないため、本発明のＣ／ＴＦＴに示す如
く、明確なスレッシュホ−ルド電圧が規定されるＣ／Ｔ
ＦＴ型とすることにより、大きなコントラストとクロス
ト−ク（隣の画素との悪干渉）を除くことができた。

【００５７】〔実施例２〕本実施例は、基板上に半導体
装置を設ける半導体作製方法であって、レジストまたは
半導体または絶縁体または金属またはこれらの複合体を
パターニングし、炭素、窒素、酸素の内の少なくとも一
種類の元素を添加するための窓を開ける工程と、炭素、
窒素、酸素の内の少なくとも一種類の元素を添加する工
程を有することを特徴とする半導体装置作製方法であっ
て、例えば図９（Ｃ）に示す相補型のＣ／ＴＦＴを得る
作製方法に関するものである。本実施例が、実施例１と
異なるのは、実施例１が図６（Ｂ），（Ｃ）を見ると明
らかなようにゲート電極４，４’となる部分とその上の
レジスト膜をマスクとして不純物として酸素を半導体層
２，２’にイオン打ち込みしているが、本実施例におい
ては、図９（Ａ），（Ｂ）に示すように先ずＣ、Ｎ、Ｏ
等の不純物を半導体層２，２’に対してレジスト膜をマ
スクとしてイオン打ち込みを行い、Ｃ、Ｎ、Ｏ等の少な
くとも一種類の元素が１×１０²⁰〜５×１０²¹cm^-3の濃
度になるようにイオン注入法により添加するものであ
る。この方法によると、Ｃ、Ｎ、Ｏ等が添加された不純
物領域（図５の５２に示すバンドギャップの広い領域に
相当）をゲイト電極の下に及ぶ範囲に設けることができ
るという特徴を有する。以下本実施例の作製工程を説明
する。

【００５８】図９に本実施例の作製工程の一部を示す。
まず実施例１と同様な工程を経、その後フォトレジスト
９１を設けフォトマスクを用いて図９（Ａ）に示すよう
にパターニングをした。このフォトレジスト９１の除去
された部分によってＣ、Ｎ、Ｏの添加される不純物領域
が決まるのである。よってこの方法によれば、実施例１
におけるイオン打ち込み法では不可能な、ゲート電極下
にも前記不純物領域を設けることができるという特徴を
有する。

【００５９】そしてこのフォトレジスト９１をマスクと
して炭素（Ｃ）、窒素（Ｎ）、または酸素（Ｏ）の内少
なくとも一種類の元素、本実施例においては炭素を実施
例１と同様にしてイオン打ち込み法によりドーピングし
た。

【００６０】この上に実施例１と同様にしてゲート酸化
膜となる酸化珪素膜３を酸素１００％雰囲気中における
スパッタリングによって１０００Åの厚さに設けた、さ
らにこの後、この上側にリンが１〜５×１０²⁰ｃｍ^-3の
濃度に入ったシリコン膜またはこのシリコン膜とその上
にモリブデン（Ｍｏ）、タングステン（Ｗ），ＭｏＳｉ
₂ またはＷＳｉ₂ との多層膜、またはアルミ、アルミと
他の金属化合物、金属化合物の多層膜を形成し、さらに
実施例１と同様にしてこの多層膜をパターニングするこ
とによりゲート電極４、４’を設けてＮＴＦＴとＰＴＦ
Ｔを得た。以下実施例１と全く同様な工程を経ることに
よってＣ／ＴＦＴを得ることができた。

【００６１】本実施例においては、ゲート電極を設ける
前に炭素元素を、１×１０²⁰〜５×１０²¹ｃｍ^-3イオン
打ち込み法によってドーピングした領域（イ）（ロ）
（イ’）（ロ’）が設けられ、しかる後にゲート電極が
設けられるのでバンドギャップの山をつくるための不純
物である炭素が添加される領域がゲート電極の位置に制
限されることがない。実施例１のようにゲート電極をマ
スクとして炭素、窒素酸素等の不純物をイオン打ち込み
によって添加した場合、図６（Ｄ）を見れば明らかなよ
うにゲート電極下に炭素、窒素酸素等の不純物の内少な
くとも一種類の不純物が添加された半導体領域（図５の
５２にで示されるバンドギャップの山に相当する部分）
を作ることができなかった。実施例１においては、ゲー
ト電極をマスクとして一導電型を付与する不純物を添加
するので、チャネル形成領域は図６（Ｄ）の７、７’で
示されるようにゲート電極４、４’の下にゲート電極と
同じ形で存在していたが、本実施例のような構成をとっ
た場合、図９（Ｃ）に示すようにソース領域５、５’か
らチャネル形成領域７、７’にかけて炭素が添加された
珪素半導体の領域（ロ）、（イ’）を、ドレイン領域
６、６’からチャネル形成領域７、７’にかけて炭素が
添加された珪素半導体の領域（イ）、（ロ’）を設ける
ことができる。この場合、炭素が添加されている領域ソ
ース領域５、５’とチャネル形成領域７、７’との境界
は９１、９１’となり、ドレイン領域６、６’とチャネ
ル形成領域４、４’との境界は９２、９２’となる。よ
って、これらソース、ドレイン領域とチャネル形成領域
の境界は炭素が添加された珪素半導体領域中に存在する
ことになる。

【００６２】本実施例の構成をとった場合におけるＮＴ
ＦＴの模式的なエネルギーバンド図を図１０に示す。図
１０に示したエネルギーバンド図に示すように本実施例
の作製工程によてＮＴＦＴを作製した場合、炭素、窒
素、酸素を添加することのよって得られるエネルギーバ
ンドギャップの山１０１の位置を図５に示す実施例１に
おける作製方法で作製したＮＴＦＴのエネルギーバンド
ギャップの山１０１の位置よりもチャネル形成領域に近
い部分に設けることができる。しかも、実施例１の場合
と同じバンドギャップを有する山を設けた場合において
も、その設けられる位置が違うと、ポテンシャル障壁と
してのバンドギャップの山の高さを相対的に変えること
ができる。例えば、チャネルとドレインの境界である図
５の１１２、図１０の９２’の近傍を比較した場合、炭
素、窒素、酸素を添加することによて、形成されるバン
ドギャップ大きさが同じであるのにもかかわらず、キャ
リア、電子にとってのポテンシャル障壁としての高さは
違うことがわかる。すなわちこのバンドギャップの山で
あるポテンシャル障壁によってキャリア、電子の移動が
影響を受けると考えるのならば、このバンドギャップの
山の位置を変えることによって異なる電気的特性を有す
るデバイスを作製することがでることになる。

【００６３】さらに本実施例の作製工程において、ゲー
ト電極の位置部分に下に炭素、窒素、酸素の少なくとも
一種類が添加された領域を作ることにより図１１に示す
ようなＮＴＦＴ、ＰＴＦＴからなるＣ／ＴＦＴを作製す
ることができる。このＣ／ＴＦＴは炭素が１×１０²⁰〜
５×１０²¹cm^-3添加された領域である（イ）（ロ）
（イ’）（ロ’）の位置が実施例３で作製した図９
（Ｃ）のＣ／ＴＦＴとは異なっているだけである。図１
１を見るとソース５、５’とチャネル形成領域７、７’
との境界である９１、９２、９１’、９２’を一方の端
としてチャネル形成領域内に炭素の添加された不純物領
域すなわちバンドギャップの山を作るための不純物領域
が設けられていることがわかる。

【００６４】図１１に示すようなＮＴＦＴのエネルギー
バンド図を図１２に示す。この図を見ればわかるように
炭素が添加された不純物領域をチャネル形成領域内に設
けたので、エネルギーバンドギャップの山が図５（実施
例１に対応）や図１０（実施例２に対応）の場合に比較
してチャネル形成領域に近いところにできることがわか
る。この場合も炭素が添加された領域のバンドギャップ
の大きさは、同じであっても、その位置が違う場合、ポ
テンシャル障壁としてのバンドギャップの山の高さは、
電子、キャリア（正孔）にとって異なることがわかる。

【００６５】さらに炭素、窒素、酸素の内少なくとも一
種類の元素が添加された領域の不純物濃度、横方向の
幅、活性化の度合いなどにより前記バンドギャップの山
の幅、高さをコントロールすることができる。

【００６６】〔実施例３〕本実施例は、図１０に示すよ
うに実施例２において作製したＴＦＴにおいて、Ｃ，
Ｎ，Ｏが添加された領域が半導体層の表面付近に存在す
る場合である。この構成であってもソース、ドレイン間
の耐圧を高くすることができる。もちろんこの不純物が
基板近くに達していてもよいのであるが、本実施例の構
成をとり、Ｃ，Ｎ，Ｏの不純物をイオン打ち込み法でド
ーピングする場合、実施例１や２の場合に比較してイオ
ンのエネルギーを小さくでき、ドーピングをしたくない
不要な部分へのイオンの侵入をふせぐことができる。な
お図面の符号は図１と同一でありまた、本明細書中に示
される絶縁ゲイト型電界効果トランジスタはＰチャネル
型あるいはＮチャネル型のいずれであってもよいことは
いうまでもない。

【００６７】本実施例の作製法は、Ｃ，Ｎ，Ｏのイオン
注入に際しての加える電圧が４０ＫｅＶ以下例えば２５
ＫｅＶである点以外は実施例２と同様である。また実施
例１と同様な構成をとってもよいことはいうまでもな
い。

【００６８】〔実施例４〕本実施例は、Ｎチャネルまた
はＰチャネル型の絶縁ゲイト型電界効果トランジスタに
おいて、ドレイン領域とゲート電極下の半導体領域との
境界付近に炭素が添加された領域が設けられていること
を特徴とする半導体装置であって、図１４にその構成を
示す。本実施例の構成をとることによって、簡単な構成
ながら絶縁耐圧をたかめるこができた。また図面の符号
は図１の場合と同様である。

【００６９】本実施例の作製法は、実施例２の作製法に
したがった。よって、チャネルとドレインの境界９２’
を含む形で炭素が添加されている領域がチャネルからド
レインにかけて設けられている。

【００７０】本発明の思想によれば、図１５に示すよう
に逆スタガー型の電界効果トランジスタにおいて、１２
５で示される部分に本発明の構成であるＣ，Ｎ，Ｏの不
純物を実施例１と同様にして、イオン打ち込み等で添加
することにより本発明の構成と同等の効果を得ることが
できる。

【００７１】また、図１６に示すようにプレナー型の絶
縁ゲイト型電界効果トランジスタに本発明の構成を応用
することができる。この場合、チャネルとソース、ドレ
インの間に炭化物、窒化物、酸化物の薄膜を１０〜５０
０Åの厚さで設けることによって、本発明の効果を得る
ことができる。この場合、従来のプレナー型の絶縁ゲイ
ト型電界効果トランジスタの作製工程に前記炭化物、窒
化物、酸化物、またはその複合薄膜を設けるだけでよい
という作製上の特徴を有する。

【００７２】図１５、図１６における上記本発明の他の
応用例において、１２１はガラス基板、１２２は下地酸
化珪素膜、１２３はゲート酸化膜である酸化珪素膜、１
２４は非単結晶珪素半導体膜、１２５はＣ，Ｎ，Ｏの少
なくともいずれかが添加された領域、１２６はドレイン
領域、１２７はソース領域、１２８はゲート電極、１２
９はＣ，Ｎ，Ｏの少なくともいずれかからなる薄膜、あ
るいは少なくともいずれかが添加された薄膜である。本
実施例における薄膜１２９はＰＣＶＤ法によって設けた
が他の方法、例えばＬＰＣＶＤ法、スパッタ法、光ＣＶ
Ｄ方等を用いてもよい。

【００７３】本発明においては、半導体として非単結晶
珪素を用いたが、他の半導体、例えば単結晶ゲルマニウ
ム、ガリウムヒソ、その他化合物半導体を用いてもよい
ことはいうまでもない。

【００７４】

【発明の効果】本発明の工程によって、炭素、窒素、酸
素の添加された領域を設けた絶縁ゲイト型電界効果とラ
ンジスタを作製することによって、ソース、ドレイン間
の逆方向リークの問題、そしてソース、ドレイン間の耐
圧の低さに起因するしきい値電圧以下の状態において生
じるスローリークの問題を解決することができた。

【図面の簡単な説明】

【図１】 本発明の一例を示したものである。

【図２】 本発明の構成によって得られるゲート電圧と
ドレイン電流の関係、並びに従来の構成におけるゲート
電圧とドレイン電流の関係を示したものである。

【図３】 本発明の構成によって得られるドレイン電圧
とドレイン電流の関係、並びに従来の構成におけるドレ
イン電圧とドレイン電流の関係を示したものである。

【図４】 従来の例を示す。

【図５】 本発明の構成における模式エネルギーバンド
図の概略を示す。

【図６】 本発明の実施例の作製工程を示す。

【図７】 本発明の実施例の作製工程を示す。

【図８】 本発明の実施例の構成を示す。

【図９】 本発明の実施例の構成を示す。

【図１０】 本発明の実施例の作製工程を示す。

【図１１】 本発明の実施例におけるＮＴＦＴの模式的
なエネルギーバンド図を示す。

【図１２】 本発明の実施例の構成を示す。

【図１３】 本発明の実施例におけるＮＴＦＴの模式的
なエネルギーバンド図を示す。

【図１４】 本発明の実施例の構成を示す。

【図１５】 本発明の実施例の構成を示す。

【図１６】 本発明の構成の他の応用例を示す。

【図１７】 本発明の構成の他の応用例を示す。

【符号の説明】

４、４’・・・・ゲイト電極 ５、５’・・・ソース ７、７’・・・ゲート電極下の半導体膜 ６、６’・・・ドレイン イ、ロ、イ’、ロ’・・・炭素、酸素または窒素が添加
された領域 １１１・・・ソースとチャネルの境界 １１２・・・ドレインとチャネルの境界

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 9056−4Ｍ ６１８ Ｃ 9056−4Ｍ ６１７ Ｊ

Claims (1)

【特許請求の範囲】
1. 【請求項１】ゲイト絶縁膜上のゲイト電極のパターニン
   グと炭素、窒素、酸素の内の少なくとも一種類の元素を
   添加するための窓開けとを同時に行う工程と、 前記窓を通し前記元素を添加する工程と、 を有し、 前記窓はゲイト電極下の半導体膜とソース及び／または
   ドレインの間に前記元素を添加するためのものであるこ
   とを特徴とする半導体装置作製方法。