JPH08163111A - 衛星伝送システム受信装置 - Google Patents

衛星伝送システム受信装置

Info

Publication number
JPH08163111A
JPH08163111A JP7254073A JP25407395A JPH08163111A JP H08163111 A JPH08163111 A JP H08163111A JP 7254073 A JP7254073 A JP 7254073A JP 25407395 A JP25407395 A JP 25407395A JP H08163111 A JPH08163111 A JP H08163111A
Authority
JP
Japan
Prior art keywords
signal
sync
data
sync word
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7254073A
Other languages
English (en)
Other versions
JP3660721B2 (ja
Inventor
John S Stewart
シドニィー ステュワート ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Technicolor USA Inc
Original Assignee
Thomson Consumer Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Consumer Electronics Inc filed Critical Thomson Consumer Electronics Inc
Publication of JPH08163111A publication Critical patent/JPH08163111A/ja
Application granted granted Critical
Publication of JP3660721B2 publication Critical patent/JP3660721B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B7/00Radio transmission systems, i.e. using radiation field
    • H04B7/14Relay systems
    • H04B7/15Active relay systems
    • H04B7/204Multiple access
    • H04B7/212Time-division multiple access [TDMA]
    • H04B7/2125Synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0602Systems characterised by the synchronising information used
    • H04J3/0605Special codes used as synchronising signal
    • H04J3/0608Detectors therefor, e.g. correlators, state machines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Radio Relay Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Synchronizing For Television (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

(57)【要約】 【課題】 破壊されたデータを修正する。 【解決手段】 衛生伝送システム受信装置は、データコ
ンポーネントと同期(sync)コンポーネントを含む複合
信号を受信する。受信されたデータコンポーネントに応
答して、syncコンポーネントと同期する周期的sync信号
を要求する信号プロセッサを含む。sync信号ジェネレー
タはsync信号を周期的に発生する。syncコンポーネント
検出器はsyncコンポーネントに応答して、sync信号ジェ
ネレータを受信したsyncコンポーネントと同期させる。
衛星伝送システム受信装置は、受信されたデータ信号に
応答して、その受信データ信号内のsyncワードの位置を
予測するsyncワード・プレディクタと、syncワード・プ
レディクタに結合されていて、syncワードの値をもつワ
ードを予測した位置で受信データ信号に代入するsyncワ
ード・インサータとをさらに含んでいる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、衛星伝送システム
で受信された信号の処理を同期化するために、受信され
た複合信号から同期コンポーネントを検出する装置に関
する。
【0002】なお、本明細書の記述は本件出願の優先権
の基礎たる米国特許出願第08/315,516号(1
994年9月30日出願)の明細書の記載に基づくもの
であって、当該米国特許出願の番号を参照することによ
って当該米国特許出願の明細書の記載内容が本明細書の
一部分を構成するものとする。
【0003】
【従来の技術】現在の衛星伝送システムでは、衛星リン
クを介して伝送されるデータは、複数のブロックに分割
されている。分割されたデータは(特に)スクランブル
され、相対的にフラットなスペクトルを有する出力信号
を生成し、従って、バンド幅の利用を最適化している。
同期(sync)ワードは、2つの値(これは後程詳しく説
明する)の一方を持つことができ、各ブロックの先頭に
付加される。得られたデータ・ワードのストリームは、
伝送プロセスで、ノイズにより破壊されたデータ・ワー
ドを検出し修正することができるようにするため、Reed
-Solomon符号化される。受信装置内の回路は各ブロック
からsyncワードを認識し処理し、受信回路を、受信され
た信号に含まれるブロックと同期させている。そして、
各ブロック内のデータは(特に)Reed-Solomon復号化さ
れ、デスクランブルされて伝送データが取り出される。
【0004】受信装置のデスクランブリング回路は、デ
スクランブリング・シーケンスと、受信されたスクラン
ブル・データとの排他的OR演算を行い、その後の処理
のために、アンスクランブルされたデータを生成する。
この回路が適正に動作するために、デスクランブリング
・シーケンスを周期的にリセットしなければならない。
ヨーロッパ衛星ディジタルTVシステムで現在使用され
ている具体例では、デスクランブリング・シーケンスを
8ブロックごとにリセットしなければならない。第1の
値を有するsyncワードは、通常、各ブロックの先頭に挿
入されているが、反転syncワード(すなわち、通常のsy
ncワードの値を論理的に反転した値を有するワード)
は、デスクランブリング・シーケンスをリセットしなけ
ればならないことを示すため、8ブロックごとに先頭に
挿入されている。現在の受信回路はブロックの先頭の反
転syncワードを検出し、デスクランブリング・シーケン
スをリセットしている。
【0005】
【発明が解決しようとする課題】このようなシステムに
関する問題は、反転syncワードと、その関連ブロックの
他のデータが破壊され、その破壊されたデータをReed-S
olomonデコーダが修正できないときに生じる。その場
合、反転syncワードは受信回路により検出されず、デス
クランブリング・シーケンスはリセットされない。その
結果、反転syncワードが次に正常に受信されるまでの後
続するブロックが、全て、Reed-Solomonデコーダにより
正しく修正されたとしても、正しくデスクランブルされ
ない。8の整数倍個のブロック、すなわち、少なくとも
8個のブロックがパッシングされるまでは、このデスク
ランブリング・シーケンスをリセットすることができな
い。
【0006】本発明者は、フライホイールsync検出回路
を採用することにより、反転syncワードを含むブロック
を適正に予測することができ、Reed-Solomonデコーダが
修正できないほどに反転syncワードとそのブロックが破
壊されたとしても、デスクランブリング・シーケンスを
リセットすることができることを理解している。
【0007】あるデータ・ワード・ブロック内で破壊さ
れたデータ・ワードをReed-Solomonデコーダが修正でき
るのは、予め定めた最大数の破壊されたデータ・ワード
に限られる。破壊されたデータ・ワードがこの最大数を
超えた場合は、そのブロックを修正することができな
い。さらに、どのブロックが反転syncワードを含んでい
るか(従って、どのブロックが非反転syncワードを含ん
でいるか)を適正に予測できる装置は、正しい(反転ま
たは非反転)syncワードを各ブロックの先頭でデータ・
ストリームに挿入できることを、本発明者は理解してい
る。Reed-Solomonデコーダは各ブロックごとに正しいsy
ncワードを受信するので、そのブロックの残余部分に1
つ余分に入っている破壊されたデータを適正に修正する
ことは、可能である。
【0008】
【課題を解決するための手段】本発明の原理によれば、
衛星伝送システム受信装置はデータ・コンポーネントと
同期コンポーネントを含む複合信号を受信する。受信装
置は、受信されたデータ・コンポーネントに応答して、
同期コンポーネントと同期する周期的な同期信号を要求
する信号プロセッサを含んでいる。同期信号ジェネレー
タは同期信号を周期的に発生する。同期コンポーネント
検出器は同期コンポーネントに応答して、同期信号ジェ
ネレータを、受信された同期信号と同期させる。
【0009】本発明の別の態様では、衛星伝送システム
受信装置は、同期ワード・プレディクタ (predictor)
と、同期ワード・インサータ(inserter)を含む。同期ワ
ード・プレディクタは受信されたデータ信号に応答して
受信データ信号内の同期ワードの位置を予測する。同期
ワード・インサータは同期ワード・プレディクタに結合
されており、同期ワードの値を持つワードを、受信デー
タ信号の予測された位置に代入する。
【0010】
【発明の実施の形態】図1は本発明を適用した衛星ディ
ジタル信号受信装置の部分を示すブロック図である。こ
の衛星受信装置は、例えば、ビデオ情報と音声情報を含
むテレビジョン信号データを処理することができるテレ
ビジョン受信装置と関連付けることができる。同様に、
この衛生受信装置は、他の種類のデータおよびデータ・
プロセッサと関連付けることができる。図1において、
衛星ディジタル信号受信装置のフロントエンド(図示せ
ず)は、データ入力端子5およびブロック・クロック入
力端子7に結合されている。受信装置のフロントエンド
は、チューナと、ディジタル・デモジュレータと、Vite
rbi デコーダと、デインタリーバ(deinterleaver) とを
直列接続したものを含むことができる。これらは全て周
知の方法で編成されており、ユーザの入力に応答して、
関連付けられたマイクロコントローラによって制御され
ている。データ入力端子5はマルチプレクサ10と、Re
ed-Solomonデコーダ20と、デスクランブラ30とを直
列接続したものに結合されている。ブロック・クロック
入力端子7はReed-Solomonデコーダ20のクロック入力
端子に結合されている。デスクランブラ30の出力端子
はデータ出力端子15に結合されている。データ出力端
子15は、受信されたデータ信号を処理するデータ利用
回路(図示せず)に結合されている。このデータ利用回
路は、複数のデータ信号プロセッサ、例えば、ビデオ信
号プロセッサおよびオーディオ信号プロセッサのような
データ信号プロセッサと、受信されたデータ信号の適正
な部分を、各データ信号プロセッサに配送するトランス
ポート・プロセッサを含み、これらのプロセッサは、全
て、周知の方法で編成され、マイクロコントローラによ
って制御されている。
【0011】フライホイールsyncワード検出器40は、
その各入力端子が、Reed-Solomonデコーダ20のデータ
端子と、データ修正端子と、syncワード位置突き止め(l
ocated) 出力端子に結合されている。フライホイールsy
ncワード検出器40は、その各出力端子が、マルチプレ
クサ10の制御入力端子と、デスクランブラ30のリセ
ット入力端子に結合されている。レジスタ50および5
2はsyncワードの値と、反転syncワードの値をそれぞれ
保持し、マルチプレクサ10の第2および第3データ入
力端子に結合されている。
【0012】受信装置のうち図1に示す部分は、受信さ
れたデータ信号に対してエラー検出を行い、修正を行
い、デスクランブリング・オペレーションを行う。受信
装置のフロントエンド(図示せず)は周知の方法でオペ
レートし、受信されたデータ信号をデータ入力端子5に
出力し、受信されたブロックと同期したブロック・クロ
ック信号をブロック・クロック入力端子7に出力する。
一般的に、マルチプレクサ10は条件付けされ、データ
入力端子5をReed-Solomonデコーダ20に接続する。Re
ed-Solomonデコーダ20はsyncワードと、データ・ワー
ドと、Reed-Solomonパリティ・ビットを含むデータ・ブ
ロックを周知の方法で分析し、ブロック内のエラーを周
知の方法で検出し、破壊されたデータ・ワードを可能な
限りの範囲で修正する。データ・ブロックが正常にデコ
ードされ、従って、エラーを含んでいない場合は、その
ことを示す信号がデータ修正出力端子に出力される。そ
して、このデコードされたデータは、デスクランブラ3
0によってデスクランブルされる。
【0013】Reed-Solomonデコーダ20はブロック・ク
ロック信号を利用してsyncワードを突き止める。syncワ
ードがReed-Solomonデコーダ20のデータ出力端子に現
れると、そのことを示す信号がsyncワード位置突き止め
出力端子に出力される。フライホイールsyncワード検出
器40は、Reed-Solomonデコーダ20からのsyncワード
検出信号と、データ修正信号と、データ出力信号をモニ
タしている。syncワードがReed-Solomonデコーダ20の
データ出力端子に現れたことをsyncワード位置突き止め
信号が示すとともに、出力信号が正しいことをデータ修
正信号が示すと、常に、そのデータが検査される。その
データが反転syncワードである場合は、フライホイール
syncワード検出器40内の3ビット・カウンタが‘0’
にセットされる。すると、フライホイールsyncワード検
出器40はリセット信号をデスクランブラ30に送信
し、上述したように、デスクランブリング・シーケンス
をリセットする。出力データが非反転syncワードである
か、あるいはデータが正しくない場合は、この3ビット
・カウンタはsyncワード位置突き止め信号に応答してイ
ンクリメントされる。
【0014】3ビット・カウンタは反転sync信号の繰返
しレートで、例えば、この実施の形態では、8カウント
ごとに循環するので、カウンタは8ブロックごとに値が
‘0’になり、従って、デスクランブラ30は、反転sy
ncワードがReed-Solomonデコーダ20によって正しくデ
コード化されたかどうかに関係なく、8ブロックごとに
リセットされることになる。よって、反転syncワード
(およびそのブロック)が破壊されていて、しかも、Re
ed-Solomonデコーダ20による修正が不能であったとし
ても、受信装置はその後のブロックを適正に処理するこ
とができる。
【0015】どのブロックが非反転syncワードを含み、
どのブロックが反転syncワードを含んでいるかを予測す
ることは、可能であるので、Reed-Solomonデコーダ20
の入力端子に出力された受信されたsyncワード(破壊さ
れている虞がある)を、適正なsyncワードで置き換える
ことが可能である。フライホイールsync検出器内の3ビ
ット・カウンタ値が‘0’になると、マルチプレクサ1
0を条件付けして、反転syncワードを含むレジスタ52
にマルチプレクサ10を接続し、適正なsyncワード・タ
イムに、マルチプレクサ10をReed-Solomonデコーダ2
0の入力端子に接続する。3ビット・カウンタの値が非
ゼロであるときは、マルチプレクサ10を条件付けし
て、非反転syncワードを含むレジスタ50をマルチプレ
クサ10に接続し、適正なsyncワード・タイムに、マル
チプレクサ10をReed-Solomonデコーダ20の入力端子
に接続する。破壊されている虞のある受信されたsyncワ
ードに代えて、レジスタ50または52からの正しいsy
ncワードを用いることにより、そのブロックのデータ部
分に入っている余分なデータ・ワードを修正することが
できる。例えば、使用されているReed-Solomonコードが
あるブロック内の破壊されたワードを10個まで修正す
ることができるが、1つのsyncワードが破壊されている
場合は、修正されるブロックに対して、破壊されたsync
ワード以外の9つのsyncワードも破壊されている虞があ
る。正しいsyncワードが常にレジスタ50または52か
ら供給される場合は、最高10個までのデータ・ワード
が破壊されている虞があるが、受信されたsyncワードが
破壊された場合であっても、まだ修正は可能である。よ
って、Reed-Solomonデコーダ20のパフォーマンスが僅
かに向上することになる。
【0016】フライホイールsyncワード検出器40は、
8ブロック反転syncワード・シーケンスに対して、非同
期で始動するか、あるいは、非同期になるかのいずれか
になる虞がある。そのような場合は、非反転syncワード
が反転syncワード・ブロックに間違って挿入される虞が
ある。しかし、受信装置の動作中の幾つかの時点で、次
のような反転syncワード・ブロックが受信される虞があ
る。すなわち、間違って挿入された非反転syncワード
が、破壊されたデータ・ワードとして扱われ、しかも、
Reed-Solomonデコーダ20によって修正されて反転sync
ワードに挿入されるという、僅かなエラーを有する反転
syncワード・ブロックが受信される虞がある。そのよう
な場合には、データ修正信号とsyncワード位置突き止め
信号は、正しいsyncワードが出力データに存在すること
を示すことになり、その出力データは新たに修正された
反転syncワードを含むことになる。よって、フライホイ
ールsyncワード検出器40は自身で正しく同期をとり直
すことになり、デスクランブラ30は適正にリセットさ
れることになる。
【0017】図2は、衛星ディジタル信号受信装置のう
ち図1に示す部分で使用できるフライホイールsyncワー
ド検出器40を示すブロック図である。図2において、
フライホイールsyncワード検出器40は、その動作を理
解するのに必要な構成要素のみを示す。他の構成要素、
例えば、ロジック・グルー(logic glue)要素と、クロッ
ク/タイミング要素と、ラッチ要素と、ディレイ要素は
図示していない。他にどのような要素が必要であり、そ
のような要素がフライホイールsyncワード検出器40に
どのように含まれるのかは、ロジック設計の当業者にと
って当然のことである。図2において、(図1の)Reed
-Solomonデコーダのデータ端子と、データ修正端子と、
syncワード位置突き止め出力端子は、フライホイールsy
ncワード検出器40の対応する入力端子に結合されてい
る。反転syncワードの値を含むレジスタ41は、第1コ
ンパレータ43の第2入力端子に結合されている。第1
コンパレータ43の出力端子は3入力ANDゲート45
のそれぞれの入力端子に結合されており、同様に、デー
タ修正端子とsyncワード検出入力端子が3入力ANDゲ
ート45のそれぞれの入力端子に結合されている。AN
Dゲート45の出力端子は3ビット・カウンタ47のリ
セット入力端子(R)に結合されている。syncワード位
置突き止め入力端子は3ビット・カウンタ47のカウン
ト入力端子(C)にも結合されている。3ビット・カウ
ンタ47の出力端子は第2コンパレータ49の第1入力
端子に結合されている。第2コンパレータ49の第2入
力端子は3ビットの‘0’値信号を受信する。第2コン
パレータ49の出力端子はフライホイールsyncワード検
出器40のリセット出力端子に結合されている。リセッ
ト出力端子は(図1の)デスクランブラ30対応するリ
セット入力端子に結合されている。第2コンパレータ4
9の出力端子およびsyncワード検出入力端子は、マルチ
プレクサ制御ロジック回路48のそれぞれの入力端子に
結合されている。マルチプレクサ制御ロジック回路48
の出力端子は、フライホイールsyncワード検出器40の
マルチプレクサ制御出力端子に結合され、他方、マルチ
プレクサ制御出力端子は(図1の)マルチプレクサ10
の制御入力端子に結合されている。
【0018】以下の説明では、図2に示す回路は正論理
を使用しているものと仮定する。動作中、第1コンパレ
ータ43は、(図1の)Reed-Solomonデコーダ20の出
力端子のデータに、反転syncワードの値をもつデータ・
ワードが現れたかどうかをモニタする。そのようなデー
タ・ワードが検出されると、第1コンパレータ43は論
理‘1’の値をもつ出力信号を生成する。そのようなデ
ータ・ワードが検出され、論理‘1’信号がsyncワード
位置突き止め入力端子に現れて、データ・ワードがsync
ワードであることを示し、しかも、論理‘1’信号がデ
ータ修正入力端子に現れ、そのデータがReed-Solomonデ
コーダ20によって適正に修正されたことを示すと(す
なわち、適正に修正された反転syncワードがReed-Solom
onデコーダ20の出力端に現れると)、ANDゲート4
5は論理‘1’の出力信号を生成する。よって、3ビッ
ト・カウンタ47は‘0’値にリセットされる。第2コ
ンパレータ49は、3ビット・カウンタ47の出力が
‘0’値の信号であるときは、常に、論理‘1’の値を
もつ出力信号を生成する。このリセット信号が‘1’の
値を持っていると、(図1の)デスクランブラ30内の
デスクランブリング・シーケンスがリセットされる。
【0019】論理‘1’信号がsyncワード位置突き止め
入力端子に現れ、しかも、syncワードが(図1の)Reed
-Solomon デコーダ20の出力端子に現れたことを示す
と、常に、3ビット・カウンタ47が、上述したよう
に、リセットされない場合は、インクリメントされる。
3ビット・カウンタ47は、適正に修正された反転sync
ワードが検出されたかどうかに関係なく、8ブロックご
とに、3ビットの‘0’値信号に循環する。従って、
(図1の)デスクランブラ30内のデスクランブリング
・シーケンスは、適正にリセットされ、デスクランブラ
30は反転syncワードが脱落していても、引き続き、後
続の修正データ・ブロックをデスクランブルする。
【0020】マルチプレクサ制御ロジック回路48は、
第2コンパレータ49からのリセット信号を入力とする
とともに、(図1の)Reed-Solomonデコーダ20からの
syncワード検出信号を入力とし、しかも、(図1の)マ
ルチプレクサ10を制御する信号を出力する組合わせ論
理回路 (combinatorial logic circuit)であっても良
い。通常、マルチプレクサ10は、マルチプレクサ制御
信号により、データ入力端子5を(上述した)Reed-Sol
omonデコーダ20の入力端子に接続するように構成され
ている。論理‘1’信号がsyncワード位置突き止め入力
端子に現れ、syncワードであることを示す場合にのみ、
マルチプレクサが再構成される。syncワードが反転sync
ワードであることが、第2コンパレータ49の出力端子
に現れた論理‘1’信号によって示される場合は、マル
チプレクサ10は(図1の)反転syncワード・レジスタ
52をReed-Solomonデコーダ20に接続するように構成
される。、第2コンパレータ49のリセット出力端子に
現れた論理‘0’信号によって示されるように、syncワ
ードが非反転syncワードである場合には、マルチプレク
サ10は、(図1の)反転syncワード・レジスタ52を
Reed-Solomonデコーダ20に接続するように構成され
る。
【図面の簡単な説明】
【図1】衛星ディジタル信号受信装置のうち本発明を適
用した部分を示すブロック図である。
【図2】図1に示す衛星ディジタル信号受信装置の部分
で用いることができるフライホイールsyncワード検出器
を示すブロック図である。
【符号の説明】
5 データ入力端子 7 ブロック・クロック入力端子 10 マルチプレクサ 15 データ出力端子 20 Reed-Solomonデコーダ 30 デスクランブラ 40 フライホイールsyncワード検出器 41 レジスタ 43 第1コンパレータ 45 ANDゲート 47 3ビット・カウンタ 48 マルチプレクサ制御ロジック回路 49 第2コンパレータ 52 レジスタ

Claims (17)

    【特許請求の範囲】
  1. 【請求項1】 データコンポーネントと同期(sync)コ
    ンポーネントを含む複合信号を受信するための衛星伝送
    システム受信装置において、 受信されたデータコンポーネントに応答して、前記sync
    コンポーネントと同期する周期的sync信号を要求する信
    号プロセッサと、 前記受信装置内蔵であり、前記周期的sync信号を出力す
    るsync信号ジェネレータと、 受信されたsyncコンポーネントに応答して、該受信され
    たsyncコンポーネントと、前記sync信号ジェネレータを
    同期させるsyncコンポーネント検出器と、 前記sync信号ジェネレータの出力を前記信号プロセッサ
    に供給する手段とを備えたことを特徴とする衛星伝送シ
    ステム受信装置。
  2. 【請求項2】 請求項1において、前記信号プロセッサ
    はデスクランブラであり、前記周期的sync信号はスクラ
    ンブリング・シーケンス・リセット信号であることを特
    徴とする衛星伝送システム受信装置。
  3. 【請求項3】 請求項1において、 衛星伝送システム受信装置は、syncコンポーネントと同
    期するクロック信号源をさらに含んでおり、 前記sync信号ジェネレータは、 前記syncコンポーネント検出器に結合されたリセット信
    号入力端子と、クロック信号に応答するクロック入力端
    子と、カウント信号出力端子とを有するカウンタであっ
    て、sync信号の繰返しレートで循環するカウンタと、 前記カウント信号出力端子に結合されていて、カウント
    信号が‘0’に等しいときsync信号を生成するコンパレ
    ータとを備えたことを特徴とする衛星伝送システム受信
    装置。
  4. 【請求項4】 データコンポーネントと、第1同期(sy
    nc)コンポーネントと、該第1syncコンポーネントと同
    期する第2sync信号とを含む複合信号を受信するための
    衛星伝送システム受信装置において、 前記第1syncコンポーネントと同期するクロック信号源
    と、 前記第2syncコンポーネントと同期する周期的同期信号
    を要求する信号プロセッサと、 前記クロック信号に応答して、前記第1syncコンポーネ
    ントと同期するsync信号を生成するsync信号ジェネレー
    タと、 該sync信号ジェネレータを前記第2syncコンポーネント
    と同期させる第2syncコンポーネント検出器とを備えた
    ことを特徴とする衛星伝送システム受信装置。
  5. 【請求項5】 請求項4において、 前記sync信号ジェネレータは、 前記第2syncコンポーネント検出器に応答するリセット
    信号入力端子と、クロック信号に応答するクロック入力
    端子と、カウント信号出力端子とを有するカウンタであ
    って、sync信号の繰返しレートで循環するカウンタと、 前記カウント信号出力端子に結合されていて、カウント
    信号が‘0’に等しいときsync信号を生成するコンパレ
    ータとを備えたことを特徴とする衛星伝送システム受信
    装置。
  6. 【請求項6】 請求項5において、 前記第1syncコンポーネントは、前記複合信号中の連続
    ワードであって、予め定めた第1および第2の値の一方
    を有する連続ワードを備え、 予め定めた数のsyncワードは、第2の予め定めた値を有
    し、第1の値を有するsyncワードと前記第2syncコンポ
    ーネントとの間に現れ、連続ワードを、複合信号中に備
    えており、 前記カウンタは予め定めた数値まで繰り返しカウント
    し、クロック信号に応答して循環することを特徴とする
    衛星伝送システム受信装置。
  7. 【請求項7】 連続同期(sync)ワードを含むデータ信
    号を受信するための衛星伝送システム受信装置におい
    て、 受信されたデータ信号に応答して、該受信データ信号内
    のsyncワードの位置を予測するsyncワード・プレディク
    タと、 該syncワード・プレディクタに結合されたsyncワード・
    インサータであって、前記syncワードの値を有するワー
    ドを、前記受信されたデータ信号の予測された位置に代
    入するsyncワード・インサータとを備えたことを特徴と
    する衛星伝送システム受信装置。
  8. 【請求項8】 請求項7において、データ信号中のsync
    ワードを検出し、前記syncワード・プレディクタを、受
    信されたデータ信号と同期させるsyncワード検出器をさ
    らに備えたことを特徴とする衛星伝送システム受信装
    置。
  9. 【請求項9】 請求項8において、 前記syncワードはそれぞれ予め定めた値を有し、 前記syncワード検出器は、 syncワードとタイミングが一致するクロック信号源と、 前記syncワード・インサータに結合されたエラー検出・
    修正デコーダであって、データ出力端子と、該データ出
    力端子に現れたデータが修正されたデータであることを
    示す信号を出力するデータ修正出力端子とを有するエラ
    ー検出・修正デコーダと、 前記データ出力端子に結合されたコンパレータであっ
    て、前記データ出力端子に現れたデータが予め定めた値
    を有することを示す信号を出力するコンパレータと、 前記エラー検出・修正デコーダのデータ修正出力端子に
    結合された第1入力端子と、前記コンパレータの出力端
    子に結合された第2入力端子と、クロック信号に応答す
    る第3入力端子と、前記syncワード・プレディクタに結
    合された出力端子とを有するANDゲートとを備えたこ
    とを特徴とする衛星伝送システム受信装置。
  10. 【請求項10】 請求項7において、 前記syncワード・プレディクタは、syncワードの位置が
    予測されたときは第1の値を有する制御信号を生成し、
    syncワードの位置が予測されないときは、第2の値を有
    する制御信号を生成し、 前記syncワード・インサータは、syncワードの値を有す
    る信号源に結合された第1データ入力端子と、受信され
    たデータ信号に応答する第2データ入力端子と、前記sy
    ncワード・プレディクタに結合された出力端子とを有す
    るマルチプレクサを備え、 該マルチプレクサは前記制御信号に応答し、該制御信号
    が第1の値を有するときは、前記第1データ入力端子を
    前記出力端子に接続し、前記制御信号が第2の値を有す
    るときは前記第2データ入力端子を前記出力端子に接続
    することを特徴とする衛星伝送システム受信装置。
  11. 【請求項11】 請求項7において、 データ信号中のsyncワードは、予め定めた第1と第2の
    値を有し、 前記syncワード・プレディクタは、さらに、受信された
    データ信号中のsyncワードの値を予測し、 前記syncワード・インサータは予測された値を有するワ
    ードを前記受信されたデータ信号の予測された位置に代
    入することを特徴とする衛星伝送システム受信装置。
  12. 【請求項12】 請求項11において、 前記syncワード・プレディクタは、予め定めた第1の値
    を有するsyncワードの位置が予測されたときは、第1の
    値を有する制御信号を生成し、予め定めた第2の値を有
    するsyncワードの位置が予測されたときは、第2の値を
    有する制御信号を生成し、そうでないときは、第3の値
    を有する制御信号を生成し、 前記syncワード・インサータは、予め定めた第1の値を
    有する信号源に結合された第1データ入力端子と、予め
    定めた第2の値を有する信号源に結合された第2データ
    入力端子と、受信されたデータ信号に応答する第3デー
    タ入力端子と、前記syncワード・プレディクタに結合さ
    れた出力端子とを有するマルチプレクサを備え、 該マルチプレクサは前記制御信号に応答し、該制御信号
    が第1の値を有するときは前記第1データ入力端子を前
    記出力端子に接続し、前記制御信号が第2の値を有する
    ときは前記第2データ入力端子を前記出力端子に接続
    し、前記制御信号が第3の値を有するときは前記第3デ
    ータ入力端子を前記出力端子に接続することを特徴とす
    る衛星伝送システム受信装置。
  13. 【請求項13】 請求項11において、データ信号中の
    syncワードを検出するsyncワード検出器であって、前記
    syncワード・プレディクタを、受信されたデータ信号と
    同期させるsyncワード検出器をさらに備えたことを特徴
    とする衛星伝送システム受信装置。
  14. 【請求項14】 請求項13において、syncワード検出
    器は、 連続syncワードとタイミングが一致するクロック信号源
    と、 前記syncワード・インサータに結合されたエラー検出・
    修正デコーダであって、データ出力端子と、該データ出
    力端子に現れたデータが修正されたデータであることを
    示す信号を出力するデータ修正出力端子とを有するエラ
    ー検出・修正デコーダと、 前記データ出力端子に結合されたコンパレータであっ
    て、前記データ出力端子に現れたデータが予め定めた第
    1の値を有することを示す信号を出力するコンパレータ
    と、 前記エラー検出・修正デコーダの前記データ修正出力端
    子に結合された第1入力端子と、前記コンパレータの出
    力に結合された第2入力端子と、クロック信号に応答す
    る第3入力端子と、前記syncワード・プレディクタに結
    合された出力端子とを有するANDゲートとを備えたこ
    とを特徴とする衛星伝送システム受信装置。
  15. 【請求項15】 請求項14において、 前記syncワード・プレディクタは、前記ANDゲートの
    出力端子に結合された第1入力端子と、クロック信号に
    応答する第2入力端子と、予め定めた第1の値を有する
    syncワードの位置が予測されたときは第1の値を有する
    制御信号を生成し、予め定めた第2の値を有するsyncワ
    ードの位置が予測されたときは第2の値を有する制御信
    号を生成し、そうでないときは、第3の値を有する制御
    信号を生成するロジック回路を含んでおり、 前記syncワード・インサータは、予め定めた第1の値を
    有する信号源に結合された第1データ入力端子と、予め
    定めた第2の値を有する信号源に結合された第2データ
    入力端子と、受信されたデータ信号に応答する第3デー
    タ入力端子と、前記syncワード・プレディクタに結合さ
    れた出力端子とを有するマルチプレクサを備え、 該マルチプレクサは、前記制御信号に応答し、前記制御
    信号が第1の値を有するときは前記第1データ入力端子
    を前記出力端子に接続し、前記制御信号が第2の値を有
    するときは前記第2データ入力端子を該出力端子に接続
    し、前記制御信号が第3の値を有するときは前記第3デ
    ータ入力端子を該出力端子に接続することを特徴とする
    衛星伝送システム受信装置。
  16. 【請求項16】 請求項7において、前記プレディクタ
    からの信号に応答して周期的にリセットされるデータ信
    号プロセッサをさらに備えたことを特徴とする衛星伝送
    システム受信装置。
  17. 【請求項17】 請求項16において、前記データ信号
    プロセッサはデスクランブラであることを特徴とする衛
    星伝送システム受信装置。
JP25407395A 1994-09-30 1995-09-29 衛星伝送システム受信装置 Expired - Fee Related JP3660721B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US315516 1994-09-30
US08/315,516 US5610983A (en) 1994-09-30 1994-09-30 Apparatus for detecting a synchronization component in a satellite transmission system receiver

Publications (2)

Publication Number Publication Date
JPH08163111A true JPH08163111A (ja) 1996-06-21
JP3660721B2 JP3660721B2 (ja) 2005-06-15

Family

ID=23224792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25407395A Expired - Fee Related JP3660721B2 (ja) 1994-09-30 1995-09-29 衛星伝送システム受信装置

Country Status (12)

Country Link
US (1) US5610983A (ja)
EP (1) EP0704999B1 (ja)
JP (1) JP3660721B2 (ja)
KR (1) KR100427846B1 (ja)
CN (1) CN1132370C (ja)
AU (1) AU702708B2 (ja)
BR (1) BR9504240A (ja)
DE (1) DE69535287T2 (ja)
MX (1) MX9504158A (ja)
MY (1) MY112178A (ja)
SG (1) SG40034A1 (ja)
TW (1) TW354688U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011101321A (ja) * 2009-11-09 2011-05-19 Renesas Electronics Corp データ受信装置、データ受信方法、及びプログラム

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2730883B1 (fr) * 1995-02-17 1997-04-04 Alcatel Telspace Dispositif d'initialisation d'un decodeur de viterbi compris dans un recepteur de signaux transmis sous forme de paquets emetteur, recepteur et procede correspondants
JPH1013385A (ja) * 1996-06-27 1998-01-16 Fujitsu Ltd パケットデータ誤り訂正方法及び装置並びにパケット受信装置
US6101216A (en) * 1997-10-03 2000-08-08 Rockwell International Corporation Splitterless digital subscriber line communication system
US7982740B2 (en) 1998-11-09 2011-07-19 Broadcom Corporation Low resolution graphics mode support using window descriptors
US6798420B1 (en) 1998-11-09 2004-09-28 Broadcom Corporation Video and graphics system with a single-port RAM
US6853385B1 (en) 1999-11-09 2005-02-08 Broadcom Corporation Video, audio and graphics decode, composite and display system
US6927783B1 (en) * 1998-11-09 2005-08-09 Broadcom Corporation Graphics display system with anti-aliased text and graphics feature
US6768774B1 (en) 1998-11-09 2004-07-27 Broadcom Corporation Video and graphics system with video scaling
US7446774B1 (en) 1998-11-09 2008-11-04 Broadcom Corporation Video and graphics system with an integrated system bridge controller
US6636222B1 (en) 1999-11-09 2003-10-21 Broadcom Corporation Video and graphics system with an MPEG video decoder for concurrent multi-row decoding
US6661422B1 (en) 1998-11-09 2003-12-09 Broadcom Corporation Video and graphics system with MPEG specific data transfer commands
US6573905B1 (en) 1999-11-09 2003-06-03 Broadcom Corporation Video and graphics system with parallel processing of graphics windows
US9668011B2 (en) 2001-02-05 2017-05-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Single chip set-top box system
US6975324B1 (en) * 1999-11-09 2005-12-13 Broadcom Corporation Video and graphics system with a video transport processor
AU778986B2 (en) * 1999-12-15 2004-12-23 Thomson Licensing S.A. Preparation of data for a Reed-Solomon decoder
US7085990B2 (en) * 1999-12-15 2006-08-01 Thomson Licensing Preparation of data for a Reed-Solomon decoder
US7092069B2 (en) * 2002-03-08 2006-08-15 Carl Zeiss Smt Ag Projection exposure method and projection exposure system
WO2004015977A2 (en) * 2002-07-05 2004-02-19 Rosum Corporation Precision time transfer using television signals
US8063916B2 (en) * 2003-10-22 2011-11-22 Broadcom Corporation Graphics layer reduction for video composition
JP4421537B2 (ja) * 2005-09-14 2010-02-24 株式会社東芝 ストリーム生成装置
US20070242828A1 (en) * 2006-04-12 2007-10-18 General Dynamics C4 Systems, Inc. Dynamic interleaving of state vector components in an encrypted data communication system
FR2931021A1 (fr) * 2008-05-09 2009-11-13 Canon Kk Procede de synchronisation d'un flux de donnees transmis sur un reseau de communication synchrone, produit programme d'ordinateur, moyen de stockage et dispositif recepteur correspondants.
CN102026047A (zh) * 2009-09-10 2011-04-20 华为技术有限公司 复位信号和速率指示信号的传送方法、装置及系统
EP2736467B1 (en) 2011-07-25 2018-05-30 Tusker Medical, Inc. Personalizable system for anesthetizing the tympanic membrane
US8756052B2 (en) * 2012-04-30 2014-06-17 Blackberry Limited Methods and systems for a locally and temporally adaptive text prediction
US10130808B2 (en) 2013-03-14 2018-11-20 Tusker Medical, Inc. System and method for providing iontophoresis at tympanic membrane
CN107342853B (zh) * 2017-05-25 2019-12-06 兴唐通信科技有限公司 一种低交互开销的计数器同步方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5746553A (en) * 1980-09-05 1982-03-17 Hitachi Ltd Code synchronizing device
US4614970A (en) * 1983-12-13 1986-09-30 U.S. Computer Systems Descrambler apparatus
JPS60212049A (ja) * 1984-04-06 1985-10-24 Nec Corp フレ−ム同期方式
US4815129A (en) * 1985-01-02 1989-03-21 General Instrument Corp. Video encryption system
GB8715597D0 (en) * 1987-07-02 1987-08-12 Indep Broadcasting Authority Digital synchronisation
US5117427A (en) * 1988-03-03 1992-05-26 Mitsubishi Denki Kabushiki Kaisha Communication system with concatenated coding error correction
US5058106A (en) * 1989-12-15 1991-10-15 Alcatel Na Network Systems Corp. Flywheel circuit
EP0491084A1 (de) * 1990-12-19 1992-06-24 Siemens Aktiengesellschaft Vorrichtung zum Erzeugen von Synchronsignalen zur Blocksynchronisation blockcodierter Datentelegramme mit Offset-Wörtern und deren Verwendung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011101321A (ja) * 2009-11-09 2011-05-19 Renesas Electronics Corp データ受信装置、データ受信方法、及びプログラム

Also Published As

Publication number Publication date
BR9504240A (pt) 1996-07-30
EP0704999A3 (en) 1998-05-06
US5610983A (en) 1997-03-11
CN1132370C (zh) 2003-12-24
MY112178A (en) 2001-04-30
DE69535287D1 (de) 2006-12-21
EP0704999B1 (en) 2006-11-08
AU3296895A (en) 1996-04-18
KR960013077A (ko) 1996-04-20
MX9504158A (es) 1997-02-28
JP3660721B2 (ja) 2005-06-15
SG40034A1 (en) 1997-06-14
DE69535287T2 (de) 2007-04-12
EP0704999A2 (en) 1996-04-03
KR100427846B1 (ko) 2004-08-06
CN1128447A (zh) 1996-08-07
TW354688U (en) 1999-03-11
AU702708B2 (en) 1999-03-04

Similar Documents

Publication Publication Date Title
JP3660721B2 (ja) 衛星伝送システム受信装置
JP4611967B2 (ja) 取外し可能な条件付きアクセスモジュールの縦続方法と、その方法を実行する所定のシーケンスの挿入回路及び検出回路
US4792953A (en) Digital signal error concealment
KR100370442B1 (ko) 매체오류코드를압축비디오신호의패킷에삽입하기위한방법및장치
US6108734A (en) Method and apparatus for a relaxed bus protocol using heuristics and higher level supervision
US5654763A (en) Method for processing teletext data transmitted in a television signal
US4779275A (en) Synchronization circuit for digital communication systems
US4531212A (en) Demultiplexer for bit oriented protocol data link control
EP0817503B1 (en) Decoding apparatus and decoding method
US6418349B1 (en) Arrangement and method for the transmission of address, instruction and/or data telegrams
US5847779A (en) Synchronizing a packetized digital datastream to an output processor in a television signal processing system
US5451999A (en) Method and apparatus for detecting stability of a digital component video signal
KR20000046145A (ko) 디지털 텔레비전의 잔류측파대 모드 검출장치
JPH09261279A (ja) バッファメモリを有するデータ処理装置
US6618446B1 (en) Apparatus and method of data reconstruction
KR100291715B1 (ko) 데이터패킷처리시스템
JPH10290223A (ja) データ送受信装置
US5343301A (en) Input clock presence detector for a digital video input
JP2600021B2 (ja) タイムスロット指示チェック処理方式
JPH1115636A (ja) シリアルパラレル変換回路
JPH11146354A (ja) 映像・オーディオ復号化装置
KR970002478B1 (ko) 병렬 영상복호기에서의 데이터분배회로
WO1994010807A1 (en) Method and apparatus for providing noise immunity for an input interface of a digital video recorder
JPH11146350A (ja) 映像・オーディオ復号化装置
WO1994010806A1 (en) Digital video flywheel circuit phasing method and apparatus

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040723

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20041025

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20041101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050318

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090325

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100325

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100325

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110325

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120325

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees