JPH08162861A - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JPH08162861A JPH08162861A JP6301238A JP30123894A JPH08162861A JP H08162861 A JPH08162861 A JP H08162861A JP 6301238 A JP6301238 A JP 6301238A JP 30123894 A JP30123894 A JP 30123894A JP H08162861 A JPH08162861 A JP H08162861A
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- sample
- input
- signal
- hold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】サンプルホールド部の影響を打ち消すことがで
き、信号品質の劣化を回避したサンプルホールド機能付
き差動増幅回路の提供。 【構成】第１の差動増幅器の非反転入力と第１のサンプ
ルホールド部の入力とを接続し、該第１の差動増幅器の
反転入力と第２のサンプルホールド部の入力とを接続
し、該第１及び第２のサンプルホールド部の各出力を第
２の差動増幅器の非反転入力及び反転入力のそれぞれに
接続し、かつ、前記第１の差動増幅器の出力と該第２の
差動増幅器の出力とを第３の差動増幅器の非反転入力と
反転入力のそれぞれに接続して構成する。
き、信号品質の劣化を回避したサンプルホールド機能付
き差動増幅回路の提供。 【構成】第１の差動増幅器の非反転入力と第１のサンプ
ルホールド部の入力とを接続し、該第１の差動増幅器の
反転入力と第２のサンプルホールド部の入力とを接続
し、該第１及び第２のサンプルホールド部の各出力を第
２の差動増幅器の非反転入力及び反転入力のそれぞれに
接続し、かつ、前記第１の差動増幅器の出力と該第２の
差動増幅器の出力とを第３の差動増幅器の非反転入力と
反転入力のそれぞれに接続して構成する。
Description
【０００１】
【産業上の利用分野】本発明は、差動増幅回路に関し、
特にサンプルホールド機能付きの差動増幅回路に関す
る。容量結合（コンデンサ結合とも言う；回路間結合方
式の一つ）によって信号を伝達すると、信号中の直流成
分をカットすることができる。これは、たとえば、ハー
ドディスク装置や光（磁気）ディスク装置のように、デ
ィスクの回転に伴って変動する直流成分がリード信号に
のってしまうような用途に好ましい特性である。しか
し、高速性の観点からは、容量結合は不適当である。容
量で決まる時定数によって信号に遅延が生じるからであ
る。
特にサンプルホールド機能付きの差動増幅回路に関す
る。容量結合（コンデンサ結合とも言う；回路間結合方
式の一つ）によって信号を伝達すると、信号中の直流成
分をカットすることができる。これは、たとえば、ハー
ドディスク装置や光（磁気）ディスク装置のように、デ
ィスクの回転に伴って変動する直流成分がリード信号に
のってしまうような用途に好ましい特性である。しか
し、高速性の観点からは、容量結合は不適当である。容
量で決まる時定数によって信号に遅延が生じるからであ
る。
【０００２】そこで、ディスク装置においては、ヘッド
ＩＣからのリード信号を処理する際に、容量結合ではな
く、直流結合（ＤＣ結合とも言う；容量分を介さない結
合方式）を用いている。
ＩＣからのリード信号を処理する際に、容量結合ではな
く、直流結合（ＤＣ結合とも言う；容量分を介さない結
合方式）を用いている。
【０００３】
【従来の技術】図５はこの種の用途に用いられる差動増
幅回路の従来例である。図において、４０及び４１は差
動増幅器、４２はサンプルホールド部である。以下、識
別のために前段の差動増幅器４０を第１の差動増幅回
路、後段の差動増幅器４１を第２の差動増幅器と呼ぶこ
とにするが、これらの第１、第２の呼称と本発明の要旨
に記載された第１、第２……の呼称とは直接的な関連は
ない。
幅回路の従来例である。図において、４０及び４１は差
動増幅器、４２はサンプルホールド部である。以下、識
別のために前段の差動増幅器４０を第１の差動増幅回
路、後段の差動増幅器４１を第２の差動増幅器と呼ぶこ
とにするが、これらの第１、第２の呼称と本発明の要旨
に記載された第１、第２……の呼称とは直接的な関連は
ない。
【０００４】この従来技術では、第１の差動増幅器４０
の出力を、第２の差動増幅器４１の非反転入力（＋）と
サンプルホールド部４２の入力とに接続し、サンプルホ
ールド部４２の出力を第２の差動増幅器４１の反転入力
（−）に接続して構成している。第１の差動増幅器４０
の非反転入力（＋）及び反転入力（−）に相補信号＋Ｖ
I、−ＶI を与え、第２の差動増幅器４１の出力から増
幅後の信号ＶO を取り出している。
の出力を、第２の差動増幅器４１の非反転入力（＋）と
サンプルホールド部４２の入力とに接続し、サンプルホ
ールド部４２の出力を第２の差動増幅器４１の反転入力
（−）に接続して構成している。第１の差動増幅器４０
の非反転入力（＋）及び反転入力（−）に相補信号＋Ｖ
I、−ＶI を与え、第２の差動増幅器４１の出力から増
幅後の信号ＶO を取り出している。
【０００５】いま、相補信号＋ＶI 、−ＶI をヘッドＩ
Ｃからのリード信号とすると、このリード信号中には、
ディスクに記録されていたデータ信号（以下「リードデ
ータ信号」と言う）とともに、ディスクの回転に伴って
変動する直流成分（以下「レベル」と言う）が含まれて
いる。したがって、サンプルホールド部４２のサンプリ
ングタイミングをリードデータ信号の前縁よりも若干前
に合わせることにより、レベルをホールドすることがで
きる。その結果、第２の差動増幅器４１は、ホールドさ
れたレベルを基準として、第１の差動増幅器４０の出力
を増幅することになるから、リードデータ信号ＶO を正
確に取り出すことができる。
Ｃからのリード信号とすると、このリード信号中には、
ディスクに記録されていたデータ信号（以下「リードデ
ータ信号」と言う）とともに、ディスクの回転に伴って
変動する直流成分（以下「レベル」と言う）が含まれて
いる。したがって、サンプルホールド部４２のサンプリ
ングタイミングをリードデータ信号の前縁よりも若干前
に合わせることにより、レベルをホールドすることがで
きる。その結果、第２の差動増幅器４１は、ホールドさ
れたレベルを基準として、第１の差動増幅器４０の出力
を増幅することになるから、リードデータ信号ＶO を正
確に取り出すことができる。
【０００６】
【発明が解決しようとする課題】しかしながら、かかる
従来の差動増幅回路にあっては、第２の差動増幅器４１
の一方の入力だけにサンプルホールド部４２が接続され
ていたため、このサンプルホールド部４２自身のオフセ
ットやスイッチングノイズに伴うステップ誤差等が第２
の差動増幅器４１でそのまま増幅されてしまい、その結
果、信号ＶO の品質が低下するという問題点があった。
従来の差動増幅回路にあっては、第２の差動増幅器４１
の一方の入力だけにサンプルホールド部４２が接続され
ていたため、このサンプルホールド部４２自身のオフセ
ットやスイッチングノイズに伴うステップ誤差等が第２
の差動増幅器４１でそのまま増幅されてしまい、その結
果、信号ＶO の品質が低下するという問題点があった。
【０００７】
【目的】そこで、本発明は、サンプルホールド部の影響
を打ち消すことができ、信号品質の劣化を回避したサン
プルホールド機能付き差動増幅回路の提供を目的とす
る。
を打ち消すことができ、信号品質の劣化を回避したサン
プルホールド機能付き差動増幅回路の提供を目的とす
る。
【０００８】
【課題を解決するための手段】本発明は、上記目的を達
成するためその原理図を図１に示すように、第１の差動
増幅器１の非反転入力（＋）と第１のサンプルホールド
部２の入力とを接続し、該第１の差動増幅器１の反転入
力（−）と第２のサンプルホールド部３の入力とを接続
し、該第１及び第２のサンプルホールド部２、３の各出
力を第２の差動増幅器４の非反転入力（＋）及び反転入
力（−）のそれぞれに接続し、かつ、前記第１の差動増
幅器１の出力と該第２の差動増幅器４の出力とを第３の
差動増幅器５の非反転入力（＋）と反転入力（−）のそ
れぞれに接続して構成したことを特徴とするものであ
る。
成するためその原理図を図１に示すように、第１の差動
増幅器１の非反転入力（＋）と第１のサンプルホールド
部２の入力とを接続し、該第１の差動増幅器１の反転入
力（−）と第２のサンプルホールド部３の入力とを接続
し、該第１及び第２のサンプルホールド部２、３の各出
力を第２の差動増幅器４の非反転入力（＋）及び反転入
力（−）のそれぞれに接続し、かつ、前記第１の差動増
幅器１の出力と該第２の差動増幅器４の出力とを第３の
差動増幅器５の非反転入力（＋）と反転入力（−）のそ
れぞれに接続して構成したことを特徴とするものであ
る。
【０００９】
【作用】本発明では、二つのサンプリングホールド部
２、３によって相補信号＋ＶI 、−ＶI がそれぞれサン
プリングされ、そのサンプリングデータが第２の差動増
幅器４で差動増幅される。したがって、二つのサンプリ
ングホールド部２、３の特性を揃えておけば、それぞれ
のオフセットやスイッチングノイズに伴うステップ誤差
等も同じであるから、第２の差動増幅器４の出力には、
相補信号＋ＶI 、−ＶI のある時点における純粋なレベ
ルだけが現れることとなり、第３の差動増幅器５の出力
に現れる信号ＶO の品質向上が図られる。
２、３によって相補信号＋ＶI 、−ＶI がそれぞれサン
プリングされ、そのサンプリングデータが第２の差動増
幅器４で差動増幅される。したがって、二つのサンプリ
ングホールド部２、３の特性を揃えておけば、それぞれ
のオフセットやスイッチングノイズに伴うステップ誤差
等も同じであるから、第２の差動増幅器４の出力には、
相補信号＋ＶI 、−ＶI のある時点における純粋なレベ
ルだけが現れることとなり、第３の差動増幅器５の出力
に現れる信号ＶO の品質向上が図られる。
【００１０】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図２、図３は本発明に係る差動増幅回路の一実施
例を示す図である。図２において、１０は第１のバッフ
ァ、１１は第２のバッファ、１２は第１の差動増幅器、
１３は第２の差動増幅器、１４は第３の差動増幅器、１
５は第１のサンプルホールド部、１６は第２のサンプル
ホールド部である。
する。図２、図３は本発明に係る差動増幅回路の一実施
例を示す図である。図２において、１０は第１のバッフ
ァ、１１は第２のバッファ、１２は第１の差動増幅器、
１３は第２の差動増幅器、１４は第３の差動増幅器、１
５は第１のサンプルホールド部、１６は第２のサンプル
ホールド部である。
【００１１】第１のバッファ１０は、相補信号の一方の
信号＋ＶI をバッファリングして、第１の差動増幅器１
２の非反転入力（＋）と第１のサンプルホールド部１５
の入力とに与えるもの、第２のバッファ１１は、相補信
号の他方の信号−ＶI をバッファリングして、第１の差
動増幅器１２の反転入力（−）と第２のサンプルホール
ド部１６の入力とに与えるものである。
信号＋ＶI をバッファリングして、第１の差動増幅器１
２の非反転入力（＋）と第１のサンプルホールド部１５
の入力とに与えるもの、第２のバッファ１１は、相補信
号の他方の信号−ＶI をバッファリングして、第１の差
動増幅器１２の反転入力（−）と第２のサンプルホール
ド部１６の入力とに与えるものである。
【００１２】さらに、第２の差動増幅器１２は、第１及
び第２のバッファ１０、１１を介して与えられた相補信
号＋ＶI 、−ＶI をＡ倍に増幅するもの、第２の差動増
幅器１３は、第１及び第２のサンプルホールド部１５、
１６の出力を同じくＡ倍に増幅するもの、第３の差動増
幅器１４は、第１及び第２の差動増幅器１２、１３の出
力をＢ倍（Ａ＝Ｂでもよい）に増幅するものである。
び第２のバッファ１０、１１を介して与えられた相補信
号＋ＶI 、−ＶI をＡ倍に増幅するもの、第２の差動増
幅器１３は、第１及び第２のサンプルホールド部１５、
１６の出力を同じくＡ倍に増幅するもの、第３の差動増
幅器１４は、第１及び第２の差動増幅器１２、１３の出
力をＢ倍（Ａ＝Ｂでもよい）に増幅するものである。
【００１３】ここで、第１及び第２のサンプルホールド
部１５、１６のサンプリングタイミングは、同一であ
る。たとえば、相補信号＋ＶI 、−ＶI を冒頭で述べた
ディスク装置のリード信号とすると、そのタイミング
は、リードデータ信号の前縁から若干前に設定される。
これにより、リード信号に含まれるレベルが第１及び第
２のサンプルホールド部１５、１６で同時にサンプリン
グされる。
部１５、１６のサンプリングタイミングは、同一であ
る。たとえば、相補信号＋ＶI 、−ＶI を冒頭で述べた
ディスク装置のリード信号とすると、そのタイミング
は、リードデータ信号の前縁から若干前に設定される。
これにより、リード信号に含まれるレベルが第１及び第
２のサンプルホールド部１５、１６で同時にサンプリン
グされる。
【００１４】図３は、第１及び第２のサンプルホールド
部１５、１６に共通の構成図である。ここでは特に限定
しないが、スイッチドキャパシタによる構成例を示して
ある。すなわち、図示を略した制御信号に応答してオン
／オフするスイッチ要素１７と、このスイッチ要素１７
の一端とグランド間に接続されたキャパシタ要素１８
と、バッファ１９とにより構成している。
部１５、１６に共通の構成図である。ここでは特に限定
しないが、スイッチドキャパシタによる構成例を示して
ある。すなわち、図示を略した制御信号に応答してオン
／オフするスイッチ要素１７と、このスイッチ要素１７
の一端とグランド間に接続されたキャパシタ要素１８
と、バッファ１９とにより構成している。
【００１５】所定のタイミングでスイッチ要素１７をオ
ンにすると、そのときの入力信号ＩＮのレベルがキャパ
シタ要素１８に保持され、以降、バッファ１９からはこ
の保持レベルが出力信号ＯＵＴとして取り出される。ホ
ールドの期間は、次にスイッチ要素１７がオンするまで
の期間であり、たとえば、ディスク装置のリード信号処
理系に適用した場合には、１セクター期間に合わせても
よい。
ンにすると、そのときの入力信号ＩＮのレベルがキャパ
シタ要素１８に保持され、以降、バッファ１９からはこ
の保持レベルが出力信号ＯＵＴとして取り出される。ホ
ールドの期間は、次にスイッチ要素１７がオンするまで
の期間であり、たとえば、ディスク装置のリード信号処
理系に適用した場合には、１セクター期間に合わせても
よい。
【００１６】以上の構成において、便宜的に、第１のバ
ッファ１０の出力をＶ10、第２のバッファ１１の出力を
Ｖ11、第１の差動増幅器１２の出力をＶ12、第２の差動
増幅器１３の出力をＶ13、第１のサンプルホールド部１
５の出力をＶ15、第２のサンプルホールド部１６の出力
をＶ16とすると、Ｖ12はＶ10とＶ11の差をＡ倍したもの
であり、Ｖ13はＶ15とＶ16の差をＡ倍したものであり、
ＶO はＶ12とＶ13の差をＢ倍したものである。
ッファ１０の出力をＶ10、第２のバッファ１１の出力を
Ｖ11、第１の差動増幅器１２の出力をＶ12、第２の差動
増幅器１３の出力をＶ13、第１のサンプルホールド部１
５の出力をＶ15、第２のサンプルホールド部１６の出力
をＶ16とすると、Ｖ12はＶ10とＶ11の差をＡ倍したもの
であり、Ｖ13はＶ15とＶ16の差をＡ倍したものであり、
ＶO はＶ12とＶ13の差をＢ倍したものである。
【００１７】ここで、＋ＶI と−ＶI に含まれる外部か
らの同相性雑音は、Ｖ12及びＶ13には現れない。第１の
差動増幅器１２と第２の差動増幅器１３のＣＭＲ（同相
成分抑圧比；CommonModeRejectionRatio）によって打ち
消されるからである。また、同相性雑音は、第１及び第
１のサンプルホールド部１５、１６でも発生する。特性
が揃っていれば、オフセットやスイッチングノイズに伴
うステップ誤差等が同じように発生し、Ｖ15及びＶ16に
含まれるこれらの誤差等が同レベルで、かつ同極性にな
るからである。しかし、この内部で発生する同相性雑音
も、外部雑音と同様に、第２の差動増幅器１３のＣＭＲ
によって打ち消されるから、Ｖ 13に現れることはない。
らの同相性雑音は、Ｖ12及びＶ13には現れない。第１の
差動増幅器１２と第２の差動増幅器１３のＣＭＲ（同相
成分抑圧比；CommonModeRejectionRatio）によって打ち
消されるからである。また、同相性雑音は、第１及び第
１のサンプルホールド部１５、１６でも発生する。特性
が揃っていれば、オフセットやスイッチングノイズに伴
うステップ誤差等が同じように発生し、Ｖ15及びＶ16に
含まれるこれらの誤差等が同レベルで、かつ同極性にな
るからである。しかし、この内部で発生する同相性雑音
も、外部雑音と同様に、第２の差動増幅器１３のＣＭＲ
によって打ち消されるから、Ｖ 13に現れることはない。
【００１８】さらに、同相性雑音は、わずかではある
が、第１の差動増幅器１２と第２の差動増幅器１３でも
発生する。しかし、この同相性雑音も第３の差動増幅器
１４のＣＭＲによって打ち消されるから、ＶO に現れる
ことはない。したがって、以上の実施例によれば、外部
からの同相性雑音は勿論のこと、内部で発生する同相性
雑音も効果的に排除でき、正確なサンプリングデータ
（Ｖ13）を基準にして差動増幅を行なうことができるの
で、きわめて品質のよい信号Ｖ O を取り出すことができ
る。
が、第１の差動増幅器１２と第２の差動増幅器１３でも
発生する。しかし、この同相性雑音も第３の差動増幅器
１４のＣＭＲによって打ち消されるから、ＶO に現れる
ことはない。したがって、以上の実施例によれば、外部
からの同相性雑音は勿論のこと、内部で発生する同相性
雑音も効果的に排除でき、正確なサンプリングデータ
（Ｖ13）を基準にして差動増幅を行なうことができるの
で、きわめて品質のよい信号Ｖ O を取り出すことができ
る。
【００１９】なお、上記実施例では、相補信号＋ＶI 、
−ＶI をバッファ１０、１１から取り込んでいるが、こ
れに限るものではない。相補信号＋ＶI 、−ＶI の品質
や前段回路の駆動能力によっては直接に取り込んでもよ
いし、または、図４に示すように、第４の差動増幅器２
０を初段に入れ、その差動出力＋ＶI′、−ＶI′を取り
込むようにしてもよい。
−ＶI をバッファ１０、１１から取り込んでいるが、こ
れに限るものではない。相補信号＋ＶI 、−ＶI の品質
や前段回路の駆動能力によっては直接に取り込んでもよ
いし、または、図４に示すように、第４の差動増幅器２
０を初段に入れ、その差動出力＋ＶI′、−ＶI′を取り
込むようにしてもよい。
【００２０】
【発明の効果】本発明によれば、外部からの同相性雑音
ばかりでなく、内部で発生するすべての同相性雑音も効
果的に排除できる。したがって、正確なサンプルデータ
を基準に差動増幅を行なうことができるから、信号品質
の劣化を回避したサンプルホールド機能付き差動増幅回
路を提供できる。
ばかりでなく、内部で発生するすべての同相性雑音も効
果的に排除できる。したがって、正確なサンプルデータ
を基準に差動増幅を行なうことができるから、信号品質
の劣化を回避したサンプルホールド機能付き差動増幅回
路を提供できる。
【図１】本発明の原理図である。
【図２】一実施例の構成図である。
【図３】一実施例のサンプルホールド部の構成図であ
る。
る。
【図４】一実施例の他の構成図である。
【図５】従来例の構成図である。
１：第１の差動増幅器 ２：第１のサンプルホールド部 ３：第２のサンプルホールド部 ４：第２の差動増幅器 ５：第３の差動増幅器 １２：第１の差動増幅器 １３：第２の差動増幅器 １４：第３の差動増幅器 １５：第１のサンプルホールド部 １６：第２のサンプルホールド部
Claims (1)
- 【請求項１】第１の差動増幅器の非反転入力と第１のサ
ンプルホールド部の入力とを接続し、該第１の差動増幅
器の反転入力と第２のサンプルホールド部の入力とを接
続し、該第１及び第２のサンプルホールド部の各出力を
第２の差動増幅器の非反転入力及び反転入力のそれぞれ
に接続し、かつ、前記第１の差動増幅器の出力と該第２
の差動増幅器の出力とを第３の差動増幅器の非反転入力
と反転入力のそれぞれに接続して構成したことを特徴と
する差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6301238A JPH08162861A (ja) | 1994-12-06 | 1994-12-06 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6301238A JPH08162861A (ja) | 1994-12-06 | 1994-12-06 | 差動増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08162861A true JPH08162861A (ja) | 1996-06-21 |
Family
ID=17894448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6301238A Pending JPH08162861A (ja) | 1994-12-06 | 1994-12-06 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08162861A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016127443A (ja) * | 2015-01-05 | 2016-07-11 | 横河電機株式会社 | 差動増幅装置 |
-
1994
- 1994-12-06 JP JP6301238A patent/JPH08162861A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016127443A (ja) * | 2015-01-05 | 2016-07-11 | 横河電機株式会社 | 差動増幅装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5648738A (en) | Read channel having auto-zeroing and offset compensation, and power-down between servo fields | |
| TWI650932B (zh) | 快速穩定之電容式增益放大器電路 | |
| US6798280B2 (en) | Charge recycling amplifier for a high dynamic range CMOS imager | |
| JP2002197602A (ja) | 磁気抵抗非対称性を補正するための装置及び方法 | |
| EP1315172B1 (en) | Sampling and hold circuit | |
| JPH04147498A (ja) | サンプルホールド回路 | |
| JPH08162861A (ja) | 差動増幅回路 | |
| US7177107B2 (en) | Preamplifier circuit with signal interference cancellation suitable for use in magnetic storage devices | |
| US5120985A (en) | Data reproducing circuit for correcting amplitude variation and peak shift | |
| US7558014B1 (en) | Programmable high pass amplifier for perpendicular recording systems | |
| JPS5923675A (ja) | Ｍｏｓ型イメ−ジセンサにおける雑音除去方法 | |
| US6175260B1 (en) | Time delay apparatus using transfer conductance | |
| US6215749B1 (en) | Signal distortion minimization apparatus in high speed optical disc reproducing device | |
| US6256161B1 (en) | Echo cancellation for disk drive read circuit | |
| JPH08214193A (ja) | 接地駆動遅延線相関器 | |
| JPS631068A (ja) | 電荷結合素子の信号処理回路 | |
| US6046634A (en) | Amplifier circuit employing floating error cancellation | |
| US5387829A (en) | Output signal processing circuit for a charge-coupled device | |
| JP3687046B2 (ja) | 電子装置 | |
| JPH11261349A (ja) | 演算増幅回路 | |
| JP2574540B2 (ja) | データインターフェイス装置 | |
| JP3938362B2 (ja) | ウォブル信号検出回路及びこれを用いた光ディスク装置 | |
| JPH0737372Y2 (ja) | 信号合成回路 | |
| CN115540917A (zh) | 用于磁编码器的模拟前端电路结构 | |
| JPH03235294A (ja) | センス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031104 |