CN115540917A - 用于磁编码器的模拟前端电路结构 - Google Patents

Abstract

本发明涉及一种用于磁编码器的模拟前端电路结构，包括仪表放大器、滤波驱动器和选通单元，仪表放大器的输入端与传感器磁头相连接，用于放大传感器磁头产生的微弱电压信号，输出差分信号至滤波驱动器，滤波驱动器还接收Vrefi和Vcmi，作为输出共模点调节和输入共模点调节，用于进一步放大信号、滤波以及调节输出共模点，选通单元与仪表放大器和滤波驱动器相连接，接收仪表放大器输出的差分信号以及滤波驱动器输出的差分信号，选通单元的输出端与模数转换器相连接采用了本发明的用于磁编码器的模拟前端电路结构，不仅可以应用于磁编码器模拟前端，而且适用于所有四电阻电桥的前端模拟接口电路应用，降低了硬件设计的复杂性。

Description

用于磁编码器的模拟前端电路结构

技术领域

本发明涉及传感器领域，尤其涉及角度传感器领域的信号调理电路领域，具体是指一种用于磁编码器的模拟前端电路结构。

背景技术

传感器检测元件产生的信号普遍都比较微弱，一般为毫伏级甚至微伏级。这就要求用于传感器信号的调理电路要对检测到的微弱传感器信号进行放大处理，同时去掉失调电压。而且根据目前传感器应用控制精度的要求，越来越多的设计需要14bits以上的高精度。所以系统设计要求，还需要保证输出信号的90db以上的高信噪比。大多传感器对芯片功耗的要求非常高，所以在满足性能的前提下，还要求功耗越低越好。

磁编码器实际为一种特殊编码的角度传感器，常常用于电机伺服控制领域。磁编码器的通过检测旋转磁场的变化，来检测电机的角度信息。通常用来检测磁场的磁敏元件为磁阻(xMR)。磁阻有不同的类型，包括各向异性磁阻(AMR)，巨磁阻(GMR)，隧道磁阻(TMR)。这类磁阻都可以等效为两对四电阻电桥。电桥的电阻随着磁场方向的变化而发生变化，而电阻的变化引起输出电压的变化，从而产生代表磁场角度的微弱信号输出。通常两对四电阻电桥分别由两组模拟前端电路分别处理。随着旋转磁场方向的变化，两对电桥分别产生正交的sine和cos信号，如图1所示。这两个正交信号之间如果产生共模失配，会造成后续解调角度的积分非线性误差增大。如图2所示，就是因为正交信号间存在一定的失调偏差的情况下，导致的实际输出角度跟理想输出角度的对比和偏差。所以模拟前端电路输出差分信号的共模点也必须可调。

桥电阻之间存在失配，调理电路本身也存在器件失配导致的失调电压。而磁阻产生的微弱信号通常都比较小，以AMR为例，大概为毫伏级别。这就需要几十倍甚至上百倍的放大器增益。如果输入端的失调电压被同比放大会严重影响信号的动态范围。通常会采用斩波电路来消除输入端的失调电压。但是斩波电路要意味着斩波频率远远高于信号频率，这就对放大器的带宽要求更高，消耗了更多的电流。同时斩波电路也会引起很多高频干扰和失真。

此外，大多传感器调理电路都包含比较复杂的算法运算，比如磁编码器包含角度运算，编码等算法。这些都需要在数字部分处理，所以模拟前端电路放大的信号必须经过模数转换器转成数字信号后再进行数字信号处理。模数转换器的输入接口大多是高频时钟工作的采样和保持电路。需要一个驱动电路来保证其采样和建立精度。同时要满足高信噪比和最小的设计功耗。

综上所述，需要设计一款模拟前端电路(AFE)用于磁编码器芯片两组四电阻电桥的微弱信号的读出，放大，滤波等处理。该模拟前端电路还需要消除输入端的失调电压，保证90db以上的高信噪比。输出共模电压可调节，可以驱动后面模数转换器前端的高速高精度开关电容电路，同时需要把硬件设计和功耗都最小化。

发明内容

本发明的目的是克服了上述现有技术的缺点，提供了一种满足高信噪比、功耗小、适用范围较为广泛的用于磁编码器的模拟前端电路结构。

为了实现上述目的，本发明的用于磁编码器的模拟前端电路结构如下：

该用于磁编码器的模拟前端电路结构，其主要特点是，所述的电路结构包括仪表放大器、滤波驱动器和选通单元，所述的仪表放大器的输入端与传感器磁头相连接，用于放大传感器磁头产生的微弱电压信号，输出差分信号至滤波驱动器，所述的滤波驱动器还接收外部输入电压信号Vrefi和Vcmi，作为输出共模点调节和输入共模点调节，用于进一步放大信号、滤波以及调节输出共模点，所述的选通单元与所述的仪表放大器和滤波驱动器相连接，接收仪表放大器输出的差分信号Vop1和Von1以及滤波驱动器输出的差分信号Vop2和Von2，所述的选通单元的输出端与模数转换器相连接。

较佳地，所述的仪表放大器包括电流型失调消除模块、第一运算放大器、第二运算放大器、输入电阻、第一反馈电阻和第二反馈电阻，所述的第一运算放大器和第二运算放大器的输入端分别与传感器磁头相连接，所述的第一运算放大器和第二运算放大器的输入端还分别与电流型失调消除模块相连接，所述的输入电阻接在第一运算放大器和第二运算放大器之间，所述的第一反馈电阻接在第一运算放大器的输入端和输出端之间，所述的第二反馈电阻接在第二运算放大器的输入端和输出端之间，所述的第一运算放大器和第二运算放大器用于放大传感器磁头产生的微弱电压信号，并输出差分信号。

较佳地，所述的滤波驱动器包括输入共模反馈模块、第三运算放大器、第一电阻、第二电阻、第三电阻、第四电阻、第三反馈电阻、第四反馈电阻、第一电容和第二电容；

所述的输入共模反馈模块接收外部输入电压信号Vrefi和Vcmi，输入共模反馈模块的输出端与第三运算放大器的输入端相连接，所述的第一电阻和第三反馈电阻连接在第一运算放大器的输出端和第三运算放大器的输出端之间，所述的第二电阻和第四反馈电阻连接在第二运算放大器的输出端和第三运算放大器的输出端之间，所述的第三电阻和第四电阻均连接在直流输入端和第三运算放大器的输入端之间，所述的第一电容连接在第三反馈电阻的两端，所述的第二电容连接在第四反馈电阻的两端，所述的第一电容和第二电容、第三反馈电阻、第四反馈电阻组成滤波网络，所述的第三运算放大器用于实现高增益和提供低噪声放大和驱动，所述的第一电阻、第二电阻、第三反馈电阻、第四反馈电阻用于确定滤波驱动器的放大倍数，所述的第三电阻、第四电阻、第三反馈电阻、第四反馈电阻用于实现合适的输出共模点。

较佳地，所述的输入共模反馈模块包括第一级望远镜结构和共模输入反馈模块，所述的第一级望远镜结构包括PMOS电流源、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管；所述的共模输入反馈模块包括第一NMOS管、第二NMOS管、第三NMOS管、第一NMOS电流源、第二NMOS电流源、第三NMOS电流源、负载单元、共模检测和比较器单元；

所述的第一NMOS管、第二NMOS管和第三NMOS管完全相同，所述的第一NMOS电流源、第二NMOS电流源和第三NMOS电流源完全相同，所述的第一NMOS管、第二NMOS管和第三NMOS管均与负载单元相连，所述的第一NMOS管、第二NMOS管和第三NMOS管分别与第一NMOS电流源、第二NMOS电流源和第三NMOS电流源连接，所述的第一NMOS管的栅极与第一PMOS管相连，第二NMOS管的栅极与第二PMOS管相连，第三NMOS管的栅极与外部输入电压信号Vcmi相连，第一NMOS管、第二NMOS管和第三NMOS管的源端分别与共模检测和比较器单元的输入端相连，共模检测和比较器单元的输出端与第六NMOS管和第七NMOS管相连。

较佳地，所述的输入电阻和第一反馈电阻及第二反馈电阻为电阻系数相反的电阻，用于补偿传感器磁头的温度系数。

较佳地，所述的电流型失调消除模块包括电流源组、第一CMOS开关和第二CMOS开关，所述的电流源组为NMOS电流源，所述的第一CMOS开关和第二CMOS开关的一端均与NMOS电流源相连，所述的第一CMOS开关的另一端与第一运算放大器的输入端相连，所述的第二CMOS开关的另一端与第二运算放大器的输入端相连。

较佳地，若所述的模数转换器检测到第一运算放大器的差分输出电压信号Vop1大于第二运算放大器的差分输出电压信号Von1，则第二CMOS开关闭合，所述的NMOS电流源通过第二CMOS开关、第二反馈电阻Rf2与信号Von1连接，使Von1提高，接入多个数量的NMOS电流源，直至信号Von1等于信号Vop1；若模数转换器检测到信号Von1大于信号Vop1，则第一CMOS开关闭合，所述的NMOS电流源通过第一CMOS开关、第一反馈电阻与信号Vop1连接。

较佳地，所述的电流源组为PMOS电流源。

较佳地，所述的第一电阻和第二电阻的阻值相同，所述的第三反馈电阻和第四反馈电阻的阻值相同，所述的第一电容和第二电容的电容值相同。

较佳地，所述的第一运算放大器和第二运算放大器采用两级运放，其中第一级为套筒式结构。

较佳地，所述的第三运算放大器采用两级运放，其中第一级为望远镜结构，第二级为AB型输出结构。

采用了本发明的用于磁编码器的模拟前端电路结构，不仅可以应用于磁编码器模拟前端，而且适用于所有四电阻电桥的前端模拟接口电路应用。模拟前端电路分两级对微弱的传感器磁头信号进行了放大并且提高了线性度和噪声特性。在不采用传统斩波的电路的前提下消除了传感器磁头和集成电路器件带来的失调，降低了硬件设计的复杂性。同时有极高的输出驱动能力，保证了后续高速开关电容的模数转换器的采样和建立精度。

附图说明

图1为现有技术的磁编码器模拟前端正交两路输出。

图2为现有技术的正交失调偏差导致的实际角度输出偏差。

图3为本发明的用于磁编码器的模拟前端电路结构的电路框示意图。

图4为本发明的用于磁编码器的模拟前端电路结构的带电流型失调消除的仪表放大器示意图。

图5为本发明的用于磁编码器的模拟前端电路结构的输入共模反馈和运放第一级望远镜结构示意图。

具体实施方式

为了能够更清楚地描述本发明的技术内容，下面结合具体实施例来进行进一步的描述。

本发明的该用于磁编码器的模拟前端电路结构，其中包括仪表放大器、滤波驱动器和选通单元，所述的仪表放大器的输入端与传感器磁头相连接，用于放大传感器磁头产生的微弱电压信号，输出差分信号至滤波驱动器，所述的滤波驱动器还接收外部输入电压信号Vrefi和Vcmi，作为输出共模点调节和输入共模点调节，用于进一步放大信号、滤波以及调节输出共模点，所述的选通单元与所述的仪表放大器和滤波驱动器相连接，接收仪表放大器输出的差分信号Vop1和Von1以及滤波驱动器输出的差分信号Vop2和Von2，所述的选通单元的输出端与模数转换器相连接。

作为本发明的优选实施方式，所述的仪表放大器包括电流型失调消除模块、第一运算放大器、第二运算放大器、输入电阻Ri、第一反馈电阻Rf1和第二反馈电阻Rf2，所述的第一运算放大器和第二运算放大器的输入端分别与传感器磁头相连接，所述的第一运算放大器和第二运算放大器的输入端还分别与电流型失调消除模块相连接，所述的输入电阻Ri接在第一运算放大器和第二运算放大器之间，所述的第一反馈电阻Rf1接在第一运算放大器的输入端和输出端之间，所述的第二反馈电阻Rf2接在第二运算放大器的输入端和输出端之间，所述的第一运算放大器和第二运算放大器用于放大传感器磁头产生的微弱电压信号，并输出差分信号。

作为本发明的优选实施方式，所述的滤波驱动器包括输入共模反馈模块、第三运算放大器、第一电阻Ri1、第二电阻Ri2、第三电阻Ri3、第四电阻Ri4、第三反馈电阻Rf3、第四反馈电阻Rf4、第一电容Cf1和第二电容Cf2，

所述的输入共模反馈模块接收外部输入电压信号Vrefi和Vcmi，输入共模反馈模块的输出端与第三运算放大器的输入端相连接，所述的第一电阻Ri1和第三反馈电阻Rf3连接在第一运算放大器的输出端和第三运算放大器的输出端之间，所述的第二电阻Ri2和第四反馈电阻Rf4连接在第二运算放大器的输出端和第三运算放大器的输出端之间，所述的第三电阻Ri3和第四电阻Ri4均连接在直流输入端和第三运算放大器的输入端之间，所述的第一电容Cf1连接在第三反馈电阻Rf3的两端，所述的第二电容Cf2连接在第四反馈电阻Rf4的两端，所述的第一电容Cf1和第二电容Cf2、第三反馈电阻Rf3、第四反馈电阻Rf4组成滤波网络，所述的第三运算放大器用于实现高增益和提供低噪声放大和驱动，所述的第一电阻Ri1、第二电阻Ri2、第三反馈电阻Rf3、第四反馈电阻Rf4用于确定滤波驱动器的放大倍数，所述的第三电阻Ri3、第四电阻Ri4、第三反馈电阻Rf3、第四反馈电阻Rf4用于实现合适的输出共模点。

作为本发明的优选实施方式，所述的输入共模反馈模块包括第一级望远镜结构和共模输入反馈模块，所述的第一级望远镜结构包括PMOS电流源、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管；所述的共模输入反馈模块包括第一NMOS管、第二NMOS管、第三NMOS管、第一NMOS电流源、第二NMOS电流源、第三NMOS电流源、负载单元、共模检测和比较器单元；

所述的第一NMOS管、第二NMOS管和第三NMOS管完全相同，所述的第一NMOS电流源、第二NMOS电流源和第三NMOS电流源完全相同，所述的第一NMOS管、第二NMOS管和第三NMOS管均与负载单元相连，所述的第一NMOS管、第二NMOS管和第三NMOS管分别与第一NMOS电流源、第二NMOS电流源和第三NMOS电流源连接，所述的第一NMOS管的栅极与第一PMOS管相连，第二NMOS管的栅极与第二PMOS管相连，第三NMOS管的栅极与外部输入电压信号Vcmi相连，第一NMOS管、第二NMOS管和第三NMOS管的源端分别与共模检测和比较器单元的输入端相连，共模检测和比较器单元的输出端与第六NMOS管和第七NMOS管相连。

作为本发明的优选实施方式，所述的输入电阻Ri和第一反馈电阻Rf1及第二反馈电阻Rf2为电阻系数相反的电阻，用于补偿传感器磁头的温度系数。

作为本发明的优选实施方式，所述的电流型失调消除模块包括电流源组、第一CMOS开关和第二CMOS开关，所述的电流源组为NMOS电流源，所述的第一CMOS开关和第二CMOS开关的一端均与NMOS电流源相连，所述的第一CMOS开关的另一端与第一运算放大器的输入端相连，所述的第二CMOS开关的另一端与第二运算放大器的输入端相连。

作为本发明的优选实施方式，若所述的模数转换器检测到第一运算放大器的差分输出电压信号Vop1大于第二运算放大器的差分输出电压信号Von1，则第二CMOS开关闭合，所述的NMOS电流源通过第二CMOS开关、第二反馈电阻Rf2与信号Von1连接，使Von1提高，接入多个数量的NMOS电流源，直至信号Von1等于信号Vop1；若模数转换器检测到信号Von1大于信号Vop1，则第一CMOS开关闭合，所述的NMOS电流源通过第一CMOS开关、第一反馈电阻Rf1与信号Vop1连接。

作为本发明的优选实施方式，所述的电流源组为PMOS电流源。

作为本发明的优选实施方式，所述的第一电阻Ri1和第二电阻Ri2的阻值相同，所述的第三反馈电阻Rf3和第四反馈电阻Rf4的阻值相同，所述的第一电容Cf1和第二电容Cf2的电容值相同。

作为本发明的优选实施方式，所述的第一运算放大器和第二运算放大器采用两级运放，其中第一级为套筒式结构。

作为本发明的优选实施方式，所述的第三运算放大器采用两级运放，其中第一级为望远镜结构，第二级为AB型输出结构。

本发明的具体实施方式中，本发明公布了一种用于磁编码器的模拟前端电路。在保证功耗和硬件设计最优的前提下，实现了众多功能。包括输入失调电压消除；输出共模电压可调；放大和滤波；作为模数转换器的驱动而保证采样和建立精度。

所述用于磁编码器的模拟前端电路包括仪表放大器和滤波驱动器以及选通单元三部分。

所述仪表放大器由一个电流型失调消除模块，两个运放A1，以及包括一个输入电阻Ri和两个反馈电阻Rf1、Rf2的三个电阻。它的两个输入端连接传感器磁头，用来放大传感器磁头产生的微弱电压信号Vip、Vin，放大后输出两个差分信号Vop1、Von1。

所述电流型失调消除模块由NMOS电流源和CMOS开关组成，用来消除输出Vop1，Von1的共模电压失调。

所述两个运放A1为两级运放用来实现高增益和低噪声放大。

所述三个电阻中，Ri和Rf1，Rf2为电阻系数相反的电阻，用来补偿传感器磁头的温度系数。

所述滤波驱动器包括一个输入共模反馈模块，一个运放A2，六个电阻Ri1，Ri2，Ri3，Ri4，Rf3，Rf4，两个电容Cf1、Cf2。

所述滤波驱动器的输入为所述仪表放大器的差分输出信号Vop1和Von1，另外两个输入是Vrefi和Vcmi，分别用来作为输出共模点调节和输入共模点调节。

所述滤波驱动器用来实现进行信号的进一步放大，滤波以及该通道输出共模点的调节。

所述输入共模反馈模块两路输入差分偏置，一路共模输入偏置，一个共模采样，一个比较器和反馈控制电流源电路组成。用来保证正确的共模输入，为运放提供最合适的直流工作电平。

所述六个电阻为同类型的电阻，其中Ri1、Ri2、Rf3、Rf4用来确定滤波驱动器的放大倍数。Ri3、Ri4、Rf3、Rf4用来实现合适的输出共模点。第三反馈电阻Rf3和第四反馈电阻Rf4通常是相等的，这两个反馈电阻不但确定滤波器的放大倍数，同时也实现输出共模点的调节。Ri1,Ri2相等，Ri1,Ri2与Rf3，Rf4的比值确定了滤波器的放大倍数；Ri3,Ri4相等，其与Rf3，Rf4的比值用于实现合适的输出共模点。

所述两个电容Cf1，Cf2与电阻Rf3，Rf4组成滤波网络。

所述A2为两级运放用来实现高增益和提供低噪声放大和驱动。

所述选通单元用来选择所述仪表放大器的输出Vop1和Von1或者滤波驱动器的输出Vop2和Von2作为后续模数转换器的输入信号。

本发明实现了一种用于磁编码器的模拟前端电路。此类传感器磁头通常两对四电阻电桥组成，分别由两组模拟前端电路分别处理。如图1所示。随着旋转磁场方向的变化，两对电桥分别产生正交的sine和cos信号。首先单路的sine或者cos信号的输出都是差分信号，差分信号本身存在共模失调会影响后续电路的动态范围；同时，这两个正交信号之间如果产生共模失配，也会造成后续解调角度的积分非线性误差增大，如图2所示。本发明的核心就是提供一种用于磁编码器的模拟前端电路，实现单通道差分信号的共模失调调节；双通道之间的共模失调调节；传感器磁头微弱信号的低噪声低温漂的放大，滤波以及对后续模数转换器的驱动，保证模数转换器对前端信号的采样精度。

所述仪表放大器由一个电流型失调消除模块，三个电阻Ri、Rf1、Rf2，以及两个同样的运放A1组成。其有两个输入Vip和Vin，分别接传感器磁头的两个输出。其有两个输出Vop1，Von1，作为后面滤波驱动器的差分输入。同时Vop1，Von1连入选通单元模块，当需要时，模数转换器来检测Vop1和Von1的值。

其中Ri和Rf1，Rf2为不同类型的电阻，其温度系数相反，用来补偿传感器磁头产生的电压信号的温度系数。取Rf1＝Rf2，此时，仪表放大器增益就等于Rf1/Ri。此时如果传感器磁头有失调或者运放A1有失调电压，就会同比放大到Vop1和Von1。造成后续处理电路的动态范围大大降低。

带电流型失调消除的仪表放大器如图4所示。电流型失调消除由一组NMOS电流源和两个CMOS开关SW1和SW2组成。当没有外加磁场的情况下，模数转换器检测到Vop1大于Von1，开关SW2闭合，NMOS电流源通过SW2，Rf2与Von1连接在一起，造成Von1提高。选择合适数量的NMOS电流源接入，直到Von1等于Vop1。反之，当Von1大于Vop1，SW1闭合，NMOS电流源通过SW1，Rf1接入到Vop1。NMOS电流源为一组可以精细调节和选通的二进制单位电流源。此方式实现了精确的低噪声调节。

可选地，该电流源组也可以用一组相等的电流源或者其他单位的电流源组成。也可以采用PMOS电流源来代替NMOS电流源。

两个同样的运放A1采用一个两级运放，其中第一级为套筒式结构，用来实现低噪声贡献的同时提供高增益。可选地，也可以采用其他类型运放如带增益增强的套筒式结构等。

所述滤波驱动器包括一个输入共模反馈模块，一个运放A2，六个电阻Ri1、Ri2、Ri3、Ri4、Rf3和Rf4，两个电容Cf1和Cf2。其有两个输入Vop1和Von1，分别来自所述仪表放大器的差分输出。其有两个差分输出Vop2和Von2。其还有两个直流电压输入分别为Vrefi，Vcmi。其用来实现输出调节；传感器信号的进一步低噪声放大，滤波以及对后续模数转换器的驱动。

Vrefi和Vcmi都是外部输入电压信号，来自电压基准源电路。Vcmi确定了运放的输入共模点，Vcmi和Vrefi共同决定了运放工作的输出共模点。其中Vcmi是固定电压，可以通过调节Vrefi来实现运放输出共模点的调节。

可选地，取Ri1＝Ri2，Rf3＝Rf4，Cf1＝Cf2。滤波驱动器的放大增益就是Rf3/Ri1。Cf1，和Rf3形成低通滤波。

运放A2采用两级运放，其中第一级为望远镜结构，第二级为AB型输出结构。保证了运放的直流高增益，低噪声，同时实现了较低的静态电流下的高驱动能力。但望远镜结构在低压设计中对输入端的静态直流工作点要求很高，通常在一个非常窄的范围内。所以此处采用输入共模反馈结构。

根据电源电压和运放设计取最合理的输入共模电压Vcmi作为运放的一个直流输入，接到输入共模反馈模块，输入共模反馈的输出用来控制运放A2的尾电流源。如图5所示，为运放的第一级望远镜结构和共模输入反馈示意图。运放的第一级由一个PMOS电流源Ip0，以及另外四个PMOS管PM1～PM4，和四个NMOS管NM4～NM7组成。其中PM1和PM2作为运放的差分输入对管。Ip0作为运放的尾电流源。

输入共模反馈由三个完全一样的NMOS管NM1～NM3，三个完全一样的NMOS电流源In1～In3，一个负载单元load，以及共模检测和比较器单元构成。NM1～NM3，In1～In3，以及负载单元load，组成两路输入差分偏置，一路共模输入偏置。NM1的栅极跟PM1相连，NM2的栅极与PM2相连，NM3的栅极与直流输入Vcmi相连。NM1～NM3的源端分别作为共模检测和比较器模块的输入，通过跟踪输入VIP，VIN的值，NM1，NM2的源端信号相加取平均和滤波后与NM3的源端信号一起输入比较器，比较器的输出信号Vcmfb通过反馈用来控制NM6和NM7的电流，从而调节运放的输入直流电平工作在Vcmi的值。这样保证了来自仪表放大器的输出信号怎么变，运放A2的输入直流工作点始终保持在Vcmi值。从而保证了此钟结构运放的工作性能。

可选地，共模检测和比较器模块的输出Vcmfb也可以调节微电流源Ipo的大小。

可选地，用来跟踪VIP和VIN值的NM1～NM3也可以采用PMOS管。

所述滤波驱动器的另外一个直流输入Vrefi是一个可以配置的直流电压输入。取Ri3＝Ri4，通过Ri3和Rf3的比例关系，结合第一级仪表放大器的输出共模电平，Vcmi的值，可以调整单个通道的输出共模电平值，从而实现上述两个正交通道sine和cos信号的共模电平一致。其与输入共模反馈一起工作，不但实现了输出共模的可调节，而且使运放的输入共模始终工作在最佳直流工作点。

综上，本发明涉及一种用于磁编码器的模拟前端电路。该模拟前端电路(AFE)包含一个仪表放大器，一个滤波驱动器和一个选通单元。

所述仪表放大器包含两个运放和三个电阻以及一个电流型的失调消除电路，仪表放大器用来接受传感器磁头产生的微弱电压信号，把微弱电压信号先预放大几十倍，同时达到90db以上的信噪比。所述失调消除电路用来消除传感器磁头引入的前端失调电压以及所述仪表放大器的两个运放A1带来的失调电压，使得仪表放大器的两个输出Vop1，Von1的输出在同一个共模点。

所述滤波驱动器由一个运放，六个电阻，二个电容以及一个输入共模反馈组成。所述滤波驱动器实现三个功能，一是对仪表放大器的信号进行二次放大，使得输出信号接近后面模数转换器的量程；第二，用来滤除高频单元，实现抗混叠滤波器的功能；第三，用来作为模数转换器前端采样保持电路的驱动，保证开关电容电路的采样和建立精度。滤波驱动器以所述仪表放大器的输出Vop1，Von1作为它的一对差分输入信号；另外一个可以调节的直流输入信号Vrefi作为另外一个输入信号，通过Ri3，Ri4，以及Rf3的比例关系以及所述输入共模反馈的直流输入信号Vcmi，共同决定滤波驱动器的输出Vop2，Von2的输出共模电平。输入共模反馈模块的输入是一个直流电平Vcmi，其输出信号控制运放内部的尾电流源，使得运放的输入差分直流工作点被固定在Vcmi。

所述选通单元用来选择仪表放大器的差分输出Vop1，Von1和滤波驱动器的差分输出Vop2和Von2。选通单元的输出信号作为后续模数转换器的输入信号。

本实施例的具体实现方案可以参见上述实施例中的相关说明，此处不再赘述。

可以理解的是，上述各实施例中相同或相似部分可以相互参考，在一些实施例中未详细说明的内容可以参见其他实施例中相同或相似的内容。

需要说明的是，在本发明的描述中，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是指至少两个。

流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本发明的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本发明的实施例所属技术领域的技术人员所理解。

应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行装置执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。

本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，相应的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。

此外，在本发明各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。

上述提到的存储介质可以是只读存储器，磁盘或光盘等。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

采用了本发明的用于磁编码器的模拟前端电路结构，不仅可以应用于磁编码器模拟前端，而且适用于所有四电阻电桥的前端模拟接口电路应用。模拟前端电路分两级对微弱的传感器磁头信号进行了放大并且提高了线性度和噪声特性。在不采用传统斩波的电路的前提下消除了传感器磁头和集成电路器件带来的失调，降低了硬件设计的复杂性。同时有极高的输出驱动能力，保证了后续高速开关电容的模数转换器的采样和建立精度。

在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。

Claims (11)

1.一种用于磁编码器的模拟前端电路结构，其特征在于，所述的电路结构包括仪表放大器、滤波驱动器和选通单元，所述的仪表放大器的输入端与传感器磁头相连接，用于放大传感器磁头产生的微弱电压信号，输出差分信号至滤波驱动器，所述的滤波驱动器还接收外部输入电压信号Vrefi和Vcmi，作为输出共模点调节和输入共模点调节，用于进一步放大信号、滤波以及调节输出共模点，所述的选通单元与所述的仪表放大器和滤波驱动器相连接，接收仪表放大器输出的差分信号Vop1和Von1以及滤波驱动器输出的差分信号Vop2和Von2，所述的选通单元的输出端与模数转换器相连接。

2.根据权利要求1所述的用于磁编码器的模拟前端电路结构，其特征在于，所述的仪表放大器包括电流型失调消除模块、第一运算放大器、第二运算放大器、输入电阻(Ri)、第一反馈电阻(Rf1)和第二反馈电阻(Rf2)，所述的第一运算放大器和第二运算放大器的输入端分别与传感器磁头相连接，所述的第一运算放大器和第二运算放大器的输入端还分别与电流型失调消除模块相连接，所述的输入电阻(Ri)接在第一运算放大器和第二运算放大器之间，所述的第一反馈电阻(Rf1)接在第一运算放大器的输入端和输出端之间，所述的第二反馈电阻(Rf2)接在第二运算放大器的输入端和输出端之间，所述的第一运算放大器和第二运算放大器用于放大传感器磁头产生的微弱电压信号，并输出差分信号。

3.根据权利要求1所述的用于磁编码器的模拟前端电路结构，其特征在于，所述的滤波驱动器包括输入共模反馈模块、第三运算放大器、第一电阻(Ri1)、第二电阻(Ri2)、第三电阻(Ri3)、第四电阻(Ri4)、第三反馈电阻(Rf3)、第四反馈电阻(Rf4)、第一电容(Cf1)和第二电容(Cf2)；

所述的输入共模反馈模块接收外部输入电压信号Vrefi和Vcmi，输入共模反馈模块的输出端与第三运算放大器的输入端相连接，所述的第一电阻(Ri1)和第三反馈电阻(Rf3)连接在第一运算放大器的输出端和第三运算放大器的输出端之间，所述的第二电阻(Ri2)和第四反馈电阻(Rf4)连接在第二运算放大器的输出端和第三运算放大器的输出端之间，所述的第三电阻(Ri3)和第四电阻(Ri4)均连接在直流输入端和第三运算放大器的输入端之间，所述的第一电容(Cf1)连接在第三反馈电阻(Rf3)的两端，所述的第二电容(Cf2)连接在第四反馈电阻(Rf4)的两端，所述的第一电容(Cf1)和第二电容(Cf2)、第三反馈电阻(Rf3)、第四反馈电阻(Rf4)组成滤波网络，所述的第三运算放大器用于实现高增益和提供低噪声放大和驱动，所述的第一电阻(Ri1)、第二电阻(Ri2)、第三反馈电阻(Rf3)、第四反馈电阻(Rf4)用于确定滤波驱动器的放大倍数，所述的第三电阻(Ri3)、第四电阻(Ri4)、第三反馈电阻(Rf3)、第四反馈电阻(Rf4)用于实现合适的输出共模点。

4.根据权利要求3所述的用于磁编码器的模拟前端电路结构，其特征在于，所述的输入共模反馈模块包括第一级望远镜结构和共模输入反馈模块，所述的第一级望远镜结构包括PMOS电流源、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管；所述的共模输入反馈模块包括第一NMOS管、第二NMOS管、第三NMOS管、第一NMOS电流源、第二NMOS电流源、第三NMOS电流源、负载单元、共模检测和比较器单元；

所述的第一NMOS管、第二NMOS管和第三NMOS管完全相同，所述的第一NMOS电流源、第二NMOS电流源和第三NMOS电流源完全相同，所述的第一NMOS管、第二NMOS管和第三NMOS管均与负载单元相连，所述的第一NMOS管、第二NMOS管和第三NMOS管分别与第一NMOS电流源、第二NMOS电流源和第三NMOS电流源连接，所述的第一NMOS管的栅极与第一PMOS管相连，第二NMOS管的栅极与第二PMOS管相连，第三NMOS管的栅极与外部输入电压信号Vcmi相连，第一NMOS管、第二NMOS管和第三NMOS管的源端分别与共模检测和比较器单元的输入端相连，共模检测和比较器单元的输出端与第六NMOS管和第七NMOS管相连。

5.根据权利要求2所述的用于磁编码器的模拟前端电路结构，其特征在于，所述的输入电阻(Ri)和第一反馈电阻(Rf1)及第二反馈电阻(Rf2)为电阻系数相反的电阻，用于补偿传感器磁头的温度系数。

6.根据权利要求2所述的用于磁编码器的模拟前端电路结构，其特征在于，所述的电流型失调消除模块包括电流源组、第一CMOS开关和第二CMOS开关，所述的电流源组为NMOS电流源，所述的第一CMOS开关和第二CMOS开关的一端均与NMOS电流源相连，所述的第一CMOS开关的另一端与第一运算放大器的输入端相连，所述的第二CMOS开关的另一端与第二运算放大器的输入端相连。

7.根据权利要求5所述的用于磁编码器的模拟前端电路结构，其特征在于，若所述的模数转换器检测到第一运算放大器的差分输出电压信号Vop1大于第二运算放大器的差分输出电压信号Von1，则第二CMOS开关闭合，所述的NMOS电流源通过第二CMOS开关、第二反馈电阻(Rf2)与信号Von1连接，使Von1提高，接入多个数量的NMOS电流源，直至信号Von1等于信号Vop1；若模数转换器检测到信号Von1大于信号Vop1，则第一CMOS开关闭合，所述的NMOS电流源通过第一CMOS开关、第一反馈电阻(Rf1)与信号Vop1连接。

8.根据权利要求6所述的用于磁编码器的模拟前端电路结构，其特征在于，所述的电流源组为PMOS电流源。

9.根据权利要求2所述的用于磁编码器的模拟前端电路结构，其特征在于，所述的第一电阻(Ri1)和第二电阻(Ri2)的阻值相同，所述的第三反馈电阻(Rf3)和第四反馈电阻(Rf4)的阻值相同，所述的第一电容(Cf1)和第二电容(Cf2)的电容值相同。

10.根据权利要求2所述的用于磁编码器的模拟前端电路结构，其特征在于，所述的第一运算放大器和第二运算放大器采用两级运放，其中第一级为套筒式结构。

11.根据权利要求3所述的用于磁编码器的模拟前端电路结构，其特征在于，所述的第三运算放大器采用两级运放，其中第一级为望远镜结构，第二级为AB型输出结构。

Images